JP2004140294A - スペーサの形成方法及び半導体装置の製造方法 - Google Patents

スペーサの形成方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2004140294A
JP2004140294A JP2002305913A JP2002305913A JP2004140294A JP 2004140294 A JP2004140294 A JP 2004140294A JP 2002305913 A JP2002305913 A JP 2002305913A JP 2002305913 A JP2002305913 A JP 2002305913A JP 2004140294 A JP2004140294 A JP 2004140294A
Authority
JP
Japan
Prior art keywords
spacer
forming
electronic component
semiconductor chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002305913A
Other languages
English (en)
Inventor
Shoichi Tanaka
田中　彰一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2002305913A priority Critical patent/JP2004140294A/ja
Publication of JP2004140294A publication Critical patent/JP2004140294A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

【課題】本発明は電子部品（半導体チップ等）にスペーサを形成するスペーサの形成方法、及びこのスペーサ付電子部品を適用した半導体装置の製造方法に関し、スペーサを設けた電子部品を容易かつ安価に製造することを課題とする。
【解決手段】半導体チップ４５にスペーサ３３を形成するスペーサの形成配設方法において、下記の各工程を設ける。▲１▼スペーサ用ウェーハ３０にウェーハ４０を切断する時に用いる幅広ダイシングブレード３１の刃幅よりも幅広の溝部３２を形成する工程。▲２▼ダイシング位置と溝部３２が対向するよう位置決めした上で、各ウェーハ３０，４０を接合する工程。▲３▼スペーサ用ウェーハ３０を溝部３２の形成位置までバックグラインドすることにより個片化したスペーサ３３を形成する工程。及び▲３▼個片化されたスペーサ３３の間位置でウェーハ４０を切断してスペーサ付半導体チップ５０Ａを個片化する工程。
【選択図】　　図４

Description

【０００１】
【発明の属する技術分野】
本発明はスペーサの形成方法及び半導体装置の製造方法に係り、特に電子部品（半導体チップ等）にスペーサを形成するスペーサの形成方法、及びこのスペーサ付電子部品を適用した半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置に代表される電子装置では、高密度化と実装スペースの省スペース化を両立させるため、半導体チップを積層（スタック）したパッケージ構造が採られるようになってきている。このスタックタイプの半導体装置の一例を図２に示す。
【０００３】
同図に示す半導体装置２０は、基板２１上に第１の半導体チップ１と第２の半導体チップ２２の２個の半導体チップを積層した構造とされている。第１の半導体チップ１は図示しない接着剤により基板２１に搭載されており、また第１の半導体チップ１と基板２１とはワイヤ２４により電気的に接続されている。
【０００４】
また、第２の半導体チップ２２は、第１の半導体チップ１上に配設されたスペーサ５上に搭載されている。この第２の半導体チップ２２と基板２１は、ワイヤ２５により電気的に接続されている。
【０００５】
このように、第１の半導体チップ１と第２の半導体チップ２２との間にスペーサ５を配設するのは、第１の半導体チップ１と基板２１とを接続するワイヤ２４が第２の半導体チップ２２と接触することを防止するためである。このスペーサ５は、第１の半導体チップ１を基板２１に搭載する前に、予め第１の半導体チップ１に固定される。
【０００６】
そして、スペーサ５は、第１の半導体チップ１上に固定された状態で第１の半導体チップ１と共に基板２１に搭載される。また、第２の半導体チップ２２は、このスペーサ５上に接着剤２３により固定される構成とされている。
【０００７】
尚、基板２１上には、積層された各半導体チップ１，２２を封止する封止樹脂２６が配設され、また基板２１の下面側には外部接続端子となる半田ボール２７が配設される。また、半田ボール２７は、基板２１上に形成された配線及び基板２１を貫通するよう形成されたスルーホール（いずれも図示せず）を介してワイヤ２４，２５に接続されている。
【０００８】
図１は、第１の半導体チップ１（図１を用いた説明では、単に半導体チップという）にスペーサ５を配設する従来の方法を示している。半導体チップ１は、図１（Ａ）に示すようにダイシングブレード２によりウェーハ１０を切断され、図１（Ｂ）に示すように個片化されている。
【０００９】
個片化された半導体チップ１の回路形成面３には、図１（Ｃ）に示すように接着剤４が配設される。続いて、図１（Ｄ）に示すように接着剤４上にスペーサ５が搭載され、続いて加熱処理を行なうことにより接着剤４を硬化させ、半導体チップ１とスペーサ５を接着剤４により固定する。
【００１０】
この際、スペーサ５の平面視した時の面積は、半導体チップ１の平面視した面積よりも小さい面積となるよう設定されている。これは、ワイヤ２４がワイヤボンディングされる部位がスペーサ５により塞がれないようにするためである。
【００１１】
上記のように半導体チップ１とスペーサ５との間に面積差を設けることにより、半導体チップ１とスペーサ５との間には段差部が形成される。また、スペーサ５を半導体チップ１上に固定した状態で、この段差部には接着剤４が露出し状態となっている。
【００１２】
続いて、半導体チップ１上の段差部に存在する接着剤４を除去し、図１（Ｅ）に示すように、半導体チップ１上に形成されたワイヤ接合部６を露出させる。これにより、半導体チップ１に対してワイヤ２４のボンディングが可能となる。
【００１３】
上記の一連の工程を経ることにより、スペーサ５を設けた半導体チップ１が完成する。前記したように、半導体チップ１上にスペーサ５を設けることにより、第２の半導体チップ２２を半導体チップ１上に積層する際、ワイヤ２４が第２の半導体チップ２２と干渉することがなくなる。このため、複数の半導体チップ１，２２を積層する構成であっても、半導体装置２０の信頼性を向上させることができる。
【００１４】
【発明が解決しようとする課題】
上記のように従来におけるスペーサ５の配設方法では、予め個片化された半導体チップ１の個々に対して接着剤４を配設し、その上に半導体チップ１と同様に予め個片化されたスペーサ５を搭載し、更に余分な接着剤４を個々に除去する必要があった。しかしながら、個片化された個々の半導体チップ１は、例えばその大きさは□３ｍｍ〜１０ｍｍと小さい。
【００１５】
このため、このように小さい個々の半導体チップ１に対し、上記した接着剤４の配設処理及びスペーサ５の搭載処理を行なうのは困難で、かつ設備も精度の高い設備が必要となる。このため、従来方法では、スペーサ５の配設コストが高くなり、これに伴いスペーサ５を用いた半導体装置２０のコストも上昇してしまうという問題点があった。
【００１６】
本発明は上記の点に鑑みてなされたものであり、スペーサを設けた電子部品（半導体チップ等）を容易かつ安価に製造できるスペーサの形成方法及び半導体装置の製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００１８】
請求項１記載の発明は、
電子部品用基板を切断して個片化することにより製造される電子部品にスペーサを形成するスペーサの形成配設方法において、
前記スペーサとなるスペーサ用基板に、前記電子部品用基板を切断する時に用いるダイシングブレード幅よりも幅広の溝部を形成する工程と、
前記溝部の形成面が前記電子部品用基板と対向するよう、かつ、前記電子部品用基板の切断位置と前記溝部が対向するよう位置決めした上で、前記スペーサ用基板と電子部品用基板とを接合材を用いて接合する工程と、
前記スペーサ用基板を前記溝部の形成位置までバックグラインドすることにより個片化したスペーサを形成する工程と、
前記個片化されたスペーサ間で前記電子部品用基板を切断して前記電子部品を個片化する工程とを有することを特徴とするものである。
【００１９】
また、請求項２記載の発明は、
請求項１記載のスペーサの形成方法において、
前記個片化したスペーサを形成する工程が終了した後、露出した前記接合材を除去する工程を有することを特徴とするものである。
【００２０】
また、請求項３記載の発明は、
請求項１記載のスペーサの形成方法において、
前記スペーサ用基板と電子部品用基板とを接合する工程で用いる接合材は、予め前記溝部に対応する位置に開口部を有した接着剤シートであることを特徴とするものである。
【００２１】
また、請求項４記載の発明は、
請求項１乃至３のいずれか１項に記載のスペーサの形成方法において、
前記溝部を形成する工程では、前記電子部品用基板を切断する時に用いるダイシングブレード幅よりも幅広の歯幅を有するダイシングブレードで前記溝部を形成することを特徴とするものである。
【００２２】
また、請求項５記載の発明は、
複数の半導体チップを積層する積層工程を有する半導体装置の製造方法において、
前記積層工程で用いる複数の半導体チップは、
請求項１乃至３のいずれか１項に記載のスペーサの形成方法を用いてスペーサが形成されたスペーサ付半導体チップを少なくとも１個含むことを特徴とするものである。
【００２３】
また、請求項６記載の発明は、
請求項５記載の半導体装置の製造方法において、
前記半導体チップを外部接続するのにワイヤを用いたことを特徴とするものである。
【００２４】
また、請求項７記載の発明は、
電子部品用基板を切断して個片化することにより製造される電子部品にスペーサを形成するスペーサの形成配設方法において、
前記電子部品用基板の電子部品形成面に対する反対側面で、かつ前記個片化する際に切断される切断位置を含む位置に、前記電子部品用基板を切断する時に用いるダイシングブレード幅よりも幅広の溝部を形成する工程と、
前記溝部内で前記電子部品用基板を切断して前記電子部品を個片化する工程とを有することを特徴とするものである。
【００２５】
また、請求項８記載の発明は、
請求項７記載のスペーサの形成方法において、
前記溝部を形成する工程では、前記電子部品用基板を切断する時に用いるダイシングブレード幅よりも幅広の歯幅を有するダイシングブレードで前記溝部を形成することを特徴とするものである。
【００２６】
また、請求項９記載の発明は、
複数の半導体チップを積層する積層工程を有する半導体装置の製造方法において、
前記積層工程で用いる複数の半導体チップは、
請求項７または８記載のスペーサの形成方法を用いてスペーサが形成されたスペーサ付半導体チップを少なくとも１個含むことを特徴とするものである。
【００２７】
また、請求項１０記載の発明は、
請求項９記載の半導体装置の製造方法において、
前記半導体チップを外部接続するのにワイヤを用いたことを特徴とするものである。
【００２８】
上記の各手段は、次のように作用する。
【００２９】
請求項１記載の発明によれば、
電子部品を個片化する工程を実施する前に、電子部品用基板上の各電子部品に対してスペーサが形成される。よって、個片化された小さな電子部品に対してスペーサを形成する方法に比べ、スペーサの形成処理を容易に行なうことができると共に設備コストの低減を図ることができる。
【００３０】
また、電子部品用基板上の各電子部品に対してスペーサを形成する際、予め所定幅を有した溝部が形成されたスペーサ用基板を電子部品用基板に接合し、その後にスペーサ用基板を溝部の形成位置までバックグラインドすることによりスペーサを個片化する。これにより、電子部品用基板上の各電子部品に対してスペーサを一括的に形成することができ、個々スペーサを形成する構成に比べ、スペーサの形成処理の容易化を図ることができる。
【００３１】
また、請求項２記載の発明によれば、
個片化したスペーサを形成する工程が終了した後、露出した接合材を除去するため、電子部品を実装する際に接合材により配線に接続不良等が発生することを防止できる。
【００３２】
また、請求項３記載の発明によれば、
スペーサ用基板と電子部品用基板とを接合する接合材として、予め前記溝部に対応する位置に開口部を有した接着剤シートを用いることにより、スペーサ用基板と電子部品用基板とを接合しても溝部内に接着剤が存在しない。このため、電子部品を実装する際、接着剤により配線の接続不良等が発生することを抑制できる。また、溝部内に対する接着剤の除去処理は不要となるため、スペーサを形成するためのコスト低減を図ることができる。
【００３３】
また、請求項４及び８記載の発明によれば、
溝部を形成する工程では、電子部品用基板を切断する時に用いるダイシングブレード幅よりも幅広の歯幅を有するダイシングブレードで溝部を形成することにより、ダイシングブレードの歯幅によりスペーサの大きさを調整することが可能となるため、スペーサの大きさを容易に設定／変更することができる。
【００３４】
また、請求項５記載の発明によれば、
積層される複数の半導体チップの内に、請求項１乃至３のいずれか１項に記載のスペーサの形成方法を用いてスペーサが形成された、換言すれば製造コストが安いスペーサ付半導体チップを少なくとも１個含むことにより、製造される半導体装置のコスト低減を図ることができる。
【００３５】
また、請求項６及び請求項１０記載の発明によれば、
半導体チップを外部接続するのにワイヤを用いても、積層された電子部品間にはスペーサにより間隙が形成されるため、ワイヤが電子部品と接触するようなことはない。
【００３６】
また、請求項７記載の発明によれば、
電子部品を個片化する工程を実施する前に、電子部品用基板上の各電子部品に対してスペーサが形成される。よって、個片化された小さな電子部品に対してスペーサを形成する方法に比べ、スペーサの形成処理を容易に行なうことができると共に設備コストの低減を図ることができる。
【００３７】
また、電子部品が形成された電子部品用基板に直接スペーサを形成するため、スペーサ用基板を用意する必要はなく、またスペーサ用基板を電子部品用基板に接合する処理も不要となる。このため、スペーサの形成処理の容易化を図ることができると共に、スペーサの形成コストを低減することができる。
【００３８】
また、請求項９記載の発明によれば、
積層される複数の半導体チップの内に、請求項７または８記載のスペーサの形成方法を用いてスペーサが形成された、換言すれば製造コストが安いスペーサ付半導体チップを少なくとも１個含むことにより、製造される半導体装置のコスト低減を図ることができる。
【００３９】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００４０】
図３及び図４は、本発明の第１実施例であるスペーサの形成方法を説明するための図であり、図５は本発明の第１実施例である半導体装置の製造方法により製造された半導体装置６０Ａを示す図である。
【００４１】
先ず、説明の便宜上、図５を参照して半導体装置６０Ａの構成及びその製造方法について説明する。図５に示す半導体装置６０Ａは、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）タイプで、かつ複数（本実施例では２個）の半導体チップ４５，６２を積層（スタック）したスタックタイプの半導体装置である。
【００４２】
この半導体装置６０Ａは、大略するとスペーサ付半導体チップ５０Ａ、基板６１、第２の半導体チップ６２、ワイヤ６４，６５、封止樹脂６６、及び半田ボール６７等により構成されている。
【００４３】
基板２１は、例えば樹脂基板であり、上面にはワイヤ６４，６５がボンデイングされる上面配線が形成されると共に、下面には外部接続端子となる半田ボール６７が配設される下面配線が形成されている。また、上面配線と下面配線は、基板２１を上下に貫通して形成されたスルーホールにより電気的に接続されている（上面配線，下面配線，及びスルーホールは、いずれも図に現れず）。
【００４４】
スペーサ付半導体チップ５０Ａ及び第２の半導体チップ６２は、この基板２１上に積層された状態で搭載される。スペーサ付半導体チップ５０Ａは、半導体チップ４５上に予めスペーサ３３が形成された構成とされている。このスペーサ付半導体チップ５０Ａは、図示しない接着剤（例えば、エポキシ系の接着剤）により基板６１に搭載される。
【００４５】
また、スペーサ付半導体チップ５０Ａを構成する半導体チップ４５と基板６１は、ワイヤ６４により電気的に接続される。具体的には、基板６１には前記のように上部配線が形成されており、また半導体チップ４５のスペーサ３３が形成されていない部位（外部に露出した部分）には電極が形成されたワイヤ接合部４６が設けられている。ワイヤ６４は、ワイヤ接合部４６に形成された電極と、基板６１に形成された上部配線との間に配設される。
【００４６】
一方、第２の半導体チップ６２は、スペーサ付半導体チップ５０Ａ上に配設されている。具体的には、スペーサ付半導体チップ５０Ａを構成するスペーサ３３の上部に接着剤６３（例えば、エポキシ系の接着剤）を用いて固定されている。この第２の半導体チップ６２と基板６１は、ワイヤ６５により電気的に接続されている。
【００４７】
このように、半導体チップ４５と第２の半導体チップ６２との間にスペーサ３３を配設するのは、半導体チップ４５と基板６１とを接続するワイヤ６４が第２の半導体チップ６２と接触することを防止するためである。即ち、ワイヤ６４をボンディングする際、ワイヤ６４は必然的にループを描いてしまう。
【００４８】
従って、ワイヤ６４のループ高さ（半導体チップ４５の上面からワイヤ６４の最も高い位置までの距離）がスペーサ３３の高さよりも高いと、ワイヤ６４は第２の半導体チップ６２と接触してしまう。ワイヤ６４と第２の半導体チップ６２が接触すると、各半導体チップ４５，６２に誤動作や損傷が発生するおそれがある。このため、スペーサ３３の高さは、上記したワイヤ６４のループ高さよりも高く設定されている。
【００４９】
尚、図５では図示の便宜上、接着剤４２及び接着剤６３を誇張して厚く図示しているが、実際はスペーサ３３に対して接着剤４２及び接着剤６３は図示の状態よりも薄いものである。また、同様の理由により、図５ではスペーサ３３の高さとワイヤ６４のループ高さが略等しい高さに図示されているが、実際は上記したようにペーサ３３の高さはワイヤ６４のループ高さよりも高く設定されている。
【００５０】
封止樹脂６６は、上記のように積層された各半導体チップ４５，６２及びワイヤ６４，６５を封止するよう基板６１上に形成される。また、基板６１の下面には、前記のように外部接続端子となる半田ボール６７が形成される。
【００５１】
次に、上記構成とされた半導体装置６０Ａの製造方法について述べる。半導体装置６０Ａを製造するには、先ず上部配線及び下部配線が形成された基板６１を作製する。次に、この基板６１上にスペーサ付半導体チップ５０Ａを接着剤を用いて固定（搭載）する。本実施例では、予めスペーサ３３を半導体チップ４５に形成したスペーサ付半導体チップ５０Ａを用いる。尚、スペーサ３３を半導体チップ４５に形成する方法については、後述するものとする。
【００５２】
スペーサ付半導体チップ５０Ａが基板６１に搭載されると、続いて半導体チップ４５の上面に形成されたワイヤ接合部４６と基板６１との間にワイヤ６４を配設する。ワイヤ接合部４６は、ワイヤ６４が接続される電極が形成された領域である。スペーサ３３は、このワイヤ接合部４６には設けられていない。よって電極は外部に露出した状態となっており、またワイヤ６４のワイヤボンディング時には第２の半導体チップ６２は配設されていないため、ワイヤ６４のワイヤボンデイング処理を容易に行なうことができる。
【００５３】
ワイヤ６４のワイヤボンデイング処理が終了すると、続いてスペーサ３３上に接着剤６３を介して第２の半導体チップ６２が搭載される。スペーサ３３上に第２の半導体チップ６２が搭載されると、第２の半導体チップ６２と基板６１との間でワイヤ６５が配設される。これにより、各半導体チップ４５，６２は基板６１と電気的に接続された状態となる。
【００５４】
各半導体チップ４５，６２の搭載処理が終了すると、基板６１は金型に装着され、封止樹脂６６の形成処理が行なわれる。本実施例では、この封止樹脂６６の形成方法としてトランスファーモールドを用いた例を示しているが、ポッティングにより形成することも可能である。封止樹脂６６の形成処理が終了し、各半導体チップ４５，６２及び各ワイヤ６４，６５が封止樹脂６６により封止されると、続いて基板６１の下面に半田ボール６７が形成され、これにより半導体装置６０Ａが完成する。
【００５５】
次に、上記構成とされたスタックタイプの半導体装置６０Ａに適用されるスペーサ付半導体チップ５０Ａの製造方法（即ち、スペーサ３３を半導体チップ４５に形成する方法）について、図３及び図４を参照して説明する。
【００５６】
スペーサ３３を半導体チップ４５に形成するには、図３（Ａ）に示すように、スペーサ用ウェーハ３０（請求項に記載のスペーサ用基板に相当する）を用意する。このスペーサ用ウェーハ３０Ａは、例えばシリコンウェーハであり、後述する回路形成がされたウェーハ４０（請求項に記載の電子部品用基板に相当する）と同一の大きさを有している。但し、その厚さ寸法は、前記したスペーサ３３の高さよりも大きく設定されている。
【００５７】
このスペーサ用ウェーハ３０は、図３（Ｂ）に示されるように、幅広ダイシングブレード３１を用いてハーフカットが行なわれ、これにより溝部３２が形成される。この幅広ダイシングブレード３１の刃幅は、後述するウェーハ４０を個片化する際に用いる幅狭ダイシングブレード４４の刃幅に比べて幅広とされている。また、溝部３２の形成位置は、後述するウェーハ４０を個片化する処理において、切断処理が行なわれるダイシング位置を含むよう設定されている。
【００５８】
一方、図３（Ｃ）に示すウェーハ４０は、回路形成面４１に電子回路が形成されており、後述するように個片化されることにより半導体チップ４５となるウェーハである。このウェーハ４０は、その回路形成面４１に接着剤４２が塗布される。この接着剤４２としては、例えばエポキシ系の接着剤を用いることができるるが、これに限定されものではない。
【００５９】
この接着剤４２が塗布されたウェーハ４０と、前記した溝部３２が形成されたスペーサ用ウェーハ３０は、図３（Ｄ）に示されるように溝部３２が接着剤４２が塗布されたウェーハ４０と対向するよう位置決めされ接合される。この各ウェーハ３０，４０の接合が行なわれた際、ウェーハ４０のダイシング位置が溝部３２の中央位置に位置するよう構成されている。
【００６０】
上記のように各ウェーハ３０，４０の接合処理が終了すると、図３（Ｅ）に示すように、スペーサ用ウェーハ３０の背面をグラインダー４３により研削する処理（いわゆる、バックグラインド処理）が行なわれる。このバックグラインド処理は、溝部３２が外部に連通まで、換言すればウェーハ４０が溝部３２を介して露出するまで（正確には、接着剤４２が露出するするまで）実施される。
【００６１】
尚、この図３（Ｅ）に示す工程において、ウェーハ４０の裏面（回路形成面４１の反対面、図では上面側となる）をグラインダーにより研削し、ウェーハ４０を薄型化してもよい。これにより、製造される半導体装置の薄型化を図ることができる。
【００６２】
図４（Ｆ）は、バックグラインド処理が終了した状態を示している。このバックグラインド処理が終了することにより、スペーサ用ウェーハ３０は個片化されてスペーサ３３が形成される。このスペーサ３３の形成位置は、ウェーハ４０に複数形成されている半導体チップ４５の形成位置（個片化前におけるウェーハ４０上の形成位置）と対応している。また、ウェーハ４０上のスペーサ３３が形成されていない部分は、前記したワイヤ接合部４６の形成領域と対応している。
【００６３】
ここで、上記のようにして形成されるスペーサ３３の形状（大きさ）に注目すると、スペーサ３３の平面視した状態における面積は、図３（Ｂ）で示した幅広ダイシングブレード３１の刃幅により決定される。即ち、大きな刃幅の幅広ダイシングブレード３１を用いることによりスペーサ３３の平面視したときの大きさ（面積）は小さくなり、逆に小さな刃幅の幅広ダイシングブレード３１を用いることによりスペーサ３３の平面視したときの大きさ（面積）は大きくなる。
【００６４】
また、スペーサ３３の高さは、図３（Ｂ）で示した幅広ダイシングブレード３１により形成される溝部３２の深さにより決定される。即ち、幅広ダイシングブレード３１により溝部３２を深く形成することによりスペーサ３３の高さは大きくなり、逆に幅広ダイシングブレード３１により溝部３２を浅く形成することによりスペーサ３３の高さは小さくなる。このように、幅広ダイシングブレード３１の刃幅及び切り込み深さを適宜選定することにより、任意の形状のスペーサ３３を形成することができるため、スペーサ３３の大きさを容易に設定／変更することができる。
【００６５】
上記のようにスペーサ３３が個片化されると、続いて溝部３２から露出している接着剤４２の除去処理が行なわれる。この接着剤４２の除去処理は、接着剤４２を溶解する薬剤を用いる構成としても、またレジスト除去に用いられるアッシング技術を利用してもよい。
【００６６】
図４（Ｇ）は、溝部３２の接着剤４２が除去された状態を示している。このように、溝部３２内の接着剤４２を除去することにより、ウェーハ４０（半導体チップ４５）に形成されているワイヤ接合部４６が露出した状態となる。これにより、ワイヤ接合部４６に形成されている電極も露出した状態となり、前記した半導体装置６０Ａの製造工程において、ワイヤ６４をワイヤ接合部４６にボンディングする際、接着剤４２に起因したボンディング不良の発生を防止することができる。
【００６７】
上記の接着剤４２の除去処理が終了すると、続いて図４（Ｈ）に示すように、幅狭ダイシングブレード４４を用いてウェーハ４０の所定ダイシング位置がダイシングされ、ウェーハ４０は個々の半導体チップ４５に個片化される。この際、前記のように各半導体チップ４５に対応してスペーサ３３が形成されているため、ウェーハ４０のダイシングと同時に図４（Ｉ）に示すスペーサ付半導体チップ５０Ａが形成される。
【００６８】
上記したスペーサ付半導体チップ５０Ａの形成方法によれば、ウェーハ４０をダイシングし半導体チップ４５を個片化する前に、ウェーハ４０上の各半導体チップ４５に対応する位置にスペーサ３３が形成される。よって、従来行なわれていた個片化された小さな半導体チップ１に対して個別にスペーサ５を配設する方法（図１参照）に比べ、スペーサ３３の形成処理を容易に行なうことができる。また、スペーサ３３を形成するに際し、通常のウェーハダイシング装置と同じ設備を利用することができるため、設備コストの低減を図ることができる。
【００６９】
また本実施例では、スペーサ３３を形成する際、溝部３２が形成されたスペーサ用ウェーハ３０をウェーハ４０に接合した後、スペーサ用ウェーハ３０の背面を溝部３２の形成位置までバックグラインドすることによりスペーサ３３を個片化する方法を採用している。この方法を用いることにより、ウェーハ４０（半導体チップ４５の形成位置）に対してスペーサ３３を一括的に形成することができ、個々にスペーサを形成する構成に比べ、スペーサ３３の形成を容易に行なうことができる。
【００７０】
更に、上記の形成方法により形成されたスペーサ付半導体チップ５０Ａを用いて半導体装置６０Ａを製造することにより、スペーサ付半導体チップ５０Ａは安価に形成することができるため、半導体装置６０Ａのコスト低減を図ることができる。
【００７１】
ところで、上記した実施例では、図３（Ｃ）に示す工程において、接着剤４２をウェーハ４０の回路形成面４１の全面に塗布する構成とした。しかしながら、接着剤４２のウェーハ４０への配設処理はこれに限定されるものではなく、図６に示すように接着剤シート４７を用いることも可能である。
【００７２】
この接着剤シート４７はシート状とされており、加熱処理が行なわれることにより溶融して接着力が発生する構成とされている。本実施例では、接着剤シート４７の形状をスペーサ用ウェーハ３０及びウェーハ４０の形状と対応するよう構成しており、更にスペーサ用ウェーハ３０に形成された接着剤２３と対応する位置に開口部４８が形成された構成とされている。従って、接着剤シート４７を用いてスペーサ用ウェーハ３０とウェーハ４０を接合した際、溝部３２と開口部４８は一致するよう構成されている。
【００７３】
このように接着剤シート４７を用いてスペーサ用ウェーハ３０とウェーハ４０を接合した後、図３（Ｅ）に示したと同様のバックグラインド処理を実施した場合、溝部３２内に接着剤シート４７は存在しない。即ち、接着剤シート４７には溝部３２と一致した開口部４８が形成されているため、接着剤シート４７による接着はスペーサ３３の形成領域のみとなる。よって、前記した実施例では必要であった溝部３２内に残存する接着剤４２の除去処理は不要となり、スペーサ３３を形成するための更なるコスト低減を図ることができる。
【００７４】
更に、ウェーハ４０に接着剤４２或いは接着シート４７を設ける代わりに、スペーサ用ウェーハ３０に溝部３２を形成した後、スクリーン印刷によりスペーサ用ウェーハ３０のウェーハ４０との接合部に接着剤を塗布することとしてもよい。また、スペーサ用ウェーハ３０の溝部形成面の全面に接着剤を設けた後、ダイシングブレード３１で接着剤ごとハーフカットを行ない溝部３２を形成することとしてもよい。この製造方法によれば、ウェーハ４０に接着剤４２を設けた場合のように、接着剤４２の除去工程を設ける必要がなくなり、製造工程の削減を図ることができる。
【００７５】
次に、本発明の第２実施例であるスペーサの形成方法を説明する。図７は第２実施例であるスペーサの形成方法を説明するための図であり、図８は本発明の第２実施例である半導体装置の製造方法により製造された半導体装置６０Ｂを示す図である。尚、図７及び図８において、第１実施例の説明で用いた図３乃至図５に示した構成と同一構成については、同一部号を付してその説明を省略する。
【００７６】
先ず、説明の便宜上、図８を参照して半導体装置６０Ｂの構成及びその製造方法について説明する。本実施例に係る半導体装置６０Ｂも第１実施例で示した半導体装置６０Ａと同様にＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）タイプで、かつ複数（本実施例では２個）の半導体チップ５２，６２を積層（スタック）したスタックタイプの半導体装置である。
【００７７】
本実施例では、基板６１の上部に先ず第２の半導体チップ６２を搭載し、この第２の半導体チップ６２上にスペーサ付半導体チップ５０Ｂを積層した構成とされている。スペーサ付半導体チップ５０Ｂは、半導体チップ５２の下部にスペーサ部５１が一体的に形成された構成とされている。このスペーサ付半導体チップ５０Ｂは、接着剤６３により第２の半導体チップ６２上に搭載される。尚、半導体チップ５２の回路形成面４１は、図中上面となるよう構成されている。
【００７８】
また、各チップ５２，６２と基板６１は、ワイヤ６４，６５により電気的に接続されている。この際、スペーサ付半導体チップ５０Ｂはスペーサ部５１を有しており、このスペーサ部５１が第２の半導体チップ６２と接合される。このため、半導体チップ５２と第２の半導体チップ６２との間には、ワイヤ逃げ部５３が形成される。
【００７９】
第２の半導体チップ６２と基板６１を接続するワイヤ６４は、このワイヤ逃げ部５３内にワイヤーループが位置するよう形成される。このため、ワイヤ６４が半導体チップ５２と接触することを防止でき、よって半導体装置６０Ｂの信頼性を高めることができる。尚、半導体装置６０Ｂの製造方法については、先に説明した第１実施例に係る半導体装置６０Ａの製造方法と略同一であるため、その説明は省略するものとする。
【００８０】
次に、上記構成とされたスタックタイプの半導体装置６０Ｂに適用されるスペーサ付半導体チップ５０Ｂの製造方法（即ち、スペーサ部５１を半導体チップ５２に形成する方法）について、図７を参照して説明する。
【００８１】
スペーサ部５１を半導体チップ５２に形成するには、図７（Ａ）に示すように、ウェーハ４０（請求項に記載の電子部品用基板に相当する）を用意する。このウェーハ４０は例えばシリコンウェーハであり、図中上面は回路形成がされた回路形成面４１とされている。尚、本実施例においては、第１実施例で用いたスペーサ用ウェーハ３０は使用しない。
【００８２】
このウェーハ４０は、図７（Ｂ）に示されるように、回路形成面４１に対する反対側面に幅広ダイシングブレード３１を用いてハーフカットが行なわれ、これにより溝部４９が形成される。また、一対の溝部４９に挟まれた部分がスペーサ部５１となる。
【００８３】
尚、幅広ダイシングブレード３１の刃幅が、ウェーハ４０を個片化する際に用いる幅狭ダイシングブレード４４の刃幅に比べて幅広とされていることは第１実施例と同様である。また、溝部４９の形成位置が、ウェーハ４０を個片化する際に切断処理が行なわれるダイシング位置を含むよう設定されていることも第１実施例と同様である。
【００８４】
ここで、上記のようにして形成されるスペーサ部５１の形状（大きさ）に注目すると、スペーサ部５１の平面視した状態における面積は、図７（Ｂ）で示した幅広ダイシングブレード３１の刃幅により決定される。即ち、大きな刃幅の幅広ダイシングブレード３１を用いることによりスペーサ部５１の平面視したときの大きさ（面積）は小さくなり、逆に小さな刃幅の幅広ダイシングブレード３１を用いることによりスペーサ部５１の平面視したときの大きさ（面積）は大きくなる。
【００８５】
また、スペーサ部５１の高さは、図７（Ｂ）で示した幅広ダイシングブレード３１により形成される溝部４９の深さにより決定される。即ち、幅広ダイシングブレード３１により溝部４９を深く形成することによりスペーサ部５１の高さは大きくなり、逆に幅広ダイシングブレード３１により溝部４９を浅く形成することにより形成されるスペーサ部５１の高さは小さくなる。このように、幅広ダイシングブレード３１の刃幅及び切り込み深さを適宜選定することにより、任意の形状のスペーサ部５１を形成することができ、よってスペーサ部５１の大きさを任意容易に設定／変更することができる。
【００８６】
上記の溝部４９の形成処理が終了すると、続いて図７（Ｃ）に示すように、幅狭ダイシングブレード４４を用いてウェーハ４０の所定ダイシング位置がダイシングされ、ウェーハ４０は個々の半導体チップ５２に個片化される。この際、スペーサ部５１は半導体チップ５２に一体的に形成されいてるため、ウェーハ４０のダイシングと同時に図７（Ｄ）に示すスペーサ付半導体チップ５０Ｂが形成される。
【００８７】
上記したスペーサ付半導体チップ５０Ｂの形成方法によれば、ウェーハ４０をダイシングし半導体チップ５２を個片化する前に、ウェーハ４０上の各半導体チップ５２に対応する位置にスペーサ部５１が形成される。よって、従来行なわれていた個片化された小さな半導体チップ１に対して個別にスペーサ５を配設する方法（図１参照）に比べ、スペーサ部５１の形成処理を容易に行なうことができる。また、スペーサ部５１を形成するに際し、通常のウェーハダイシング装置と同じ設備を利用することができるため、設備コストの低減を図ることができる。
【００８８】
また、本実施例では電子回路が形成されたウェーハ４０にスペーサ部５１を直接形成するため、第１実施例で必要とされたスペーサ用ウェーハ３０を用意する必要はなく、またスペーサ用ウェーハ３０をウェーハ４０に接合する処理も不要となる。このため、スペーサ部５１の形成処理の容易化を図ることができると共に、スペーサ部５１の形成コストを低減することができる。
【００８９】
尚、上記した図７（Ａ）に示す状態でウェーハ４０の裏面全面に実装用の接着剤６３を配設し、その後にダイシングブレード３１で接着剤６３ごとハーフカットを行ない溝部４９を形成する方法を採用してもよい。また、図７（Ｂ）に示す工程で、スペーサ５１の表面に接着剤６３を配設する方法としてもよい。これにより、個片化された後にスペーサ付半導体チップ５０Ｂのスペーサ部５１に個々に接着剤６３を配設する処理に比べ、接着剤６３を配設処理を容易化することができる。
【００９０】
また、上記した実施例では電子部品として半導体チップを用いた例について説明したが、本発明の適用は半導体チップにスペーサを設ける場合に限定されるものではなく、スペーサが配設される各種電子部品に対して適用できるものであることは勿論である。
【００９１】
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
【００９２】
請求項１記載の発明によれば、個片化された小さな電子部品に対してスペーサを形成する方法に比べ、スペーサの形成処理を容易に行なうことができると共に設備コストの低減を図ることができる。また、電子部品用基板上の各電子部品に対してスペーサを一括的に形成することができ、個々スペーサを形成する構成に比べ、スペーサの形成処理の容易化を図ることができる。
【００９３】
また、請求項２記載の発明によれば、電子部品の実装時に、接合材により配線に接続不良等が発生することを防止できる。
【００９４】
また、請求項３記載の発明によれば、電子部品の実装時に接着剤により配線に接続不良等が発生することを抑制できると共に、溝部内に対する接着剤の除去処理は不要となるためコスト低減を図ることができる。
【００９５】
また、請求項４及び８記載の発明によれば、ダイシングブレードの歯幅によりスペーサの大きさを調整することが可能となるため、スペーサの大きさを容易に設定／変更することができる。
【００９６】
また、請求項５記載の発明によれば、請求項１乃至３のいずれか１項に記載のスペーサの形成方法を用いてスペーサが形成された安価なスペーサ付半導体チップを用いてるため、製造される半導体装置のコスト低減を図ることができる。
【００９７】
また、請求項６及び請求項１０記載の発明によれば、半導体チップを外部接続するのにワイヤを用いても、積層された電子部品間にはスペーサにより間隙が形成されるため、ワイヤが電子部品と接触するようなことはない。
【００９８】
また、請求項７記載の発明によれば、個片化された小さな電子部品に対してスペーサを形成する方法に比べ、スペーサの形成処理を容易に行なうことができると共に設備コストの低減を図ることができる。
【００９９】
また、電子部品が形成された電子部品用基板に直接スペーサを形成するため、スペーサの形成処理の容易化を図ることができると共に、スペーサの形成コストを低減することができる。
【０１００】
また、請求項９記載の発明によれば、請求項７または８記載のスペーサの形成方法を用いてスペーサが形成された安価なスペーサ付半導体チップを用いてるため、製造される半導体装置のコスト低減を図ることができる。
【図面の簡単な説明】
【図１】従来の半導体装置の製造方法を説明するための図である。
【図２】従来の半導体装置の製造方法で製造された半導体装置を示す断面図である。
【図３】本発明の第１実施例である半導体装置の製造方法を説明するための図である（その１）。
【図４】本発明の第１実施例である半導体装置の製造方法を説明するための図である（その２）。
【図５】本発明の第１実施例である半導体装置の製造方法で製造された半導体装置を示す断面図である。
【図６】第１実施例の変形例である半導体装置の製造方法を説明するための図である。
【図７】本発明の第２実施例である半導体装置の製造方法を説明するための図である。
【図８】本発明の第２実施例である半導体装置の製造方法で製造された半導体装置を示す断面図である。
【符号の説明】
３０　スペーサ用ウェーハ
３１　幅広ダイシングブレード
３２，４９　溝部
３３　スペーサ
４０　ウェーハ
４１　回路形成面
４２　接着剤
４３　グラインダー
４４　幅狭ダイシングブレード
４５，５２　半導体チップ
４６　ワイヤ接合部
４７　接着剤シート
４８　開口部
５０Ａ，５０Ｂ　スペーサ付半導体チップ
５１　スペーサ部
５３　ワイヤ逃げ部
６０Ａ，６０Ａ　半導体装置
６２　第２の半導体チップ
６４，６５　ワイヤ
６６　封止樹脂
６７　半田ボール

Claims (10)

  1. 電子部品用基板を切断して個片化することにより製造される電子部品にスペーサを形成するスペーサの形成配設方法において、
    前記スペーサとなるスペーサ用基板に、前記電子部品用基板を切断する時に用いるダイシングブレード幅よりも幅広の溝部を形成する工程と、
    前記溝部の形成面が前記電子部品用基板と対向するよう、かつ、前記電子部品用基板の切断位置と前記溝部が対向するよう位置決めした上で、前記スペーサ用基板と電子部品用基板とを接合材を用いて接合する工程と、
    前記スペーサ用基板を前記溝部の形成位置までバックグラインドすることにより個片化したスペーサを形成する工程と、
    前記個片化されたスペーサ間で前記電子部品用基板を切断して前記電子部品を個片化する工程と
    を有することを特徴とするスペーサの形成方法。
  2. 請求項１記載のスペーサの形成方法において、
    前記個片化したスペーサを形成する工程が終了した後、露出した前記接合材を除去する工程を有することを特徴とするスペーサの形成方法。
  3. 請求項１記載のスペーサの形成方法において、
    前記スペーサ用基板と電子部品用基板とを接合する工程で用いる接合材は、予め前記溝部に対応する位置に開口部を有した接着剤シートであることを特徴とするスペーサの形成方法。
  4. 請求項１乃至３のいずれか１項に記載のスペーサの形成方法において、
    前記溝部を形成する工程では、前記電子部品用基板を切断する時に用いるダイシングブレード幅よりも幅広の歯幅を有するダイシングブレードで前記溝部を形成することを特徴とするスペーサの形成方法。
  5. 複数の半導体チップを積層する積層工程を有する半導体装置の製造方法において、
    前記積層工程で用いる複数の半導体チップは、
    請求項１乃至４のいずれか１項に記載のスペーサの形成方法を用いてスペーサが形成されたスペーサ付半導体チップを少なくとも１個含むことを特徴とする半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、
    前記半導体チップを外部接続するのにワイヤを用いたことを特徴とする半導体装置の製造方法。
  7. 電子部品用基板を切断して個片化することにより製造される電子部品にスペーサを形成するスペーサの形成配設方法において、
    前記電子部品用基板の電子部品形成面に対する反対側面で、かつ前記個片化する際に切断される切断位置を含む位置に、前記電子部品用基板を切断する時に用いるダイシングブレード幅よりも幅広の溝部を形成する工程と、
    前記溝部内で前記電子部品用基板を切断して前記電子部品を個片化する工程とを有することを特徴とするスペーサの形成方法。
  8. 請求項７記載のスペーサの形成方法において、
    前記溝部を形成する工程では、前記電子部品用基板を切断する時に用いるダイシングブレード幅よりも幅広の歯幅を有するダイシングブレードで前記溝部を形成することを特徴とするスペーサの形成方法。
  9. 複数の半導体チップを積層する積層工程を有する半導体装置の製造方法において、
    前記積層工程で用いる複数の半導体チップは、
    請求項７または８記載のスペーサの形成方法を用いてスペーサが形成されたスペーサ付半導体チップを少なくとも１個含むことを特徴とする半導体装置の製造方法。
  10. 請求項９記載の半導体装置の製造方法において、
    前記半導体チップを外部接続するのにワイヤを用いたことを特徴とする半導体装置の製造方法。
JP2002305913A 2002-10-21 2002-10-21 スペーサの形成方法及び半導体装置の製造方法 Pending JP2004140294A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002305913A JP2004140294A (ja) 2002-10-21 2002-10-21 スペーサの形成方法及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002305913A JP2004140294A (ja) 2002-10-21 2002-10-21 スペーサの形成方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004140294A true JP2004140294A (ja) 2004-05-13

Family

ID=32452872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002305913A Pending JP2004140294A (ja) 2002-10-21 2002-10-21 スペーサの形成方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2004140294A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221555A (ja) * 2002-12-27 2004-08-05 Sumitomo Bakelite Co Ltd フィルム付き半導体素子、半導体装置およびそれらの製造方法
JP2006186053A (ja) * 2004-12-27 2006-07-13 Shinko Electric Ind Co Ltd 積層型半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221555A (ja) * 2002-12-27 2004-08-05 Sumitomo Bakelite Co Ltd フィルム付き半導体素子、半導体装置およびそれらの製造方法
JP2006186053A (ja) * 2004-12-27 2006-07-13 Shinko Electric Ind Co Ltd 積層型半導体装置

Similar Documents

Publication Publication Date Title
JP3343535B2 (ja) 半導体ダイと概ね同じ大きさのフットプリントを有する半導体デバイス用パッケージ及びその製造プロセス
JP3405456B2 (ja) 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
KR100699649B1 (ko) 반도체장치 및 그 제조방법
JP4832782B2 (ja) 段差型ダイを有する半導体パッケージとその製造方法
US20130127029A1 (en) Two level leadframe with upset ball bonding surface and device package
JP3544895B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4595265B2 (ja) 半導体装置の製造方法
US20100108361A1 (en) Wiring substrate and method of manufacturing the wiring substrate
JP2002343924A (ja) 半導体装置およびその製造方法
JP3399453B2 (ja) 半導体装置およびその製造方法
JP3892259B2 (ja) 半導体装置の製造方法
EP2040294B1 (en) Method of manufacturing a semiconductor device
JP2001110829A (ja) 半導体装置およびその製造方法
JP2012164951A (ja) 半導体チップの剥離装置、及び半導体チップの剥離方法
JP2003249604A (ja) 樹脂封止半導体装置およびその製造方法、樹脂封止半導体装置に使用されるリードフレーム、ならびに半導体モジュール装置
JP3529050B2 (ja) 半導体装置の製造方法
JP2002110856A (ja) 半導体装置の製造方法
US7972904B2 (en) Wafer level packaging method
JP2004140294A (ja) スペーサの形成方法及び半導体装置の製造方法
KR100639556B1 (ko) 칩 스케일 적층 패키지와 그 제조 방법
US20040043551A1 (en) Method of making a microelectronic assembly
JP2003060117A (ja) 半導体装置の製造方法
JP2003188312A (ja) 半導体装置、半導体積層ユニット、およびその製造方法
JP2001267358A (ja) 半導体装置の組立方法