JP2019165121A - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2019165121A
JP2019165121A JP2018052128A JP2018052128A JP2019165121A JP 2019165121 A JP2019165121 A JP 2019165121A JP 2018052128 A JP2018052128 A JP 2018052128A JP 2018052128 A JP2018052128 A JP 2018052128A JP 2019165121 A JP2019165121 A JP 2019165121A
Authority
JP
Japan
Prior art keywords
semiconductor package
semiconductor
sealing substrate
holding
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018052128A
Other languages
English (en)
Other versions
JP7075791B2 (ja
Inventor
ヨンソク キム
Yong Suk Kim
ヨンソク キム
秉得 張
Byeongdeck Jang
秉得 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2018052128A priority Critical patent/JP7075791B2/ja
Priority to KR1020190027086A priority patent/KR20190110439A/ko
Priority to CN201910186529.XA priority patent/CN110310934B/zh
Priority to US16/353,629 priority patent/US10937668B2/en
Priority to TW108109212A priority patent/TWI810261B/zh
Publication of JP2019165121A publication Critical patent/JP2019165121A/ja
Application granted granted Critical
Publication of JP7075791B2 publication Critical patent/JP7075791B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)

Abstract

【課題】封止剤で封止された半導体パッケージの放熱性を向上させること。【解決手段】半導体パッケージ（１０）の製造方法であり、配線基板（１１）上にボンディングした半導体チップ（１２）を樹脂層（１３）で封止した封止基板（１５）を作成して保持テープ（３６）で保持し、総型砥石（４１）で樹脂層を切り込んで樹脂層上面（２２）に凹凸形状を形成して表面積を増加させ、封止基板を分割予定ラインに沿って個々の半導体パッケージに個片化する構成にした。【選択図】図４

Description

本発明は、半導体チップを封止剤で封止した半導体パッケージの製造方法に関する。
半導体パッケージとして、半導体チップを封止剤で封止したものが製造されている（例えば、特許文献１参照）。特許文献１に記載の半導体パッケージの製造方法では、配線基板に複数の半導体チップが搭載され、モールド樹脂等の封止剤で複数の半導体チップが一括封止されて封止基板が形成される。そして、封止基板が分割予定ラインに沿ってダイシングされることで、半導体チップを個々にパッケージングした１パッケージ毎に分割されて半導体パッケージが製造される。
特開２００１−２３９３６号公報
ところで、半導体パッケージでは、衝撃や異物等の外部環境からの半導体チップの保護の他にも、半導体チップで生じた熱を外部に逃がす放熱性が求められている。しかしながら、単に封止剤で半導体チップを封止した構成では放熱性に限界があり、半導体パッケージの更なる放熱性の改善が求められている。
本発明はかかる点に鑑みてなされたものであり、封止剤で封止された半導体パッケージの放熱性を向上させることができる半導体パッケージの製造方法を提供することを目的の１つとする。
本発明の一態様の半導体パッケージの製造方法は、封止剤により封止された半導体パッケージを作成する半導体パッケージの製造方法であって、交差する分割予定ラインによって区画された配線基材表面上に複数の半導体チップをボンディングし該配線基材の表面側に封止剤を供給して封止された封止基板の該配線基材裏面側を保持治具又は保持テープで保持する保持ステップと、該保持ステップを実施した後に、凹凸形状の加工面を有する総型砥石で該半導体チップに到達しない深さで該封止剤に切り込み、該封止剤表面に凹凸を形成して表面積を増加させる凹凸形成ステップと、該分割予定ラインに沿って個々の半導体パッケージに個片化する個片化ステップと、を備える。
この構成によれば、総型砥石の凹凸形状の加工面で半導体チップに到達しない深さで封止剤を切り込むことで、半導体チップを傷付けることなく封止剤表面の表面積が増加される。よって、半導体チップで発生した熱が封止剤表面に伝わり、封止剤表面の凹凸面で効率的に熱が放散されて半導体パッケージの放熱性を向上させることができる。
本発明の他態様の半導体パッケージの製造方法は、封止剤により封止された半導体パッケージを作成する半導体パッケージの製造方法であって、交差する分割予定ラインによって区画された配線基材表面上に複数の半導体チップをボンディングし該配線基材の表面側に封止剤を供給して封止された封止基板を該封止基板の該配線基材裏面側を保持治具又は保持テープで保持する保持ステップと、該保持ステップを実施した後に、総型砥石で該分割予定ラインに沿って該保持テープ途中まで又は該保持治具内まで切り込み、個々の半導体パッケージに個片化する個片化ステップと、を備え、該総型砥石は、該分割予定ラインに対応して少なくとも２つの突起が形成され、該２つの突起間は凹凸形状の加工面を有し、該個片化ステップにおいて、該突起を該分割予定ラインに沿って切り込み個々の半導体パッケージに分割すると共に、個片化された該半導体パッケージの該半導体チップに到達しない深さに該封止剤表面に凹凸を形成して表面積を増加させる。
この構成によれば、総型砥石には２つの突起が形成されているため、２つの突起で分割予定ラインに沿って封止基板が切り込まれて個々の半導体パッケージに個片化される。また、総型砥石の凹凸形状の加工面で半導体チップに到達しない深さで封止剤を切り込むことで、個片化された半導体チップを傷付けることなく、封止剤表面に凹凸が形成されて表面積が増加される。よって、半導体チップで発生した熱が封止剤表面に伝わり、封止剤表面の凹凸面で効率的に熱が放散される。このように、封止基板が分割されると同時に封止剤表面に凹凸が形成されるため、作業工数を低減することができると共に、半導体パッケージの放熱性を向上させることができる。
本発明の他態様の半導体パッケージの製造方法は、封止剤により封止された半導体パッケージを作成する半導体パッケージの製造方法であって、交差する分割予定ラインによって区画された配線基材表面上に複数の半導体チップをボンディングするチップボンディングステップと、天井面に凹凸形状が形成された金型を、半導体チップの表面と空間をもって載置し、該金型の該半導体チップの表面との該空間内に封止剤を供給して封止し、該封止剤表面に凹凸形状が形成され表面積を増加させた封止基板を作成する封止基板作成ステップと、該封止基板作成ステップを実施した後に、該分割予定ラインに沿って該配線基材を分割して該分割予定ラインに沿って個々の半導体パッケージに個片化する個片化ステップと、を備える。
この構成によれば、天井面に凹凸形状が形成された金型を用いて半導体チップを封止剤で封止することで、封止剤表面が凹凸面となって表面積が増加された封止基板が形成される。よって、半導体チップで発生した熱が封止剤表面に伝わり、封止剤表面の凹凸面で効率的に熱が放散される。また、加工を施すことなく封止剤表面の表面積が増加するため、封止剤表面に凹凸を形成する際にオペレータの負担が増加することがない。このように、金型を用いて凹凸を形成することで、作業工数を増やすことなく、半導体パッケージの放熱性を向上させることができる。
本発明の一態様及び他態様の半導体パッケージの製造方法において、該個片化ステップを実施した後に、個片化後の半導体パッケージの側面にＩＤマークを形成するＩＤマーク形成ステップを含んでいる。
本発明によれば、封止剤表面を凹凸にして表面積を増加させることで、半導体チップで発生した熱が封止剤表面に伝わり、封止剤表面の凹凸面で効率的に熱が放散されて半導体パッケージの放熱性を向上させることができる。
本実施の形態の半導体パッケージの断面模式図である。 通常の半導体パッケージの放熱性の説明図である。 第１の実施の形態の半導体パッケージの製造方法の説明図である。 第１の実施の形態の半導体パッケージの製造方法の説明図である。 第２の実施の形態の半導体パッケージの製造方法の説明図である。 第３の実施の形態の半導体パッケージの製造方法の説明図である。 第４の実施の形態の半導体パッケージの製造方法の説明図である。 試験体に設けたシールド層の厚みを示す図である。 試験体の側面の傾斜角とシールド層の厚みとの関係を示す図である。 個片化ステップの変形例を示す図である。 半導体パッケージの変形例を示す図である。 Ｖ溝形成ステップの変形例を示す図である。 個片化ステップの変形例を示す図である。 半導体パッケージの凹凸形状の変形例を示す図である。 Ｖブレードの変形例を示す図である。
以下、添付図面を参照して、本実施の形態の半導体パッケージの製造方法について説明する。図１は、本実施の形態の半導体パッケージの断面模式図である。図２は、通常の半導体パッケージの放熱性の説明図である。なお、以下の実施の形態はあくまでも一例を示すものであり、各ステップ間に他のステップを備えてもよいし、ステップの順序を適宜入れ換えてもよい。
図１に示すように、半導体パッケージ１０は、半導体チップ１２を樹脂層（封止剤）１３でパッケージングした半導体装置であり、樹脂層１３によって外部環境から半導体チップ１２を保護している。半導体パッケージ１０は、配線基板（配線基材）１１の表面に実装された半導体チップ１２が樹脂層１３で封止され、配線基板１１の裏面にバンプ１４が配設されている。配線基板１１には、半導体チップ１２に接続される電極やグランドライン１７を含む各種配線が形成されている。半導体パッケージ１０の側面には、パッケージ識別用のＩＤマーク（不図示）が付されている。
一般的に半導体パッケージでは、振動、衝撃、水分、埃、磁気等によって半導体チップ１２に動作不良が引き起こされる場合があり、このような外部環境から半導体チップ１２を適切に保護しなければならない。また、半導体チップ１２が動作すると発熱し、チップ自体の温度が上昇すると正常動作しないだけでなく破損する恐れがあり、半導体チップ１２を動作保障温度以下に維持する必要がある。このように、半導体パッケージ１０には衝撃や異物等の外部環境からの半導体チップ１２の保護の他にも、半導体チップ１２で生じた熱を外部に逃がす放熱性が求められている。
ところで、図２の比較例に示すように、通常の半導体パッケージ１１０は、配線基板１１１上の半導体チップ１１２が樹脂層１１３によって封止され、半導体パッケージ１１０のパッケージ上面１１４が平坦に形成されている。半導体パッケージ１１０内の半導体チップ１１２で発熱すると、樹脂層１１３に熱が伝わって平坦なパッケージ上面１１４から放散される。しかしながら、半導体チップ１１２の発熱量が大きくなると、パッケージ上面１１４から熱を十分に放散させて半導体チップ１１２の適正に熱を除去することが難しい。このため、半導体パッケージ１１０の放熱性を更に改善する必要がある。
この場合、半導体チップ１１２上の樹脂層１１３を薄くすることで放熱性を改善する構成も考えられるが、半導体パッケージ１１０の機械的強度が低下して、物理的なダメージ等から半導体チップ１１２を保護できないおそれがある。そこで図１に示すように、本実施の形態では半導体パッケージ１０のパッケージ上面２５を凹凸状にしての表面積を増加させている。半導体チップ１２の発熱がパッケージ上面２５に伝わり、パッケージ上面２５の凹凸で効率的に熱が放散されて半導体パッケージ１０の放熱性が向上される。機械的強度の低下を抑えつつ放熱性を向上させることが可能になっている。
以下、図３及び図４を参照して、第１の実施の形態の半導体パッケージの製造方法について説明する。図３及び図４は、第１の実施の形態の半導体パッケージの製造方法の説明図である。なお、図３Ａはチップボンディングステップ、図３Ｂは封止基板作成ステップ、図３Ｃは保持ステップのそれぞれ一例を示す図である。図４Ａは凹凸形成ステップ、図４Ｂは個片化ステップ、図４ＣはＩＤマーク形成ステップのそれぞれ一例を示す図である。
図３Ａに示すように、先ずチップボンディングステップが実施される。チップボンディングステップでは、配線基板１１の表面が交差する分割予定ラインで格子状に区画されており、区画された各デバイス領域で配線基板１１の表面に複数の半導体チップ１２がボンディングされる。この場合、半導体チップ１２の上面の電極にワイヤ１９の一端が接続され、配線基板１１の表面の電極１８にワイヤ１９の他端が接続される。また、配線基板１１内にはグランドライン１７等の各種配線が形成されており、配線基板１１の裏面には半導体チップ１２に外部からの信号等を伝えるバンプ１４が配設されている。
図３Ｂに示すように、チップボンディングステップが実施された後に封止基板作成ステップが実施される。封止基板作成ステップでは、複数の半導体チップ１２がボンディングされた配線基板１１の上面側に封止剤３４が供給され、各半導体チップ１２が封止剤３４で一括封止されて封止基板１５（図３Ｃ参照）が作成される。この場合、半導体チップ１２が実装された配線基板１１の裏面が保持治具（不図示）に保持されており、配線基板１１の上面を覆うように金型３１が配置されている。金型３１の天井面には注入口３２が開口しており、注入口３２の上方には封止剤３４の供給ノズル３３が位置付けられている。
そして、供給ノズル３３から注入口３２を通じて、配線基板１１の上面に封止剤３４が供給されて半導体チップ１２が封止される。この状態で、封止剤３４が加熱又は乾燥されることで硬化されて、配線基板１１の上面に樹脂層１３（図３Ｃ参照）を形成した封止基板１５が作成される。なお、封止剤３４には、硬化性を有するものが用いられ、エポキシ樹脂、シリコーン樹脂、ウレタン樹脂、不飽和ポリエステル樹脂、アクリルウレタン樹脂、又はポリイミド樹脂等から選択することができる。また、封止剤３４は液状に限らず、シート状、パウダー状の樹脂を使用することもできる。なお、封止基板１５が予め用意されている場合には、チップボンディングステップ、封止基板作成ステップを省略してもよい。
図３Ｃに示すように、封止基板作成ステップが実施された後に保持ステップが実施される。保持ステップでは、環状フレーム（不図示）の中央を塞ぐように保持テープ３６が貼着され、この保持テープ３６に封止基板１５の配線基板裏面側が保持される。この場合、封止基板１５のバンプ１４が保持テープ３６の粘着層に入り込んで、保持テープ３６を介して封止基板１５が環状フレームに良好に支持される。なお、保持ステップは、マウンタ等の専用装置で機械的に実施されてもよいし、オペレータの手作業で実施されてもよい。また、環状フレームは、上面視リング状に形成されてもよいし、上面視矩形枠状に形成されてもよい。
図４Ａに示すように、保持ステップが実施された後に凹凸形成ステップが実施される。凹凸形成ステップでは、凹凸形状の加工面４２を有する略円筒状の総型砥石４１が使用される。総型砥石４１の外周面は側面視で山形状と谷形状を軸方向に交互に繰り返した凹凸形状になっており、凹凸形状の外周面にダイヤモンド等の砥粒が電着されて加工面４２が形成されている。加工面４２の山形状の高さと谷形状の深さの差分は、チップ上面２１から樹脂層上面（封止剤表面）２２までの高さよりも小さく、加工面４２の谷形状まで切り込んでも山形状が半導体チップ１２に到達しないように形成されている。
封止基板１５の配線基板１１側が保持テープ３６を介してチャックテーブル（不図示）に保持されると、封止基板１５の外側で総型砥石４１が半導体チップ１２に到達しない深さまで降ろされる。総型砥石４１に対して封止基板１５が水平方向に加工送りされることで、総型砥石４１の加工面４２の山形状と谷形状が樹脂層上面２２に転写される。これにより、樹脂層上面２２に山形状と谷形状からなる凹凸形状が形成されて樹脂層上面２２の表面積が増加される。また、総型砥石４１が半導体チップ１２に当たらないため、凹凸形成時に半導体チップ１２が傷付けられることもない。
この総型砥石４１による切り込み動作が繰り返されることで、樹脂層上面２２の全域に複数列の山形状と谷形状が交互に形成される。チャックテーブルが９０度回転されて、山形状と谷形状を横切るように総型砥石４１で同様な加工動作が繰り返される。これにより、封止基板１５の樹脂層上面２２には四角錐形状の多数の凹凸が形成されて、外気に触れる樹脂層１３の表面積が増加されて放熱性が向上される。なお、総型砥石４１の切り込み量は、半導体チップ１２に十分な放熱性が得られると共に、分割後の半導体パッケージ１０（図４Ｂ参照）の機械的強度が十分に確保される深さに調整されている。
図４Ｂに示すように、凹凸形成ステップが実施された後に個片化ステップが実施される。個片化ステップでは、ダイヤモンド砥粒等を結合剤で円板状に固めたストレートブレード４４が使用される。封止基板１５の配線基板１１側が保持テープ３６を介してチャックテーブル（不図示）に保持され、ストレートブレード４４が封止基板１５の分割予定ラインに位置合わせされる。そして、封止基板１５の外側でストレートブレード４４が保持テープ３６の厚み方向途中の深さまで降ろされ、ストレートブレード４４に対して封止基板１５が水平方向に加工送りされる。
これにより、ストレートブレード４４で樹脂層１３側から保持テープ３６の途中まで切り込まれて封止基板１５がフルカットされる。一本の分割予定ラインに沿って封止基板１５がフルカットされると、隣の分割予定ラインに対してストレートブレード４４が位置合わせされて封止基板１５がフルカットされる。この切断動作が封止基板１５に対して繰り返されることで、封止基板１５が分割予定ラインに沿って個々の半導体パッケージ１０に個片化される。このようにして、樹脂層上面２２に凹凸形状を形成して、放熱性を向上させた半導体パッケージ１０が製造される。
図４Ｃに示すように、個片化ステップが実施された後にＩＤマーク形成ステップが実施される。ＩＤマーク形成ステップでは、個片化後の半導体パッケージ１０のパッケージ側面２６にＩＤマークが形成される。この場合、パッケージ側面２６を上方に向けた状態で、半導体パッケージ１０が加工ヘッド４６の下方に位置付けられ、レーザマーキングによってパッケージ側面２６にＩＤマークが形成される。これにより、半導体パッケージ１０のパッケージ上面２５に凹凸形状が形成されていても、個々の半導体パッケージ１０にＩＤマークを形成することが可能になっている。
以上のように、本実施の形態の半導体パッケージ１０の製造方法によれば、総型砥石４１の凹凸形状の加工面４２で半導体チップ１２に到達しない深さで樹脂層１３を切り込むことで、半導体チップ１２を傷付けることなく樹脂層上面２２の表面積が増加される。よって、半導体チップ１２で発生した熱が樹脂層上面２２に伝わり、樹脂層上面２２の凹凸面で効率的に熱が放散されて半導体パッケージ１０の放熱性を向上させることが可能になっている。
図５を参照して、第２の実施の形態の半導体パッケージの製造方法について説明する。第２の実施の形態は、個片化ステップにて封止基板に凹凸形状を形成しながら封止基板を個片化する点で第１の実施の形態と相違している。したがって、個片化ステップ以外の各ステップについては説明を省略する。図５は、第２の実施の形態の半導体パッケージの製造方法の説明図である。
図５に示すように、チップボンディングステップ、封止基板作成ステップ、保持ステップが実施された後に個片化ステップが実施される。個片化ステップでは、凹凸形状の加工面５４と個片化用の一対の突起５３を有する総型砥石５１が使用される。総型砥石５１の基台５２は円筒状に形成されており、基台５２の外周面から一対の突起５３が円環状に突出している。一対の突起５３の間は、側面視で山形状と谷形状を軸方向に交互に繰り返した凹凸形状になっており、一対の突起５３に加えて、一対の突起５３の間の凹凸形状にもダイヤモンド等の砥粒が電着されて加工面５４が形成されている。加工面５４の高さと谷形状の深さの差分は、半導体チップ１２のチップ上面２１から樹脂層上面（封止剤表面）２２までの高さよりも小さく形成されている。
封止基板１５の配線基板１１側が保持テープ３６を介してチャックテーブル（不図示）に保持されると、封止基板１５の外側で総型砥石５１の一対の突起５３がそれぞれ分割予定ラインに位置合わせされる。すなわち、一対の突起５３の間隔は分割予定ラインのライン間隔に対応している。また、封止基板１５の外側において、一対の突起５３で保持テープ３６途中まで切り込み可能で、凹凸形状の加工面５４が樹脂層上面２２を切り込み可能且つ半導体チップ１２に到達しない深さまで総型砥石５１が降ろされる。そして、総型砥石５１に対して封止基板１５が水平方向に加工送りされることで、封止基板１５が分割予定ラインに沿って加工される。
総型砥石５１によって封止基板１５が切り込まれて分割されると共に、分割された封止基板１５の樹脂層上面２２に総型砥石５１の凹凸形状が転写される。チャックテーブルが９０度回転されて、総型砥石５１で同様な加工動作が実施されることで、封止基板１５が個々の半導体パッケージ１０に分割されると共に、個片化された半導体パッケージ１０の樹脂層上面２２に四角錐形状の凹凸形状が形成される。凹凸形状によって樹脂層上面２２の表面積が増加されて放熱性が向上される。また、総型砥石５１が半導体チップ１２に当たらないため、凹凸形成時に半導体チップ１２が傷付けられることもない。個片化ステップ後には、ＩＤマーク形成ステップにて個片化後のパッケージ側面２６にＩＤマークが形成される（図４Ｃ参照）。
以上のように、本実施の形態の半導体パッケージ１０の製造方法によれば、総型砥石５１には２つの突起５３が形成されているため、２つの突起５３で分割予定ラインに沿って封止基板１５が切り込まれて個々の半導体パッケージ１０に個片化される。総型砥石５１の凹凸形状の加工面５４で半導体チップ１２に到達しない深さで樹脂層１３を切り込むことで、個片化された半導体チップ１２を傷付けることなく、樹脂層上面２２に凹凸が形成されて表面積が増加される。よって、半導体チップ１２で発生した熱が樹脂層上面２２に伝わり、樹脂層上面２２の凹凸面で効率的に熱が放散される。このように、封止基板１５が分割されると同時に樹脂層上面２２に凹凸が形成されるため、作業工数を低減することができると共に、半導体パッケージ１０の放熱性を向上させることができる。
図６を参照して、第３の実施の形態の半導体パッケージの製造方法について説明する。第３の実施の形態は、封止基板作成ステップにて金型で封止基板の上面に凹凸形状を形成する点で第１の実施の形態と相違している。したがって、封止基板作成ステップ以外の各ステップについては説明を省略する。図６は、第３の実施の形態の半導体パッケージの製造方法の説明図である。
図６Ａに示すように、チップボンディングステップが実施された後に封止基板作成ステップが実施される。封止基板作成ステップでは、複数の半導体チップ１２がボンディングされた配線基板１１の上面側に封止剤３４が供給され、各半導体チップ１２が封止剤３４で一括封止されて封止基板１５（図６Ｂ参照）が作成される。この場合、半導体チップ１２が実装された配線基板１１の裏面が保持治具（不図示）に保持され、半導体チップ１２のチップ上面２１と空間を持って、配線基板１１を覆うように金型６１が載置される。金型６１の天井面６２には、四角錐形状の多数の凹部によって凹凸形状が形成されている。
また、金型６１の天井面６２には注入口６３が開口しており、注入口６３の上方には封止剤３４の供給ノズル３３が位置付けられている。注入口６３は分割予定ラインの上方に位置付けられるため、封止剤３４の硬化後に注入口６３の樹脂柱６５（図６Ｂ参照）が半導体チップ１２の上方に形成されることがない。また、注入口６３は後段の個片化ステップで使用されるストレートブレード４４（図６Ｂ参照）のブレード幅よりも小径に形成されている。そして、供給ノズル３３から注入口６３を通じて、金型６１の天井面６２と半導体チップ１２の上面との空間内に封止剤３４が供給されて複数の半導体チップ１２が封止される。
図６Ｂに示すように、複数の半導体チップ１２が封止剤３４で封止されると、封止剤３４が加熱又は乾燥されることで硬化される。配線基板１１から金型６１が取り外されることで、配線基板１１の上面に樹脂層１３（図３Ｃ参照）を形成した封止基板１５が作成される。樹脂層上面２２には天井面６２（図６Ａ参照）の凹凸形状が転写されて、樹脂層上面２２に四角錐形状の凹凸形状が形成され、樹脂層上面２２の表面積が増加されて放熱性が向上される。分割予定ライン上には樹脂柱６５が形成されるが、後段の個片化ステップでストレートブレード４４によって封止基板１５が分割される際に樹脂柱６５が除去される。
なお、封止剤３４には、硬化性を有するものが用いられ、エポキシ樹脂、シリコーン樹脂、ウレタン樹脂、不飽和ポリエステル樹脂、アクリルウレタン樹脂、又はポリイミド樹脂等から選択することができる。また、封止剤３４は液状に限らず、シート状、パウダー状の樹脂を使用することもできる。封止基板作成ステップ後には、保持ステップにて封止基板１５の配線基板裏面側が保持テープ３６で保持され、個片化ステップにて封止基板１５が個々の半導体パッケージ１０に個片化される。そして、ＩＤマーク形成ステップにて個片化後のパッケージ側面にＩＤマークが形成される。
以上のように、本実施の形態の半導体パッケージ１０の製造方法によれば、天井面６２に凹凸形状が形成された金型６１を用いて半導体チップ１２を封止剤３４で封止することで、樹脂層上面２２が凹凸面となって表面積が増加された封止基板１５が形成される。よって、半導体チップ１２で発生した熱が樹脂層上面２２に伝わり、樹脂層上面２２の凹凸面で効率的に熱が放散される。加工を施すことなく樹脂層上面２２の表面積が増加するため、樹脂層１３に凹凸を形成する際にオペレータの負担が増加することがない。このように、金型６１を用いて凹凸を形成することで、作業工数を増やすことなく、半導体パッケージ１０の放熱性を向上させることができる。
なお、上記した第１−第３の実施の形態の半導体パッケージの製造方法は、いわゆるＥＭＩ（Electro-Magnetic Interference）で遮断を要する半導体パッケージの製造方法にも適用可能である。第１−第３の実施の形態にて、個片化ステップ前にＶ溝形成ステップを実施し、個片化ステップ後にシールド層形成ステップを実施することで、半導体パッケージの外面にＥＭＩシールドが形成することができる。
以下、図７を参照して、シールド層付きの半導体パッケージの製造方法について説明する。図７は、第４の実施の形態の半導体パッケージの製造方法の説明図である。ここでは、第１の実施の形態の半導体パッケージの製造方法にＶ溝形成ステップ、シールド層形成ステップを追加した一例について説明する。したがって、Ｖ溝形成ステップ、個片化ステップ、シールド層形成ステップ以外の各ステップについては説明を省略する。なお、図７ＡはＶ溝形成ステップ、図７Ｂは個片化ステップ、図７Ｃ及び図７Ｄはシールド層形成ステップのそれぞれ一例を示す図である。
図７Ａに示すように、チップボンディングステップ、封止基板作成ステップ、保持ステップ、凹凸形成ステップが実施された後にＶ溝形成ステップが実施される。Ｖ溝形成ステップでは、ダイヤモンド砥粒等を結合剤で円板状に固めて、先端をＶ字状にしたＶブレード６６が使用される。封止基板１５の配線基板１１側が保持テープ３６を介してチャックテーブル（不図示）に保持され、Ｖブレード６６が封止基板１５の分割予定ラインに位置合わせされる。封止基板１５の外側でＶブレード６６が封止基板１５の厚み方向途中の深さまで降ろされ、Ｖブレード６６に対して封止基板１５が水平方向に加工送りされる。これにより、分割予定ラインに沿って樹脂層上面２２がハーフカットされてＶ溝６８が形成される。
なお、本実施の形態では、Ｖブレード６６の先端が尖ったＶ字形状に形成されたが、この構成に限定されない。Ｖブレード６６の先端は、封止基板１５に対してＶ溝６８を形成可能な形状であればよい。例えば、図１５に示すように、Ｖブレード９９の先端が平坦なＶ字形状に形成されていてもよい。よって、切削ブレードの先端がＶ字形状とは、切削ブレードの先端まで尖った完全なＶ字形状に限らず、切削ブレードの先端が平坦な略Ｖ字形状を含む形状である。また、Ｖブレードの先端のＶ字面は直線的に傾斜している必要はなく、僅かに丸みを帯びていてもよい。
図７Ｂに示すように、Ｖ溝形成ステップが実施された後に個片化ステップが実施される。個片化ステップでは、封止基板１５の配線基板１１側が保持テープ３６を介してチャックテーブル（不図示）に保持され、ストレートブレード６７が封止基板１５のＶ溝６８に位置合わせされる。封止基板１５の外側でストレートブレード６７が保持テープ３６の厚み方向途中の深さまで降ろされ、ストレートブレード６７に対して封止基板１５が水平方向に加工送りされる。これにより、分割予定ラインに沿って封止基板１５がフルカットされて、個々の半導体パッケージ１０に個片化される。
図７Ｃに示すように、個片化ステップが実施された後にシールド層形成ステップが実施される。シールド層形成ステップでは、複数の半導体パッケージ１０のパッケージ外面に導電性材料でシールド層６９が形成される。この場合、各半導体パッケージ１０が保持テープ３６を介してプラズマ装置（不図示）内に搬入され、所定の形成条件で各半導体パッケージ１０に対して上方からスパッタ等のプラズマ処理によって導電性材料が成膜される。これにより、各半導体パッケージ１０のパッケージ上面２５及びパッケージ側面２６に所望の厚みでシールド層６９が形成される。
このとき、図７Ｄに示すように、パッケージ側面２６の傾斜面２７がパッケージ上面２５から下方に向かって外側に広がっており、傾斜面２７がシールド層６９の形成方向（鉛直方向）に対して斜めに交差している。よって、半導体パッケージ１０にシールド層６９を形成する際に、パッケージ上面２５だけでなくパッケージ側面２６の傾斜面２７にも、十分なシールド効果が発揮できる厚みでシールド層６９が形成される。パッケージ上面２５には凹凸形状が形成されているが、凹凸形状が斜面で形成されているため、凹凸形状の斜面にも適度な厚みでシールド層６９が形成される。
また、パッケージ側面２６の鉛直面２８やパッケージ間の溝底２９にもシールド層６９が形成されるため、保持テープ３６から半導体パッケージ１０をピックアップする際に、半導体パッケージ１０の下部にシールド層６９でバリが生じる場合がある。この場合、シールド層６９の成膜条件に加えて、パッケージ間のアスペクト比（縦横比）を調整することで、半導体パッケージ１０のバリの発生を抑えることが可能である。パッケージ間のアスペクト比は、ストレートブレード６７（図７Ｂ参照）の幅寸法及び切り込み量によって調整される。
パッケージ間のアスペクト比は、パッケージ側面２６の傾斜面２７の下端から保持テープ３６に切り込んだ溝底２９までの深さをＹｍｍ、パッケージ側面２６の鉛直面２８の対向間隔をＸｍｍとした際にＹ／Ｘで表される。パッケージ側面２６の鉛直面２８の下側やパッケージ間の溝底２９はアスペクト比の影響を受け易く、パッケージ間のアスペクト比が高くなるのに伴ってシールド層６９が薄く形成される。したがって、アスペクト比を高めることで、アスペクト比が影響し難い傾斜面２７にシールド層６９が適度な厚みで形成され、アスペクト比が影響し易い鉛直面２８の下側や溝底２９にシールド層６９が薄く形成されてバリの発生が抑えられる。
配線基板１１のグランドライン１７は、パッケージ側面２６の傾斜面２７の下側で外部に露出している。傾斜面２７の下側で適度な厚みのシールド層６９にグランドライン１７が接続されるため、半導体パッケージ１０で生じた電磁ノイズがグランドライン１７を通じて半導体パッケージ１０外に逃がされる。なお、パッケージ側面２６の鉛直面２８の下側ではシールド層６９が薄くなるが、配線基板１１の多数の配線（不図示）によって電磁ノイズがカットされている。したがって、半導体パッケージ１０の周囲の電子部品への電磁ノイズの漏洩が全体的に防止される。
配線基板１１のグランドライン１７は、シールド層６９に接続されていればよく、パッケージ側面２６の鉛直面２８でシールド層６９に接続されてもよい。シールド層６９は、銅、チタン、ニッケル、金等のうち一つ以上の導電性材料によって厚さ数μｍ以上の金属層であり、スパッタ法、イオンプレーティング法、プラズマＣＶＤ（chemical Vapor Deposition）法等のプラズマ処理によって形成されてもよい。このようにして、パッケージ上面２５及びパッケージ側面２６がシールド層６９でカバーされた半導体パッケージ１０が製造される。
なお、本実施の形態では、保持テープ３６として、シールド層形成ステップのプラズマ処理に対する耐性を有する材料で形成されたものが使用される。プラズマ処理に対する耐性とは、耐プラズマ性、耐熱性、耐真空性を含むプラズマ耐性を示している。保持テープ３６のテープ基材は、１５０度−１７０度の耐熱温度の材料で形成されることが好ましく、例えば、ポリエチレンナフタレート樹脂、ポリイミド樹脂から選択することができる。
続いて、半導体パッケージの側面の傾斜角度とシールド層との関係について説明する。図８は、試験体に設けたシールド層の厚みを示す図である。図９は、試験体の側面の傾斜角とシールド層の厚みとの関係を示す図である。
図８に示すように、側面７２の傾斜角度θを変えた複数の試験体７０を用意し、１８０℃、８×１０−４Ｐａの条件下でイオンプレーティング法によってシールド層を形成した。側面７２の傾斜角度θは、９０°、８２°、６８°、６０°、４５°とした。また、上面７１に形成された上部シールド層７３、側面７２に形成された側部シールド層７４に分けて、走査型電子顕微鏡の観察画像に基づいて上部シールド層７３、側部シールド層７４の厚みｔ１、ｔ２を測定した。上部シールド層７３及び側部シールド層７４の厚みｔ１、ｔ２は、次式（１）に示すステップカバレッジ（step coverage）の値として算出し、この値と傾斜角度θの関係を図９にまとめた。
（１）
step coverage＝（ｔ２／ｔ１）×１００
この結果、傾斜角度θが９０°から小さくなるにつれてステップカバレッジの値が徐々に大きくなり、傾斜角度θが４５°になるとステップカバレッジの値が１００％になった。具体的には、傾斜角度θが４５°になるように設定した場合、上部シールド層７３の厚みｔ１と側部シールド層７４の厚みｔ２が一致し、試験体７０の上面７１及び側面７２に均一な厚みのシールド層が確認された。また、発明者の実験によれば、ステップカバレッジの値が５０％を下回ると、側部シールド層７４の成膜に時間を要し、プロセスコストが増大するため、ステップカバレッジの値が５０％以上となる範囲が好ましい。したがって、半導体パッケージの側面の傾斜角度θは４５°以上かつ８２°以下であることが好ましい。
以上のように、本実施の形態の半導体パッケージ１０の製造方法によれば、半導体パッケージ１０の放熱性を向上しつつ、パッケージ外面に十分なシールド効果を発揮できる所定の厚みでシールド層６９を形成することができる。
なお、第１の実施の形態の半導体パッケージの製造方法で、半導体パッケージにシールド層を形成する一例について説明したが、この構成に限定されない。第２、第３の実施の形態の半導体パッケージの製造方法にＶ溝形成ステップ、シールド層形成ステップを追加しても、半導体パッケージにシールド層を形成することが可能である。また、専用の総型砥石を使用することで、凹凸形成ステップ、Ｖ溝形成ステップ、個片化ステップを同時に実施してもよい。
具体的には、図１０に示すように、総型砥石８１の円筒状の基台８２の外周面から一対の突起８３が円環状に突出している。一対の突起８３は基端から突出方向に向かって幅が狭くなるように傾斜し、突出方向の途中から先端までは一定幅に形成されている。すなわち、突起８３の側面の基端側は傾斜面８４になっており、突起８３の側面の先端側は鉛直面８５になっている。一対の突起８３の間は、側面視で山形状と谷形状を軸方向に交互に繰り返した凹凸形状が形成されている。総型砥石８１の突起８３の両側面及び先端面に加え、一対の突起８３の間にもダイヤモンド等の砥粒が電着されて加工面８６が形成されている。
このような専用の総型砥石８１を使用して個片化ステップが実施されると、総型砥石８１によって封止基板１５が切り込まれて分割されると共に、分割された封止基板１５の樹脂層上面２２に総型砥石８１の凹凸形状が転写される。よって、封止基板１５が個々の半導体パッケージ１０に個片化されると共に、各半導体パッケージ１０の樹脂層上面２２の表面積が増加される。突起８３側面の基端側が傾斜面８４になっているため、半導体パッケージ１０が上面側よりも下面側が大きくなるようにパッケージ側面２６に傾斜が付けられる。このように、パッケージ側面２６に傾斜を付けながら封止基板１５を個々の半導体パッケージ１０に個片化し、各半導体パッケージ１０の放熱性を向上させることができる。
なお、本実施の形態では、配線基板に１つの半導体チップを実装した半導体パッケージを例示したが、この構成に限定されない。配線基板に複数の半導体チップを実装した半導体パッケージを製造してもよい。例えば、図１１Ａに示すように、配線基板９３に複数（例えば、３つ）の半導体チップ９２ａ−９２ｃを実装し、半導体チップ９２ａ−９２ｃを一纏めにした半導体パッケージ９１を製造するようにしてもよい。なお、半導体チップ９２ａ−９２ｃは同一機能を有してもよいし、異なる機能を有してもよい。
また、図１１Ｂに示すように、配線基板９７に複数（例えば、２つ）の半導体チップ９６ａ、９６ｂを実装し、半導体チップ９６ａ、９６ｂを個別にシールドした半導体パッケージ９５を製造するようにしてもよい。この場合、チップ単位で封止基板に溝が形成され、パッケージ単位で封止基板が分割される。なお、半導体チップ９６ａ、９６ｂは同一機能を有してもよいし、異なる機能を有してもよい。
また、本実施の形態では、Ｖ溝形成ステップでＶ溝形成手段としてＶブレードが使用される構成にしたが、この構成に限定されない。例えば、図１２Ａに示すように、Ｖ溝形成手段として通常のストレートブレード１０１を用いて封止基板１５にＶ溝を形成するようにしてもよい。この場合、封止基板１５の分割予定ライン上の鉛直面Ｐに対してストレートブレード１０１を所定角度だけ一方側に傾けて切削した後に、鉛直面Ｐに対してストレートブレード１０１を所定角度だけ他方側に傾けて切削する。これにより、ストレートブレード１０１によって封止基板１５の上面がＶ状に切り取られて、分割予定ラインに沿ってＶ溝が形成される。
また、図１２Ｂに示すように、Ｖ溝形成手段としてレーザアブレーション用の加工ヘッド１０２を用いて封止基板１５にＶ溝を形成するようにしてもよい。この場合、封止基板１５の分割予定ライン上の鉛直面Ｐに対して加工ヘッド１０２を所定角度だけ一方向に傾けてアブレーション加工を実施した後に、鉛直面Ｐに対して加工ヘッド１０２を所定角度だけ他方側に傾けてアブレーション加工を実施する。封止基板１５に対して吸収性を有するレーザ光線によって、封止基板１５の上面がＶ字状に切り取られて、分割予定ラインに沿ってＶ溝が形成される。
また、図１２Ｃに示すように、Ｖ溝形成手段としてプロファイラ１０３を用いて封止基板１５にＶ溝を形成するようにしてもよい。プロファイラ１０３はアルミ基台１０４の略Ｖ字状の加工面にダイヤモンド砥粒から成る砥粒層を電着して構成されている。プロファイラ１０３は、Ｖブレードと比較して消耗し難く、Ｖ字形状を長く維持し続けることができる。
また、本実施の形態では、個片化ステップで分割手段としてストレートブレードが使用される構成にしたが、この構成に限定されない。例えば、図１３に示すように、分割手段としてレーザアブレーション用の加工ヘッド１０６を用いて封止基板１５を分割するようにしてもよい。また、第２の実施の形態では、分割工具として一対の突起を有する総型砥石が使用される構成にしたが、この総型砥石の代わりにマルチブレードが使用されてもよい。
また、本実施の形態では、樹脂層上面に四角錐形状の凹凸形状を形成する構成について説明したが、樹脂層上面の凹凸形状は表面積を増加させる形状であればよい。例えば、図１４に示すように、半導体パッケージ１０８の樹脂層上面１０９の凹凸形状が角柱状に形成されてもよい。なお、半導体パッケージ１０８にシールド層を形成する場合には、角柱状の凹凸形状がアスペクト比を考慮して形成されることが好ましい。隣り合う角柱の間隔と角柱の高さのアスペクト比を低くすることで角柱の側面にもシールド層を形成することができる。
また、本実施の形態では、半導体チップがワイヤを介して配線基板の電極にワイヤボンディングされた半導体パッケージを製造する構成について説明したが、この構成に限定されない。半導体パッケージは、半導体チップが配線基板の電極に直接接続されてフリップチップボンディングされていてもよい。
また、本実施の形態では、電極としてバンプが設けられた封止基板を加工する構成にしたが、この構成に限定されない。封止基板の電極は特に限定されず、例えば、電極としてランドが設けられた封止基板が加工されてもよい。
また、本実施の形態では、保持ステップで保持テープに封止基板の樹脂層と反対面が貼着される構成にしたが、この構成に限定されない。例えば、封止基板の樹脂層と反対面に保持テープが貼着される代わりに、封止基板の樹脂層と反対面が保持治具で吸引保持され、保持治具に保持された状態で後段のステップが実施されてもよい。保持治具は、基板を保持可能であればよく、例えば、チャックテーブルやサブストレートで構成されてもよい。
また、第１の実施の形態では、凹凸形成ステップが実施された後に個片化ステップが実施される構成にしたが、この構成に限定されない。個片化ステップが実施された後に凹凸形成ステップが実施されてもよい。
また、第４の実施の形態では、封止基板に貼着された保持テープを貼り替えずに各ステップを実施する構成にしたが、この構成に限定されない。Ｖ溝形成ステップ及び個片化ステップでは切削用の保持テープを使用し、シールド層形成ステップではプラズマ処理用の保持テープを使用してもよい。
また、第４の実施の形態では、封止基板に対するＶ溝の形成と封止基板の個片化が同一の装置で実施されてもよいし、別々の装置で実施されてもよい。
また、半導体パッケージは、携帯電話等の携帯通信機器に用いられる構成に限らず、カメラ等の他の電子機器に用いられてもよい。
また、封止基板は、シールド層が形成可能なワークであれば特に限定されない。例えば、ＣＳＰ（Chip Size Package）、ＷＬＣＳＰ（Wafer Level Chip Size Package）、ＳＩＰ（System In Package）、ＦＯＷＬＰ（Fan Out Wafer Level Package）用の各種基板が用いられてもよい。ＦＯＷＬＰ基板の場合には、再配線層上に半導体チップを実装する構成にしてもよい。したがって、配線基材は、ＰＣＢ基板等の配線基板に限定されず、ＦＯＷＬＰ基板の再配線層を含む概念である。
また、本実施の形態及び変形例を説明したが、本発明の他の実施の形態として、上記各実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
また、本発明の実施の形態は上記の実施の形態及び変形例に限定されるものではなく、本発明の技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらには、技術の進歩又は派生する別技術によって、本発明の技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、本発明の技術的思想の範囲内に含まれ得る全ての実施形態をカバーしている。
また、本実施の形態では、本発明を半導体パッケージの製造方法に適用した構成について説明したが、他のパッケージの製造方法に適用することも可能である。
以上説明したように、本発明は、封止剤で封止された半導体パッケージの放熱性を向上させることができるという効果を有し、特に、携帯通信機器に用いられる半導体パッケージの製造方法に有用である。
１０、１０８ ：半導体パッケージ
１１ ：配線基板（配線基材）
１２ ：半導体チップ
１３ ：樹脂層
１５ ：封止基板
２２、１０９ ：樹脂層上面（封止剤表面）
３４ ：封止剤
３６ ：保持テープ
４１、５１、８１：総型砥石
４２、５４、８６：加工面
５３、８３ ：突起
６１ ：金型
６２ ：天井面

Claims (4)

  1. 封止剤により封止された半導体パッケージを作成する半導体パッケージの製造方法であって、
    交差する分割予定ラインによって区画された配線基材表面上に複数の半導体チップをボンディングし該配線基材の表面側に該封止剤を供給して封止された封止基板の該配線基材裏面側を保持治具又は保持テープで保持する保持ステップと、
    該保持ステップを実施した後に、凹凸形状の加工面を有する総型砥石で該半導体チップに到達しない深さで該封止剤に切り込み、該封止剤表面に凹凸を形成して表面積を増加させる凹凸形成ステップと、
    該分割予定ラインに沿って個々の半導体パッケージに個片化する個片化ステップと、
    を備える半導体パッケージの製造方法。
  2. 封止剤により封止された半導体パッケージを作成する半導体パッケージの製造方法であって、
    交差する分割予定ラインによって区画された配線基材表面上に複数の半導体チップをボンディングし該配線基材の表面側に封止剤を供給して封止された封止基板を該封止基板の該配線基材裏面側を保持治具又は保持テープで保持する保持ステップと、
    該保持ステップを実施した後に、総型砥石で該分割予定ラインに沿って該保持テープ途中まで又は該保持治具内まで切り込み、個々の半導体パッケージに個片化する個片化ステップと、を備え、
    該総型砥石は、該分割予定ラインに対応して少なくとも２つの突起が形成され、該２つの突起間は凹凸形状の加工面を有し、
    該個片化ステップにおいて、該突起を該分割予定ラインに沿って切り込み個々の半導体パッケージに個片化すると共に、個片化された半導体パッケージの該半導体チップに到達しない深さに該封止剤表面に凹凸を形成して表面積を増加させる半導体パッケージの製造方法。
  3. 封止剤により封止された半導体パッケージを作成する半導体パッケージの製造方法であって、
    交差する分割予定ラインによって区画された配線基材表面上に複数の半導体チップをボンディングするチップボンディングステップと、
    天井面に凹凸形状が形成された金型を、該半導体チップの表面と空間をもって載置し、該金型の該半導体チップの表面との該空間内に封止剤を供給して封止し、該封止剤表面に凹凸形状が形成され表面積を増加させた封止基板を作成する封止基板作成ステップと、
    該封止基板作成ステップを実施した後に、該分割予定ラインに沿って該配線基材を分割して該分割予定ラインに沿って個々の半導体パッケージに個片化する個片化ステップと、
    を備える半導体パッケージの製造方法。
  4. 該個片化ステップを実施した後に、個片化後の半導体パッケージの側面にＩＤマークを形成するＩＤマーク形成ステップを含む、
    請求項１乃至請求項３のいずれかに記載の半導体パッケージの製造方法。
JP2018052128A 2018-03-20 2018-03-20 半導体パッケージの製造方法 Active JP7075791B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018052128A JP7075791B2 (ja) 2018-03-20 2018-03-20 半導体パッケージの製造方法
KR1020190027086A KR20190110439A (ko) 2018-03-20 2019-03-08 반도체 패키지의 제조 방법
CN201910186529.XA CN110310934B (zh) 2018-03-20 2019-03-12 半导体封装的制造方法
US16/353,629 US10937668B2 (en) 2018-03-20 2019-03-14 Semiconductor package manufacturing method
TW108109212A TWI810261B (zh) 2018-03-20 2019-03-19 半導體封裝的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018052128A JP7075791B2 (ja) 2018-03-20 2018-03-20 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2019165121A true JP2019165121A (ja) 2019-09-26
JP7075791B2 JP7075791B2 (ja) 2022-05-26

Family

ID=67985559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018052128A Active JP7075791B2 (ja) 2018-03-20 2018-03-20 半導体パッケージの製造方法

Country Status (5)

Country Link
US (1) US10937668B2 (ja)
JP (1) JP7075791B2 (ja)
KR (1) KR20190110439A (ja)
CN (1) CN110310934B (ja)
TW (1) TWI810261B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022153789A1 (ja) * 2021-01-12 2022-07-21 株式会社村田製作所 回路モジュール

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7056226B2 (ja) * 2018-02-27 2022-04-19 Tdk株式会社 回路モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316350A (ja) * 1995-05-23 1996-11-29 Rohm Co Ltd 半導体装置
JP2002329815A (ja) * 2001-05-01 2002-11-15 Sony Corp 半導体装置と、その製造方法、及びその製造装置
JP2004151377A (ja) * 2002-10-30 2004-05-27 Nikon Corp 光学素子及び光学素子の製造方法及びこの光学素子を具えた光学系
JP2007253277A (ja) * 2006-03-23 2007-10-04 Tdk Corp 研切削体及び研削体セット、これらを用いた研削装置及び研削方法
JP3143888U (ja) * 2008-05-29 2008-08-07 株式会社村田製作所 部品内蔵モジュール

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4312304B2 (ja) 1999-07-13 2009-08-12 株式会社ディスコ Ｃｓｐ基板分割装置
US6524881B1 (en) * 2000-08-25 2003-02-25 Micron Technology, Inc. Method and apparatus for marking a bare semiconductor die
JP5280014B2 (ja) * 2007-04-27 2013-09-04 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US7933128B2 (en) * 2007-10-10 2011-04-26 Epson Toyocom Corporation Electronic device, electronic module, and methods for manufacturing the same
TW200919565A (en) * 2007-10-26 2009-05-01 Powertech Technology Inc Method for wafer cutting, die structure and its die package structure
US20090166831A1 (en) * 2007-12-28 2009-07-02 Siliconware Precision Industries Co., Ltd. Sensor semiconductor package and method for fabricating the same
TWI358116B (en) * 2008-02-05 2012-02-11 Advanced Semiconductor Eng Packaging structure and packaging method thereof
KR100877551B1 (ko) * 2008-05-30 2009-01-07 윤점채 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그
JP5465042B2 (ja) * 2010-03-01 2014-04-09 株式会社ディスコ パッケージ基板の加工方法
US9166126B2 (en) * 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
US8629043B2 (en) * 2011-11-16 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for de-bonding carriers
KR101939641B1 (ko) * 2012-05-04 2019-01-18 삼성전자주식회사 반도체 패키지 및 그 제조방법
JP6131664B2 (ja) * 2013-03-25 2017-05-24 日亜化学工業株式会社 発光装置の製造方法および発光装置
US9704769B2 (en) * 2014-02-27 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP)
US9922935B2 (en) * 2014-09-17 2018-03-20 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
KR102424402B1 (ko) * 2015-08-13 2022-07-25 삼성전자주식회사 반도체 패키지 및 그 제조방법
US10548228B2 (en) * 2016-03-03 2020-01-28 International Business Machines Corporation Thermal interface adhesion for transfer molded electronic components
US10163834B2 (en) * 2016-09-09 2018-12-25 Powertech Technology Inc. Chip package structure comprising encapsulant having concave surface

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316350A (ja) * 1995-05-23 1996-11-29 Rohm Co Ltd 半導体装置
JP2002329815A (ja) * 2001-05-01 2002-11-15 Sony Corp 半導体装置と、その製造方法、及びその製造装置
JP2004151377A (ja) * 2002-10-30 2004-05-27 Nikon Corp 光学素子及び光学素子の製造方法及びこの光学素子を具えた光学系
JP2007253277A (ja) * 2006-03-23 2007-10-04 Tdk Corp 研切削体及び研削体セット、これらを用いた研削装置及び研削方法
JP3143888U (ja) * 2008-05-29 2008-08-07 株式会社村田製作所 部品内蔵モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022153789A1 (ja) * 2021-01-12 2022-07-21 株式会社村田製作所 回路モジュール

Also Published As

Publication number Publication date
CN110310934A (zh) 2019-10-08
TWI810261B (zh) 2023-08-01
US20190295859A1 (en) 2019-09-26
JP7075791B2 (ja) 2022-05-26
CN110310934B (zh) 2024-02-20
US10937668B2 (en) 2021-03-02
TW201941377A (zh) 2019-10-16
KR20190110439A (ko) 2019-09-30

Similar Documents

Publication Publication Date Title
TWI749188B (zh) 半導體封裝之製造方法
KR102372119B1 (ko) 반도체 패키지의 제조 방법
TWI811317B (zh) 板狀物的加工方法
JP6955918B2 (ja) 基板の加工方法
KR102334782B1 (ko) 반도체 패키지의 제조 방법
JP6971093B2 (ja) マルチブレード、加工方法
US11183464B2 (en) Package substrate processing method and protective tape
JP7193920B2 (ja) パッケージ基板の加工方法
JP7075791B2 (ja) 半導体パッケージの製造方法
JP2019012714A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220516

R150 Certificate of patent or registration of utility model

Ref document number: 7075791

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150