JPH08153833A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08153833A JPH08153833A JP29534394A JP29534394A JPH08153833A JP H08153833 A JPH08153833 A JP H08153833A JP 29534394 A JP29534394 A JP 29534394A JP 29534394 A JP29534394 A JP 29534394A JP H08153833 A JPH08153833 A JP H08153833A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polyimide film
- plasma
- polyimide
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 ポリイミド膜をバッファーコートとしてい用
いた場合に封止材（樹脂）との剥離が生じ、半導体装置
の信頼性が劣化するという問題を解決すること。 【構成】 ポリイミド膜（１４）の表面をCF4等のエッ
チングガスによりプラズマ処理した後に樹脂封止を行う
ようにした。これにより、ポリイミド膜（１４）の表面
に凹凸が生じる等により、封止材との密着力が高まり、
信頼性を向上できる。
いた場合に封止材（樹脂）との剥離が生じ、半導体装置
の信頼性が劣化するという問題を解決すること。 【構成】 ポリイミド膜（１４）の表面をCF4等のエッ
チングガスによりプラズマ処理した後に樹脂封止を行う
ようにした。これにより、ポリイミド膜（１４）の表面
に凹凸が生じる等により、封止材との密着力が高まり、
信頼性を向上できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、更に詳しく言えば、バッファーコートとして使用
するポリイミド膜と封止材との密着力を高めることによ
り信頼性の向上を図った半導体装置の製造方法に関す
る。
関し、更に詳しく言えば、バッファーコートとして使用
するポリイミド膜と封止材との密着力を高めることによ
り信頼性の向上を図った半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】一般に、集積回路の形成された半導体基
板は、シリコン窒化膜等のパッシベーション膜で被覆す
ることで外部からの汚染等を防止している。しかしなが
ら、近年の半導体集積回路の微細化と高集積化に伴っ
て、半導体チップをパッケージに封入する際に生じる樹
脂応力の影響で半導体集積回路の特性が害されることが
問題となった。そこで、上記パッシベーション膜上にバ
ッファーコートとしてポリイミド膜を形成することによ
り、かかる応力を緩和し、パッケージング工程での歩留
向上が図られている。
板は、シリコン窒化膜等のパッシベーション膜で被覆す
ることで外部からの汚染等を防止している。しかしなが
ら、近年の半導体集積回路の微細化と高集積化に伴っ
て、半導体チップをパッケージに封入する際に生じる樹
脂応力の影響で半導体集積回路の特性が害されることが
問題となった。そこで、上記パッシベーション膜上にバ
ッファーコートとしてポリイミド膜を形成することによ
り、かかる応力を緩和し、パッケージング工程での歩留
向上が図られている。
【０００３】以下で、従来の半導体装置の製造方法を図
８乃至図１４を参照しながら説明する。まず、図８に示
すように、半導体基板（１）上にAl膜からなるボンディ
ングパッド（２）を形成し、その半導体基板（１）を被
覆するようにSi3N4膜からなるパッシベーション膜
（３）を形成する。次に、図８に示すように、ボンディ
ングパッド（２）上に開口（４）を有するレジスト膜
（５）を形成する。そして、図１０に示すように、レジ
スト膜（５）をマスクとしてパッシベーション膜（３）
をエッチングし、ボンディングパッド（２）の表面を露
出する。
８乃至図１４を参照しながら説明する。まず、図８に示
すように、半導体基板（１）上にAl膜からなるボンディ
ングパッド（２）を形成し、その半導体基板（１）を被
覆するようにSi3N4膜からなるパッシベーション膜
（３）を形成する。次に、図８に示すように、ボンディ
ングパッド（２）上に開口（４）を有するレジスト膜
（５）を形成する。そして、図１０に示すように、レジ
スト膜（５）をマスクとしてパッシベーション膜（３）
をエッチングし、ボンディングパッド（２）の表面を露
出する。
【０００４】次に、レジスト膜（５）を除去した後（図
１１）、図１２に示すように、全面にポリイミドを塗布
しポリイミド膜（６）を形成する。次いで、図１３に示
すように、ポリイミド膜（６）をプリベークした後に、
全面にレジスト膜（７）を塗布し、ボンディングパッド
（２）上の領域を露光・現像することにより、レジスト
膜（７）に開口（８）を設け、さらにその開口（８）か
ら現像液を浸潤させてポリイミド膜（６）をエッチング
゛し、再びボンディングパッド（２）の表面を露出す
る。そして、図１４に示すように、レジスト膜（７）を
除去する。
１１）、図１２に示すように、全面にポリイミドを塗布
しポリイミド膜（６）を形成する。次いで、図１３に示
すように、ポリイミド膜（６）をプリベークした後に、
全面にレジスト膜（７）を塗布し、ボンディングパッド
（２）上の領域を露光・現像することにより、レジスト
膜（７）に開口（８）を設け、さらにその開口（８）か
ら現像液を浸潤させてポリイミド膜（６）をエッチング
゛し、再びボンディングパッド（２）の表面を露出す
る。そして、図１４に示すように、レジスト膜（７）を
除去する。
【０００５】その後は、後工程が施される。すなわち、
スクライブ工程により半導体基板（１）を複数のチップ
に分割し、ボンディング工程を経て、樹脂モールド工程
においてチップを樹脂で封止する。
スクライブ工程により半導体基板（１）を複数のチップ
に分割し、ボンディング工程を経て、樹脂モールド工程
においてチップを樹脂で封止する。
【０００６】
【発明が解決しようとする課題】しかしながら、ポリイ
ミド膜（６）の表面は封止材（樹脂）と密着するが、そ
の密着力が低いと加熱等により剥離が生じるおそれがあ
った。すると、その剥離した空隙に封止材に吸着された
水分がたまり、封止材にクラックが発生し、半導体装置
の信頼性が劣化するという問題があった。
ミド膜（６）の表面は封止材（樹脂）と密着するが、そ
の密着力が低いと加熱等により剥離が生じるおそれがあ
った。すると、その剥離した空隙に封止材に吸着された
水分がたまり、封止材にクラックが発生し、半導体装置
の信頼性が劣化するという問題があった。
【０００７】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、上記の課題を解決するために、ポリイミ
ド膜の表面をプラズマ処理した後に樹脂封止を行うよう
にした。また、本発明に係る半導体装置の製造方法は、
集積回路が形成された半導体基板をパッシベーション膜
で被覆する工程と、パッシベーション膜上にポリイミド
膜を形成する工程と、ポリイミド膜上にレジスト膜を形
成し、ボンデングパッド上のレジスト膜に開口を形成
し、該レジスト膜をマスクとしてポリイミド膜をエッチ
ングする工程と、レジスト膜を除去し、ポリイミド膜を
マスクとしてパッシベーション膜をプラズマエッチング
することにより、ボンディングパッドの表面を露出する
とともにポリイミド膜の表面をプラズマ処理する工程
と、半導体基板をスクライブして複数のチップに分割し
該チップを樹脂封止する工程とを有するものである。
の製造方法は、上記の課題を解決するために、ポリイミ
ド膜の表面をプラズマ処理した後に樹脂封止を行うよう
にした。また、本発明に係る半導体装置の製造方法は、
集積回路が形成された半導体基板をパッシベーション膜
で被覆する工程と、パッシベーション膜上にポリイミド
膜を形成する工程と、ポリイミド膜上にレジスト膜を形
成し、ボンデングパッド上のレジスト膜に開口を形成
し、該レジスト膜をマスクとしてポリイミド膜をエッチ
ングする工程と、レジスト膜を除去し、ポリイミド膜を
マスクとしてパッシベーション膜をプラズマエッチング
することにより、ボンディングパッドの表面を露出する
とともにポリイミド膜の表面をプラズマ処理する工程
と、半導体基板をスクライブして複数のチップに分割し
該チップを樹脂封止する工程とを有するものである。
【０００８】
【作 用】本発明によれば、ポリイミド膜の表面をプラ
ズマ処理しているので、その表面に凹凸が生じ、封止材
との接着面積が大きくなる。また、ポリイミド表面にプ
ラズマ中のフッ素（Ｆ）等のイオンが注入されることに
より、封止材との結合手が多くなると考えられる。これ
らにより、ポリイミド膜と封止材との密着力を向上する
ことができる。
ズマ処理しているので、その表面に凹凸が生じ、封止材
との接着面積が大きくなる。また、ポリイミド表面にプ
ラズマ中のフッ素（Ｆ）等のイオンが注入されることに
より、封止材との結合手が多くなると考えられる。これ
らにより、ポリイミド膜と封止材との密着力を向上する
ことができる。
【０００９】さらに、本発明によれば、ポリイミド膜を
マスクとしてパッシベーション膜をプラズマエッチング
することにより、ボンディングパッドの表面を露出する
際に同時にポリイミド膜の表面をプラズマ処理している
ので、特別のプラズマ処理を設ける必要がなく、製造工
程が簡単であるという利点も有している。
マスクとしてパッシベーション膜をプラズマエッチング
することにより、ボンディングパッドの表面を露出する
際に同時にポリイミド膜の表面をプラズマ処理している
ので、特別のプラズマ処理を設ける必要がなく、製造工
程が簡単であるという利点も有している。
【００１０】
【実施例】以下で、本発明の実施例に係る半導体装置の
製造方法を図面を参照しながら説明する。まず、図１に
示すように、半導体基板（１１）上にAl膜等からなるボ
ンディングパッド（１２）を形成し、その半導体基板
（１１）を被覆するようにパッシベーション膜（１３）
を形成する。このパッシベーション膜（１３）は、プラ
ズマＣＶＤ法により形成し、例えばSi3N4膜（１２００
０Å）の単膜、SiO2膜（６０００Å）とSi3N4膜（６０
００Å）とからなる２層膜のいずれでもよい。
製造方法を図面を参照しながら説明する。まず、図１に
示すように、半導体基板（１１）上にAl膜等からなるボ
ンディングパッド（１２）を形成し、その半導体基板
（１１）を被覆するようにパッシベーション膜（１３）
を形成する。このパッシベーション膜（１３）は、プラ
ズマＣＶＤ法により形成し、例えばSi3N4膜（１２００
０Å）の単膜、SiO2膜（６０００Å）とSi3N4膜（６０
００Å）とからなる２層膜のいずれでもよい。
【００１１】次に、図２に示すように、パッシベーショ
ン膜（１３）上に２μｍから７μｍの膜厚のポリイミド
膜（１４）を形成し、図３に示すように、そのポリイミ
ド膜（１４）上に約３．０μｍのレジスト膜（１５）を
形成し、露光・現像によりボンディングパッド（１２）
上のレジスト膜（１５）に開口（１６）を形成し、その
開口から現像液を浸潤させることにより、図４に示すよ
うに、ポリイミド膜（１４）をエッチングする。
ン膜（１３）上に２μｍから７μｍの膜厚のポリイミド
膜（１４）を形成し、図３に示すように、そのポリイミ
ド膜（１４）上に約３．０μｍのレジスト膜（１５）を
形成し、露光・現像によりボンディングパッド（１２）
上のレジスト膜（１５）に開口（１６）を形成し、その
開口から現像液を浸潤させることにより、図４に示すよ
うに、ポリイミド膜（１４）をエッチングする。
【００１２】次に、図５に示すように、レジスト膜（１
５）を除去し、図６に示すように、ポリイミド膜（１
４）をマスクとしてパッシベーション膜（１３）をプラ
ズマエッチングすることにより、ボンディングパッド
（１２）の表面を露出するとともにポリイミド膜（１
４）の表面をプラズマ処理する。本工程は、本発明の最
も特徴とする工程であり、このプラズマ処理により、ポ
リイミド膜（１４）の表面に凹凸を生じさせ、封止材と
ポリイミド膜（１４）との密着力を高めている。
５）を除去し、図６に示すように、ポリイミド膜（１
４）をマスクとしてパッシベーション膜（１３）をプラ
ズマエッチングすることにより、ボンディングパッド
（１２）の表面を露出するとともにポリイミド膜（１
４）の表面をプラズマ処理する。本工程は、本発明の最
も特徴とする工程であり、このプラズマ処理により、ポ
リイミド膜（１４）の表面に凹凸を生じさせ、封止材と
ポリイミド膜（１４）との密着力を高めている。
【００１３】プラズマ処理の条件は、パッシベーション
膜（１３）の構造によって異なる。すなわち、パッシベ
ーション膜（１３）がSi3N4膜の単層膜である場合に
は、例えばエッチングガスとして、O2 (100sccm), CF4
(300sccm), N2(50sccm)を使用し、ＲＦパワー500Wの条
件で行っている。また、パッシベーション膜（１３）が
Si3N4膜とSiO2膜との２層膜である場合には、エッチン
グガスとして、CHF3(65sccm), O2(35sccm)を使用し、圧
力75mTorr、ＲＦパワー2300Wの条件で行っている。
膜（１３）の構造によって異なる。すなわち、パッシベ
ーション膜（１３）がSi3N4膜の単層膜である場合に
は、例えばエッチングガスとして、O2 (100sccm), CF4
(300sccm), N2(50sccm)を使用し、ＲＦパワー500Wの条
件で行っている。また、パッシベーション膜（１３）が
Si3N4膜とSiO2膜との２層膜である場合には、エッチン
グガスとして、CHF3(65sccm), O2(35sccm)を使用し、圧
力75mTorr、ＲＦパワー2300Wの条件で行っている。
【００１４】その後は、従来方法と同様にスクライブ工
程により半導体基板（１１）を複数のチップに分割し、
ボンディング工程を経て、樹脂モールド工程においてチ
ップを樹脂で封止する。上記のプラズマ処理によれば、
ポリイミド膜（１４）の表面をプラズマ処理しているの
で、その表面に凹凸が生じ、封止材との接着面積が大き
くなる。さらに、ポリイミド表面にプラズマ中のフッ素
（Ｆ）等のイオンが注入されることにより、封止材との
結合手が多くなると考えられる。これらにより、ポリイ
ミド膜と封止材との密着力を向上することができる。こ
の点、従来方法との密着力の比較実験を行ったので、そ
の結果については後で詳細に説明する。
程により半導体基板（１１）を複数のチップに分割し、
ボンディング工程を経て、樹脂モールド工程においてチ
ップを樹脂で封止する。上記のプラズマ処理によれば、
ポリイミド膜（１４）の表面をプラズマ処理しているの
で、その表面に凹凸が生じ、封止材との接着面積が大き
くなる。さらに、ポリイミド表面にプラズマ中のフッ素
（Ｆ）等のイオンが注入されることにより、封止材との
結合手が多くなると考えられる。これらにより、ポリイ
ミド膜と封止材との密着力を向上することができる。こ
の点、従来方法との密着力の比較実験を行ったので、そ
の結果については後で詳細に説明する。
【００１５】また本実施例によれば、ポリイミド膜（１
４）をマスクとしてパッシベーション膜（１３）をプラ
ズマエッチングすることにより、ボンディングパッド
（１２）の表面を露出する際に同時にポリイミド膜（１
４）の表面をプラズマ処理しているので、特別のプラズ
マ処理を設ける必要がなく、製造工程が簡単であるとい
う利点もある。
４）をマスクとしてパッシベーション膜（１３）をプラ
ズマエッチングすることにより、ボンディングパッド
（１２）の表面を露出する際に同時にポリイミド膜（１
４）の表面をプラズマ処理しているので、特別のプラズ
マ処理を設ける必要がなく、製造工程が簡単であるとい
う利点もある。
【００１６】以下で、密着力に関して、従来方法と本実
施例の方法との比較試験について説明する。本試験方法
は、せん断試験と呼ばれる方法であり、図７に示すよう
にシリコン基板（２１）上にパッシベーション膜（２
２）、ポリイミド膜（２３）を形成し、そのポリイミド
膜（２３）上に一辺が約２ｍｍの立方体からなる封止材
（２４）を形成したものをサンプルとして使用し、その
封止材（２４）の一面に治具（２５）を当接させ、シリ
コン基板（２１）を矢印方向に引っ張ることにより、せ
ん断強度を測定する。
施例の方法との比較試験について説明する。本試験方法
は、せん断試験と呼ばれる方法であり、図７に示すよう
にシリコン基板（２１）上にパッシベーション膜（２
２）、ポリイミド膜（２３）を形成し、そのポリイミド
膜（２３）上に一辺が約２ｍｍの立方体からなる封止材
（２４）を形成したものをサンプルとして使用し、その
封止材（２４）の一面に治具（２５）を当接させ、シリ
コン基板（２１）を矢印方向に引っ張ることにより、せ
ん断強度を測定する。
【００１７】その測定結果を表１に示す。
【００１８】
【表１】
【００１９】ポリイミド材料としては、２種類（Ａ，
Ｂ）のものを使用した。表において、常態とは、サンプ
ル形成状態の測定結果であり、PCT後とは、高温高湿保
存（４８時間）後の測定結果である。これから、明らか
なように、本発明の実施例によれば、従来例に比してせ
ん断強度（密着力）が向上していることが確認された。
特に、PCT後については大幅に向上している。これは、
従来例のポリイミド膜の表面が何らプラズマ処理を施し
ていないのに対して、本実施例では、プラズマ処理を施
しており、そのためポリイミド膜の表面状態が変化して
いる結果である。
Ｂ）のものを使用した。表において、常態とは、サンプ
ル形成状態の測定結果であり、PCT後とは、高温高湿保
存（４８時間）後の測定結果である。これから、明らか
なように、本発明の実施例によれば、従来例に比してせ
ん断強度（密着力）が向上していることが確認された。
特に、PCT後については大幅に向上している。これは、
従来例のポリイミド膜の表面が何らプラズマ処理を施し
ていないのに対して、本実施例では、プラズマ処理を施
しており、そのためポリイミド膜の表面状態が変化して
いる結果である。
【００２０】したがって、本発明は、ポリイミド膜の表
面を最終的にプラズマ処理した後に樹脂封止すれば密着
力が向上するという効果が得られるのであり、上記実施
例に限定されず、例えば、従来例の方法に従ってポリイ
ミド膜をエッチングした後に（図１３）、さらにプラズ
マ処理を行ってもよい。
面を最終的にプラズマ処理した後に樹脂封止すれば密着
力が向上するという効果が得られるのであり、上記実施
例に限定されず、例えば、従来例の方法に従ってポリイ
ミド膜をエッチングした後に（図１３）、さらにプラズ
マ処理を行ってもよい。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
ポリイミド膜の表面をプラズマ処理しているので、その
表面に凹凸が生じ、封止材との接着面積が大きくなる。
また、ポリイミド表面にプラズマ中のフッ素（Ｆ）等の
イオンが注入されることにより、封止材との結合手が多
くなると考えられる。これらにより、ポリイミド膜と封
止材との密着力を向上し、半導体装置の信頼性を向上す
ることが可能となる。せん断試験の結果では、特に、高
温高湿保存後において従来方法に比して大幅な向上が確
認された。
ポリイミド膜の表面をプラズマ処理しているので、その
表面に凹凸が生じ、封止材との接着面積が大きくなる。
また、ポリイミド表面にプラズマ中のフッ素（Ｆ）等の
イオンが注入されることにより、封止材との結合手が多
くなると考えられる。これらにより、ポリイミド膜と封
止材との密着力を向上し、半導体装置の信頼性を向上す
ることが可能となる。せん断試験の結果では、特に、高
温高湿保存後において従来方法に比して大幅な向上が確
認された。
【００２２】さらに、本発明によれば、ポリイミド膜を
マスクとしてパッシベーション膜をプラズマエッチング
することにより、ボンディングパッドの表面を露出する
際に同時にポリイミド膜の表面をプラズマ処理している
ので、特別のプラズマ処理を設ける必要がなく、製造工
程が簡単であるという利点も有している。
マスクとしてパッシベーション膜をプラズマエッチング
することにより、ボンディングパッドの表面を露出する
際に同時にポリイミド膜の表面をプラズマ処理している
ので、特別のプラズマ処理を設ける必要がなく、製造工
程が簡単であるという利点も有している。
【図面の簡単な説明】
【図１】本発明の実施例に係る半導体装置の製造方法を
説明する第１の断面図である。
説明する第１の断面図である。
【図２】本発明の実施例に係る半導体装置の製造方法を
説明する第２の断面図である。
説明する第２の断面図である。
【図３】本発明の実施例に係る半導体装置の製造方法を
説明する第３の断面図である。
説明する第３の断面図である。
【図４】本発明の実施例に係る半導体装置の製造方法を
説明する第４の断面図である。
説明する第４の断面図である。
【図５】本発明の実施例に係る半導体装置の製造方法を
説明する第５の断面図である。
説明する第５の断面図である。
【図６】本発明の実施例に係る半導体装置の製造方法を
説明する第６の断面図である。
説明する第６の断面図である。
【図７】せん断試験方法を説明する断面図である。
【図８】従来例に係る半導体装置の製造方法を説明する
第１の断面図である。
第１の断面図である。
【図９】従来例に係る半導体装置の製造方法を説明する
第２の断面図である。
第２の断面図である。
【図１０】従来例に係る半導体装置の製造方法を説明す
る第３の断面図である。
る第３の断面図である。
【図１１】従来例に係る半導体装置の製造方法を説明す
る第４の断面図である。
る第４の断面図である。
【図１２】従来例に係る半導体装置の製造方法を説明す
る第５の断面図である。
る第５の断面図である。
【図１３】従来例に係る半導体装置の製造方法を説明す
る第６の断面図である。
る第６の断面図である。
【図１４】従来例に係る半導体装置の製造方法を説明す
る第７の断面図である。
る第７の断面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/56 Ｅ
Claims (2)
- 【請求項１】 集積回路が形成された半導体基板をパッ
シベーション膜で被覆し、さらに該パッシベーション膜
をポリイミド膜で被覆する工程と、半導体基板をスクラ
イブして複数のチップに分割し該チップを樹脂封止する
工程とを有する半導体装置の製造方法において、ポリイ
ミド膜の表面をプラズマ処理した後に樹脂封止を行うこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 集積回路が形成された半導体基板をパッ
シベーション膜で被覆する工程と、 パッシベーション膜上にポリイミド膜を形成する工程
と、 ポリイミド膜上にレジスト膜を形成し、ボンデングパッ
ド上のレジスト膜に開口を形成し該レジスト膜をマスク
としてポリイミド膜をエッチングする工程と、 レジスト膜を除去し、ポリイミド膜をマスクとしてパッ
シベーション膜をプラズマエッチングすることにより、
ボンディングパッドの表面を露出するとともにポリイミ
ド膜の表面をプラズマ処理する工程と、 半導体基板をスクライブして複数のチップに分割し該チ
ップを樹脂封止する工程とを有することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29534394A JP2925960B2 (ja) | 1994-11-29 | 1994-11-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29534394A JP2925960B2 (ja) | 1994-11-29 | 1994-11-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08153833A true JPH08153833A (ja) | 1996-06-11 |
| JP2925960B2 JP2925960B2 (ja) | 1999-07-28 |
Family
ID=17819391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29534394A Expired - Fee Related JP2925960B2 (ja) | 1994-11-29 | 1994-11-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2925960B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274374A (ja) * | 1998-03-20 | 1999-10-08 | Citizen Watch Co Ltd | 半導体パッケージ及びその製造方法 |
| JP2000124378A (ja) * | 1998-10-13 | 2000-04-28 | Hitachi Cable Ltd | 高放熱性パッケージ用リードフレームおよび高放熱性半導体パッケージ |
| JP2002118128A (ja) * | 2001-07-17 | 2002-04-19 | Matsushita Electric Ind Co Ltd | 電子部品製造方法および電子部品 |
| JP2002290184A (ja) * | 2001-03-28 | 2002-10-04 | Seiko Epson Corp | 弾性表面波装置及びその製造方法 |
| US6793759B2 (en) | 2001-10-09 | 2004-09-21 | Dow Corning Corporation | Method for creating adhesion during fabrication of electronic devices |
| JP2005510084A (ja) * | 2001-11-23 | 2005-04-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体デバイス、及び集積回路を包む方法 |
| WO2019038906A1 (ja) * | 2017-08-25 | 2019-02-28 | 三菱電機株式会社 | パワー半導体装置およびパワー半導体装置の製造方法 |
| KR20190039613A (ko) * | 2016-09-08 | 2019-04-12 | 스미또모 베이크라이트 가부시키가이샤 | 반도체 장치의 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4556828B2 (ja) * | 2005-09-30 | 2010-10-06 | 株式会社デンソー | 電極構造体の製造方法 |
-
1994
- 1994-11-29 JP JP29534394A patent/JP2925960B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274374A (ja) * | 1998-03-20 | 1999-10-08 | Citizen Watch Co Ltd | 半導体パッケージ及びその製造方法 |
| JP2000124378A (ja) * | 1998-10-13 | 2000-04-28 | Hitachi Cable Ltd | 高放熱性パッケージ用リードフレームおよび高放熱性半導体パッケージ |
| JP2002290184A (ja) * | 2001-03-28 | 2002-10-04 | Seiko Epson Corp | 弾性表面波装置及びその製造方法 |
| JP2002118128A (ja) * | 2001-07-17 | 2002-04-19 | Matsushita Electric Ind Co Ltd | 電子部品製造方法および電子部品 |
| US6793759B2 (en) | 2001-10-09 | 2004-09-21 | Dow Corning Corporation | Method for creating adhesion during fabrication of electronic devices |
| JP2005510084A (ja) * | 2001-11-23 | 2005-04-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体デバイス、及び集積回路を包む方法 |
| KR20190039613A (ko) * | 2016-09-08 | 2019-04-12 | 스미또모 베이크라이트 가부시키가이샤 | 반도체 장치의 제조 방법 |
| WO2019038906A1 (ja) * | 2017-08-25 | 2019-02-28 | 三菱電機株式会社 | パワー半導体装置およびパワー半導体装置の製造方法 |
| JPWO2019038906A1 (ja) * | 2017-08-25 | 2019-11-07 | 三菱電機株式会社 | パワー半導体装置およびパワー半導体装置の製造方法 |
| CN111066142A (zh) * | 2017-08-25 | 2020-04-24 | 三菱电机株式会社 | 功率半导体装置及功率半导体装置的制造方法 |
| US11482462B2 (en) | 2017-08-25 | 2022-10-25 | Mitsubishi Electric Corporation | Power semiconductor device with first and second sealing resins of different coefficient of thermal expansion |
| CN111066142B (zh) * | 2017-08-25 | 2023-08-25 | 三菱电机株式会社 | 功率半导体装置及功率半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2925960B2 (ja) | 1999-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2925960B2 (ja) | 半導体装置の製造方法 | |
| JP2817664B2 (ja) | 半導体装置の製造方法 | |
| US6174824B1 (en) | Post-processing a completed semiconductor device | |
| US20030171001A1 (en) | Method of manufacturing semiconductor devices | |
| JPS61241932A (ja) | 半導体装置およびその製造方法 | |
| JP2003086787A (ja) | 半導体装置とその製造方法 | |
| JP2022149230A (ja) | 半導体装置の製造方法 | |
| JPH03101128A (ja) | 半導体チップの製造方法 | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| JP2002134451A (ja) | 半導体装置の製造方法 | |
| JPH0661233A (ja) | 半導体装置の製造方法 | |
| JPH0745560A (ja) | 半導体装置及びその製造方法 | |
| JPS63205930A (ja) | 半導体集積回路装置の製造方法 | |
| KR940007290B1 (ko) | 와이어 본딩 패드 형성방법 | |
| JP2727605B2 (ja) | 半導体装置及びその製造方法 | |
| JP3087702B2 (ja) | 半導体装置およびその製造方法 | |
| JP2022149231A (ja) | 半導体装置の製造方法 | |
| JPH10154720A (ja) | 半導体装置の製造方法 | |
| JP3718261B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH06244237A (ja) | 半導体装置及びその製造方法 | |
| JPH07245286A (ja) | 半導体素子の製造方法 | |
| JPH0194621A (ja) | 半導体装置の製造方法 | |
| JP2731424B2 (ja) | 半導体装置の製造方法 | |
| JPH1187331A (ja) | 半導体装置の製造方法 | |
| KR100216729B1 (ko) | 실리콘 직접 접합 후처리 공정 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080507 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090507 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100507 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110507 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120507 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130507 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130507 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |