JP2000124378A - 高放熱性パッケージ用リードフレームおよび高放熱性半導体パッケージ - Google Patents

高放熱性パッケージ用リードフレームおよび高放熱性半導体パッケージ

Info

Publication number
JP2000124378A
JP2000124378A JP10290823A JP29082398A JP2000124378A JP 2000124378 A JP2000124378 A JP 2000124378A JP 10290823 A JP10290823 A JP 10290823A JP 29082398 A JP29082398 A JP 29082398A JP 2000124378 A JP2000124378 A JP 2000124378A
Authority
JP
Japan
Prior art keywords
inner lead
adhesive layer
sealing resin
heat radiation
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10290823A
Other languages
English (en)
Inventor
Takaharu Yonemoto
隆治 米本
Isao Yamagishi
功 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP10290823A priority Critical patent/JP2000124378A/ja
Publication of JP2000124378A publication Critical patent/JP2000124378A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 放熱部材の接着層と封止用樹脂との間に良好
な接着状態を作り出し、これによってこれらの部分にお
ける剥離あるいはクラックの発生を防止することのでき
る高放熱性パッケージ用リードフレームとこのリードフ
レームを使用した高放熱性半導体パッケージを提供す
る。 【解決手段】 接着層7と銅板9とから構成される放熱
部材6を接着層7を介してリードフレーム4のインナー
リード5に貼り付けた後、接着層7の表面にプラズマ処
理を施すことにより接着層7と封止用樹脂の接着力を向
上させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高放熱性パッケー
ジ用リードフレームおよび高放熱性半導体パッケージに
関し、特に、封止用樹脂との間に良好な接着状態を作り
出すことのできる放熱部材を備えた高放熱性パッケージ
用リードフレームとこれを使用した高放熱性半導体パッ
ケージに関する。
【0002】
【従来の技術】放熱性を向上させた半導体パッケージと
して、インナーリードに放熱部材を貼り付けた構造の半
導体パッケージが知られている。
【0003】図3は、この種半導体パッケージの断面構
造を示したもので、6はインナーリード5の裏側に貼り
付けられた放熱部材を示す。この放熱部材6は、厚さが
0.1〜0.3mm程度の銅板9と、厚さが20〜50
μm程度の接着層7とから構成されている。
【0004】10は接着層7あるいはこれとは別に塗布
される銀ペーストによって放熱部材6に固着された半導
体チップ、11はインナーリード5と半導体チップ10
の電極間を接続したボンディングワイヤー、12は加熱
モールドにより形成された封止用樹脂を示し、この封止
用樹脂12は、インナーリード5、放熱部材6、半導体
チップ10、およびボンディングワイヤー11の周囲を
覆うように形成されている。13は封止用樹脂12の形
成後にリードフレーム(図示せず)から切断され、所定
の形に成形されたアウターリードを示す。
【0005】以上のように構成される半導体パッケージ
は、はんだ付けによってプリント基板に接続されるが、
その際に加えられる熱によって封止用樹脂12の内部に
水蒸気が発生し、封止用樹脂12に剥離あるいはクラッ
クを発生させることがある。
【0006】即ち、リフロー時の熱がパッケージ内の水
分を蒸発膨張させ、このときの膨張圧力のために放熱部
材6と封止用樹脂12との間に剥離あるいはクラックが
発生するもので、この現象は、放熱部材6のサイズが大
きくなるほど多発する。
【0007】このため、対策として、放熱部材6におけ
る銅板9の表面にメッキ処理、黒化処理あるいは粗化処
理等を施し、これによって銅板9の表面を活性化させ、
封止用樹脂12との接着力を向上させることで剥離ある
いはクラックの発生を防止することが行われている。
【0008】
【発明が解決しようとする課題】しかし、従来の高放熱
性パッケージによると、表面を処理された銅板9と封止
用樹脂12の間の接着力は向上するが、放熱部材6の接
着層7と封止用樹脂12の間の接着力は十分でなく、依
然として剥離あるいはクラック発生の余地を内包させて
いる。
【0009】従って、本発明の目的は、放熱部材の接着
層と封止用樹脂との間に良好な接着状態を作り出し、こ
れによってこれらの部分における剥離あるいはクラック
の発生を防止することのできる高放熱性パッケージ用リ
ードフレームとこのリードフレームを使用した高放熱性
半導体パッケージを提供することにある。
【0010】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、インナーリードを有するリードフレーム
と、表面に接着層を有し、前記接着層を前記インナーリ
ードに接着させることにより前記インナーリードに貼り
付けられた放熱部材とから構成され、前記接着層は、前
記放熱部材が前記インナーリードに貼り付けられた後に
表面をプラズマ処理されたことを特徴とする高放熱性パ
ッケージ用リードフレームを提供するものである。
【0011】また、本発明は、上記の目的を達成するた
め、インナーリードと、表面に接着層を有し、前記接着
層を前記インナーリードに接着させることにより前記イ
ンナーリードに貼り付けられた放熱部材と、前記放熱部
材に固着されて前記インナーリードとの間を電気的に接
続された半導体チップと、前記インナーリード、前記放
熱部材、および前記半導体チップの周囲を覆うように形
成された封止用樹脂とから構成され、前記接着層は、前
記放熱部材が前記インナーリードに貼り付けられた後に
表面をプラズマ処理され、前記封止用樹脂は、プラズマ
処理された前記接着層と接着させらたことを特徴とする
高放熱性半導体パッケージを提供するものである。
【0012】放熱部材は、金属材と接着層の複合体によ
り構成され、これに使用される金属材としては、熱伝導
率に優れる銅あるいは銅合金等が好適である。接着層の
構成材としては、熱可塑性樹脂の使用が好ましく、たと
えば、ポリイミドを主体とした熱可塑性樹脂などが使用
される。
【0013】プラズマによる接着層の表面処理は、封止
用樹脂との接着力を高めるために行われるものであり、
この接着力の向上効果を充分に得るためには、プラズマ
処理の時期が重要となる。接着層の表面を予めプラズマ
処理した放熱部材をインナーリードに貼り付けたもの
と、インナーリードに貼り付けた後に接着層をプラズマ
処理したものとの間には大きな差が生ずる。
【0014】プラズマ処理による接着力向上の根拠は、
プラズマが接着層の表面に活性な官能基を生成させ、こ
の官能基が封止用樹脂との接着性を確実なものとすると
ころにある。従って、接着層表面の官能基は、封止用樹
脂が形成されるまで存在することが前提となるが、放熱
部材をインナーリードに貼り付ける前にプラズマ処理を
行うと、接着層の表面の官能基が消失するようになる。
【0015】即ち、インナーリードへの放熱部材の貼り
付けのためには、接着層をガラス転移温度(Tg)以上
に加熱することが必要となるが、この加熱が、接着層の
表面から官能基を消失させるように作用する。
【0016】以上のことから本発明においては、特に、
プラズマによる接着層の表面処理を、放熱部材をインナ
ーリードへ貼り付けた後とし、これにより接着層と封止
用樹脂との間に確実な接着状態を作り出すもので、この
ことは後述する実施例によって実証される。
【0017】プラズマ処理による接着力の向上効果をよ
り高めるためには、Ar、N2 、O 2 、あるいはCF4
等のガス雰囲気下でのプラズマ処理が望ましい。特に、
2 あるいはCF4 雰囲気下でのプラズマ処理には大き
な効果があり、高レベルの接着強度を得ることができ
る。
【0018】これらのガスを混合して使用することは差
し支えなく、たとえば、ArとN2、ArとO2 、ある
いはO2 とCF4 の組み合わせ等が考えられる。プラズ
マには、RF(高周波)プラズマ、マイクロ波プラズ
マ、あるいはECR(電子サイクロトロン共鳴)プラズ
マ等があり、いずれも本発明に適用可能である。
【0019】
【発明の実施の形態】次に、本発明による高放熱性パッ
ケージ用リードフレームおよび高放熱性半導体パッケー
ジの実施の形態について説明する。
【0020】図1は、プラズマ処理の有無、およびプラ
ズマ処理の時期の差による接着力向上効果を確認するた
めの試験方法を示したもので、1は銅板、2は銅板1の
上に形成された接着層を示し、ポリイミドを主成分とし
たTg230℃の熱可塑性樹脂を接着成分として含む接
着液を塗布乾燥することによって形成されている。3は
接着層2の上にモールドされたエポキシ系の封止用樹脂
を示す。
【0021】試験は、銅板1を固定して封止用樹脂3に
矢印方向の力Fを作用させたときの銅板1と封止用樹脂
3間の剪断剥離強度を求めることによって行われた。表
1に、試験の結果を示す。
【0022】
【表1】
【0023】この表1によれば、プラズマ処理のないサ
ンプル6における剪断強度が0.5kgf/mm2 とい
う低いレベルであるのに比べ、サンプル1〜5におい
て、プラズマ処理を行ったまゝの接着層2に封止用樹脂
3をモールドしたサンプル(イ)の場合には、2.7〜
6.2kgf/mm2 という高レベルの剪断強度を示し
ており、プラズマ処理による効果が明確に認められる。
【0024】また、接着層2にプラズマ処理を施した後
に、一旦、これを260℃で1分間加熱した後、封止用
樹脂3をモールドしたサンプル(ロ)の場合には、いず
れもプラズマ処理なしのものと大差がなく、従って、こ
のことにより、プラズマ処理をしてから封止用樹脂3の
モールドを行う間に熱を作用させることは、接着性に悪
影響を与えることになるので、避ける必要のあることが
確認された。本発明が、インナーリードへ放熱部材を貼
り付ける前ではなく、貼り付けた後にプラズマ処理を行
う理由はここにある。
【0025】なお、プラズマ処理後に熱処理をすること
なく封止用樹脂3をモールドしたサンプル(イ)の中
で、O2 とCF4 の雰囲気下にプラズマ処理を行ったサ
ンプル4、5の場合が、特に、優れた剪断強度を示して
いることも確認された。
【0026】以下、図2と図3により本発明の実施例に
ついて説明する。
【実施例】表面を粗化処理した厚さ105μmの圧延銅
板に、ポリイミドを主成分としたTg230℃の熱可塑
性樹脂を接着成分として含む接着液を塗布し、これを加
熱乾燥することによって溶媒を揮散させ、圧延銅板の片
面に接着層を形成した。接着層の厚さを測定したとこ
ろ、20〜30μmの範囲内に分布していた。次いで、
この圧延銅板を20mm角の大きさに切断し、これによ
り所定の放熱部材を準備した。
【0027】図2は、以上の放熱部材を使用した高放熱
性リードフレームの構造概要を示したもので、4はリー
ドフレーム、5はインナーリード、6はインナーリード
5の先端部に接着層7により貼り付けられた放熱部材を
示す。接着層7の表面には、放熱部材6の貼り付け後に
プラズマ処理が施されている。8はプラズマ処理面、9
は銅板を示す。
【0028】図3は、以上の高放熱性リードフレームの
構造に基づいて組み立てられた半導体パッケージを示
し、5は銅合金製の208ピンQFP用リードフレーム
から残されたインナーリード、6はインナーリード5の
Agめっき面の反対側に接着層7を介して貼り付けられ
た放熱部材を示す。
【0029】インナーリード5への放熱部材6の貼り付
けは、350℃の加熱温度のもとに行われた。また、放
熱部材6の貼り付け後に施された接着層7へのプラズマ
処理は、圧力が30mTorrのO2 雰囲気下で行わ
れ、RF出力250W、処理時間1分の条件で行われ
た。
【0030】プラズマ処理の後、接着層7上にAgペー
ストを塗布し、Si半導体チップ10を固着し、インナ
ーリード5と半導体チップ10間をボンディングワイヤ
ー11により接続した。次いで、インナーリード5、放
熱部材6、半導体チップ10、およびボンディングワイ
ヤー11の周囲にエポキシ樹脂系の封止用樹脂12を加
熱加圧下にモールドし、その後、アウターリード13を
リードフレームの枠から切断分離し、所定の形状に成型
することにより28mm角の半導体パッケージを製造し
た。
【0031】
【従来例】実施例における接着層7へのプラズマ処理を
省略し、他を実施例と同一条件に設定することにより従
来タイプの所定の半導体パッケージを製造した。
【0032】
【参考例】実施例における接着層7へのプラズマ処理
を、放熱部材6をインナーリード5へ貼り付ける前に行
い、他を実施例と同一条件に設定することにより所定の
参考例の半導体パッケージを製造した。
【0033】表2に、以上の実施例、従来例、および参
考例により得られた半導体パッケージを対象として実施
した性能試験の結果を示す。試験は、各例のサンプルを
85℃/85%RHの恒温恒湿槽の中に24時間、48
時間、および72時間放置した後、これに240℃のI
Rリフロー処理を施したときの、封止用樹脂12の剥離
あるいはクラックの発生状況を確認することによって行
われた。
【0034】
【表2】
【0035】表2によれば、本発明による実施例の場合
が、各放置時間当たり50個ずつの合計150個のサン
プルにおいて、1個の剥離あるいはクラックも発生させ
ていないのに比べ、従来例の場合には、24時間放置の
場合が6%、48時間放置の場合が36%と高い割合で
の剥離あるいはクラックの発生が認められ、さらに、7
2時間放置品に至っては、すべてのサンプルに剥離ある
いはクラックを発生させており、また、インナーリード
への放熱部材の貼付け前にプラズマ処理をした参考例の
場合にも、従来例と同レベルの結果しか示しておらず、
これら各例の間には顕著な差が認められた。
【0036】従来例および参考例における剥離とクラッ
クは、いずれも放熱部材の接着層と封止用樹脂の周辺部
に発生しており、プラズマ処理による剥離、クラックの
防止効果、および放熱部材の貼り付け後にプラズマ処理
をすることの意味を明白に確認することができた。
【0037】
【発明の効果】以上のように、本発明による高放熱性パ
ッケージ用リードフレームおよび高放熱性半導体パッケ
ージによれば、放熱部材をインナーリードに貼り付けた
後に放熱部材の接着層にプラズマ処理を施すことによっ
て、接着層と封止用樹脂との間に良好な接着状態を作り
出し、これにより剥離およびクラックの発生を防止し得
たものであり、安定した高放熱性半導体パッケージを提
供することができる。
【図面の簡単な説明】
【図1】剪断強度の測定方法を示す説明図。
【図2】本発明による高放熱性パッケージ用リードフレ
ームの実施の形態を示す説明図であり、(イ)は平面
図、(ロ)は(イ)のA−A部拡大断面図を示す。
【図3】高放熱性半導体パッケージの構造を示す説明
図。
【符号の説明】 1 銅板 2 接着層 3 封止用樹脂 4 リードフレーム 5 インナーリード 6 放熱部材 7 接着層 8 プラズマ処理面 9 銅板 10 半導体チップ 11 ボンディングワイヤー 12 封止用樹脂 13 アウターリード
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M109 AA01 BA01 CA21 DB03 5F036 AA01 BB01 BD01 BE01 5F067 AA03 AA11 BE10 CA03 CC02 CC09

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】インナーリードを有するリードフレーム
    と、表面に接着層を有し、前記接着層を前記インナーリ
    ードに接着させることにより前記インナーリードに貼り
    付けられた放熱部材とから構成され、 前記接着層は、前記放熱部材が前記インナーリードに貼
    り付けられた後に表面をプラズマ処理されたことを特徴
    とする高放熱性パッケージ用リードフレーム。
  2. 【請求項2】前記プラズマ処理は、O2 、あるいはCF
    4 の雰囲気下に行われたものであることを特徴とする請
    求項第1項記載の高放熱性パッケージ用リードフレー
    ム。
  3. 【請求項3】インナーリードと、表面に接着層を有し、
    前記接着層を前記インナーリードに接着させることによ
    り前記インナーリードに貼り付けられた放熱部材と、前
    記放熱部材に固着されて前記インナーリードとの間を電
    気的に接続された半導体チップと、前記インナーリー
    ド、前記放熱部材、および前記半導体チップの周囲を覆
    うように形成された封止用樹脂とから構成され、 前記接着層は、前記放熱部材が前記インナーリードに貼
    り付けられた後に表面をプラズマ処理され、 前記封止用樹脂は、プラズマ処理された前記接着層と接
    着させられたことを特徴とする高放熱性半導体パッケー
    ジ。
  4. 【請求項4】前記プラズマ処理は、O2 、あるいはCF
    4 の雰囲気下に行われたものであることを特徴とする請
    求項第3項記載の高放熱性半導体パッケージ。
JP10290823A 1998-10-13 1998-10-13 高放熱性パッケージ用リードフレームおよび高放熱性半導体パッケージ Pending JP2000124378A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10290823A JP2000124378A (ja) 1998-10-13 1998-10-13 高放熱性パッケージ用リードフレームおよび高放熱性半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10290823A JP2000124378A (ja) 1998-10-13 1998-10-13 高放熱性パッケージ用リードフレームおよび高放熱性半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2000124378A true JP2000124378A (ja) 2000-04-28

Family

ID=17760952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10290823A Pending JP2000124378A (ja) 1998-10-13 1998-10-13 高放熱性パッケージ用リードフレームおよび高放熱性半導体パッケージ

Country Status (1)

Country Link
JP (1) JP2000124378A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152362A (ja) * 1991-11-30 1993-06-18 Nitto Denko Corp 半導体装置の製法
JPH08153833A (ja) * 1994-11-29 1996-06-11 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH1056126A (ja) * 1996-08-12 1998-02-24 Nec Corp リードフレーム及びその製造方法並びに樹脂封止型半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152362A (ja) * 1991-11-30 1993-06-18 Nitto Denko Corp 半導体装置の製法
JPH08153833A (ja) * 1994-11-29 1996-06-11 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH1056126A (ja) * 1996-08-12 1998-02-24 Nec Corp リードフレーム及びその製造方法並びに樹脂封止型半導体装置

Similar Documents

Publication Publication Date Title
US5767568A (en) Semiconductor device
JPH04277636A (ja) 半導体装置とその製造方法及びこれに用いる接合体
EP2775516A2 (en) Balanced stress assembly for semiconductor devices with one or more devices bonded on both sides to lead frames, the other sides of the lead frames being bonded to AlN, Al2O3 or Si3N4 substrates
JP2002543604A (ja) カプセル化電子部品の製造方法
JP2001345414A (ja) リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器
JP2000124378A (ja) 高放熱性パッケージ用リードフレームおよび高放熱性半導体パッケージ
JP2000095971A (ja) 接着力を強化された金属材および高放熱性パッケージ用リードフレームおよび高放熱性半導体パッケージ
JPH05857B2 (ja)
JP2002111176A (ja) 導電路の形成方法および基板
JPH05152362A (ja) 半導体装置の製法
JP2675077B2 (ja) 半導体装置用リードフレーム
JP2004253529A (ja) 半導体装置及びその製造方法
JPH08222828A (ja) プリント配線板及びその製造方法
JP2000124361A (ja) 接着剤塗布Cu条、高放熱性リードフレーム及び高放熱性パッケージ
JPH0653383A (ja) 半導体素子搭載用基板の製造方法
JP2003303863A (ja) 配線板及びその製造方法、ならびに配線板を用いた半導体装置の製造方法
JP2000150756A (ja) 樹脂封止型半導体装置及びリードフレーム
JPH11274683A (ja) 電子部品搭載用基板
JPH1051110A (ja) プリント配線板およびそれを用いた半導体装置
JPH08306848A (ja) リードフレーム及びその製造方法並びに半導体装置
JP2000174167A (ja) 半導体パッケージおよび製造方法
JP2000104024A (ja) リードフレームのリード固定用テープおよび半導体装置
JPH07263487A (ja) 半導体装置の製造方法
JP2000022065A (ja) 複合リードフレーム
JPH0521538A (ja) フイルムキヤリア装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040312

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041109