JP2002543604A - カプセル化電子部品の製造方法 - Google Patents

カプセル化電子部品の製造方法

Info

Publication number
JP2002543604A
JP2002543604A JP2000615207A JP2000615207A JP2002543604A JP 2002543604 A JP2002543604 A JP 2002543604A JP 2000615207 A JP2000615207 A JP 2000615207A JP 2000615207 A JP2000615207 A JP 2000615207A JP 2002543604 A JP2002543604 A JP 2002543604A
Authority
JP
Japan
Prior art keywords
adhesive film
electronic component
conductive support
electronic components
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000615207A
Other languages
English (en)
Inventor
ヤンセン，ヨハンネス・ベルナルドウス・ペトルス
デ・フルート，ヨハンネス・ベルナルドウス
Original Assignee
“ドリー・ペー”ライセンシング・ベー・ベー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19769109&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2002543604(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by “ドリー・ペー”ライセンシング・ベー・ベー filed Critical “ドリー・ペー”ライセンシング・ベー・ベー
Publication of JP2002543604A publication Critical patent/JP2002543604A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Adhesive Tapes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Reverberation, Karaoke And Other Acoustics (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】 本発明は、カプセル化電子部品（２）、特に集積回路の製造方法であって、少なくとも、ａ）導電性支持体（１）の第１の面上に電子部品（２）を取り付け、電子部品を導電性支持体（１）と電気的に接続（３）する段階；ｂ）支持体（１）の第２の面を粘着フィルムを用いて実質的に完全に遮蔽しながら、型を用いて、導電性支持体（１）の第１の面のみに、カプセル化材料（８）により、電子部品（２）をカプセル化する段階；ｃ）粘着フィルムを除去し、切取線に沿って、個々のカプセル化電子部品（２）を分離する段階をこの順序で有する方法において、導電性支持体（１）の遮蔽すべき第２の面への粘着フィルムの接着を段階ａ）と段階ｂ）の間で行うことを特徴とする方法に関するものである。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明は第１に、カプセル化電子部品、特には集積回路の製造方法であって、
少なくとも ａ）導電性支持体の第１の面上に電子部品を取り付け、電子部品を導電性支持
体と電気的に接続する段階； ｂ）支持体の第２の面を粘着フィルムを用いて実質的に完全に遮蔽しながら、
型を用いて、導電性支持体の第１の面のみに、カプセル化材料により、１以上の
型穴中で電子部品をカプセル化する段階； ｃ）粘着フィルムを除去し、切取線に沿って、個々のカプセル化電子部品を分
離する段階 をこの順序で有する方法に関するものである。
【０００２】 （背景技術） そのような方法は、先行技術から公知である。その方法では一般に、電子部品
を取り付ける前に、導電性支持体に粘着フィルムが与えられる。それは、電子部
品に損傷を与える危険性なしに容易に行うことができる。例えば集積回路は、容
易に損傷を受ける非常に壊れやすい部品である。特に、非常に細い金製の接続配
線は損傷を受けやすい。
【０００３】 粘着フィルムを貼った後、例えばセメンティング（ダイボンディング）によっ
て電子部品を支持体に取り付ける。これは、高温での硬化を必要とするエポキシ
樹脂によって行われる場合が多い。そのような温度上昇は、粘着フィルムの粘着
性を低下させることが認められている。
【０００４】 次いで電子部品の接続配線が、例えば溶接（例：サーモソニック）、ハンダな
ど（ワイヤボンディング）によって、導電性支持体に電気的に接続される。この
温度上昇も、粘着フィルムの接着性を低下させることが認められている。
【０００５】 本願においては、「導電性支持体」という用語は、例えばリードフレームを指
す。リードフレームは、電気部品の接続配線に接続された多数の非常に微細なリ
ードを含む金属支持体である。粘着フィルムをそのようなリードフレームの片面
に貼り付けたならば、そのようなリードが粘着フィルムから容易に分離して全て
逆の結果となることから、接着に対して逆の影響を有する作用は回避しなければ
ならないことは明らかであろう。
【０００６】 次ぎに、粘着フィルムおよび電子部品を有する支持体を型に入れ、いわゆるト
ランスファー成形を用いて、カプセル化材料（化合物）により、１以上の型穴で
、支持体の第１の面上の電子部品をカプセル化する場合が多い。カプセル化の際
、導電性支持体の第２の面とカプセル化材料とのいかなる接触も回避しなければ
ならない。支持体の前記第２の面上に加工されずに残った支持体の導電性領域は
、最終用途の際に電子部品の電気的接続に使用される。
【０００７】 最後に、粘着フィルムを除去し、カプセル化電子部品を切取線に沿って互いに
分離する。その後において部品は、さらなる加工に好適となる。
【０００８】 リードまたはリードフレームの他の部分が粘着フィルムに確実に接着されてい
ない場合、カプセル化時にカプセル化材料が、粘着フィルムとリードフレームの
間に侵入する可能性がある。結果的に導電性領域が絶縁されることで、その後の
電気的接続ができなくなる場合がある。先行技術では、多くの熱処理（電気部品
の取り付けおよびそれらの支持体への電気的接続）によって粘着フィルムの局所
的な粘着力低下が生じる場合が多いことから、粘着フィルムと支持体との間の接
着は確実で再現性のあるものではない。さらに、加熱操作や冷却操作時における
支持体と粘着フィルムとの間の膨張係数差のため、支持体の一部が粘着フィルム
から剥離する可能性もある。
【０００９】 当然のことながら同様に、粘着フィルムが貼り付けられた支持体の取り扱いは
最小限とすることが望ましい。粘着フィルムが貼り付けられた支持体を移動した
り、曲げたりすると、粘着フィルムの支持体からの局所剥離が生じる場合がある
。
【００１０】 （発明の開示） 従って先行技術においては、上記の序言で述べたようにカプセル化電子部品を
製造する改良された方法が強く望まれている。そこで本発明の目的は、そのよう
な要請に応えることにある。従って本発明は、導電性支持体の遮蔽されるべき第
２の面への粘着フィルムの接着を段階ａ）と段階ｂ）の間で行うことを特徴とす
る。
【００１１】 本発明の方法により、粘着フィルムと導電性支持体の第２の面との間の好まし
い接着を、再現性良く確実に行うことができる。
【００１２】 粘着フィルムを取り付けてからは、その粘着フィルム取り付け後には型内の電
子部品のみがカプセル化された状態となることから、接着を損なう加熱処理はも
はや行われない。
【００１３】 ＵＳ−Ａ−５２１８７５９自体は、型で電子部品のカプセル化を行う直前に貼
り付けた粘着フィルムを用いるカプセル化電子部品の製造方法を開示している。
しかしながらこの文献は、導電性支持体に関するものではなく、例えばセラミッ
ク材料製の支持体に関するものである。本発明が解決を提供する問題については
言及されていない。
【００１４】 本発明によれば、型に挿入する直前または型自体内で、粘着フィルムを支持体
に接着することができる。好ましくは粘着フィルムを型に入れてから、第２の面
に電子部品を有する導電性支持体をそれに接着する。
【００１５】 そうすることで、粘着フィルムが貼り付けられた支持体を不必要に取り扱うこ
とが回避される。
【００１６】 電子部品を取り付けた導電性支持体を、本発明に従って粘着フィルムに接着さ
せる方法については特に制限はない。好ましい実施態様では、導電性支持体への
粘着フィルムの接着は、切取線に沿って配列させることができるような設計の圧
着突出物を有する圧着部を用いて行う。すなわち、圧着部の設計は、電子部品間
の位置で、支持体が粘着フィルムに圧着できるようなものとする。この全ての点
について、図面の説明で以下にさらに詳細に説明する。
【００１７】 優先的には、個々の電子部品用の好適に成形された凹部を有し、その凹部間の
ブリッジが圧着突出部を形成している圧着部を用いる。この実施態様もやはり、
図面の説明でさらに詳細に説明する。
【００１８】 本発明による粘着フィルムには特に制限はないが、粘着フィルムを除去した後
に、接着剤が実質的に残らないことが重要である。粘着フィルム上に使用する好
適な接着剤は例えば、ある程度の時間経過後に粘着力を失ういわゆる一時接着剤
、熱可塑性接着剤、熱硬化性接着剤およびいわゆる強力接着剤（superglue）な
どがある。強力接着剤は非常に良好な接着力を有するが、剥離強度は低い。
【００１９】 好ましくは粘着フィルムは、温度上昇すると接着性となる材料を含む接着層を
有する基材フィルムを有する。
【００２０】 電子部品のカプセル化は高温で行なう行なうことが多いことから、そのような
接着剤を用いることが有利である。
【００２１】 より好ましくは接着層は、ホットメルト接着剤を含む。そのホットメルト接着
剤は好ましくは変性ポリマーを含むものであり、より好ましくは変性ポリマーは
変性ポリエチレンテレフタレートを含む。
【００２２】 導電性支持体を粘着フィルムに接着する場合、圧力に応じて、粘着フィルム材
料が支持体の凹部または開口部に侵入する場合があると考えられる。実際にはそ
れによって、第２の面でのカプセル化後に支持体表面がカプセル化材料表面と同
じ面に位置しなくなることから、その現象は望ましくないと考えられる。従って
、好ましくは本発明による接着層の厚さはできるだけ小さくし、有利には５μｍ
未満とする。
【００２３】 有利には段階ｂ）で、型穴当たり２個以上の電子部品をカプセル化する。
【００２４】 本発明は、いわゆるマトリクスリードフレームにおいて特に有利である。その
ようなマトリクスリードフレームは、その上でグループ化された多数の小さい電
子部品のために非常に小さく脆いリードを有し、１個の型穴内で１組の部品がカ
プセル化される。すなわち、粘着フィルムの正確な接着がこの文脈においては非
常に重要である。
【００２５】 本発明はさらに、本発明による方法で使用するための粘着フィルムであって、
基材フィルムと接着層とを有する接着フィルムを提供する。
【００２６】 最後に本発明は、本発明による方法で使用するための圧着部を提供する。好ま
しくは前記圧着部は平坦なスチール製プレートであり、電子部品を収納しながら
、導電性支持体を粘着フィルム上に圧着する上で好適な形状に成形された凹部を
有する。
【００２７】 （発明を実施するための最良の形態） 以下、添付の図面を参照しながら、本発明についてさらに詳細に説明する。
【００２８】 図１において、１は模式的に本発明による導電性支持体の１実施態様、いわゆ
る銅リードフレームを示す。そのリードフレーム１は３組（ａ、ｂ、ｃ）の集積
回路（ＩＣ）２を有する。この種のリードフレーム１は、マトリクスリードフレ
ームとして知られている。
【００２９】 図２には、図１によるリードフレームを通るＩＩ−ＩＩ線での断面図を示して
ある。やはりリードフレーム１およびＩＣ２がここにはあり、ＩＣは金配線３を
介して、リードフレームの一部を構成しているリード４に接続されている。
【００３０】 リードフレーム１は第１の面５および第２の面６を有する。本発明によれば、
図３に示したように、リードフレーム１の第２の面６上に粘着フィルム７が取り
付けられている。次に、第１の面５上で、カプセル化材料８を用いて、アセンブ
リを型においてカプセル化し、その後に粘着フィルム５を除去し、対象のＩＣを
互いに分離する。
【００３１】 そのように製造されたカプセル化ＩＣを図４に示してある。リードフレーム１
の下面および局所カプセル化材料８のいずれも第２の面６上で見ることができる
ことは明らかであろう。
【００３２】 実際にカプセル化材料８は多くの場合、カプセル化操作時に使用されるように
低粘度の熱硬化性材料からなる。
【００３３】 この図において、使用される粘着フィルムは、厚さ５μｍの変性ポリエチレン
テレフタレート接着層を有するポリエチレンフィルムである。
【００３４】 図５には、リードフレーム１の詳細を示すカプセル化集積回路の具体的な実施
態様を示す。この図においてリードフレーム１は局所的に凹部９を有しており、
集積回路２のカプセル化後、その凹部も同様にカプセル化材料によって充填され
、いわゆる固着部１０を形成する。固着部１０によってカプセル化材料は、ＩＣ
２およびリードフレーム１のアセンブリに対して非常に高い耐久性で固着される
。
【００３５】 図６には、リードフレーム１の図１からの断面Ａの拡大図を示してあり、同じ
参照符号は同じ部品を示している。図６の下図に示した断面図は、ＶＩ−ＶＩ線
での断面図である。
【００３６】 図７には、粘着フィルム７がやはりリードフレーム１上に取り付けられており
、リードフレームの上部に圧着部１２がある以外は同じ拡大図Ａが示してある。
圧着部１２には圧着突出部１３がある。圧着突出部は、カプセル化された集積回
路２を互いに分離する箇所、すなわち切取線の箇所でリードフレーム１上に押圧
されている連続的な周縁状突出部１３である。
【００３７】 好ましくは先ず最初に、カプセル化に先だって粘着フィルム７を型に入れ、そ
の後に集積回路２を有するリードフレーム１を型に入れる。１４は、一般に高温
に保持されている下半分の型を模式的に示している。高温であるために、粘着フ
ィルム７は粘着性となることから、リードフレーム１がそれに接着することがで
きる。次に、圧着部１２を介して矢印方向に粘着フィルム上にリードフレーム１
を押圧する。図７の下図には、ＶＩＩ−ＶＩＩ線での断面図を示してある。
【００３８】 図８には、リードフレーム１上の集積回路２に平行に並ぶことができるように
配置された凹部１５が設けられた圧着部１２の斜視図を示してある。凹部１５間
のブリッジが圧着突出部１３を形成している。
【００３９】 最後に図９にもやはり断面図Ａの拡大図を示してあり、粘着フィルム７を貼り
付けた後に、リードフレーム１の電子部品がカプセル化材料８でカプセル化され
ている。やはり、この図の下図において、ＩＸ−ＩＸ線での断面図を示してある
。この断面図においても同様に、カプセル化後にフィルム７を除去し得る方法が
明らかである。それに関しては、例えばフィルムをある程度まで加熱して除去を
容易にする好適な加熱手段を使用することができる。
【００４０】 一点鎖線１６はいわゆる切り目すなわち切取線を示しており、その線に沿って
、上記のようにカプセル化された集積回路を互いに分離する。この線は二重切取
線であっても良いと考えられるが、好適な厚さのノコ刃を用いて、１点鎖線１６
間の材料を切り離していくことも同じように可能であると考えられる。それに関
しては、レーザー法、打抜き法または何らかの他の分離法を用いることも同じよ
うに可能である。
【００４１】 本発明によれば、圧着部１２の圧着突出部１３を前記切取線に沿って配置して
、リードフレーム１を粘着フィルム７上に押圧する際に集積回路や金接続配線３
に損傷を与えないようにすることが有利であることは明らかであろう。
【図面の簡単な説明】
【図１】 ３組の集積回路を有するマトリクスリードフレームの上方からの平面図である
。
【図２】 図１におけるＩＩ−ＩＩ線での断面図である。
【図３】 粘着フィルムを貼り付けた図２の断面図である。
【図４】 カプセル化後のＩＩ−ＩＩ線での断面図である。
【図５】 カプセル化集積回路または固着部配置を有する支持体の断面図である。
【図６】 図１によるリードフレームの拡大図Ａの上方からの平面図および拡大断面図で
ある。
【図７】 粘着フィルムおよび圧着部を有する図６の図である。
【図８】 本発明による圧着部の斜視図である。
【図９】 図７によるリードフレームからの拡大図Ａであって、カプセル化材を備えたも
のである。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 ５０１ Ｈ０１Ｌ 23/12 ５０１Ｔ 23/50 23/50 Ｇ // Ｂ２９Ｋ 63:00 Ｂ２９Ｋ 63:00 Ｂ２９Ｌ 31:34 Ｂ２９Ｌ 31:34 (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ，ＡＵ， ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，Ｃ Ｎ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＤＺ，ＥＥ ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ， ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，Ｋ Ｐ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ， ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，Ｓ Ｇ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ Ｆターム(参考） 4F204 AA39 AD03 AD05 AD20 AH33 EA03 EA04 EB01 EB12 EK06 EK27 EW23 4J004 AA15 AB01 AB03 CC02 FA04 FA05 4M109 AA01 BA01 CA21 DA04 FA05 5F061 AA01 BA01 CA21 CB13 DD14 EA03 5F067 AA01 AA09 CC08 DE01 DE14

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 カプセル化電子部品、特に集積回路（２）の製造方法であっ
    て、少なくとも ａ）導電性支持体（１）の第１の面（５）上に電子部品（２）を取り付け、電
    子部品（２）を導電性支持体（１）と電気的に接続する段階； ｂ）支持体（１）の第２の面（６）を粘着フィルム（７）を用いて実質的に完
    全に遮蔽しながら、型を用いて、導電性支持体（１）の第１の面（５）のみに、
    カプセル化材料（８）により、電子部品（２）をカプセル化する段階； ｃ）粘着フィルム（７）を除去し、切取線に沿って、個々のカプセル化電子部
    品（２）を分離する段階 をこの順序で有する方法において、 導電性支持体（１）の遮蔽すべき第２の面（６）への粘着フィルム（７）の接
    着を段階ａ）と段階ｂ）の間で行うことを特徴とする方法。
  2. 【請求項２】 粘着フィルム（７）を型に入れた後に、第２の面（６）上に
    電子部品（２）を有する導電性支持体（１）を粘着フィルムに接着する請求項１
    に記載の方法。
  3. 【請求項３】 粘着フィルム（７）の導電性支持体（１）への接着を、切取
    線（１６）に沿って配置可能な設計の圧着突出部（１３）を有する圧着部（１２
    ）を用いて行う請求項１または２に記載の方法。
  4. 【請求項４】 個々の電子部品（２）に好適な形に成形された凹部（１５）
    を有し、凹部間のブリッジが圧着突出部（１３）を形成している圧着部（１２）
    を用いる請求項３に記載の方法。
  5. 【請求項５】 粘着フィルム（７）が基材フィルムおよび接着層からなり、
    接着層が温度上昇することで粘着性となる材料からなる請求項１ないし５のいず
    れかに記載の方法。
  6. 【請求項６】 接着層がホットメルト接着剤からなる請求項５に記載の方法
    。
  7. 【請求項７】 ホットメルト接着剤が変性ポリマーからなる請求項６に記載
    の方法。
  8. 【請求項８】 変性ポリマーが、変性ポリエチレンテレフタレートからなる
    請求項７に記載の方法。
  9. 【請求項９】 接着層（１４）の厚さが５μｍ未満である請求項１ないし８
    のいずれかに記載の方法。
  10. 【請求項１０】 段階ｂ）において、型穴１個当たり少なくとも２個の電子
    部品（２）をカプセル化する請求項１ないし９のいずれかに記載の方法。
  11. 【請求項１１】 請求項１ないし９のいずれかの方法で使用される少なくと
    も基材フィルムおよび接着層からなる粘着フィルム（７）。
  12. 【請求項１２】 請求項３ないし９のいずれかに記載の方法で使用される圧
    着部。
  13. 【請求項１３】 圧着部（１２）が、導電性支持体（１）を粘着フィルム（
    ７）に押圧しながら電子部品（２）を収納するのに好適な形に成形された凹部（
    １５）を有する平坦なスチール製プレートからなる請求項１２に記載の圧着部。
  14. 【請求項１４】 導電性支持体（１）上の電子部品（２）であって、支持体
    の片面で、カプセル化材料（８）によってカプセル化され、請求項１ないし９の
    いずれかに記載の方法によって得ることができる電子部品。
JP2000615207A 1999-04-29 2000-05-01 カプセル化電子部品の製造方法 Pending JP2002543604A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL1011929A NL1011929C2 (nl) 1999-04-29 1999-04-29 Werkwijze voor het inkapselen van elektronische componenten, in het bijzonder geintegreerde schakelingen.
NL1011929 1999-04-29
PCT/NL2000/000280 WO2000066340A1 (en) 1999-04-29 2000-05-01 Method for manufacturing encapsulated electronical components

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004261963A Division JP3744927B2 (ja) 1999-04-29 2004-09-09 カプセル化電子部品、特に集積回路の製造方法

Publications (1)

Publication Number Publication Date
JP2002543604A true JP2002543604A (ja) 2002-12-17

Family

ID=19769109

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000615207A Pending JP2002543604A (ja) 1999-04-29 2000-05-01 カプセル化電子部品の製造方法
JP2004261963A Expired - Fee Related JP3744927B2 (ja) 1999-04-29 2004-09-09 カプセル化電子部品、特に集積回路の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2004261963A Expired - Fee Related JP3744927B2 (ja) 1999-04-29 2004-09-09 カプセル化電子部品、特に集積回路の製造方法

Country Status (11)

Country Link
US (2) US6613607B2 (ja)
EP (2) EP1338397A3 (ja)
JP (2) JP2002543604A (ja)
KR (1) KR100701720B1 (ja)
AT (1) ATE258846T1 (ja)
AU (1) AU4624900A (ja)
DE (1) DE60008093T2 (ja)
HK (1) HK1044737A1 (ja)
NL (1) NL1011929C2 (ja)
SG (1) SG121813A1 (ja)
WO (1) WO2000066340A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10012880A1 (de) * 2000-03-16 2001-09-27 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Halbleiterchip-Umhüllung
US6908791B2 (en) * 2002-04-29 2005-06-21 Texas Instruments Incorporated MEMS device wafer-level package
NL1020594C2 (nl) 2002-05-14 2003-11-17 Fico Bv Werkwijze voor het met behulp van een folielaag omhullen van een elektronische component.
TW560026B (en) * 2002-08-27 2003-11-01 Uni Tek System Inc Singulation method of the array-type work piece to be singulated having metal layer singulation street, and the array-type work piece to be singulated applying the method
US7759775B2 (en) * 2004-07-20 2010-07-20 Alpha And Omega Semiconductor Incorporated High current semiconductor power device SOIC package
US7238551B2 (en) * 2004-11-23 2007-07-03 Siliconix Incorporated Method of fabricating semiconductor package including die interposed between cup-shaped lead frame having mesas and valleys
US7394150B2 (en) * 2004-11-23 2008-07-01 Siliconix Incorporated Semiconductor package including die interposed between cup-shaped lead frame and lead frame having mesas and valleys
US20060180579A1 (en) * 2005-02-11 2006-08-17 Towa Intercon Technology, Inc. Multidirectional cutting chuck
US20070130759A1 (en) * 2005-06-15 2007-06-14 Gem Services, Inc. Semiconductor device package leadframe formed from multiple metal layers
GB0516625D0 (en) * 2005-08-15 2005-09-21 Eurocut Ltd Orthopaedic surgical instrument
JP4782522B2 (ja) * 2005-09-27 2011-09-28 ソニーケミカル＆インフォメーションデバイス株式会社 光機能素子パッケージ及びその製造方法
US7608482B1 (en) * 2006-12-21 2009-10-27 National Semiconductor Corporation Integrated circuit package with molded insulation
JP2008258411A (ja) * 2007-04-05 2008-10-23 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP5285289B2 (ja) * 2008-02-06 2013-09-11 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
EP2154713B1 (en) * 2008-08-11 2013-01-02 Sensirion AG Method for manufacturing a sensor device with a stress relief layer
US8829685B2 (en) * 2009-03-31 2014-09-09 Semiconductor Components Industries, Llc Circuit device having funnel shaped lead and method for manufacturing the same
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
KR101247561B1 (ko) 2011-08-18 2013-03-25 주식회사 해성엔지니어링 스트립용 테이핑장치
JP6146732B2 (ja) * 2013-01-18 2017-06-14 Ｓｈマテリアル株式会社 半導体素子搭載用基板及びその製造方法
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9589929B2 (en) 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
JP6180646B1 (ja) * 2016-02-25 2017-08-16 三菱電機株式会社 半導体パッケージ、及びモジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998035382A1 (en) * 1997-02-10 1998-08-13 Matsushita Electronics Corporation Resin sealed semiconductor device and method for manufacturing the same
WO1999019907A1 (en) * 1997-10-14 1999-04-22 Amkor Technology, Inc. Method and construction for thermally enhancing a microelectronic package

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3635754A (en) * 1966-01-21 1972-01-18 Johnson & Johnson Adhesive product
US3754070A (en) 1970-08-03 1973-08-21 Motorola Inc Flash free molding
US4980016A (en) * 1985-08-07 1990-12-25 Canon Kabushiki Kaisha Process for producing electric circuit board
JPH02153354A (ja) * 1988-12-05 1990-06-13 Oki Electric Ind Co Ltd 導電性付与材料及びその使用方法並びにこれを用いた薄膜形成材料
JPH04287351A (ja) * 1991-03-15 1992-10-12 Toowa Kk 電子部品のリード加工方法及び装置
US5218759A (en) * 1991-03-18 1993-06-15 Motorola, Inc. Method of making a transfer molded semiconductor device
JP2708343B2 (ja) * 1993-01-28 1998-02-04 ローム株式会社 半導体装置の製造方法およびリードフレーム
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JP3541491B2 (ja) * 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
JP3257904B2 (ja) * 1994-08-11 2002-02-18 新光電気工業株式会社 リードフレームとその製造方法
JPH08172153A (ja) * 1994-12-20 1996-07-02 Sony Corp 半導体装置のリード加工方法及びリード加工用金型
US5977613A (en) * 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
KR100206910B1 (ko) * 1996-06-14 1999-07-01 구본준 반도체 패키지의 디플래쉬 방법
US6048483A (en) * 1996-07-23 2000-04-11 Apic Yamada Corporation Resin sealing method for chip-size packages
JPH10209190A (ja) * 1997-01-21 1998-08-07 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
KR100214555B1 (ko) * 1997-02-14 1999-08-02 구본준 반도체 패키지의 제조방법
FR2764111A1 (fr) * 1997-06-03 1998-12-04 Sgs Thomson Microelectronics Procede de fabrication de boitiers semi-conducteurs comprenant un circuit integre
JP2971834B2 (ja) * 1997-06-27 1999-11-08 松下電子工業株式会社 樹脂封止型半導体装置の製造方法
JP3017470B2 (ja) * 1997-07-11 2000-03-06 アピックヤマダ株式会社 樹脂モールド方法及び樹脂モールド装置
US6187654B1 (en) * 1998-03-13 2001-02-13 Intercon Tools, Inc. Techniques for maintaining alignment of cut dies during substrate dicing
US6130473A (en) * 1998-04-02 2000-10-10 National Semiconductor Corporation Lead frame chip scale package
JP3862411B2 (ja) * 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
US6294100B1 (en) * 1998-06-10 2001-09-25 Asat Ltd Exposed die leadless plastic chip carrier
JP2000208540A (ja) * 1998-08-25 2000-07-28 Texas Instr Inc <Ti> 薄型半導体チップスケ―ル・パッケ―ジを密封する方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998035382A1 (en) * 1997-02-10 1998-08-13 Matsushita Electronics Corporation Resin sealed semiconductor device and method for manufacturing the same
WO1999019907A1 (en) * 1997-10-14 1999-04-22 Amkor Technology, Inc. Method and construction for thermally enhancing a microelectronic package

Also Published As

Publication number Publication date
DE60008093T2 (de) 2004-09-09
US6921682B2 (en) 2005-07-26
WO2000066340A1 (en) 2000-11-09
US20020064926A1 (en) 2002-05-30
KR100701720B1 (ko) 2007-03-29
EP1338397A3 (en) 2004-03-24
AU4624900A (en) 2000-11-17
EP1175290B1 (en) 2004-02-04
NL1011929C2 (nl) 2000-10-31
JP3744927B2 (ja) 2006-02-15
US20040005737A1 (en) 2004-01-08
HK1044737A1 (en) 2002-11-01
EP1338397A2 (en) 2003-08-27
DE60008093D1 (de) 2004-03-11
EP1175290A1 (en) 2002-01-30
SG121813A1 (en) 2006-05-26
US6613607B2 (en) 2003-09-02
JP2004349728A (ja) 2004-12-09
KR20020000883A (ko) 2002-01-05
ATE258846T1 (de) 2004-02-15

Similar Documents

Publication Publication Date Title
JP2002543604A (ja) カプセル化電子部品の製造方法
US5208188A (en) Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process
JP2994510B2 (ja) 半導体装置およびその製法
US6329606B1 (en) Grid array assembly of circuit boards with singulation grooves
US5286679A (en) Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer
KR20030007040A (ko) 반도체 장치 및 그 제조 방법
JPH04277636A (ja) 半導体装置とその製造方法及びこれに用いる接合体
US9082706B2 (en) Semiconductor device with a semiconductor chip and electrical connecting elements to a conductor structure
JP2001345414A (ja) リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器
JP2781019B2 (ja) 半導体装置およびその製造方法
US8859333B2 (en) Integrated circuit package and a method for dissipating heat in an integrated circuit package
US6724075B2 (en) Semiconductor chip package and manufacturing method thereof
JP4590788B2 (ja) 樹脂封止型半導体装置の製造方法
JP2002246531A (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JPH1116939A (ja) 半導体装置及びその製造方法
JPH11186467A (ja) 半導体装置とそれを製造する際に用いるリードフレーム及びその製造方法
JP2675077B2 (ja) 半導体装置用リードフレーム
JP3779042B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH05198615A (ja) 半導体装置の製造方法
JPH05315531A (ja) リードフレーム及びその製造方法
JPH07263487A (ja) 半導体装置の製造方法
JP2002164497A (ja) 半導体装置およびその製造方法
JPH11135697A (ja) 半導体装置およびその製造方法
JPH11284018A (ja) 半導体装置およびその製造方法
JPH09219418A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100416

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110111