JPH10209190A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置

Info

Publication number
JPH10209190A
JPH10209190A JP9008896A JP889697A JPH10209190A JP H10209190 A JPH10209190 A JP H10209190A JP 9008896 A JP9008896 A JP 9008896A JP 889697 A JP889697 A JP 889697A JP H10209190 A JPH10209190 A JP H10209190A
Authority
JP
Japan
Prior art keywords
resin
semiconductor element
semiconductor device
circuit board
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9008896A
Other languages
English (en)
Inventor
Akira Okada
晃 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9008896A priority Critical patent/JPH10209190A/ja
Publication of JPH10209190A publication Critical patent/JPH10209190A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】本発明は半導体素子を樹脂製回路基板を用いた
半導体装置の製造方法及び半導体装置に関し、信頼性の
向上を図ることを課題とする。 【解決手段】樹脂製回路基板11を用いた半導体装置の製
造方法において、上面15から底面16に貫通したキャビテ
ィ部17が形成されることにより枠状に形成された樹脂製
回路基板11の底面側に、少なくともキャビティ部17を塞
ぐよう粘着剤22が塗布されたフィルム21を貼着するフィ
ルム配設工程と、フィルム21上に半導体素子12を搭載す
ると共にこの半導体素子12と樹脂製回路基板11とを電気
的に接続する半導体素子搭載工程と、キャビティ部17に
封止樹脂13を装填することにより半導体素子12を封止す
る樹脂封止工程と、樹脂封止工程の終了後にフィルム21
を樹脂製回路基板11から取り外すフィルム除去工程とを
有する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法及
び半導体装置に係り、特に半導体素子を配設する基板と
して樹脂製回路基板を用いた半導体装置の製造方法及び
半導体装置に関する。
【０００２】近年の半導体装置は小型化，薄型化が図ら
れており、これに伴い樹脂性パッケージの肉圧は薄くな
る傾向にある。これに伴い、パッケージの機械的強度は
低下し、実装時において熱印加時に発生する水蒸気によ
りパッケージに割れが発生するおそれがある。
【０００３】そこで、熱ストレスに強く、熱印加時にお
いてもパッケージ割れが発生しないない半導体装置及び
その製造方法が望まれている。
【０００４】
【従来の技術】図１１（Ａ）は、従来から知られている
樹脂製回路基板を用いた表面実装タイプの半導体装置の
一例を示している。この半導体装置１は、多層基板とし
て構成される樹脂製回路基板２（例えば、多層プリント
配線基板）を有しており、この樹脂製回路基板２の中央
部分には底部３を有した有底状のキャビティ部４が形成
されている。
【０００５】半導体素子５は、樹脂製回路基板２の底部
３上に導電性接着剤６を用いて搭載される。また、樹脂
製回路基板２と半導体素子５はワイヤ７を用いて電気的
に接続されている。この半導体素子５は、キャビティ部
４に封止樹脂８をモールドすることにより封止された構
造とされている。尚、９は外部接続端子となる半田バン
プである。
【０００６】ところで、図１１（Ａ）に示した半導体装
置１では、基板として有機系材料からなる樹脂製回路基
板２を用いているが、基板として無機系材料であるセラ
ミック基板を用いたものも知られている。しかるに、セ
ラミック基板は有機系材料からなる基板に対して高コス
トであり、従って半導体装置の製品コストも上昇してし
まい、ユーザーの要求に対応することができなくなる。
【０００７】これに対し、有機系材料は無機系材料に比
べ低コストであり、よって樹脂製回路基板２を用いるこ
とにより半導体装置１の低コスト化を図ることができ、
ユーザーの要求に対応することができる。
【０００８】
【発明が解決しようとする課題】上記のように有機系材
料は無機系材料比べ低コストである反面、吸水率が高い
という特性を有している。このため、樹脂製回路基板２
を有する半導体装置１では周囲雰囲気中から樹脂製回路
基板２が吸湿し、この吸湿した水分は図１１（Ａ）に矢
印で示すうに樹脂製回路基板２の内部に拡散していく。
【０００９】ここで、半導体装置１を構成する各構成要
素の吸水率性に注目すると、樹脂製回路基板２の吸水率
は、導電性接着剤６及び封止樹脂８の吸水率に対し圧倒
的に高くなっている。このため、樹脂製回路基板２が吸
湿し拡散する水分は、樹脂製回路基板２と導電性接着剤
６との界面、及び樹脂製回路基板２と封止樹脂８との界
面において蓄積されることとなる。
【００１０】特に、樹脂製回路基板２の底部３において
は、樹脂製回路基板２を構成する樹脂の肉厚が薄いた
め、吸湿した水分を底部３に拡散することができず、多
量の水分が底部３と導電性接着剤５との界面に蓄積され
ることとなる。このような状態において、半導体装置１
に対して加熱処理（例えば、半田リフロー処理時）が実
施されると、この加熱処理により底部３と導電性接着剤
６との界面に蓄積された多量の水分は瞬間的に水蒸気と
なる。
【００１１】この水蒸気は非常に大きな圧力を有してお
り、水蒸気圧が底部３に印加されると、図１１（Ｂ）に
示されるように底部３が外側に向け膨れた形状に変形す
るポップコーン現象が発生する。このポップコーン現象
が発生すると、半導体素子５及び封止樹脂８と底部３と
の間に剥離が発生し、また著しい場合にはワイヤ６が樹
脂製回路基板２から断線してしまい、半導体装置１の信
頼性が大きく低下してしまう。
【００１２】本発明は上記の点に鑑みてなされたもので
あり、信頼性の向上を図った半導体装置の製造方法及び
半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に本発明では、次の各手段を講じたことを特徴とするも
のである。請求項１記載の発明では、樹脂製回路基板を
用いた表面実装タイプの半導体装置の製造方法におい
て、上面から底面に貫通したキャビティ部が形成される
ことにより枠状に形成された樹脂製回路基板の底面側
に、少なくとも前記キャビティ部を塞ぐよう粘着剤が塗
布された可撓性フィルムを貼着するフィルム配設工程
と、前記可撓性フィルム上に半導体素子を搭載すると共
に、前記半導体素子と前記樹脂製回路基板とを電気的に
接続する半導体素子搭載工程と、前記キャビティ部に封
止樹脂を装填することにより前記半導体素子を封止する
樹脂封止工程と、前記樹脂封止工程の終了後、前記可撓
性フィルムを前記樹脂製回路基板から取り外すフィルム
除去工程とを有することを特徴とするものである。
【００１４】また、請求項２記載の発明では、前記請求
項１記載の半導体装置の製造方法において、前記フィル
ム配設工程で前記可撓性フィルムの半導体素子搭載位置
にも前記粘着剤を塗布すると共に、前記半導体素子搭載
工程において、前記半導体素子を前記可撓性フィルムに
塗布された粘着剤を用いて前記可撓性フィルムに固定す
ることを特徴とするものである。
【００１５】また、請求項３記載の発明では、前記請求
項１または２記載の半導体装置の製造方法において、前
記フィルム除去工程では、前記可撓性フィルムを溶剤を
用いて溶解除去することを特徴とするものである。
【００１６】また、請求項４記載の発明では、樹脂製回
路基板を用いた表面実装タイプの半導体装置において、
上面から底面に貫通したキャビティ部が形成されること
により枠状に形成された樹脂製回路基板と、前記キャビ
ティ部内に配設された半導体素子と、前記キャビティ部
内において前記半導体素子を封止すると共に、前記半導
体素子を前記樹脂製回路基板と非接触状態に支持する封
止樹脂とを具備することを特徴とするものである。
【００１７】また、請求項５記載の発明では、前記請求
項４記載の半導体装置において、前記半導体素子の一部
を前記封止樹脂から直接露出させた構成としたことを特
徴とするものである。
【００１８】上記の各手段は、次のように作用する。請
求項１記載の発明によれば、フィルム配設工程におい
て、先ず上面から底面に貫通したキャビティ部が形成さ
れることにより枠状に形成された樹脂製回路基板を用意
し、次に粘着剤が塗布された可撓性フィルムを少なくと
もキャビティ部を塞ぐよう貼着する。
【００１９】このように、本実施例で用いる樹脂製回路
基板は、従来用いられていた樹脂製回路基板に設けられ
ていた底部が設けられていないことを特徴とする。ま
た、キャビティ部を塞ぐよう可撓性フィルムを貼着する
ことにより、この可撓性フィルムが従来の底部と同等の
機能を奏することとなる。
【００２０】続いて実施される半導体素子搭載工程で
は、可撓性フィルム上に半導体素子を搭載すると共に、
この半導体素子と樹脂製回路基板とを電気的に接続す
る。上記のように上面から底面に貫通したキャビティ部
であっても、可撓性フィルムを配設しておくことによ
り、このキャビティ部内に半導体素子を搭載し、かつ電
気的に接続することが可能となる。
【００２１】続いて実施される樹脂封止工程では、キャ
ビティ部に封止樹脂を装填し半導体素子を封止する。こ
の時も、キャビティ部の底面側を塞ぐように可撓性フィ
ルムが配設されているため、封止樹脂がキャビティ部か
ら外部に漏れ出すようなことはない。
【００２２】続いて実施されるフィルム除去工程では、
可撓性フィルムが樹脂製回路基板から取り外される。よ
って、製造される半導体装置は底部を有しない樹脂製回
路基板に半導体素子が支持された構造となり、よって吸
水性を有する樹脂製回路基板を用いても、底部と半導体
素子との間に水分が蓄積されることはなくなる。これに
より、製造された半導体装置に対し加熱処理を行なって
もポップコーン現象が発生することはなくなり、半導体
装置の信頼性を向上させることができる。
【００２３】また、請求項２記載の発明によれば、フィ
ルム配設工程で可撓性フィルムの半導体素子搭載位置に
も粘着剤を塗布し、半導体素子搭載工程において半導体
素子を可撓性フィルムに塗布された粘着剤を用いて可撓
性フィルムに固定することにより、可撓性フィルムを樹
脂製回路基板に接着する接着剤と、半導体素子を可撓性
フィルムに接着する接着剤とを共用することができる。
このため、半導体素子を可撓性フィルムに搭載するのに
他の接着剤を用いる必要がなくなり、半導体装置の製造
工程の簡単化及び部品点数の削減を図ることができる。
【００２４】また、請求項３記載の発明によれば、フィ
ルム除去工程において、溶剤を用いて可撓性フィルムを
溶解除去することにより、例えば可撓性フィルムを剥離
させることにより取り外す方法に比べ、半導体素子，封
止樹脂及び樹脂製回路基板に印加される応力を低減で
き、よって半導体製造における歩留りを高めることがで
きる。
【００２５】また、請求項４記載の発明によれば、樹脂
製回路基板は底部を有しておらず、また半導体素子は封
止樹脂により支持されることにより、樹脂製回路基板を
貫通して形成されたキャビティ部内に樹脂製回路基板と
非接触状態で支持される。
【００２６】これにより、半導体装置は底部を有しない
樹脂製回路基板に半導体素子が支持された構造となり、
よって吸水性を有する樹脂製回路基板を用いても、底部
と半導体素子との間に水分が蓄積されることはなくな
る。従って、半導体素子に対し加熱処理を行なってもポ
ップコーン現象が発生することはなくなり、半導体装置
の信頼性を向上させることができる。
【００２７】また、請求項５記載の発明によれば、半導
体素子の一部を封止樹脂から直接露出させた構成とした
ことにより、半導体素子で発生した熱はこの露出部分か
ら直接放熱されるため、放熱特性を向上させることがで
きる。
【００２８】
【発明の実施の形態】次に本発明の実施の形態について
図面と共に説明する。図１は本発明の第１実施例である
半導体装置１０を示している。半導体装置１０は、大略
すると樹脂製回路基板１１，半導体素子１２，封止樹脂
１３，及び半田ボール１４等により構成されている。
【００２９】樹脂製回路基板１１は、例えばガラス−エ
ポキシ，ガラス−ＢＴ(bismaleimide-triazine) 等の有
機系材料により形成されており、その中央部には上面１
５から底面１６に貫通するキャビティ部１７が形成され
ている。前記したように、有機系材料は吸水性を有して
いるため、よって樹脂製回路基板１１も吸水性を有した
特性を有している。しかるに、有機系材料は無機系材料
に比べ低コストであり、よって樹脂製回路基板１１を用
いることにより半導体装置１０の低コスト化を図ること
ができる。
【００３０】この樹脂製回路基板１１は、多層化された
プリント配線基板として構成されており、その上面１５
には半田ボール１４が設けられる上面電極を有してお
り、またキャビティ部１７の内部には段部１８が形成さ
れており、この段部１８にも接続電極が形成されてい
る。また、上面電極及び接続電極は内部配線により層間
接続された構成とされている（尚、図１には上面電極，
接続電極，及び内部配線の図示は省略している）。
【００３１】半導体素子１２は、樹脂製回路基板１１に
形成されたキャビティ部１７の内部に配設されており、
キャビティ部１７に装填された封止樹脂１３により封止
されると共に支持された構成となっている。従って、半
導体素子１２は、封止樹脂１３により樹脂製回路基板１
１に非接触状態に支持された構成となっている。
【００３２】また、半導体素子１２の上面には電極パッ
ド（図示せず）が形成されているが、この電極パッドと
キャビティ部１７の段部１８に形成された接続電極との
間にはワイヤ１９が配設されている。このワイヤ１９に
より半導体素子１２と樹脂製回路基板１１は電気的に接
続された構成となる。尚、図中２０は導電性接着剤とし
て機能する銀（Ａｇ）ペーストであり、このＡｇペース
ト２０は封止樹脂１３から外部に露出した構造となって
いる。
【００３３】半田バンプ１４は外部接続端子として機能
するものであり、前記したように樹脂製回路基板１１の
上面１５に形成された上面電極に形成されている。この
半田バンプ１４は、半導体装置１０を実装基板に実装す
る際にリフロー処理が実施されることにより、実装基板
の電極部に電気的かつ機械的に接合される。
【００３４】上記構成とされた半導体装置１０は、従来
構成の半導体装置１（図１１参照）と異なり、樹脂製回
路基板１１に底部が形成されていない。また、半導体素
子１２は封止樹脂１３により支持されることにより、樹
脂製回路基板１１を貫通して形成されたキャビティ部１
７内に樹脂製回路基板１１に非接触状態で支持された構
成となっている。
【００３５】このため、半導体素子１２は底部を有しな
い樹脂製回路基板１１に支持された構造となり、よって
吸水性を有する樹脂製回路基板１１を用いても、従来の
ように底部３と半導体素子５との間に水分が蓄積される
ことはなくなる（図１１参照）。従って、例えば実装時
にリフロー処理等を行なうことにより半導体装置１０に
対し加熱処理を行なっても、ポップコーン現象が発生す
ることを防止することができる。
【００３６】このように、ポップコーン現象の発生が抑
制されることにより、半導体素子１２と封止樹脂１３と
の間、及び半導体素子１２と樹脂製回路基板１１との間
に剥離が発生したり、またワイヤ１９が樹脂製回路基板
１１から断線することを防止でき、半導体装置１０の信
頼性を向上させることができる。
【００３７】続いて、本発明の第１実施例である半導体
装置の製造方法について図２乃至図６を用いて説明す
る。第１実施例に係る製造方法は、図１に示した半導体
装置１０の製造方法である。尚、図２乃至図６におい
て、図１に示した構成と同一構成については同一符号を
付してのその説明を省略する。
【００３８】本実施例に係る製造方法は、大略するとフ
ィルム配設工程，半導体素子搭載工程，樹脂封止工程，
フィルム除去工程の各工程を実施することにより半導体
装置１０を製造する方法とされている。以下、各構成に
ついて説明する。図２及び図３はフィルム配設工程を示
している。フィルム配設工程では、図２に示されるよう
に、先ず上面１５から底面１６に貫通したキャビティ部
１７が形成されることにより、枠状に形成された樹脂製
回路基板１１を用意する。このように、本実施例で用い
る樹脂製回路基板１１は、従来用いられていた樹脂製回
路基板２に設けられていた底部３（図１１参照）が設け
られていないことを特徴とする。尚、予め樹脂製回路基
板１１には、段部１８，上面電極，接続電極，及び内部
配線が形成されている。
【００３９】続いて、この樹脂製回路基板１１には、図
３に示されるように、可撓性フィルム２１（以下、単に
フィルムという）が貼着される。フィルム２１は、例え
ばポリイミドフレキシブルフィルムであり、後述するフ
ィルム除去工程で樹脂製回路基板１１からの剥離処理を
確実に行いうる程度の可撓性を有している。
【００４０】このフィルム２１は、少なくとも樹脂製回
路基板１１に形成されたキャビティ部１７の面積より広
い面積を有しており、またこのキャビティ部１７の面積
より広い部分に粘着剤２２が塗布された構成とされてい
る。この粘着剤２２としては熱可塑性接着剤が選定され
ている。よって、加熱処理することにより粘着剤２２は
軟化し、その接着力を低下させることができる。
【００４１】上記構成とされたフィルム２１は、キャビ
ティ部１７を塞ぐよう樹脂製回路基板１１の底面１６に
貼着される。このように、キャビティ部１７を塞ぐよう
可撓性フィルムを貼着することにより、このフィルム２
１に従来の底部３と同等の機能を持たせることが可能と
なる。
【００４２】上記したフィルム配設工程が終了すると、
続いて半導体素子搭載工程が実施される。図４及び図５
は半導体素子搭載工程を示している。半導体素子搭載工
程では、図４に示されるように、先ずフィルム２１上に
半導体素子１２が搭載される。このフィルム２１と半導
体素子１２との接合は、半導体素子１２の底面に導電性
接着剤として機能するＡｇペースト２０を塗布してお
き、このＡｇペースト２０により半導体素子１２をフィ
ルム２１に接着することにより行なう。
【００４３】半導体素子１２がフィルム２１上に搭載さ
れると、続いて図５に示されるように、半導体素子１２
の電極パッドと樹脂製回路基板１１の段部１８に形成さ
れている接続電極との間にワイヤ１９が配設される。こ
のワイヤ１９は超音波ボンディング法を用いてワイヤボ
ンディング処理されるが、この際フィルム２１は超音波
ボンディングによりワイヤ１９を半導体素子１２に接合
しうる程度の強度を有するよう選定されている。
【００４４】上記のように半導体素子搭載工程では、半
導体素子１２と樹脂製回路基板１１とを電気的に接続す
るが、半導体素子搭載工程を実施する前にフィルム配設
工程を実施し、キャビティ部１７の底面側にフィルム２
１を配設しておくことにより、このフィルム２１を支持
部材としてキャビティ部１７内に半導体素子１２を搭載
し、かつ半導体素子１２と樹脂製回路基板１１とを電気
的に接続することができる。
【００４５】上記した半導体素子搭載工程が終了する
と、続いて樹脂封止工程が実施される。図６に示される
ように、樹脂封止工程ではキャビティ部１８に封止樹脂
１３を装填し半導体素子１２を封止する。本実施例で
は、封止樹脂１３をキャビティ部１８に装填する方法と
してポッティグ法が用いられている。この封止樹脂１３
のポッティグ時も、キャビティ部１７の底面側を塞ぐよ
うにフィルム２１が配設されているため、封止樹脂１３
がキャビティ部１７の底面側からから外部に漏れ出すよ
うなことはない。
【００４６】上記した樹脂封止工程がが終了すると、続
いてフィルム除去工程が実施される。このフィルム除去
工程では、フィルム２１が樹脂製回路基板１１から取り
外される。具体的な取外し方法として本実施例では、先
ず樹脂製回路基板１１の粘着剤２２の配設位置を加熱す
ることにより、熱可塑性接着剤である粘着剤２２を軟化
させ接着力を弱めた上で、図６に矢印Ａで示されるよう
にフィルム２１を樹脂製回路基板１１から剥離する。こ
れにより、フィルム２１及び粘着剤２２は樹脂製回路基
板１１から取り外され、図１に示される半導体装置１０
が完成する。
【００４７】上記のようにして製造される半導体装置１
０は、底部を有しない樹脂製回路基板１１に半導体素子
１２が封止樹脂１３により支持された構造となり、よっ
て吸水性を有する樹脂製回路基板１１を用いても、樹脂
製回路基板１１と半導体素子１２との間に水分が蓄積さ
れることはなくなる。これにより、製造された半導体装
置１０に対し加熱処理（例えば、実装時に実施されるリ
フロー処理）を行なってもポップコーン現象が発生する
ことはなくなり、半導体装置１０の信頼性を向上させる
ことができる。
【００４８】次に、本発明の第２実施例に係る半導体装
置及びその製造方法について説明する。図７（Ａ）は第
２実施例に係る半導体装置の製造方法を説明するための
図であり、また図７（Ｂ）は第２実施例に係る製造方法
により製造された半導体装置１０Ａを示している。尚、
図７において、図１乃至図６に示した構成と同一構成に
ついては同一符号を付してその説明を省略する。
【００４９】第２実施例に係る半導体装置の製造方法
は、樹脂封止工程に特徴を有するものである。即ち、前
記した第１実施例に係る製造方法では、樹脂封止工程に
おいて封止樹脂１３をキャビティ部１７に装填する方法
としてポッティング法を用いていたが、本実施例では図
７（Ａ）に示すように、樹脂封止工程において樹脂モー
ルド法を用いたことを特徴とするものである。
【００５０】樹脂モールド法では、図７（Ａ）に示すよ
うに、半導体素子搭載工程が終了した樹脂製回路基板１
１Ａを上型２３及び下型２４とにより構成される金型２
５に装着し、樹脂モールドを行ない封止樹脂１３Ａを形
成する。このように、樹脂モールド法により封止樹脂１
３Ａを形成することにより、ポッティング法により封止
樹脂１３を形成する第１実施例に比べて短時間で封止樹
脂１３Ａを形成することができ、半導体装置製造工程の
効率化を図ることができる。
【００５１】図７（Ｂ）は、上記した樹脂封止工程にお
いて樹脂モールド法を用いて形成された半導体装置１０
Ａを示している。同図に示すように、樹脂モールド法を
用いて形成される半導体装置１０Ａは、樹脂製回路基板
１１Ａの厚さを小さくすることができる。
【００５２】これは、第１実施例に係る半導体装置１０
では、半導体素子１２を確実に保護するために封止樹脂
１３を装填するキャビティ部１７の深さをある程度確保
する必要が有ったのに対し、本実施例では金型２５を用
いて封止樹脂１３Ａを成形するため、キャビティ部１７
Ａは封止樹脂１３Ａの成形に直接関係しないためであ
る。このように、樹脂製回路基板１１Ａの薄型化を図る
ことができることにより半導体装置１０Ａの薄型化を図
ることができ、また樹脂製回路基板１１Ａ自体の構造の
簡単化を図ることができる。
【００５３】次に、本発明の第３実施例に係る半導体装
置及びその製造方法について説明する。図８（Ａ）は第
３実施例に係る半導体装置の製造方法を説明するための
図であり、また図８（Ｂ）は第３実施例に係る製造方法
により製造された半導体装置１０Ａを示している。尚、
図８においても、図１乃至図６に示した構成と同一構成
については同一符号を付してその説明を省略する。
【００５４】第３実施例に係る半導体装置の製造方法
は、フィルム配設工程及び半導体素子搭載工程に特徴を
有するものである。即ち、前記した第１実施例に係る製
造方法では、フィルム配設工程において粘着剤２２をフ
ィルム２１のキャビティ部１７と対向しない位置にのみ
塗布することとしていたが、本実施例では図８（Ａ）に
示すように、フィルム配設工程において粘着剤２２Ａを
フィルム２１の全面に塗布したことを第１の特徴とする
ものである。
【００５５】また、第１実施例に係る製造方法では、半
導体素子搭載工程においてＡｇペースト２０を半導体素
子１２の底面に塗布し、このＡｇペースト２０を用いて
半導体素子１２をフィルム２１に接着していた。これに
対し、本実施例ではフィルム配設工程において粘着剤２
２Ａがフィルム２１の全面に塗布されているため、この
粘着剤２２Ａを用いて半導体素子１２をフィルム２１に
接着する方法を用いている。
【００５６】このように、本実施例による製造方法によ
れば、フィルム２１を樹脂製回路基板１１に接着する接
着剤と、半導体素子１２をフィルム２１に接着する接着
剤とを同一の粘着剤２２にて共用することができる。こ
のため、半導体素子１２をフィルム２１に搭載するのに
他の接着剤（従来におけるＡｇペースト２０）を用いる
必要がなくなり、製造工程の簡単化及び部品点数の削減
を図ることができる。
【００５７】図８（Ｂ）は、上記した製造方法により製
造された半導体装置１０Ｂを示している。同図に示すよ
うに、第３実施例に係る製造方法ではＡｇペースト２０
を用いないため、フィルム除去工程を実施し粘着剤２２
Ａ及びフィルム２１を樹脂製回路基板１１から取り外す
と、半導体素子１２の底面１２ａは封止樹脂１３から直
接露出した状態となる。
【００５８】このように、第３実施例に係る製造方法に
より製造され半導体装置１０Ｂは、半導体素子１２の底
面１２ａが外部に露出した構成となるため、半導体素子
１２で発生した熱はこの露出部分から外部に直接放熱さ
れることとなり、よって放熱特性を向上させることがで
きる。
【００５９】次に、本発明の第４実施例に係る半導体装
置及びその製造方法について説明する。図９（Ａ）は第
４実施例に係る半導体装置の製造方法を説明するための
図であり、また図９（Ｂ）は第４実施例に係る製造方法
により製造された半導体装置１０Ａを示している。尚、
図９においても、図１乃至図６に示した構成と同一構成
については同一符号を付してその説明を省略する。
【００６０】第４実施例に係る半導体装置の製造方法
は、フィルム除去工程に特徴を有するものである。即
ち、前記した第１実施例に係る製造方法では、フィルム
除去工程において粘着剤２２を加熱することにより接着
力を弱めた上でフィルム２１を樹脂製回路基板１１から
剥離することにより除去処理を行なっていた。しかるに
この方法では、樹脂製回路基板１１，半導体素子１２，
及び封止樹脂１３に印加される応力が大きく、過剰な応
力が印加された場合には損傷が発生するおそれがある。
【００６１】これに対して本実施例では、図９（Ａ）に
示されるように、溶剤２６が充填された溶解槽２７にフ
ィルム２１が配設された状態の樹脂製回路基板１１を浸
漬し、この溶剤２６を用いてフィルム２１を溶解除去す
ることを特徴とするものである。溶剤２６は、フィルム
２１及び粘着剤２２のみを選択的に溶解しうる材料が選
定されている。
【００６２】このように、フィルム２１を溶剤２６を用
い溶解することにより除去する方法を用いることによ
り、上記したフィルム２１を剥離させることにより取り
外す方法に比べ、樹脂製回路基板１１，半導体素子１
２，及び封止樹脂１３に印加される応力を低減でき、よ
って半導体製造における歩留りを高めることができる。
【００６３】尚、図９（Ｂ）に示されるように、完成し
た半導体装置１０Ｃは、第１実施例に係る半導体装置１
０と全く同一構成となる。次に、本発明の第５実施例に
係る半導体装置及びその製造方法について説明する。
【００６４】図１０（Ａ）は第５実施例に係る半導体装
置の製造方法を説明するための図であり、また図１０
（Ｂ）は第5 実施例に係る製造方法により製造された半
導体装置１０Ａを示している。尚、図１０においても、
図１乃至図６に示した構成と同一構成については同一符
号を付してその説明を省略する。
【００６５】第５実施例に係る半導体装置の製造方法
は、フィルム除去工程が終了した後に放熱フィン配設工
程を実施することを特徴とするものである。尚、本実施
例に係る製造方法では、フィルム除去工程までは前記し
た第１実施例と同様の処理を行なう。
【００６６】放熱フィン配設工程では、図１０（Ａ）に
示されるように、半導体素子１２の底面側に配設さたれ
Ａｇペースト２０の露出面、及び封止樹脂１３の底面側
に露出している面に、放熱性の良好な接着剤２８（以
下、高放熱性接着剤という）を塗布する。続いて、この
高放熱性接着剤２８の図中下部に放熱フィン２９を接着
する。これにより、図１０（Ｂ）に示される、放熱フィ
ン２９を有した半導体装置１０Ｄが完成する。
【００６７】このように、半導体素子１２の配設位置に
近い部位に高放熱性接着剤２８を介して放熱フィン２９
が配設されることにより、半導体素子１２の放熱特性を
向上させることができ、半導体装置１０Ｄの動作特性を
向上することができる。
【００６８】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１記載の発
明によれば、製造される半導体装置は底部を有しない樹
脂製回路基板に半導体素子が保持された構造となり、よ
って吸水性を有する樹脂製回路基板を用いても、底部と
半導体素子との間に水分が蓄積されることはなくなる。
これにより、製造された半導体素子に対し加熱処理を行
なってもポップコーン現象が発生することはなくなり、
半導体装置の信頼性を向上させることが可能となる。
【００６９】また、請求項２記載の発明によれば、可撓
性フィルムを樹脂製回路基板に接着する接着剤と、半導
体素子を可撓性フィルムに接着する接着剤とを共用する
ことができるため、半導体素子を可撓性フィルムに搭載
するのに他の接着剤を用いる必要がなくなり、半導体装
置の製造工程の簡単化及び部品点数の削減を図ることが
できる。
【００７０】また、請求項３記載の発明によれば、フィ
ルム除去工程において溶剤を用いて可撓性フィルムを溶
解除去することにより、例えば可撓性フィルムを剥離さ
せることにより取り外す方法に比べ、半導体素子，封止
樹脂及び樹脂製回路基板に印加される応力を低減でき、
よって半導体製造における歩留りを高めることができ
る。
【００７１】また、請求項４記載の発明によれば、半導
体装置は底部を有しない樹脂製回路基板に半導体素子が
保持された構造となり、よって吸水性を有する樹脂製回
路基板を用いても、底部と半導体素子との間に水分が蓄
積されることはなくなり、従って半導体素子に対し加熱
処理を行なってもポップコーン現象が発生することはな
くなり、半導体装置の信頼性を向上させることができ
る。
【００７２】また、請求項５記載の発明によれば、半導
体素子の一部を封止樹脂から直接露出させた構成とした
ことにより、半導体素子で発生した熱はこの露出部分か
ら直接放熱されるため、放熱特性を向上させることがで
きる。
【図面の簡単な説明】
【図１】本発明の第１実施例である半導体装置を説明す
るための図である。
【図２】本発明の第１実施例である半導体装置の製造方
法（フィルム配設工程）を説明するための図である。
【図３】本発明の第１実施例である半導体装置の製造方
法（フィルム配設工程）を説明するための図である。
【図４】本発明の第１実施例である半導体装置の製造方
法（半導体素子搭載工程）を説明するための図である。
【図５】本発明の第１実施例である半導体装置の製造方
法（半導体素子搭載工程）を説明するための図である。
【図６】本発明の第１実施例である半導体装置の製造方
法（樹脂封止工程及びフィルム除去工程）を説明するた
めの図である。
【図７】（Ａ）は本発明の第２実施例である半導体装置
の製造方法を、また（Ｂ）は本発明の第２実施例である
半導体装置を説明するための図である。
【図８】（Ａ）は本発明の第３実施例である半導体装置
の製造方法を、また（Ｂ）は本発明の第３実施例である
半導体装置を説明するための図である。
【図９】（Ａ）は本発明の第４実施例である半導体装置
の製造方法を、また（Ｂ）は本発明の第４実施例である
半導体装置を説明するための図である。
【図１０】（Ａ）は本発明の第５実施例である半導体装
置の製造方法を、また（Ｂ）は本発明の第５実施例であ
る半導体装置を説明するための図である。
【図１１】従来の一例である半導体装置の構成、及びそ
の問題点を説明するための図である。
【符号の説明】
１０，１０Ａ〜１０Ｄ 半導体装置 １１，１１Ａ 樹脂製回路基板 １２ 半導体素子 １３，１３Ａ 封止樹脂 １４ 半田ボール １７，１７Ａ キャビティ １８ 段部 １９ ワイヤ ２０ Ａｇペースト ２１ フィルム ２２，２２Ａ 粘着剤 ２５ 金型 ２６ 溶剤 ２７ 溶解槽 ２８ 高放熱製接着剤 ２９ 放熱フィン

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 樹脂製回路基板を用いた表面実装タイプ
    の半導体装置の製造方法において、 上面から底面に貫通したキャビティ部が形成されること
    により枠状に形成された樹脂製回路基板の底面側に、少
    なくとも前記キャビティ部を塞ぐよう粘着剤が塗布され
    た可撓性フィルムを貼着するフィルム配設工程と、 前記可撓性フィルム上に半導体素子を搭載すると共に、
    前記半導体素子と前記樹脂製回路基板とを電気的に接続
    する半導体素子搭載工程と、 前記キャビティ部に封止樹脂を装填することにより前記
    半導体素子を封止する樹脂封止工程と、 前記樹脂封止工程の終了後、前記可撓性フィルムを前記
    樹脂製回路基板から取り外すフィルム除去工程とを有す
    ることを特徴とする半導体装置の製造方法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、 前記フィルム配設工程で前記可撓性フィルムの半導体素
    子搭載位置にも前記粘着剤を塗布すると共に、 前記半導体素子搭載工程において、前記半導体素子を前
    記可撓性フィルムに塗布された粘着剤を用いて前記可撓
    性フィルムに固定することを特徴とする半導体装置の製
    造方法。
  3. 【請求項３】 請求項１または２記載の半導体装置の製
    造方法において、 前記フィルム除去工程では、前記可撓性フィルムを溶剤
    を用いて溶解除去することを特徴とする半導体装置の製
    造方法。
  4. 【請求項４】 樹脂製回路基板を用いた表面実装タイプ
    の半導体装置において、 上面から底面に貫通したキャビティ部が形成されること
    により枠状に形成された樹脂製回路基板と、 前記キャビティ部内に配設された半導体素子と、 前記キャビティ部内において前記半導体素子を封止する
    と共に、前記半導体素子を前記樹脂製回路基板と非接触
    状態に支持する封止樹脂とを具備することを特徴とする
    半導体装置。
  5. 【請求項５】 請求項４記載の半導体装置において、 前記半導体素子の一部を前記封止樹脂から直接露出させ
    た構成としたことを特徴とする半導体装置。
JP9008896A 1997-01-21 1997-01-21 半導体装置の製造方法及び半導体装置 Pending JPH10209190A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9008896A JPH10209190A (ja) 1997-01-21 1997-01-21 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9008896A JPH10209190A (ja) 1997-01-21 1997-01-21 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JPH10209190A true JPH10209190A (ja) 1998-08-07

Family

ID=11705453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9008896A Pending JPH10209190A (ja) 1997-01-21 1997-01-21 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JPH10209190A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000066340A1 (en) * 1999-04-29 2000-11-09 '3P' Licensing B.V. Method for manufacturing encapsulated electronical components
US7235888B2 (en) 2002-07-26 2007-06-26 Nitto Denko Corporation Method for manufacturing semiconductor device, adhesive sheet for use therein and semiconductor device
JP2011249419A (ja) * 2010-05-24 2011-12-08 Asahi Kasei Electronics Co Ltd 樹脂封止パッケージ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000066340A1 (en) * 1999-04-29 2000-11-09 '3P' Licensing B.V. Method for manufacturing encapsulated electronical components
US6613607B2 (en) 1999-04-29 2003-09-02 “3P” Licensing B.V. Method for manufacturing encapsulated electronic components, particularly integrated circuits
EP1338397A3 (en) * 1999-04-29 2004-03-24 "3P" Licensing B.V. Method for manufacturing encapsulated electronic components
US6921682B2 (en) 1999-04-29 2005-07-26 “3P” Licensing B. V. Method for manufacturing encapsulated electronic components, particularly integrated circuits
US7235888B2 (en) 2002-07-26 2007-06-26 Nitto Denko Corporation Method for manufacturing semiconductor device, adhesive sheet for use therein and semiconductor device
JP2011249419A (ja) * 2010-05-24 2011-12-08 Asahi Kasei Electronics Co Ltd 樹脂封止パッケージ

Similar Documents

Publication Publication Date Title
KR100559664B1 (ko) 반도체패키지
JP3414342B2 (ja) 集積回路チップの実装構造および実装方法
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
TWI251910B (en) Semiconductor device buried in a carrier and a method for fabricating the same
JP3376356B2 (ja) 薄型感光式半導体装置
JP2002198395A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001015650A (ja) ボールグリッドアレイパッケージとその製造方法
TW202230556A (zh) 形成具有豎立指向的電子構件的電子裝置結構的方法及相關結構
US7612450B2 (en) Semiconductor package including dummy board and method of fabricating the same
JPH08316364A (ja) 半導体装置
JP3353501B2 (ja) 半導体装置及び半導体装置の製造方法
JP3617072B2 (ja) チップキャリア
JP2001244508A (ja) 表面実装ｌｅｄのパッケージおよびその製造方法
JPH10209190A (ja) 半導体装置の製造方法及び半導体装置
WO1998050950A1 (fr) Dispositif semi-conducteur et production de ce dispositif
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
JPH0269945A (ja) 半導体装置及びその製造方法
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP3623641B2 (ja) 半導体装置
JPH11233673A (ja) 半導体装置及びその製造方法並びに電子装置
JP3204649B2 (ja) 半導体チップモジュール及びその製造方法
JP2002026239A (ja) 半導体装置およびその製造方法
JPH1084055A (ja) 半導体装置及びその製造方法
KR100362501B1 (ko) 반도체장치
JP2007081127A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040518