JP2001244508A - 表面実装ledのパッケージおよびその製造方法 - Google Patents

表面実装ledのパッケージおよびその製造方法

Info

Publication number
JP2001244508A
JP2001244508A JP2000049343A JP2000049343A JP2001244508A JP 2001244508 A JP2001244508 A JP 2001244508A JP 2000049343 A JP2000049343 A JP 2000049343A JP 2000049343 A JP2000049343 A JP 2000049343A JP 2001244508 A JP2001244508 A JP 2001244508A
Authority
JP
Japan
Prior art keywords
metal substrate
light emitting
emitting diode
package
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000049343A
Other languages
English (en)
Inventor
Bunkyo So
文 恭 宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2000049343A priority Critical patent/JP2001244508A/ja
Publication of JP2001244508A publication Critical patent/JP2001244508A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 従来のプリント回路基板(PCB)あるいは
リードフレームに代わり、LEDチップの基板として薄
い金属基板を有するパッケージを提供する。 【解決手段】 互いに分離している複数のピン部61,
62を有する金属基板60と、各々のピン部の一端に設
けられているスリット70と、複数のピン部のうちの一
つ61に電気的に接続された発光ダイオードチップ80
と、複数のピン部のうちの他のピン部62と発光ダイオ
ードチップ80とを連結するためのボンディングワイヤ
40と、発光ダイオードチップ40およびボンディング
ワイヤ40を保護するために金属基板の上部をカバーす
るマスク90と、を有することを特徴とする表面実装発
光ダイオードのパッケージ。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、表面実装用発光ダ
イオード(LED)のパッケージおよびその製造方法に
関し、特に、リードフレームまたはプリント回路基板に
代わる金属基板にLEDチップを接合したパッケージの
構造およびその製造方法に関する。
【0002】
【従来の技術】エレクトロニクス技術における急速な進
歩のために、エレクトロニクス装置およびそれらの関連
した物品は、より軽く、より薄く、より短く、およびよ
り小さくなっている。
【0003】エレクトロニクス部品を最小限にすること
のほか、表面実装技術の広い応用分野でも、同様の傾向
にある。
【0004】また、多くの構成要素は、表面実装技術に
よって要求される高温の下に安定した特性を示すことが
要求される。
【0005】プリント回路基板(PCB)は、図1に示
すように、表面実装技術により発光ダイオード(LE
D)をボンディングするための基板としてよく使用され
ている。
【0006】
【発明が解決しようとする課題】しかしながら、普通の
PCB10は少なくとも3つの層を有する構造を有して
いるために基板厚が厚くなっている。
【0007】PCB10は、通常スルーホール12によ
り連結されており、それは、簡単に不完全なめっき(不
完全な導電率)がされているために問題を起こす可能性
がある。
【0008】したがって、軽く、薄く、短くおよび小さ
くすることが要求されているLEDチップの基板とし
て、PCBを使用している製造方法は、必要条件を満た
すことができない。
【0009】さらに、LEDチップを電気的に接続する
ためのパッケージ構造の他の製造方法としては、図2に
示すように、リードフレームを使用する方法がある。
【0010】LEDチップの周辺領域のサイズが減る
と、LEDチップとリードフレーム20との間の配線の
問題として、ワイヤ同士が直接接触することを避けなけ
ればならない。これはLEDチップの電気的故障の原因
となる。
【0011】初めのパッケージは、リードフレーム20
から成る。
【0012】リードフレーム20は、チップ30を支え
ると共に外部装置に対する電通のための配線となる。
【0013】チップ30は、リードフレーム20のピン
部にボンディングワイヤ40により接続されていて、封
入接着剤により封止されている。リードフレーム20を
使用している従来のパッケージは、信号伝送のためのボ
ンディングワイヤ40を使用すると共に、チップ30と
リードフレーム20とを連結する。
【0014】封入された本体部は、接着剤50により封
止することでチップ30およびボンディングワイヤ40
が外部から直接接触するのを保護している。
【0015】しかしながら、従来のパッケージ装置を使
用したLEDパッケージでは、図2に示したような曲線
状の脚部22を有するリードフレームを使用している。
【0016】脚部22を有するリードフレームは、時
々、それが両側に均一でなかったり、曲線状の脚部22
がうまく湾曲していなかったり、あるいは、エッジが未
加工であったりする。これは、均一にPCBにチップ3
0を置くことを妨げる。
【0017】アンダーフィル手順が合成物(封入接着
剤)を製造するために実行されるとき、封入された本体
部内の湿気が蒸発する。このため、ポリマーおよび金属
の組合せや位置によっては多くのストレスの問題を起こ
し、更に封入された本体部が爆発したり、また、いわゆ
るポップコーン効果を生じたりする。
【0018】普通のパッケージ方法は完全に密閉されな
いので、その構造は貯蔵されている間に、湿気を吸い込
むかもしれない。
【0019】接着炉を速く熱した後に、湿気で飽和する
カプセルは、ひどく破壊される。その結果、層間剥離が
おこる。
【0020】ポップコーン効果のための亀裂を避ける一
般の方法は、接着の前に焼くことである。あるいは、接
着をする間の湿気を逃がすために、一部のスルーホール
をチップの下に形成する(例えば、換気孔としての孔を
熱伝導ホールを使用して形成する)。
【0021】したがって、更なるステップが製造工程に
挿入されなければならない。
【0022】また、製造材料およびコストは、ボンディ
ングワイヤの使用のために増大される。
【0023】本発明の一つの目的は、従来のプリント回
路基板(PCB)あるいはリードフレームに代わり、L
EDチップの基板として薄い金属基板を有するパッケー
ジを提供することである。また、他の目的は、従来のプ
リント回路基板(PCB)あるいはリードフレームに代
わり、LEDチップの基板として薄い金属基板を有する
パッケージの製造方法を提供することである。
【0024】
【課題を解決するための手段】本発明の目的は、下記す
る手段により達成される。
【0025】(1)お互いに分離している複数のピン部
を有する金属基板と、各々のピン部の一端に設けられて
いるスリットと、複数のピン部のうちの一つに電気的に
接続された少なくとも一つの発光ダイオードチップと、
複数のピン部のうちの他のピン部と発光ダイオードチッ
プとを連結するためのボンディングワイヤと、発光ダイ
オードチップおよびボンディングワイヤを保護するため
に金属基板の上部をカバーするマスクと、を有すること
を特徴とする表面実装発光ダイオードのパッケージ。
【0026】(2)前記金属基板は、鉄および銅のグル
ープから選択された少なくとも一つであることを特徴と
する。
【0027】(3)前記金属基板の一番上の層および底
の層は、ワイヤーボンディングのための導電材料が塗布
されていることを特徴とする。
【0028】(4)前記導電材料は、銀、スズおよび金
のグループから選択された少なくとも一つであることを
特徴とする。
【0029】(5)前記ボンディングワイヤは、塊を覆
う方法によって金属基板上の封入材料によりカバーされ
ることを特徴とする。
【0030】(6)前記マスクは、モデリング技術によ
り形成されることを特徴とする。
【0031】(7)前記マスクは、封入技術によって形
成されることを特徴とする。
【0032】(8)各々その一端にスリットを有し、お
互いに分離している複数のピン部を有する金属基板を用
い、複数のピン部のうちの一つに少なくとも一つの発光
ダイオードチップを電気的に接続し、複数のピン部のう
ちの他のピン部と発光ダイオードチップとをボンディン
グワイヤにより連結し、発光ダイオードチップおよびボ
ンディングワイヤを保護するためにマスクにより金属基
板の上面をカバーし、ダイシングによって発光ダイオー
ドのパッケージを形成することを特徴とする表面実装発
光ダイオードのパッケージの製造方法。
【0033】(9)前記金属基板は、鉄および銅のグル
ープから選択された少なくとも一つであることを特徴と
する。
【0034】(10)前記金属基板の一番上の層および
底の層は、ワイヤーボンディングのための導電材料が塗
布されていることを特徴とする。
【0035】(11)前記導電材料は、銀、スズおよび
金のグループから選択された少なくとも一つであること
を特徴とする。
【0036】(12)前記ボンディングワイヤは、塊を
覆う方法によって金属基板上の封入材料によりカバーさ
れることを特徴とする。
【0037】(13)前記マスクは、モデリング技術に
より形成されることを特徴とする。
【0038】(14)前記マスクは、封入技術によって
形成されることを特徴とする。
【0039】
【発明の実施の形態】本発明の適応性の更なる範囲は、
以下に与えられる実施の形態の説明から明らかになるだ
ろう。本発明の好適な実施の形態を示すが、本発明はこ
のような実施の形態に限定されるものではない。本発明
の技術思想の範囲において様々な改変が可能である。
【0040】小さいバルブのような発光ダイオード(L
ED)の機能は、電流が提供されるときに光を放射する
ものである。LEDは、多くの電子機器のスイッチなど
において、電源が入っているかどうか指し示すために使
用されている。例えば、ターボインジケータ、パワーイ
ンジケータおよびコンピュータパネル上のハードディス
クインジケータは、通常、全てLEDである。
【0041】LEDは、より大きい機械強度、より長い
寿命、より大きい明るさ、より高い電子写真変換速度、
そして、特にインジケータに適したより低い起動電圧な
どの利点を有する。
【0042】それは、徐々にタングステンバルブによっ
て行われる役目にとって代わる。
【0043】実用的な段階に達しているいくつかのLE
Dがある。そして、それぞれはそれ自身の利点および適
用できる場所を有する。
【0044】特に、表面実装LEDは、電気的接続を形
成するプリント回路基板(PCB)の表面上の所定の位
置に直に接着されることができる種類のLEDである。
【0045】しかしながら、電子工学技術が進行してい
るように、より軽い、より薄い、より短い、そして、よ
り小さい製品のための傾向はいっそう重大である。
【0046】従来のPCBの厚さおよびコストは低下さ
せることができないので、金属基板とチップを結合する
表面実装LEDのパッケージおよびその製造方法が本発
明の目的である。
【0047】図3は、LEDチップ基板として金属基板
を使用している表面実装LEDのパッケージの構造を示
す側面図である。
【0048】本発明の好適な実施形態は、以下を備え
る。
【0049】鉄または銅でできている導電金属層である
金属基板60。この金属基板の上下の層に、ボンディン
グワイヤ40およびLEDチップ80を堅く固定される
ことができるように、塗布された導電材料(図示せ
ず)。
【0050】通常、この導電材料は、銀、スズあるいは
金である。しかし、金は高価で、かつ反射特性がわるい
ので、余り用いられない。
【0051】金属基板60は、第1ピン部61と、第1
ピン部61から離れている第2ピン部62を有する。そ
して、第1ピン部61および第2ピン部62の一端は、
緊密なボンディングのためのスリット70(このスリッ
ト70は、金属基板60の一部である)を有する。
【0052】LEDチップ80は、第1ピン部61に電
気的接続されている。LEDチップ80と第2ピン部6
2を連結するためのボンディングワイヤ40は、金属基
板60の表面に固定されて、塊を覆う方法(glob
top method)により封入材料(図示せず)に
よってカバーされる。そして、LEDチップ80および
ボンディングワイヤ40を保護するための金属基板60
の上面をカバーしているマスク90。このマスク90の
保護機能は、低圧形成または封入技術によって達成され
る。
【0053】LEDのパッケージ構造は、ダイシングに
よって完成する。
【0054】図4および5は、LEDチップ基板として
金属基板60を使用している表面実装LEDのパッケー
ジ構造の異なる2つの形態を示す平面図である。ここ
で、異なる形状のスリット70は、両方の形態において
使用される。
【0055】したがって、どんな形状のスリット70で
も、本発明の目的を達成するために用いることができ
る。
【0056】図6は、複数のLEDチップを使用してい
る表面実装LEDのパッケージの構造の他の実施形態の
平面図である。
【0057】本発明の好適な実施形態は、以下を備え
る。
【0058】鉄または銅でできている導電金属層である
金属基板60。この金属基板60の上下の層に、ボンデ
ィングワイヤ40およびLEDチップ80を堅く固定さ
れることができるように、塗布された導電材料(図示せ
ず)。
【0059】通常、この導電材料は、銀、スズあるいは
金である。しかし、金は高価で、かつ反射特性がわるい
ので、余り用いられない。
【0060】金属基板60は、複数のピン部、すなわち
第1ピン部61、第2ピン部62、第3ピン部63およ
び第4ピン部64を含む。これらは各々お互いから分離
されている。そして、複数のピン部(第1ピン部61、
第2ピン部62、第3ピン部63および第4のピン部6
4)の各々の一端は、緊密なボンディングのためのスリ
ット70(このスリット70は、前記図4または図5に
示したものと同様に、様々な形態を有する。また、スリ
ット70は金属基板60の一部である)を有する。
【0061】ピン部のうち、1つを除く他のピン部(こ
こでは、第1ピン部61、第2ピン部62あるいは第3
ピン部63)にそれぞれLEDチップ80が電気的に接
続されている。各LEDチップ80はボンディングワイ
ヤ40によって、他のピン部(ここでは第4のピン部6
4)に接続されている。これらは、金属基板60の表面
に固定されて、塊を覆う方法により封入材料(図示せ
ず)によってカバーされる。そして、LEDチップ80
およびボンディングワイヤ40を保護するための金属基
板60の上部面をカバーしているマスク90。このマス
ク90の保護機能は、低圧形成または封入技術によって
達成される。
【0062】LEDのパッケージ構造は、ダイシングに
よって完成する。
【0063】本発明が以上の説明から、さまざまな方法
で変化するかもしれないことは、明白だろう。このよう
なバリエーションが、本発明の精神と範囲内において、
改良でくることは当業者に明白である。
【0064】
【発明の効果】以上説明したように、本発明によれば、
従来のプリント回路基板(PCB)あるいはリードフレ
ームに代わり、LEDチップの基板として薄い金属基板
を有するパッケージとすることによって、LEDは、よ
り軽く、より薄く、より短く、そしてより小さくするこ
とができる。また、製造費用を、より低くすることがで
きる。
【0065】また、本発明によって提供される金属基板
が極めて薄く、小さいので、製造はより簡単である。そ
して、コストはより低い。
【0066】さらに、好ましいスリットを有するパッケ
ージは曲線状の脚部構造を必要としない。また、金属基
板上のスズは、ボンディングのために容易に溶接される
ことができる。
【図面の簡単な説明】
【図1】 LEDチップ基板として従来のPCBを使用
している表面実装LEDのパッケージ構造の側面図であ
る。
【図2】 LEDチップ基板として従来のリードフレー
ムを使用している表面実装LEDのパッケージ構造の側
面図である。
【図3】 LEDチップ基板として金属基板を使用して
いる表面実装LEDのパッケージ構造の側面図である。
【図4】 LEDチップ基板として金属基板を使用して
いる表面実装LEDのパッケージ構造の平面図である。
【図5】 LEDチップ基板として金属基板を使用して
いる表面実装LEDのパッケージ構造の平面図である。
【図6】 複数のLEDチップを使用している表面実装
LEDのパッケージ構造の他の実施形態の平面図であ
る。
【符号の説明】
40 ボンディングワイヤ 60 金属基板 61 第1ピン部 62 第2ピン部 63 第3ピン部 64 第4ピン部 70 スリット 80 LEDチップ 90 マスク
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成12年5月30日(2000.5.3
0)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】請求項6
【補正方法】変更
【補正内容】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】請求項13
【補正方法】変更
【補正内容】
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0019
【補正方法】変更
【補正内容】
【0019】接着炉を速く熱した後に、湿気で飽和する
樹脂カプセルは、ひどく破壊される。その結果、層間剥
離がおこる。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0030
【補正方法】変更
【補正内容】
【0030】(6)前記マスクは、形成技術により形成
されることを特徴とする。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0037
【補正方法】変更
【補正内容】
【0037】(13)前記マスクは、形成技術により形
成されることを特徴とする。

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 お互いに分離している複数のピン部を有
    する金属基板と、 各々のピン部の一端に設けられているスリットと、 複数のピン部のうちの一つに電気的に接続された少なく
    とも一つの発光ダイオードチップと、 複数のピン部のうちの他のピン部と発光ダイオードチッ
    プとを連結するためのボンディングワイヤと、 発光ダイオードチップおよびボンディングワイヤを保護
    するために金属基板の上部をカバーするマスクと、 を有することを特徴とする表面実装発光ダイオードのパ
    ッケージ。
  2. 【請求項2】 前記金属基板は、鉄および銅のグループ
    から選択された少なくとも一つであることを特徴とする
    請求項1記載の表面実装発光ダイオードのパッケージ。
  3. 【請求項3】 前記金属基板の一番上の層および底の層
    は、ワイヤーボンディングのための導電材料が塗布され
    ていることを特徴とする請求項1記載の表面実装発光ダ
    イオードのパッケージ。
  4. 【請求項4】 前記導電材料は、銀、スズおよび金のグ
    ループから選択された少なくとも一つであることを特徴
    とする請求項3記載の表面実装発光ダイオードのパッケ
    ージ。
  5. 【請求項5】 前記ボンディングワイヤは、塊を覆う方
    法によって金属基板上の封入材料によりカバーされるこ
    とを特徴とする請求項1記載の表面実装発光ダイオード
    のパッケージ。
  6. 【請求項6】 前記マスクは、モデリング技術により形
    成されることを特徴とする請求項1記載の表面実装発光
    ダイオードのパッケージ。
  7. 【請求項7】 前記マスクは、封入技術によって形成さ
    れることを特徴とする請求項1記載の表面実装発光ダイ
    オードのパッケージ。
  8. 【請求項8】 各々その一端にスリットを有し、お互い
    に分離している複数のピン部を有する金属基板を用い、 複数のピン部のうちの一つに少なくとも一つの発光ダイ
    オードチップを電気的に接続し、 複数のピン部のうちの他のピン部と発光ダイオードチッ
    プとをボンディングワイヤにより連結し、 発光ダイオードチップおよびボンディングワイヤを保護
    するためにマスクにより金属基板の上面をカバーし、 ダイシングによって発光ダイオードのパッケージを形成
    することを特徴とする表面実装発光ダイオードのパッケ
    ージの製造方法。
  9. 【請求項9】 前記金属基板は、鉄および銅のグループ
    から選択された少なくとも一つであることを特徴とする
    請求項8記載の表面実装発光ダイオードのパッケージの
    製造方法。
  10. 【請求項10】 前記金属基板の一番上の層および底の
    層は、ワイヤーボンディングのための導電材料が塗布さ
    れていることを特徴とする請求項8記載の表面実装発光
    ダイオードのパッケージの製造方法。
  11. 【請求項11】 前記導電材料は、銀、スズおよび金の
    グループから選択された少なくとも一つであることを特
    徴とする請求項10記載の表面実装発光ダイオードのパ
    ッケージの製造方法。
  12. 【請求項12】 前記ボンディングワイヤは、塊を覆う
    方法によって金属基板上の封入材料によりカバーされる
    ことを特徴とする請求項8記載の表面実装発光ダイオー
    ドのパッケージの製造方法。。
  13. 【請求項13】 前記マスクは、モデリング技術により
    形成されることを特徴とする請求項8記載の表面実装発
    光ダイオードのパッケージの製造方法。
  14. 【請求項14】 前記マスクは、封入技術によって形成
    されることを特徴とする請求項8記載の表面実装発光ダ
    イオードのパッケージの製造方法。
JP2000049343A 2000-02-25 2000-02-25 表面実装ledのパッケージおよびその製造方法 Pending JP2001244508A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000049343A JP2001244508A (ja) 2000-02-25 2000-02-25 表面実装ledのパッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000049343A JP2001244508A (ja) 2000-02-25 2000-02-25 表面実装ledのパッケージおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2001244508A true JP2001244508A (ja) 2001-09-07

Family

ID=18571299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000049343A Pending JP2001244508A (ja) 2000-02-25 2000-02-25 表面実装ledのパッケージおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2001244508A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7044620B2 (en) 2004-04-30 2006-05-16 Guide Corporation LED assembly with reverse circuit board
JP2006156462A (ja) * 2004-11-25 2006-06-15 Citizen Electronics Co Ltd 表面実装型発光ダイオード
WO2006123917A1 (en) * 2005-05-20 2006-11-23 Luxpia Co., Ltd. Light emitting diode package having a reflector cup by metal thin film and its manufacturing method
WO2006126809A1 (en) * 2005-05-26 2006-11-30 Luxpia Co., Ltd. Very small light emitting diode package and manufacturing methods of it
WO2007025515A1 (de) * 2005-08-30 2007-03-08 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
EP1770796A1 (de) * 2005-09-29 2007-04-04 Osram Opto Semiconductors GmbH Strahlungsemittierendes Bauelement
US7317181B2 (en) 2001-12-07 2008-01-08 Hitachi Cable, Ltd. Light-emitting unit and method for producing same as well as lead frame used for producing light-emitting unit
JP2008042158A (ja) * 2006-08-03 2008-02-21 Itswell Co Ltd Sml型発光ダイオードランプ用素子およびその製造方法
WO2008056813A1 (fr) 2006-11-08 2008-05-15 C.I.Kasei Company, Limited Dispositif électroluminescent et son procédé de fabrication
US8088635B2 (en) 2006-10-17 2012-01-03 C.I. Kasei Company, Limited Vertical geometry light emitting diode package aggregate and production method of light emitting device using the same
WO2013029533A1 (zh) * 2011-09-02 2013-03-07 华为终端有限公司 一种芯片封装结构、封装方法及电子设备

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317181B2 (en) 2001-12-07 2008-01-08 Hitachi Cable, Ltd. Light-emitting unit and method for producing same as well as lead frame used for producing light-emitting unit
US7044620B2 (en) 2004-04-30 2006-05-16 Guide Corporation LED assembly with reverse circuit board
JP2006156462A (ja) * 2004-11-25 2006-06-15 Citizen Electronics Co Ltd 表面実装型発光ダイオード
JP4673610B2 (ja) * 2004-11-25 2011-04-20 シチズン電子株式会社 表面実装型発光ダイオード
WO2006123917A1 (en) * 2005-05-20 2006-11-23 Luxpia Co., Ltd. Light emitting diode package having a reflector cup by metal thin film and its manufacturing method
WO2006126809A1 (en) * 2005-05-26 2006-11-30 Luxpia Co., Ltd. Very small light emitting diode package and manufacturing methods of it
WO2007025515A1 (de) * 2005-08-30 2007-03-08 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
EP1770796A1 (de) * 2005-09-29 2007-04-04 Osram Opto Semiconductors GmbH Strahlungsemittierendes Bauelement
US7675085B2 (en) 2005-09-29 2010-03-09 Osram Opto Semiconductors Gmbh Radiation emitting component
JP2008042158A (ja) * 2006-08-03 2008-02-21 Itswell Co Ltd Sml型発光ダイオードランプ用素子およびその製造方法
US8088635B2 (en) 2006-10-17 2012-01-03 C.I. Kasei Company, Limited Vertical geometry light emitting diode package aggregate and production method of light emitting device using the same
WO2008056813A1 (fr) 2006-11-08 2008-05-15 C.I.Kasei Company, Limited Dispositif électroluminescent et son procédé de fabrication
US7999277B2 (en) 2006-11-08 2011-08-16 C. I. Kasei Company, Limited Light emitting device and production method of same
WO2013029533A1 (zh) * 2011-09-02 2013-03-07 华为终端有限公司 一种芯片封装结构、封装方法及电子设备

Similar Documents

Publication Publication Date Title
US6972479B2 (en) Package with stacked substrates
US20050239234A1 (en) Method of making assemblies having stacked semiconductor chips
KR100353170B1 (ko) 소형화된 칩 스케일 볼 그리드 어레이 반도체 패키지
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JP2002537655A (ja) リードレスキャリア設計および構造
JP2001520460A (ja) マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造
JP2008218979A (ja) 電子パッケージ及びその製造方法
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
JP2001244508A (ja) 表面実装ledのパッケージおよびその製造方法
JP2000082722A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001168233A (ja) 多重回線グリッド・アレイ・パッケージ
US6573595B1 (en) Ball grid array semiconductor package with resin coated metal core
KR20140045461A (ko) 집적회로 패키지
US20210407874A1 (en) System and Method for a Device Package
JP5609037B2 (ja) 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法
JPH05175407A (ja) 半導体搭載基板
JP2004072113A (ja) 熱的に強化された集積回路パッケージ
JP2000340730A (ja) 半導体装置
CN110660885A (zh) 表面粘接二极发光管封装结构的制造方法
JPH04144162A (ja) 半導体装置
KR101708870B1 (ko) 적층형 반도체 패키지 및 이의 제조방법
KR100861508B1 (ko) 반도체 패키지 및 그 제조방법
KR100639210B1 (ko) 볼 그리드 어레이 패키지
JPH08306818A (ja) 半導体装置
EP1357595A1 (en) Ball grid array semiconductor package with resin coated core

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030617