KR20020000883A - 밀봉형 전자부품을 제조하는 방법 - Google Patents

밀봉형 전자부품을 제조하는 방법 Download PDF

Info

Publication number
KR20020000883A
KR20020000883A KR1020017013870A KR20017013870A KR20020000883A KR 20020000883 A KR20020000883 A KR 20020000883A KR 1020017013870 A KR1020017013870 A KR 1020017013870A KR 20017013870 A KR20017013870 A KR 20017013870A KR 20020000883 A KR20020000883 A KR 20020000883A
Authority
KR
South Korea
Prior art keywords
electronic component
conductive support
adhesive film
press
sealed
Prior art date
Application number
KR1020017013870A
Other languages
English (en)
Other versions
KR100701720B1 (ko
Inventor
요하네스 베르나두스 페트러스 얀센
요하네스 베르나두스 드뤼트
Original Assignee
파스 이레네우스 조한네스 테오도루스 마리아
"3피" 라이센싱 비이. 브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19769109&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20020000883(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 파스 이레네우스 조한네스 테오도루스 마리아, "3피" 라이센싱 비이. 브이. filed Critical 파스 이레네우스 조한네스 테오도루스 마리아
Publication of KR20020000883A publication Critical patent/KR20020000883A/ko
Application granted granted Critical
Publication of KR100701720B1 publication Critical patent/KR100701720B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

본 발명은 집적회로와 같은 밀봉형(encapsulated) 전자부품을 제조하는 방법에 관한 것이다. 본 발명에 따른 밀봉형 전자부품 제조 방법은 a) 전자부품 (2)을 도전성 지지대 (1)의 제1면 (5)에 부착하고 상기 전자부품 (2)을 상기 도전성 지지대 (1)에 전기적으로 연결하는 과정과; b) 상기 도전성 지지대 (1)의 제2면 (6)을 점착성 막 (7)으로 완전히 차폐하며 주형틀을 이용해서 상기 전자부품 (2)을 상기 도전성 지지대 (1)의 제1면 (5) 상으로 밀봉재료 (8)로 밀봉하는 과정과; c) 상기 점착성 막 (7)을 제거하고 상기 밀봉된 전자부품 (2) 각각을 절취선을 따라 분리하는 과정을 포함하여 구성되며; 도전성 지지대 (1)의 제2면 (6)에 상기 점착성 막 (7)을 접착하는 과정을 상기 과정 a)와 과정 b) 사이에 더 구비함을 특징으로 한다.

Description

밀봉형 전자부품을 제조하는 방법{METHOD FOR MANUFACTURING ENCAPSULATED ELECTRONICAL COMPONENTS}
a) 전자부품을 도전성 지지대의 제1면에 부착하고, 상기 전자부품을 상기 도전성 지지대에 전기적으로 연결하는 과정;
b) 상기 도전성 지지대의 제2면을 점착성 막으로 완전히 차폐하며, 주형틀과 밀봉재료를 이용해서 상기 도전성 지지대의 제 1면에 부착된 상기 전자부품을 하나 이상의 주형 구멍 안으로 밀봉하는 과정;
c) 상기 점착성 막을 제거하고, 상기 밀봉된 전자부품 각각을 절취선을 따라 분리하는 과정.
이와 같은 방법은 종래기술에 따른 일반적인 방법으로서, 전자부품이 설치되기 전에 도전성 지지대에 점착성 막을 도포하는 과정을 포함하고 있다. 이러한 과정은 상기 전자부품을 파손하는 위험이 없이 용이하게 실시될 수 있다. 집적회로는쉽게 부서져서 파손되는 경향이 있으며 특히 금 세선으로 이루어진 연결선을 파손되기 쉽다.
상기 전자부품은 상기 점착성 막이 도포 된 후에 상기 도전성 지지대에 부착되는데, 예를 들면 시멘트 방식(die-bonding)으로 부착된다. 이러한 전자부품의 부착과정은 대개 에폭시(epoxy) 접착제를 통해 이루어지며 이 경우 상기 에폭시 수지는 고온에서 경화되어져야 한다. 그러나 이와 같은 온도의 상승은 상기 점착성 막의 접착성능을 약화시키게 된다.
그리고 나서 상기 전자부품의 연결선은 상기 도전성 지지대에 전기적으로 연결되는데 예를 들면 용접방식(즉 저온열압착방식(thermosonic)), 납땜방식 등으로 연결된다. 그러나 이러한 과정에서의 온도의 상승도 상기 점착성 막의 접착성능을 약화시키게 된다.
본 발명은 집적회로와 같은 밀봉형(encapsulated) 전자부품, 특히 집적회로를 적어도 하기와 같은 일련의 과정을 통해 제조하는 방법에 대한 것이다.
도 1은 세 개의 집적회로 세트들로 구성되는 메트릭스 리드 프레임의 상측 평면도.
도 2는 도 1의 Ⅱ-Ⅱ 선상의 단면도.
도 3은 점착성 막이 도포된 후의 도 2의 단면도.
도 4는 밀봉과정 후의 Ⅱ-Ⅱ 선상의 단면도.
도 5는 밀봉형 집적회로와 정박형 (anchoring arrangement) 지지대의 단면도.
도 6은 도 1의 리드 프레임의 A 부분의 확대된 상측 평면도와 확대된 단면도.
도 7은 점착성 막과 프레스-온 장치가 제공된 후의 도 6의 단면도.
도 8은 본 발명에 따른 프레스-온 장치를 도시하는 도면.
도 9는 밀봉재료가 제공된 후의 도 7의 확대된 부분 A를 다시 나타내는 도면.
본 출원에 있어서 "도전성 지지대"라는 용어는 일례로 리드 프레임(read frame)을 의미한다. 이러한 리드 프레임은 전자부품의 연결선에 연결되는 다수의 미세한 리드선들을 구비하는 금속 지지대이다. 상기와 같은 리드선들은 점착성 막으로부터 쉽게 떨어지는 경향이 있기 때문에, 일단 상기 점착성 막이 상기 리드 프레임의 일면에 접합된 후에는 점착성 막의 접착성능에 악영향을 미치는 동작을 피해져야 한다.
그리고 나서 점착성 막과 전자부품을 가지는 상기 도전성 지지대는 주형틀에삽입되어지며, 도전성 지지대의 제1면 위의 상기 전자부품은 일반적으로 소위 이송성형(transfer moulding) 방식에 따라 밀봉재료를 이용해 하나 이상의 주형 구멍 안으로 밀봉되어진다. 이러한 밀봉과정 동안에는 상기 밀봉재료가 상기 도전성 지지대의 제2면과 접촉되어져서는 안 된다. 상기 도전성 지지대의 제2면의 빈 공간은 전기적 전도영역으로서 최종 사용단계에서 상기 전자부품을 전기적으로 연결하는 역할을 한다.
마지막으로 상기 점착성 막이 제거되고 상기 밀봉된 전자부품들이 절취선을 따라 서로서로 분리되면, 이러한 전자부품들은 후속 처리과정에 적합하게 된다.
만약 상기 리드 프레임의 리드선들과 다른 부분들이 상기 점착성 막에 완전히 접착되지 않으면, 상기 밀봉재료가 상기 점착성 막과 상기 리드 프레임 사이에 침투하게될 수도 있다. 그렇게 되면 상기 전기적 전도영역이 절연되어져서 후속하는 전기적 연결동작을 불가능하게 만들 수 있다. 종래의 기술에 있어서, 전술한 바와 같은 많은 열처리 과정(도전성 지지대에 전자부품을 부착하고 전기적으로 연결하는 과정)에 의해 상기 점착성 막의 접착성능이 부분적으로 저하되기 때문에, 상기 점착성 막과 도전성 지지대 사이의 접착이 불완전하며 재형성이 불가능하였다. 또한 가열 또는 냉각 동작시의 상기 도전성 지지대와 상기 점착성 막 사이의 팽창계수의 차이로 인해 상기 도전성 지지대의 일부분이 상기 점착성 막으로부터 떨어지게 될 수도 있다.
또한 점착성 막을 표면상에 가지는 도전성 지지대의 조작동작을 최저 한도로 줄이는 것이 바람직하다. 점착성 막을 가지는 도전성 지지대를 흔들거나 구부리는것과 같은 행위는 상기 점착성 막을 상기 도전성 지지대로부터 부분적으로 떨어지게 만들 수 있다.
따라서 상기 도입부에서 언급된 방식으로 밀봉형 전자부품을 제조하는 개선된 방식이 종래기술에서 요구되었다. 본 발명의 목적은 이러한 요구를 충족하는데 있다. 따라서 본 발명에 따른 방식은 점착성 막을 도전성 지지대의 제2면에 접착시키는 과정이 상기 과정 a)와 과정 b) 사이에 포함되어짐을 특징으로 한다.
본 발명의 방법에 따르면 상기 점착성 막과 상기 도전성 지지대의 제2면 사이의 최적의 접착상태가 반복적으로 확보될 수 있게 된다.
상기 점착성 막을 접착한 후에는 상기 주형틀 안의 전자부품만 밀봉된 상태로 있기 때문에, 상기 첨착성 막의 접착 후에는 접착성능을 저하시키는 열처리 과정이 더 이상 발생되지 않는다.
미국특허 US-A-5,218,759는 전자부품을 주형틀 안에 밀봉하기 직전에 점착성 막을 먼저 도포하는 밀봉형 전자부품 제조방법을 개시하고 있다. 그러나 이러한 방법은 도전성 지지대가 아닌 세라믹(ceramic) 지지대와 관련된 것이다. 즉 상기 미국특허는 본 발명이 해결책을 제시하고자 하는 문제점에 대해서는 언급하고 있지 않다.
본 발명에 따르면 상기 점착성 막은 주형틀 안에 삽입되기 직전에 상기 도전성 지지대에 접착될 수 있다. 되도록 이면 상기 점착성 막이 주형틀 안에 삽입된 후에 전자부품을 가지는 도전성 지지대가 그 위에 접착되는 것이 바람직하다.
따라서 점착성 막을 가지는 도전성 지지대를 불필요하게 조작하는 동작은 피해야 한다.
전자부품을 가지는 도전성 지지대가 점착성 막에 접착되는 본 발명에 따른 방법은 특정한 방법에 국한되지 않는다. 본 발명의 바람직한 실시예에 따르면, 상기 점착성 막의 도전성 지지대로의 접착은 프레스-온(press-on) 돌출부들로 구성되는 프레스-온 장치를 이용해서 이루어지며, 이러한 돌출부들은 절취선들을 따라 정렬될 수 있다. 즉 상기 프레스-온 장치는 전자부품들 사이의 위치에서 상기 점착성 막 위로 압착될 수 있는 구조로 되어 있다. 이러한 사항은 도면의 설명과 함께 하기에서 더 상세히 설명되어진다.
프레스-온 장치는 개개의 전자부품에 맞는 적절한 모양을 가지는 오목한 부분들로 구성되며 이런 오목한 부분들 사이의 연결부들은 상기 프레스-온 돌출부들을 형성한다. 이러한 실시예도 도면의 설명과 함께 하기에서 더 상세히 설명되어진다.
본 발명에 따른 점착성 막은 특정한 것에 국한되지 않지만, 점착성 막이 제거된 후에는 어떤 잔류물도 존재하지 않는다는 점이 중요하다. 상기 점착성 막에 적합한 접착제로는 소정 시간이 경과되면 접착성을 잃게 되는 순간 접착제(temporary adnesive), 열가소성 접착제(thermoplastic adhesive), 열경화성 접착제(thermosetting adhesive), 수퍼글루(superglue) 등이 있다. 수퍼글루는 접착성은 매우 좋으나 벗기는 힘(peeling strength)이 약하다.
상기 점착성 막은 점착성 층을 가지는 기저막(base film)으로 구성되며 상기 점착성 층은 온도가 상승하면 점착성을 가지게 되는 물질로 이루어지는 것이 바람직하다.
전자부품의 밀봉과정은 대개 높은 온도에서 수행되기 때문에 상기와 같은 접착제를 사용하는 것이 유리하다.
상기 점착성 막은 핫 멜트(hot melt) 접착제로 구성되는 것이 더욱 바람직하다. 상기 핫 멜트 접착제는 수정된 폴리머(modified polymer)로 구성되는 것이 바람직하며, 상기 수정된 폴리머는 수정된 폴리에틸렌 테레프탈레이트(polyethylene terephthalate)로 구성되는 것이 더욱 바람직하다.
도전성 지지대가 점착성 막에 접착되어질 때 압착력에 따라 상기 점착성 막의 성분이 상기 도전성 지지대의 오목한 부분 즉 구멍에 침투될 수 있다. 그러나 이와 같은 현상은 밀봉과정 후의 상기 도전성 지지대의 표면이 상기 밀봉재료의 표면과 동일한 면에 존재하지 않게 되는 결과를 초래하기 때문에 바람직하지 않은 현상으로 간주된다. 그러므로 본 발명에 따른 상기 점착성 막의 두께는 가능한 한 얇은 것이 바람직하며 구체적으로 5 ㎛ 이하가 되는 것이 유리하다.
상기 과정 b)에서 주형 구멍 한 개당 적어도 두 개의 전자부품들이 밀봉되는 것이 바람직하다.
본 발명은 소위 메트릭스(matrix) 리드 프레임을 사용하는 경우 특히 유리하다. 이러한 메트릭스 리드 프레임은 다수의 소형 전자부품들이 그 위에서 단체적으로 사용되기 때문에 매우 작고 약한 리드선들로 구성되어 지며, 일단의 부품들이 하나의 주형 구멍 안에 밀봉된다. 즉, 이러한 측면에서 점착성 막의 정확한 접착이 매우 중요하다.
본 발명은, 본 발명에 따른 방법에서 사용되도록 고안된, 점착성 층을 가지는 기저막을 적어도 포함하는 점착성 막도 제공한다.
마지막으로 본 발명은 본 발명에 따른 방법에서 사용되도록 고안된 프레스-온 장치도 제공한다. 도전성 지지대가 점착성 막 위로 압착되는 동안에 전자부품들을 수용하기에 적합한 형태를 가지는 오목한 부분들을 가지는 평면 강철판으로 상기 프레스-온 장치가 구성되는 것이 바람직하다.
이하 하기에 설명되는 첨부된 도면을 참조로 하여 본 발명을 더욱 상세히 설명한다.
도 1에서 참조번호 1은 본 발명의 실시예에 따른 도전성 지지대인 구리 리드 프레임을 개략적으로 나타내고 있다. 상기 리드 프레임 1은 집적회로 2들의 세 개의 세트들(a, b, c)로 구성된다. 이러한 형태의 리드 프레임은 메트릭스 리드 프레임으로 불리어 진다.
도 2는 도 1의 Ⅱ-Ⅱ 선상의 단면을 도시하고 있다. 여기서도 도 1에 도시된바 있는 리드 프레임 1과 집적회로 2를 볼 수 있으며, 집적회로 2는 금 도선 3을 통해 리드 프레임 1의 일부를 구성하는 리드선 4에 연결되어 있다.
리드 프레임 1은 제1면 5와 제2면 6으로 구비하고 있다. 본 발명에 따르면 도 3에 도시된 바와 같이 점착성 막 7은 리드 프레임 1의 제2면 6에 부착된다. 그리고 나서 상기와 같은 조립품은 밀봉재료 8을 통해 리드 프레임 1의 제1면 5와 주형틀의 내부면에 의해 밀봉된다. 그런 후에 점착성 막 7이 제거되고 문제의 집적회로들이 서로 분리된다.
상기와 같은 과정을 통해 만들어지는 밀봉형 집적회로가 도 4에 도시되어 있다. 리드 프레임 1의 하부면과 밀봉재료 8을 제2면상에서 볼 수 있다는 것은 자명하다.
실제적으로 밀봉재료 8은 대개 열경화성 물질로 구성되며 밀봉동작 시 낮은 점성을 가진다.
상기와 같은 점착성 막은 5 ㎛ 두께의 수정된 폴리에틸렌 테레프탈레이트 점착성 층을 가지는 폴리에틸렌 막이다.
도 5는 본 발명의 일 실시예에 따른 리드 프레임 1의 특성을 보이고 있는 밀봉형 집적회로를 도시하고 있다. 여기서 리드 프레임 1은 오목한 부분 9들을 구비하며, 이러한 오목한 부분 9는 집적회로 2가 밀봉된 후에 밀봉재료로 채워지게 되어 정박 고정부 10를 형성하게 된다. 정박 고정부 10은 밀봉재료를 집적회로 2와 리드 프레임 1의 결합체에 견고하게 부착시기는 역할을 한다.
도 6은 도 1의 리드 프레임 1의 부분 A의 확대도를 나타내고 있다. 도 6의 하부에 도시된 단면은 Ⅵ-Ⅵ 선상의 단면에 해당된다.
도 7은 점착성 막 7이 리드 프레임 1 위에 부착되고 프레스-온 장치 12 가 리드 프레임의 위에 올려졌을 때의 부분 A의 확대도를 도시하고 있다. 프레스-온 장치 12는 프레스-온 돌출부 13들로 구성된다. 프레스-온 돌출부 13은 연속적인 주변 돌출부로서, 밀봉된 집적회로 2들이 서로 떨어지게 되는 리드 프레임 1 상의 일정 위치 즉 절취선에 해당되는 위치를 압착하게 된다.
밀봉과정 전에 점착성 막 7이 주형틀에 먼저 놓여지고 그 후 집적회로 2를 탑재하고 있는 리드 프레임 1이 상기 주형틀에 삽입되는 것이 바람직하다. 참조번호 14는 일반적으로 높은 온도에서 노출되는 주형틀의 하부 절반을 개략적으로 도시하고 있다. 상기와 같은 높은 온도 때문에 점착성 막 7은 점착성을 가지게 되고이로 인해 리드 프레임 1이 거기에 접착된다. 그리고 나서 리드 프레임 1은 프레스-온 장치 12를 통해 화살표 방향을 따라 점착성 막 7에 압착된다. 도 7의 하부에는 Ⅶ-Ⅶ 선상의 단면이 도시되어 있다.
도 8은 리드 프레임 1상의 집적회로 2들과 일직선으로 맞추어 지게끔 배열되는 오목한 부분 15들을 가지는 프레스-온 장치를 개략적으로 도시하고 있다. 오목한 부분 15들 사이의 연결부들은 프레스-온 돌출부 13들을 형성한다.
도 9는 점착성 막 7이 도포된 후에 리드 프레임 1의 전자부품들이 밀봉재료 8로 밀봉된 경우의 부분 A의 확대도이다. 도 9의 하부에는 Ⅸ-Ⅸ 선상의 단면이 도시되어 있다. 이 단면에서도 밀봉과정 후의 점착성 막 7의 제거방법을 분명히 알 수 있다. 이러한 동작은 예를 들면 상기 막의 제거를 촉진하도록 그 막의 온도를 일정 온도로 가열하는 가열수단에 의해 수행될 수 있다.
점선 16은 밀봉된 집적회로들이 서로 분리되게 되는 절취선을 나타낸다. 이러한 절취선은 이중 절취선이 될 수 있으며, 또한 이러한 점선 16 사이의 재료를 잘라내기 위해 적절한 두께는 가지는 쏘 블레이드(saw blade)를 사용할 수도 있다. 이러한 동작은 레이저(laser) 방식, 펀칭(punching) 방식과 같은 분할방식을 통해 수행될 수 있다.
본 발명에 따라 프레스-온 장치 12의 프레스-온 돌출부 13들을 상기 절취선들과 나란하게 배열하게 되면, 리드 프레임 1이 점착성 막 7 위로 압착되더라도 집적회로 또는 금 도선 3이 파손되지 않게 할 수 있다.

Claims (14)

  1. a) 전자부품 (2)을 도전성 지지대 (1)의 제1면 (5)에 부착하고 상기 전자부품 (2)을 상기 도전성 지지대 (1)에 전기적으로 연결하는 과정과;
    b) 상기 도전성 지지대 (1)의 제2면 (6)을 점착성 막 (7)으로 완전히 차폐하며 주형틀을 이용해서 상기 전자부품 (2)을 상기 도전성 지지대 (1)의 제1면 (5) 상으로 밀봉재료 (8)로 밀봉하는 과정과;
    c) 상기 점착성 막 (7)을 제거하고 상기 밀봉된 전자부품 (2) 각각을 절취선을 따라 분리하는 과정을 포함하여 구성되는 집적회로와 같은 밀봉형(encapsulated) 전자부품을 제조하는 방법에 있어서,
    도전성 지지대 (1)의 제2면 (6)에 상기 점착성 막 (7)을 접착하는 과정을 상기 과정 a)와 과정 b) 사이에 더 구비함을 특징으로 하는 밀봉형 전자부품 제조 방법.
  2. 제1항에 있어서, 상기 점착성 막 (7)을 상기 주형틀에 삽입한 후 전자부품 (2)을 가지는 도전성 지지대 (1)가 그 위에 접착됨을 특징으로 하는 밀봉형 전자부품 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 점착성 막 (7)의 도전성 지지대 (1)로의 접착과정은 절취선 (16)들을 따라 정렬될 수 있는 프레스-온(press-on) 돌출부 (13)들로 구성되는 프레스-온 장치 (12)를 이용해서 수행됨을 특징으로 하는 밀봉형 전자부품 제조 방법.
  4. 제3항에 있어서, 상기 프레스-온 장치 (12)는 개개의 전자부품 (2)에 맞는 적절한 모양을 가지는 오목한 부분 (15)들로 구성되며 상기 오목한 부분 (15)들 사이의 연결부들은 상기 프레스-온 돌출부 (13)들을 형성함을 특징으로 하는 밀봉형 전자부품 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 점착성 막 (7)은 기저막(base film)과 점착성 층으로 구성되며 상기 점착성 층은 온도가 상승하면 점착성을 가지게 되는 물질로 이루어짐을 특징으로 하는 밀봉형 전자부품 제조 방법.
  6. 제5항에 있어서, 상기 점착성 층은 핫 멜트(hot ment) 접착제로 구성됨을 특징으로 하는 밀봉형 전자부품 제조 방법.
  7. 제6항에 있어서, 상기 핫 멜트 접착제는 수정된 폴리머(polymer)로 구성됨을 특징으로 하는 밀봉형 전자부품 제조 방법.
  8. 제7항에 있어서, 상기 수정된 폴리머는 수정된 폴리에틸렌 테레프탈레이트(polyethylene terephthalate)로 구성됨을 특징으로 하는 밀봉형 전자부품 제조 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 점착성 층 (14)의 두께가 5 ㎛ 이하임을 특징으로 하는 밀봉형 전자부품 제조 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 과정 b)에서 한 개의 주형 구멍 마다 적어도 두 개의 전자부품 (2)들이 밀봉됨을 특징으로 하는 밀봉형 전자부품 제조 방법.
  11. 제1항 내지 제9항 중의 어느 한 항에 따른 방법에 사용되도록 고안된 기저막과 점착성 층으로 구성된 점착성 막 (7).
  12. 제3항 내지 제9항 중의 어느 한 항에 따른 방법에 사용되도록 고안된 프레스-온 장치.
  13. 제12항에 있어서, 도전성 지지대 (1)가 점착성 막 (7) 위로 압착되는 동안에 전자부품 (2)들을 수용하기에 적합한 형태를 가지는 오목한 부분 (15)들을 가지는 평면 강철판을 포함함을 특징으로 하는 프레스-온 장치.
  14. 제1항 내지 제9항 중의 어느 한 항에 따른 방법에 의해 만들어지는 도전성 지지대 (1)의 일측면 상에 밀봉된 전자부품 (2).
KR1020017013870A 1999-04-29 2000-05-01 밀봉형 전자부품을 제조하는 방법 KR100701720B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL1011929A NL1011929C2 (nl) 1999-04-29 1999-04-29 Werkwijze voor het inkapselen van elektronische componenten, in het bijzonder geintegreerde schakelingen.
NL1011929 1999-04-29

Publications (2)

Publication Number Publication Date
KR20020000883A true KR20020000883A (ko) 2002-01-05
KR100701720B1 KR100701720B1 (ko) 2007-03-29

Family

ID=19769109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017013870A KR100701720B1 (ko) 1999-04-29 2000-05-01 밀봉형 전자부품을 제조하는 방법

Country Status (11)

Country Link
US (2) US6613607B2 (ko)
EP (2) EP1338397A3 (ko)
JP (2) JP2002543604A (ko)
KR (1) KR100701720B1 (ko)
AT (1) ATE258846T1 (ko)
AU (1) AU4624900A (ko)
DE (1) DE60008093T2 (ko)
HK (1) HK1044737A1 (ko)
NL (1) NL1011929C2 (ko)
SG (1) SG121813A1 (ko)
WO (1) WO2000066340A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10012880A1 (de) * 2000-03-16 2001-09-27 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Halbleiterchip-Umhüllung
US6908791B2 (en) * 2002-04-29 2005-06-21 Texas Instruments Incorporated MEMS device wafer-level package
NL1020594C2 (nl) 2002-05-14 2003-11-17 Fico Bv Werkwijze voor het met behulp van een folielaag omhullen van een elektronische component.
TW560026B (en) * 2002-08-27 2003-11-01 Uni Tek System Inc Singulation method of the array-type work piece to be singulated having metal layer singulation street, and the array-type work piece to be singulated applying the method
US7759775B2 (en) * 2004-07-20 2010-07-20 Alpha And Omega Semiconductor Incorporated High current semiconductor power device SOIC package
US7238551B2 (en) * 2004-11-23 2007-07-03 Siliconix Incorporated Method of fabricating semiconductor package including die interposed between cup-shaped lead frame having mesas and valleys
US7394150B2 (en) * 2004-11-23 2008-07-01 Siliconix Incorporated Semiconductor package including die interposed between cup-shaped lead frame and lead frame having mesas and valleys
US20060180579A1 (en) * 2005-02-11 2006-08-17 Towa Intercon Technology, Inc. Multidirectional cutting chuck
US20070130759A1 (en) * 2005-06-15 2007-06-14 Gem Services, Inc. Semiconductor device package leadframe formed from multiple metal layers
GB0516625D0 (en) * 2005-08-15 2005-09-21 Eurocut Ltd Orthopaedic surgical instrument
JP4782522B2 (ja) * 2005-09-27 2011-09-28 ソニーケミカル＆インフォメーションデバイス株式会社 光機能素子パッケージ及びその製造方法
US7608482B1 (en) * 2006-12-21 2009-10-27 National Semiconductor Corporation Integrated circuit package with molded insulation
JP2008258411A (ja) * 2007-04-05 2008-10-23 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP5285289B2 (ja) * 2008-02-06 2013-09-11 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
EP2154713B1 (en) * 2008-08-11 2013-01-02 Sensirion AG Method for manufacturing a sensor device with a stress relief layer
US8829685B2 (en) * 2009-03-31 2014-09-09 Semiconductor Components Industries, Llc Circuit device having funnel shaped lead and method for manufacturing the same
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
KR101247561B1 (ko) 2011-08-18 2013-03-25 주식회사 해성엔지니어링 스트립용 테이핑장치
JP6146732B2 (ja) * 2013-01-18 2017-06-14 Ｓｈマテリアル株式会社 半導体素子搭載用基板及びその製造方法
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9589929B2 (en) 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
JP6180646B1 (ja) * 2016-02-25 2017-08-16 三菱電機株式会社 半導体パッケージ、及びモジュール

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3635754A (en) * 1966-01-21 1972-01-18 Johnson & Johnson Adhesive product
US3754070A (en) 1970-08-03 1973-08-21 Motorola Inc Flash free molding
US4980016A (en) * 1985-08-07 1990-12-25 Canon Kabushiki Kaisha Process for producing electric circuit board
JPH02153354A (ja) * 1988-12-05 1990-06-13 Oki Electric Ind Co Ltd 導電性付与材料及びその使用方法並びにこれを用いた薄膜形成材料
JPH04287351A (ja) * 1991-03-15 1992-10-12 Toowa Kk 電子部品のリード加工方法及び装置
US5218759A (en) * 1991-03-18 1993-06-15 Motorola, Inc. Method of making a transfer molded semiconductor device
JP2708343B2 (ja) * 1993-01-28 1998-02-04 ローム株式会社 半導体装置の製造方法およびリードフレーム
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JP3541491B2 (ja) * 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
JP3257904B2 (ja) * 1994-08-11 2002-02-18 新光電気工業株式会社 リードフレームとその製造方法
JPH08172153A (ja) * 1994-12-20 1996-07-02 Sony Corp 半導体装置のリード加工方法及びリード加工用金型
US5977613A (en) * 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
KR100206910B1 (ko) * 1996-06-14 1999-07-01 구본준 반도체 패키지의 디플래쉬 방법
US6048483A (en) * 1996-07-23 2000-04-11 Apic Yamada Corporation Resin sealing method for chip-size packages
JPH10209190A (ja) * 1997-01-21 1998-08-07 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
CN1122304C (zh) * 1997-02-10 2003-09-24 松下电器产业株式会社 树脂封装型半导体装置的制造方法
KR100214555B1 (ko) * 1997-02-14 1999-08-02 구본준 반도체 패키지의 제조방법
FR2764111A1 (fr) * 1997-06-03 1998-12-04 Sgs Thomson Microelectronics Procede de fabrication de boitiers semi-conducteurs comprenant un circuit integre
JP2971834B2 (ja) * 1997-06-27 1999-11-08 松下電子工業株式会社 樹脂封止型半導体装置の製造方法
JP3017470B2 (ja) * 1997-07-11 2000-03-06 アピックヤマダ株式会社 樹脂モールド方法及び樹脂モールド装置
US6028354A (en) * 1997-10-14 2000-02-22 Amkor Technology, Inc. Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
US6187654B1 (en) * 1998-03-13 2001-02-13 Intercon Tools, Inc. Techniques for maintaining alignment of cut dies during substrate dicing
US6130473A (en) * 1998-04-02 2000-10-10 National Semiconductor Corporation Lead frame chip scale package
JP3862411B2 (ja) * 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
US6294100B1 (en) * 1998-06-10 2001-09-25 Asat Ltd Exposed die leadless plastic chip carrier
JP2000208540A (ja) * 1998-08-25 2000-07-28 Texas Instr Inc <Ti> 薄型半導体チップスケ―ル・パッケ―ジを密封する方法

Also Published As

Publication number Publication date
DE60008093T2 (de) 2004-09-09
US6921682B2 (en) 2005-07-26
WO2000066340A1 (en) 2000-11-09
US20020064926A1 (en) 2002-05-30
KR100701720B1 (ko) 2007-03-29
EP1338397A3 (en) 2004-03-24
AU4624900A (en) 2000-11-17
EP1175290B1 (en) 2004-02-04
NL1011929C2 (nl) 2000-10-31
JP3744927B2 (ja) 2006-02-15
US20040005737A1 (en) 2004-01-08
HK1044737A1 (en) 2002-11-01
EP1338397A2 (en) 2003-08-27
DE60008093D1 (de) 2004-03-11
EP1175290A1 (en) 2002-01-30
SG121813A1 (en) 2006-05-26
US6613607B2 (en) 2003-09-02
JP2004349728A (ja) 2004-12-09
JP2002543604A (ja) 2002-12-17
ATE258846T1 (de) 2004-02-15

Similar Documents

Publication Publication Date Title
KR100701720B1 (ko) 밀봉형 전자부품을 제조하는 방법
US6642609B1 (en) Leadframe for a semiconductor device having leads with land electrodes
JP3170199B2 (ja) 半導体装置及びその製造方法及び基板フレーム
US5270262A (en) O-ring package
KR20030007040A (ko) 반도체 장치 및 그 제조 방법
JPH0794553A (ja) 半導体装置およびその製造方法
JPH11163501A (ja) 電子部品の実装方法、およびその方法によって製造された電子回路装置
JP4334335B2 (ja) 混成集積回路装置の製造方法
JP2001308146A (ja) チップキャリアに半導体チップを取り付けるための装置
JPH0936155A (ja) 半導体装置の製造方法
JPH10135249A (ja) 樹脂封止型半導体装置
JP4257807B2 (ja) 電子部品の製造方法
US6022763A (en) Substrate for semiconductor device, semiconductor device using the same, and method for manufacture thereof
JP3340455B2 (ja) Ｏリングパッケージ
EP0484772A2 (en) Semiconductor package and method of fabrication
JPH07170048A (ja) フレキシブルプリント配線板の部品実装構造及び部品実装方法
JPH11163253A (ja) 半導体チップの実装構造、半導体装置および半導体装置の製造方法
CN117279222A (zh) 电路板制备方法、电路板及电子设备
JPH10112475A (ja) 半導体装置及び半導体装置の製造方法
JPH1140704A (ja) 半導体装置
JPH05198615A (ja) 半導体装置の製造方法
JPH07263487A (ja) 半導体装置の製造方法
JPH11121515A (ja) 半導体チップの実装方法および半導体装置
JP2000228463A (ja) 半導体装置製造用金属フレーム、その製造方法及び半導体装置の製造方法
JPH08148639A (ja) フィルムの貼付方法及び貼付装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100927

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee