CN112951709A - 一种半导体衬底、电子元器件以及半导体衬底的制备方法 - Google Patents

一种半导体衬底、电子元器件以及半导体衬底的制备方法 Download PDF

Info

Publication number
CN112951709A
CN112951709A CN202110113127.4A CN202110113127A CN112951709A CN 112951709 A CN112951709 A CN 112951709A CN 202110113127 A CN202110113127 A CN 202110113127A CN 112951709 A CN112951709 A CN 112951709A
Authority
CN
China
Prior art keywords
layer
amorphous silicon
silicon layer
polycrystalline silicon
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110113127.4A
Other languages
English (en)
Other versions
CN112951709B (zh
Inventor
杨超
李真宇
孔霞
李洋洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinan Jingzheng Electronics Co Ltd
Original Assignee
Jinan Jingzheng Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Jingzheng Electronics Co Ltd filed Critical Jinan Jingzheng Electronics Co Ltd
Priority to CN202110113127.4A priority Critical patent/CN112951709B/zh
Publication of CN112951709A publication Critical patent/CN112951709A/zh
Application granted granted Critical
Publication of CN112951709B publication Critical patent/CN112951709B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本申请提供了一种半导体衬底、电子元器件以及半导体衬底的制备方法，半导体衬底从上至下依次包括：薄膜层、绝缘层、缺陷层以及衬底层；缺陷层包括至少一层多晶硅层以及至少一层非晶硅层；多晶硅层以及非晶硅层交替层叠设置。本申请实施例提供的半导体衬底，在多晶硅层中插入非晶硅层，由于非晶硅层中不含有晶粒，因此，有效解决了多晶硅材料引发的应力过大、抛光纹等现象。

Description

一种半导体衬底、电子元器件以及半导体衬底的制备方法
技术领域
本申请涉及半导体技术领域，特别涉及一种半导体衬底、电子元器件以及半导体衬底的制备方法。
背景技术
由薄膜材料在内的多种材料制备而成的半导体衬底，因具有高性能、低功耗以及集成化等优点，在半导体领域得到了广泛运用。这种半导体衬底从上值下依次包括薄膜层、绝缘层以及衬底层。其中，绝缘层由绝缘材料制备得到，衬底层一般由半导体材料制备得到。如果绝缘层和衬底层直接接触，则衬底层中的载流子会被吸附到绝缘层与衬底层之间的界面处，并在界面处随意移动，从而在半导体衬底表面产生寄生电导效应，影响半导体衬底的使用性能。
为了降低绝缘层与衬底层接触产生的寄生电导效应，可以在绝缘层与衬底层之间设置缺陷层，缺陷层具有大量的缺陷，这些缺陷将会吸附载流子，避免载流子随意移动，从而能有效抑制寄生电导效应。一般情况下，缺陷层由多晶硅制备而成，但是多晶硅会引发应力过大，抛光纹等现象，不仅影响半导体衬底的使用性能，也影响半导体衬底后续加工工艺。
基于此，目前亟需一种半导体衬底，用于解决现有技术中用多晶硅制备缺陷层，影响半导体衬底使用性能的问题。
发明内容
本申请提供了一种半导体衬底、电子元器件以及半导体衬底的制备方法，可用于解决在现有技术中用多晶硅制备缺陷层，影响半导体衬底使用性能的技术问题。
第一方面，本申请提供了一种半导体衬底，所述半导体衬底从上至下依次包括：
薄膜层、绝缘层、缺陷层以及衬底层；
所述缺陷层包括至少一层多晶硅层以及至少一层非晶硅层；所述多晶硅层以及所述非晶硅层交替层叠设置。
结合第一方面，在第一方面的一种可实现方式中，所述缺陷层中与所述绝缘层相连接的为所述非晶硅层。
结合第一方面，在第一方面的一种可实现方式中，所述非晶硅层的总厚度小于所述多晶硅的总厚度。
结合第一方面，在第一方面的一种可实现方式中，所述多晶硅层以及所述非晶硅层的总层数大于或等于三层，并且小于或等于七层。
结合第一方面，在第一方面的一种可实现方式中，所述薄膜层的材质为铌酸锂、钽酸锂、石英、砷化镓、陶瓷以及四硼酸锂中的任意一种；所述绝缘层的材质为二氧化硅、氧化钛、氧化锗以及氮氧化硅中的任意一种；所述衬底层的材质为硅、金刚石、蓝宝石、碳化硅、氮化硅、氧化铝、石英、铌酸锂、钽酸锂以及氮化铝中的任意一种。
第二方面，本申请提供了一种电子元器件，所述电子元器件包含第一方面所述的半导体衬底。
第三方面，本申请提供了一种半导体衬底的制备方法，所述方法包括：
制备衬底层；
在所述衬底层上，交替制备多晶硅层以及非晶硅层；其中所述多晶硅层在预设高温下制备，所述非晶硅层在预设低温下制备；
对所述多晶硅层以及所述非晶硅层进行氧化，形成缺陷层以及绝缘层；
在所述绝缘层上制备薄膜层，得到半导体衬底。
结合第三方面，在第三方面的一种可实现方式中，在所述衬底层上，交替制备多晶硅层以及非晶硅层，包括：
对所述衬底层所处制备环境进行抽真空处理，设置预定压力，在所述预设高温下通入预设流量的硅源，经过预定时间，制备获取第一多晶硅层；所述第一多晶硅层为多晶硅层中的任意一层；
调整制备环境的温度至所述预设低温，通入预设流量的硅源，经过预定时间，制备获取第一非晶硅层；所述第一非晶硅层为非晶硅层中的任意一层；
重复上述制备所述第一多晶硅层以及所述第一非晶硅层的步骤，直至所述多晶硅层以及所述非晶硅层的总层数达到预设层数。
结合第三方面，在第三方面的一种可实现方式中，重复上述制备所述第一多晶硅层以及所述非第一多晶硅层的步骤，直至所述多晶硅层以及所述非晶硅层的总层数达到预设层数，包括：
重复上述制备所述第一多晶硅层以及所述第一非晶硅层的步骤，直至所述多晶硅层以及所述非晶硅层的总层数达到预设层数，并且制备的最后一层为非晶硅层。
结合第三方面，在第三方面的一种可实现方式中，其特征在于，所述预设高温对应的温度大于或等于590℃并且小于或等于660℃；所述预设低温对应的温度大于或等于500℃并且小于或等于590℃。
本申请提供的半导体衬底，在多晶硅层中插入非晶硅层，由于非晶硅层中不含有晶粒，因此，有效解决了多晶硅材料引发的应力过大、抛光纹等现象。由于本申请多晶硅层与非晶硅层交替制备，避免了多晶硅长时间生长导致晶粒过大，进而导致缺陷层应力过大的问题。同时，本申请中的多晶硅层中的晶粒小，表面缺陷多，能够有效束缚载流子，降低半导体衬底的电损耗。
附图说明
图1为本申请实施例提供的一种半导体衬底的结构示意图；
图2为本申请实施例提供的一种缺陷层的结构示意图；
图3为本申请实施例提供的一种半导体衬底的制备方法的流程示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
如图1所示，为本申请实施例提供的一种半导体衬底的结构示意图。
本申请实施例提供的半导体衬底从上至下依次包括薄膜层1、绝缘层2、缺陷层3以及衬底层4。
其中，薄膜层1的材质为铌酸锂、钽酸锂、石英、砷化镓、陶瓷以及四硼酸锂中的任意一种。绝缘层2的材质为二氧化硅、氧化钛、氧化锗以及氮氧化硅中的任意一种。衬底层4的材质为硅、金刚石、蓝宝石、碳化硅、氮化硅、氧化铝、石英、铌酸锂、钽酸锂以及氮化铝中的任意一种。
需要说明的是，薄膜层1以及绝缘层2为主要的功能层，实现光、电以及声信号的传播。采用本申请实施例所提供的材料制备而成的半导体衬底在CPU芯片、存储器、放大器、滤波器、调制器等器件中都展现出良好的应用性能。
如图2所示，为本申请实施例提供的一种缺陷层的结构示意图。本申请实施例中，缺陷层3包括至少一层多晶硅层32以及至少一层非晶硅层31。图2中，虚线表示缺陷层3包括多个多晶硅层32以及非晶硅层31，不一一示出。
需要说明的是，非晶硅层31由于不含有晶粒，因此能够解决由多晶硅层32造成的应力过大的问题。
多晶硅层32以及非晶硅层31交替层叠设置。
本申请实施例中非晶硅层31的总厚度小于多晶硅的总厚度。
多晶硅层32以及非晶硅层31的总层数大于或等于三层，并且小于或等于七层。
本申请提供的一种缺陷层3的结构中，缺陷层3中与绝缘层2相连接的为非晶硅层31。实际制备过程中，并不限定与绝缘层2相连接的是非晶硅层31或是多晶硅层32。
本申请实施例提供的半导体衬底，在多晶硅层32中插入非晶硅层31，由于非晶硅层31中不含有晶粒，因此，有效解决了多晶硅材料引发的应力过大、抛光纹等现象。由于本申请实施例中多晶硅层与非晶硅层交替制备，避免了多晶硅长时间生长导致晶粒过大，进而导致缺陷层应力过大的问题。同时，本申请中的多晶硅层中的晶粒小，表面缺陷多，能够有效束缚载流子，降低半导体衬底的电损耗。
本申请实施例提供了一种电子元器件，电子元气器件包含前述半导体衬底。
因此，本申请实施例提供的电子元器件，避免了半导体衬底应力过大、抛光纹等现象，因此具有良好的使用性能。
为了实现制备上述半导体衬底的目的，如图3所示为本申请实施例提供的一种半导体衬底的制备方法的流程示意图。
本申请实施例提供的方法包括以下步骤：
步骤S301，制备衬底层。
具体的，用于制备衬底层的材料通常有一层氧化层，因此在制备衬底层之前需要先将氧化层去除。
可以采用多种方法去除氧化层，本申请实施例提供的方法之一为用含氢氟酸的腐蚀液去除氧化层。本申请实施例提供的方法之二为用等离子体轰击制备衬底层的材料的表面。本申请实施例提供的方法之三为采用HF腐蚀或者通HF气体进行清洗，使得氧化层被去除。实际制备过程中，可以根据需要，选择合适的方法。
步骤S302，在衬底层上，交替制备多晶硅层以及非晶硅层。其中多晶硅层在预设高温下制备，非晶硅层在预设低温下制备。
具体的，对衬底层所处制备环境进行抽真空处理，设置预定压力，在预设高温下通入预设流量的硅源，经过预定时间，制备获取第一多晶硅层。第一多晶硅层为多晶硅层中的任意一层。
调整制备环境的温度至预设低温，通入预设流量的硅源，经过预定时间，制备获取第一非晶硅层。第一非晶硅层为非晶硅层中的任意一层。
重复上述制备第一多晶硅层以及第一非晶硅层的步骤，直至多晶硅层以及非晶硅层的总层数达到预设层数，并且制备的最后一层为非晶硅层。
需要说明的是，在衬底层上制备的交替生长的多晶硅层和非晶硅层中的第一层可以为多晶硅层也可以为非晶硅层，在衬底上制备的交替生长的多晶硅层和非晶硅层中的最后一层，可以为多晶硅层也可以为非晶硅层。
其中，第一层为交替生长的多晶硅和非晶硅层中靠近衬底的一层，最后一层为交替生长的多晶硅和非晶硅层中远离衬底的一层。
步骤S302中，预设高温对应的温度大于或等于590℃并且小于或等于660℃；预设低温对应的温度大于或等于500℃并且小于或等于590℃。
在制备任意一层多晶硅层时，为了取得更好的制备效果，预设高温大于或等于590℃，并且小于或等于630℃。预设压力大于或等于100mottor并且小于或等于300mottor，通入的硅源流量大于或等于100sccm并且小于或等于1000sccm，制备多晶硅层的时间大于或等于1h，并且小于或等于3h。制备得到的多晶硅层的厚度大于或等于100nm，并且小于或等于1000nm。
制备任意一层非晶硅层时，为了取得更好的制备效果，预设低温大于或等于500℃，并且小于或等于590℃。预设压力大于或等于100mottor并且小于或等于300mottor，通入的硅源流量大于或等于100sccm并且小于或等于1000sccm，制备多晶硅层的时间大于或等于1h，并且小于或等于3h。制备得到的多晶硅层的厚度大于或等于100nm，并且小于或等于1000nm。
本申请实施例中，硅源可以为甲硅烷(SiH4)；一氯硅烷(SiH3Cl)；二氯硅烷(SiH2Cl2)；三氯硅烷(HSiCl3)；四氯化硅(SiCl4)或者上述物质与氢气的混合物。
下面结合三个例子对步骤S302进行具体说明，例如：在真空环境中，620℃下，压力为150mottor，通入气流量为500sccm的甲硅烷(SiH4)，沉积时间1h，多晶硅的厚度为600nm；将温度降至520℃，保持压力为150mottor，通入气流量为500sccm的甲硅烷(SiH4)，沉积时间1h，制备厚度为200nm的非晶硅层，直至多晶硅层以及非晶硅层的总层数达到预设层数。
再例如，在真空环境中，590℃下，压力为200mottor，通入二氯硅烷和氢气，其中二氯硅烷和氢气的流量均为200sccm，沉积时间1h，多晶硅的厚度为500nm；然后将温度降至550℃，保持压力为200mottor，通入气流量均为200sccm的二氯硅烷和氢气，沉积时间1h，制备厚度为300nm的非晶硅层，直至多晶硅层以及非晶硅层的总层数达到预设层数。
再例如，在真空环境中，650℃下，压力为250mottor，通入气流量为400sccm的一氯硅烷(SiH4)，沉积时间2h，多晶硅的厚度为800nm；然后将温度降至580℃，保持压力为250mottor，通入气流量均为400sccm的二氯硅烷和氢气，沉积时间3h，制备厚度为500nm的非晶硅层，直至多晶硅层以及非晶硅层的总层数达到预设层数。
步骤S303，对多晶硅层以及非晶硅层进行氧化，形成缺陷层以及绝缘层。
对交替制备的多晶硅层和非晶硅层进行氧化，远离衬底的一侧被氧化形成绝缘层，未被氧化的部分为缺陷层。
在优选方案中，交替制备的多晶硅层和非晶硅层中的最后一层为非晶硅层，将交替制备的多晶硅层和非晶硅层中最后一层的非晶硅层全部或部分氧化形成绝缘层，交替制备的多晶硅层和非晶硅层中未被氧化的部分为缺陷层。
需要说明的是，在现有技术中，通常对多晶硅层进行氧化以此制备绝缘层。但是多晶硅层中晶粒的晶向不同，氧化过程会导致晶粒重构，进而使得氧化后制备获取的绝缘层厚度不均且表面粗糙度较低。
本申请实施例中，优选对非晶硅层进行氧化，以此制备绝缘层。因为非晶硅中不包含晶粒，生长的厚度均匀性稿，表面粗糙度低，可以省去抛光过程。
本申请实施例中，缺陷层与绝缘层界面处的粗糙度小于5nm，在优选的制备工艺下，粗糙度小于1nm。绝缘层的厚度偏差小于60nm，在优选的制备攻一下，厚度偏差小于40nm。
步骤S304，在绝缘层上制备薄膜层，得到半导体衬底。
本申请实施例可以采用多种方法制备薄膜层，一种可行的方法为采用离子注入和键合的方法制备薄膜层。
具体的，薄膜基体的离子注入面为键合面，也就是离子注入后形成薄膜层的一面。薄膜基体是指具有一定厚度的，用于得到薄膜层的基础材料。薄膜基体可以为铌酸锂、钽酸锂、石英、砷化镓、硅、磷酸钛氧钾或磷酸钛氧铷晶体材料，本申请对此不进行限定。本申请提供的方法可以由薄膜基体的一面向薄膜基体内部进行离子注入，从而在薄膜基体上形成薄膜层、分离层和余质层。本申请实施例对离子注入的方式不做特别限定，可以使用现有技术中任意一种离子注入的方式，所注入的离子可以为通过热处理能够生成气体的离子，例如：氢离子或者氦离子。注入氢离子时，注入剂量可以为3×1016ions/cm2～8×1016ions/cm2，注入能量可以为120KeV～400KeV；注入氦离子时，注入剂量可以为1×1016ions/cm2～1×1017ions/cm2，注入能量可以为50KeV～1000KeV。例如，注入氢离子时，注入计量可以为4×1016ions/cm2，注入能量可以为180KeV；注入氦离子时，注入剂量为4×1016ions/cm2，注入能量为200KeV。本申请实施例中，可以通过调整离子注入深度来调整薄膜层的厚度，具体地，离子注入的深度越大，所制备的薄膜层的厚度越大；相反，离子注入的深度越小，所制备的薄膜层的厚度越小。
本申请对薄膜基体与处理后的基底层键合的方式不做特别限定，可以采用现有技术中任意一种薄膜基体与处理后的基底层键合的方式，例如，将薄膜基体的键合面进行表面活化，将处理后的基底层的键合面也进行表面活化，再将两个活化后的表面进行键合，获得键合体。
具体的对二氧化硅面和薄膜基体薄膜层面进行清洗，采用等离子体键合的方法将清洗后的薄膜基体的薄膜层与二氧化硅层进行键合，形成键合体；然后将键合体放入加热设备内在高温下进行保温，直至余料层从键合体上分离下来形成铌酸锂单晶薄膜。
具体地，对键合体进行热处理，热处理的温度可以为100℃～600℃，保温时间3h(1分钟～48小时)。此环节可以提升键合力大于10MPa，并且能够恢复离子注入对薄膜层的损伤，使得所获得的铌酸锂薄膜层接近铌酸锂晶圆的性质。在热处理过程中，分离层内形成气泡，例如，H离子形成氢气，He离子形成氦气等，随着热处理进展，分离层内的气泡连成一片，最后分离层裂开，将余质层与薄膜层分离，从而使余质层由键合体上剥离下来，在处理后的基底层顶表面形成薄膜层。之后对薄膜层进行抛光减薄至400nm(50-3000nm)，得到铌酸锂单晶薄膜。
另一种可行的方法为采用直接键合和研磨抛光的方法制备薄膜层。对铌酸锂晶圆工艺面进行清洗，采用等离子体键合的方法将清洗后的铌酸锂晶圆的工艺面二氧化硅层进行键合，形成键合体；然后将键合体放入加热设备内在高温下进行保温，保温工艺在真空环境下或在氮气及惰性气体中至少一种气体形成的保护气氛下进行，保温温度为400℃(具体的保温温度范围为100～600℃)，保温时间3h(具体的保温时间为1分钟～48小时)，此环节可以提升键合力大于10MPa。之后对铌酸锂晶圆采用机械研磨的方式减薄至22μm(具体的厚度范围为1-102μm)，然后抛光至20μm(具体的厚度范围为400nm-100μm)，在键合体上形成薄膜层，得到铌酸锂单晶薄膜。
需要说明的是，在执行前述步骤的每一个步骤后，都需要对中间产物进行清洗，这一步骤为制备半导体衬底的常规步骤，本申请实施例不再进行过多阐述。
为了方便进一步理解本申请实施例，下面结合三个实施例，对步骤S301至步骤S304进行进一步说明。
实施例一
首先，衬底层的材料选择硅单晶片，先对支撑衬底上进行清洗，去除硅单晶片上的自然氧化层，在衬底层上生长一层的第一多晶硅层，在第一多晶硅层上生长第一非晶硅层，在第一非晶硅层上生长第二多晶硅层，在第二多晶硅层上生长第二非晶硅层，生长第二非晶硅完成后，然后对制备完成的第二非晶硅表面进行清洗。
然后，将清洗后的带有交替生长多晶硅层和非晶硅层的衬底层进行热氧化处理，热氧化温度为950℃，热氧化时间为10h，第二非晶硅层中远离衬底层的部分被氧化成二氧化硅(绝缘层)，第二非晶硅层中靠近衬底层的一侧未被氧化，第一多晶硅层、第一非晶硅层、第二多晶硅层和未被氧化的第二非晶硅层形成缺陷层。
最后，对在缺陷层上制备铌酸锂功能薄膜层，得到所需要的半导体衬底。
实施例二
首先，衬底层的材料选择硅单晶片，先对衬底层进行清洗，去除硅单晶片上的自然氧化层，在衬底层上生长一层的第一多晶硅层，在第一多晶硅层上生长第一非晶硅层，在第一非晶硅层上生长第二多晶硅层，生长第二多晶硅完成后，然后对制备完成的第二多晶硅表面进行清洗。
然后，将清洗后的带有交替生长多晶硅层和非晶硅层的衬底层进行热氧化处理，热氧化温度为900℃，热氧化时间为15h，第二多晶硅层中远离支撑衬底层的部分被氧化成二氧化硅(绝缘层)，第二多晶硅层中靠近衬底层的一侧未被氧化，第一多晶硅层、第一非晶硅层、未被氧化的第二多晶硅层形成缺陷层。
最后，对在缺陷层上制备铌酸锂功能薄膜层，得到所需要的半导体衬底。
实施例三
首先，衬底层的材料选择硅单晶片，先对衬底层进行清洗，去除硅单晶片上自然氧化层，在衬底层上生长一层的第一非晶硅层，在第一非晶硅层上生长第一多晶硅层，在第一多晶硅层上生长第二非晶硅层，生长第二非晶硅完成后，然后对制备完成的第二非晶硅表面进行清洗。
然后，将清洗后的带有交替生长多晶硅层和非晶硅层的衬底层进行热氧化处理，热氧化温度为900℃，热氧化时间为15h，第二非晶硅层中远离衬底层的部分被氧化成二氧化硅(绝缘层)，第二非晶硅层中靠近衬底层的一侧未被氧化，第一非晶硅层、第一多晶硅层、未被氧化的第二非晶硅层形成缺陷层。
最后，对在缺陷层上制备铌酸锂功能薄膜层，得到所需要的半导体衬底。
本申请提供了多种制备半导体衬底的方法，在制备缺陷层的过程中引入非晶硅层，由于非晶硅层中不含有晶粒，因此，有效解决了多晶硅材料引发的应力过大、抛光纹等现象。由于本申请实施例中多晶硅层与非晶硅层交替制备，避免了多晶硅产时间生长导致晶粒过大，进而导致缺陷层应力过大的问题。同时，本申请中的多晶硅层中的晶粒小，表面缺陷多，能够有效束缚载流子，降低半导体衬底的电损耗。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (10)

1.一种半导体衬底，其特征在于，所述半导体衬底从上至下依次包括：
薄膜层、绝缘层、缺陷层以及衬底层；
所述缺陷层包括至少一层多晶硅层以及至少一层非晶硅层；所述多晶硅层以及所述非晶硅层交替层叠设置。
2.根据权利要求1所述的半导体衬底，其特征在于，所述缺陷层中与所述绝缘层相连接的为所述非晶硅层。
3.根据权利要求1所述的半导体衬底，其特征在于，所述非晶硅层的总厚度小于所述多晶硅的总厚度。
4.根据权利要求1所述的半导体衬底，其特征在于，所述多晶硅层以及所述非晶硅层的总层数大于或等于三层，并且小于或等于七层。
5.根据权利要求1所述的半导体衬底，其特征在于，所述薄膜层的材质为铌酸锂、钽酸锂、石英、砷化镓、陶瓷以及四硼酸锂中的任意一种；所述绝缘层的材质为二氧化硅、氧化钛、氧化锗以及氮氧化硅中的任意一种；所述衬底层的材质为硅、金刚石、蓝宝石、碳化硅、氮化硅、氧化铝、石英、铌酸锂、钽酸锂以及氮化铝中的任意一种。
6.一种电子元器件，其特征在于，所述电子元器件包含权利要求1至5中的任意一项所述的半导体衬底。
7.一种半导体衬底的制备方法，其特征在于，所述方法包括：
制备衬底层；
在所述衬底层上，交替制备多晶硅层以及非晶硅层；其中所述多晶硅层在预设高温下制备，所述非晶硅层在预设低温下制备；
对所述多晶硅层以及所述非晶硅层进行氧化，形成缺陷层以及绝缘层；
在所述绝缘层上制备薄膜层，得到半导体衬底。
8.根据权利要求7所述的半导体衬底的制备方法，其特征在于，在所述衬底层上，交替制备多晶硅层以及非晶硅层，包括：
对所述衬底层所处制备环境进行抽真空处理，设置预定压力，在所述预设高温下通入预设流量的硅源，经过预定时间，制备获取第一多晶硅层；所述第一多晶硅层为多晶硅层中的任意一层；
调整制备环境的温度至所述预设低温，通入预设流量的硅源，经过预定时间，制备获取第一非晶硅层；所述第一非晶硅层为非晶硅层中的任意一层；
重复上述制备所述第一多晶硅层以及所述第一非晶硅层的步骤，直至所述多晶硅层以及所述非晶硅层的总层数达到预设层数。
9.根据权利要求8所述的半导体衬底的制备方法，其特征在于，重复上述制备所述第一多晶硅层以及所述非第一多晶硅层的步骤，直至所述多晶硅层以及所述非晶硅层的总层数达到预设层数，包括：
重复上述制备所述第一多晶硅层以及所述非第一多晶硅层的步骤，直至所述多晶硅层以及所述非晶硅层的总层数达到预设层数，并且制备的最后一层为非晶硅层。
10.根据权利要求7所述的半导体衬底的制备方法，其特征在于，所述预设高温对应的温度大于或等于590℃并且小于或等于660℃；所述预设低温对应的温度大于或等于500℃并且小于或等于590℃。
CN202110113127.4A 2021-01-27 2021-01-27 一种半导体衬底、电子元器件以及半导体衬底的制备方法 Active CN112951709B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110113127.4A CN112951709B (zh) 2021-01-27 2021-01-27 一种半导体衬底、电子元器件以及半导体衬底的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110113127.4A CN112951709B (zh) 2021-01-27 2021-01-27 一种半导体衬底、电子元器件以及半导体衬底的制备方法

Publications (2)

Publication Number Publication Date
CN112951709A true CN112951709A (zh) 2021-06-11
CN112951709B CN112951709B (zh) 2022-05-27

Family

ID=76238093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110113127.4A Active CN112951709B (zh) 2021-01-27 2021-01-27 一种半导体衬底、电子元器件以及半导体衬底的制备方法

Country Status (1)

Country Link
CN (1) CN112951709B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63115325A (ja) * 1986-10-31 1988-05-19 Matsushita Electric Ind Co Ltd シリコン薄膜およびその製造方法
US5667597A (en) * 1994-03-22 1997-09-16 Canon Kabushiki Kaisha Polycrystalline silicon semiconductor having an amorphous silicon buffer layer
EP2325870A1 (en) * 2009-11-20 2011-05-25 Samsung Mobile Display Co., Ltd. Method of fabricating polysilicon layer, thin film transistor, organic light emitting diode display device including the same, and method of fabricating the same
CN110085550A (zh) * 2018-01-26 2019-08-02 沈阳硅基科技有限公司 一种半导体产品用绝缘层结构及其制备方法
CN110676151A (zh) * 2018-07-02 2020-01-10 台湾积体电路制造股份有限公司 包括具有小粒度的陷阱丰富层的绝缘体上覆半导体(soi)衬底及其形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63115325A (ja) * 1986-10-31 1988-05-19 Matsushita Electric Ind Co Ltd シリコン薄膜およびその製造方法
US5667597A (en) * 1994-03-22 1997-09-16 Canon Kabushiki Kaisha Polycrystalline silicon semiconductor having an amorphous silicon buffer layer
EP2325870A1 (en) * 2009-11-20 2011-05-25 Samsung Mobile Display Co., Ltd. Method of fabricating polysilicon layer, thin film transistor, organic light emitting diode display device including the same, and method of fabricating the same
CN110085550A (zh) * 2018-01-26 2019-08-02 沈阳硅基科技有限公司 一种半导体产品用绝缘层结构及其制备方法
CN110676151A (zh) * 2018-07-02 2020-01-10 台湾积体电路制造股份有限公司 包括具有小粒度的陷阱丰富层的绝缘体上覆半导体(soi)衬底及其形成方法

Also Published As

Publication number Publication date
CN112951709B (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
JP6796162B2 (ja) 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
TWI774584B (zh) 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板
TWI709197B (zh) 製造具有電荷捕捉層之高電阻率絕緣體上半導體晶圓之方法
CN108780776B (zh) 使半导体表面平整的制造方法
JP5926527B2 (ja) 透明ｓｏｉウェーハの製造方法
JP2006148066A (ja) ゲルマニウム・オン・インシュレータ（ＧｅＯＩ）型ウェーハの製造方法
JP2008153545A (ja) 歪Ｓｉ基板の製造方法
US7605055B2 (en) Wafer with diamond layer
CN112420915B (zh) 复合衬底的制备方法、复合薄膜及电子元器件
CN109075028B (zh) 贴合式soi晶圆的制造方法
CN112951709B (zh) 一种半导体衬底、电子元器件以及半导体衬底的制备方法
CN112951708B (zh) 一种复合衬底及其制备方法、复合薄膜
JP5310004B2 (ja) 貼り合わせウェーハの製造方法
US10796946B2 (en) Method of manufacture of a semiconductor on insulator structure
CN112671363A (zh) 复合衬底、复合薄膜及其制备方法，及射频声表面波器件
JP2007250676A (ja) 異種材料の積層基板の製造方法
CN112564662B (zh) 复合衬底及其制备方法、电子元器件
WO2022091831A1 (ja) 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板
JP2012059889A (ja) 貼り合わせウェーハの製造方法及びウェーハ載置用サセプタ
CN117497477A (zh) 复合薄膜及其制备方法
CN114284135A (zh) 一种复合衬底的制备方法、复合衬底以及电子元器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant