TW202343550A - 將薄層轉移到載體基板之方法 - Google Patents

將薄層轉移到載體基板之方法 Download PDF

Info

Publication number
TW202343550A
TW202343550A TW112109069A TW112109069A TW202343550A TW 202343550 A TW202343550 A TW 202343550A TW 112109069 A TW112109069 A TW 112109069A TW 112109069 A TW112109069 A TW 112109069A TW 202343550 A TW202343550 A TW 202343550A
Authority
TW
Taiwan
Prior art keywords
dose
plane
donor substrate
carrier substrate
thin layer
Prior art date
Application number
TW112109069A
Other languages
English (en)
Inventor
奧列格 孔農楚克
迪迪爾 蘭德魯
弗雷德里克 馬贊
穆罕默德 納迪亞 本
瑪麗安 柯伊格
Original Assignee
法商梭意泰科公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商梭意泰科公司 filed Critical 法商梭意泰科公司
Publication of TW202343550A publication Critical patent/TW202343550A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明係關於一種用於將薄層轉移到載體基板之方法,其包括以下步驟: 提供包括供體基板及該載體基板之經接合結構,此等已經由其等各自前側沿著位於主平面中之接合界面藉由直接接合而結合,該供體基板包括實質上平行於該主平面且經由植入輕質物種之步驟形成的埋藏弱平面,該植入輕質物種之步驟包含以第一劑量及第一植入能量共同植入氫離子以及以第二劑量及第二植入能量共同植入氦離子, 將破裂熱處理應用於該經接合結構以沿著該埋藏弱平面引發與該平面中因熱活化所致的微裂縫痕生長相關之自發分離,該分離導致薄層自該供體基板轉移到該載體基板。 該方法值得注意的在於植入輕質物種之該步驟進一步包括以第三劑量及第三能量局部植入氫離子,以在該埋藏弱平面中形成局部過量區,該第三劑量對應於該第一劑量之三倍以上,以使該局部過量區成為該分離之起始點。

Description

將薄層轉移到載體基板之方法
本發明係關於微電子器件及半導體之領域。特定言之,本發明係關於一種用於基於Smart Cut TM技術將薄層轉移到載體基板之方法,薄層在分離之後具有經改良粗糙度。轉移方法可尤其用於SOI結構之製造。
Smart Cut TM技術因製造SOI (絕緣體上覆矽)結構及更一般而言因轉移薄層而聞名。此技術係基於藉由在供體基板中植入輕質離子而在該基板中形成埋藏弱平面;埋藏弱平面用供體基板之前側定界(delimit)待轉移之薄層。供體基板及載體基板接著經由其等各自前側結合以形成經接合結構。其等有利地藉由直接接合、藉由分子附著(即,在未使用黏著材料之情況下)結合:接合界面因此建立於兩個經結合基板之間。埋藏弱平面中經由熱活化所致的微裂縫生長可能導致沿著該平面之自發分離,而引起將薄層轉移到載體基板(而形成例如SOI類型之堆疊結構)。供體基板之剩餘部分可重用於後續層轉移。在分離之後,通常將精加工處理應用於堆疊結構以恢復經轉移薄層之晶體品質及表面粗糙度。此等已知處理可尤其涉及氧化或平滑化熱處理(在惰性或還原氛圍下),清潔及/或化學蝕刻及/或化學機械拋光之步驟。用於檢測最終結構之各種工具使得可檢測薄層之整個表面。
當埋藏弱平面中之分離係自發的時,觀察到所轉移之薄層在高頻率(微粗糙度)及低頻率(波紋度、高粗糙度之局部區、斑紋(mottling)等)兩者中之表面粗糙度方面之相當大的可變性。可尤其在檢測最終結構中之薄層期間經由前述檢測工具看見及量測此可變性。
應記住,可經由使用KLA-Tencor Surfscan™檢測工具(圖1)進行映射來對精加工之後之薄層之表面粗糙度成像。粗糙度及亦潛在圖案(斑紋、緻密區等)之位準係經由對應於由薄層之表面散射之光之強度的霧度之量測來量測或顯露。霧度信號在從0.1 µm -1至10 µm -1之空間頻率之範圍內隨著RMS表面粗糙度之平方線性地變化。對於關於用於檢測及評估大區域內之粗糙度的此技術之更完整資訊,可參考F. Holsteyns之文章「Seeing through the haze」 (Yield Management Solution,2004年春季,第50頁至第54頁)。
圖1之圖展示自直至精加工為止相同處理之兩個經接合結構轉移的兩個薄層之表面粗糙度。在圖(A)中,觀察到殘餘粗糙度之周邊區(被稱為「緻密區」 (DZ));圖(B)完全無該區。較明顯斑紋(M)亦在圖(A)中可見。另外,平均及最大粗糙度(被表達為ppm霧度)在兩個圖(A)與(B)之間不同。圖1繪示主要源於分離之後之表面粗糙度(高及低頻)之可變性的薄層之最終品質及粗糙度之可變性。
為改良經轉移薄層之最終品質,因此,在藉由熱活化進行自發分離之情況中,在轉移之後降低此等層之表面粗糙度(無關於空間頻率)仍然是重要的。
本發明係關於一種用於將薄層轉移到載體基板之方法,其包括以下步驟: -提供包括供體基板及該載體基板之經接合結構,此等已經由其等各自前側沿著位於主平面中之接合界面藉由直接接合而結合,該供體基板包括實質上平行於該主平面且經由植入輕質物種之步驟形成的埋藏弱平面,該植入輕質物種之步驟包含以第一劑量及第一植入能量共同植入氫離子及以第二劑量及第二植入能量共同植入氦離子, -將破裂熱處理應用於該經接合結構以沿著該埋藏弱平面引發與該平面中因熱活化所致的微裂縫生長相關之自發分離,該分離導致薄層自該供體基板轉移到該載體基板。
該方法值得注意的在於植入輕質物種之該步驟進一步包括以第三劑量及第三能量局部植入氫離子,以在該埋藏弱平面中形成局部過量區,該第三劑量對應於該第一劑量之三倍以上,以使該局部過量區成為該分離之起始點。
根據可單獨或以任何可達成組合實施之本發明之一些有利特徵: ∙  該第三能量低於該第一能量; ∙  該過量局部區係定位於該供體基板之中心區域中,在該主平面中; ∙  該第一劑量係1E16/cm 2+/- 40%,該第二劑量係1E16/cm 2+/- 40%,且該第三劑量包括在該第一劑量之三倍(不包含)與七倍之間,且較佳地為該第一劑量之約四倍; ∙  該過量局部區在該主平面中具有包括在10 µm 2與2 cm 2之間之面積; ∙  該供體基板及/或該載體基板至少在其各自前側上具有絕緣層,該絕緣層在該經接合結構中鄰近於該接合界面形成埋藏絕緣層; ∙  自該供體基板獲得之該薄層係由單晶矽製成且該載體基板包括單晶矽,以形成SOI類型之堆疊結構。
本發明之 目的本發明提供一種轉移方法,其中供體基板之埋藏弱平面在局部具有過量之輕質物種,從而確保早期破裂起始且改良分離之後薄層之整個區域內之粗糙度,以在用於完成堆疊結構之精加工步驟之後達成極佳表面品質。方法對於SOI結構之製造尤其有利。
本發明係關於一種用於將薄層轉移到載體基板以形成堆疊結構之方法。如在介紹中提及,此堆疊結構可尤其具有SOI類型,且包括由矽製成之薄表面層、中間絕緣層及由矽製成之載體基板。載體基板可視情況包括例如用於旨在用於射頻應用之SOI結構之其他功能層,諸如電荷捕獲層。然而,根據本發明之轉移方法不限於SOI晶圓之製造,且可在微電子器件、微系統及半導體之領域中應用於若干其他堆疊結構。
根據本發明之轉移方法係基於Smart Cut TM技術。當埋藏弱平面中之分離係自發的時,破裂時間(即,在熱破裂退火期間,在其結束時發生分離之時間)可在經歷相同爐中之相同退火之複數個相同處理之經接合總成之間不同。破裂時間(FT)取決於大量參數,該等參數一方面與埋藏弱平面之形成相關,且另一方面與破裂退火或甚至經接合結構之性質等相關。申請人已觀察到,對於以類似方式製備且經歷相同破裂退火之經接合結構,與分離在較長破裂時間(lFT)之後發生時相比,當分離在較短破裂時間(sFT)之後發生時,最終堆疊結構(即,在轉移及精加工之後)之薄層具有較低的高頻表面粗糙度(微粗糙度),如圖2中可見。此外,長破裂時間導致在破裂之後在薄層之邊緣處的非常高粗糙度之局部區(被稱為緻密區DZ),當破裂時間較短時,情況幾乎或完全非如此。即使在精加工之後,此緻密區仍使薄層之品質及粗糙度降級,如圖1之圖(A)中可見。
因此,根據本發明之轉移方法旨在於早期(短破裂時間)且重複地(複數個類似經接合結構之間的破裂時間之低分散)起始埋藏弱平面中之自發分離,以實質上改良經轉移薄層之表面粗糙度。
為此,轉移方法包括首先提供包括供體基板1及載體基板2之經接合結構100,此等藉由其等各自前側(1a、2a)沿著接合界面3之直接接合而結合(圖3)。
供體基板1優先採取具有100 mm、150 mm、200 mm、300 mm或甚至450 mm之直徑及通常包括在300 μm與1 mm之間之厚度的晶圓之形式。其具有前側1a及後側1b。前側1a之表面粗糙度被選取為小於1.0 nm RMS,或甚至優先地小於0.5 nm RMS (藉由原子力顯微術(AFM)例如在20 μm × 20 μm掃描中量測)。供體基板1可由矽或薄層轉移可關注之任何其他半導體或絕緣材料(例如,SiC、GaN、LiTaO3等)製成。
亦應注意,供體基板1可至少在其前側1a上包括一或多個額外層12,例如絕緣層。此額外層可具有包括在幾奈米與數百奈米之間之厚度。如圖3中繪示,在供體基板1及載體基板2已結合之後,此額外層12成為經接合結構100中之埋藏中間層。
供體基板1包括定界待轉移之薄層10之埋藏弱平面11。如關於Smart Cut TM技術所熟知,此埋藏弱平面11可經由植入輕質物種之步驟來形成。在供體基板1中植入此等輕質物種至與薄層10之目標厚度一致之給定深度。此等輕質物種將在給定深度周圍形成分佈於實質上平行於供體基板1之前側1a (即,平行於圖中之平面(x,y))的薄層中之微腔。為簡單起見,將此薄層稱為埋藏弱平面11。特定言之,在本發明之內容背景中,植入步驟包括以第一劑量及第一植入能量共同植入氫離子及以第二劑量及第二植入能量共同植入氦離子。
輕質物種之植入能量經選擇以達到給定深度。例如,氫離子將在包括在10 keV與180 keV之間之第一能量下植入,且氦離子將在包括在20 keV與210 keV之間之第二能量下植入,以定界具有通常包括在100 nm與1200 nm之間之厚度的薄層10。
氫離子之經植入劑量(或第一劑量)通常為在所揭示第一植入能量範圍內之1E16/cm 2+/- 40%。氦離子之經植入劑量(或第二劑量)亦為在所揭示第二植入能量範圍內之約1E16/cm 2+/- 40%。
有利地,在氫離子之前植入氦離子。
應記住,額外層可在離子植入步驟之前沈積於供體基板1之前側1a上。例如,此額外層可由諸如氧化矽或氮化矽之材料構成。可保留該額外層以用於下一結合步驟(且形成經接合結構100之中間層之全部或部分),或可移除該額外層。
載體基板2優先地亦採取具有100 mm、150 mm、200 mm、300 mm或450 mm之直徑及通常包括在300 μm與1 mm之間之厚度的晶圓之形式。其具有前側2a及後側2b。前側2a之表面粗糙度被選取為小於1.0 nm RMS,或甚至優先地小於0.5 nm RMS (藉由AFM例如在20 μm × 20 μm掃描中量測)。載體基板2可由矽或可關注到其之薄層轉移之任何其他半導體或絕緣材料製成。在本發明之內容背景中,形成載體基板2之(若干)材料應與高於或等於400°C之溫度至由結合供體基板1及該載體基板2產生的經接合結構100之施加相容。
亦應注意,載體基板2可至少在其前側2a上包括一或多個額外層,例如絕緣層及/或電荷捕獲層。一或多個額外層可具有包括在幾奈米與數微米之間之厚度。在已結合供體基板1及載體基板2之後,此一或多個額外層被埋藏在經接合結構100中。
用於結合供體1及載體2基板之方法係基於藉由分子附著進行直接接合。如本身所熟知,此接合不需要黏著材料,此係因為接合在原子級形成在經結合表面之間,而形成接合界面3。存在藉由分子附著之數種類型之接合,其等尤其在其等溫度條件、壓力條件、氛圍條件或在使表面接觸之前之處理上不同。可提及在使用或不使用待結合表面之先前電漿活化之情況下進行之室溫接合、原子擴散接合(ADB)、表面活化接合(SAB)等。
結合步驟可包括在使待結合前側1a、2a接觸之前之化學清潔(例如,RCA清潔)及表面活化(例如,藉由氧或氮電漿)或其他表面製備(諸如洗滌)的習知序列,其等有可能促成接合界面3之品質(低缺陷密度、高附著能量)。
在形成經接合結構100之情況下,根據本發明之轉移方法設想將破裂熱處理應用於其以沿著埋藏弱平面11引發自發分離。分離導致將薄層10自供體基板1轉移到載體基板2,以形成堆疊結構110 (圖4)。另外,獲得供體基板之剩餘部分1’。尤其對於基於矽之經接合結構100,熱處理可通常在水平爐(能夠共同處理複數個經接合總成100)中在包括在200°C與400°C之間之溫度下實行。
如上文揭示,經應用於供體基板1以形成埋藏弱平面11之植入輕質物種的步驟包括以第一劑量及第一植入能量共同植入氫離子及以第二劑量及第二植入能量共同植入氦離子。例如,以期望從其提取240 nm之薄層10之具有300 mm直徑之矽供體基板1開始,為形成FD-SOI類型(FD-SOI代表全空乏SOI)之堆疊結構110,共同植入條件係如下:在40 keV-1E16/cm 2下引入氦離子,接著在25 keV-1E16/cm 2下引入氫離子。由氧化矽製成之額外層12被放置於供體基板1上且例如具有約100 nm之厚度。
由於相對較短或較長或在任何情況中無法預測的轉移時間,應用於複數個結構之此等共同植入條件可能導致在分離之後(及在精加工之後)表面粗糙度方面之變化結果,如參考圖2說明。
因此,為運用轉移時間再現性解決此問題,根據本發明之方法提供植入輕質物種之步驟,以包括在共同植入氦及氫之後或之前,以第三劑量及第三能量局部植入氫離子。此植入容許過量局部區11b形成於埋藏弱平面11中,該區旨在形成埋藏弱平面11中之早期分離之起始點。此早期分離確保短破裂時間,且因此,當共同處理複數個經接合結構100時,所轉移之薄層10之表面光潔度將具有極佳的品質且非常可再現。
此局部植入值得注意的在於第三劑量對應於第一劑量之三倍以上,此係非常重要的。具體言之,申請人已觀察到,局部植入第一氫劑量之一倍、兩倍或甚至三倍不足以形成分離之可靠的且可再現的起始點。當第三劑量不大於第一劑量之三倍時,過量局部區11b並未重複地引發分離之起始:如此,存在破裂時間之實質可變性,及因此所轉移之薄層10之表面光潔度之非所要波動。具體言之,出乎意料地,低於或等於第一劑量的三倍之第三劑量不足以在其他潛在起始點(即,定位於接合界面3或甚至經接合結構100之未接合周邊邊緣區域處之點狀接合缺陷)之前起始埋藏弱平面11中之破裂。
圖5之表展示在藉由在40 keV及25 keV之各自能量下及在1E16/cm 2及1E16/cm 2之各自劑量下共同植入氦及氫而形成的埋藏弱平面11之情況中,針對氫離子之局部植入之各種試驗關於分離之後破裂時間及表面光潔度(以ppm霧度為單位)之結果。過量局部區11b中之氫離子之植入能量(或第三能量)係25 keV,即,與第一植入能量相同。在350°C下實行分離退火。
此等結果證實,與可能已預期相反,低於或等於第一劑量(H)的三倍之過量確實不具有早期分離起始之所追求效應。對於結構1至3,破裂時間保持較長且波動,且表面光潔度未相對於在無過量局部區之情況下獲得之習知值(約26 ppm +/- 2 ppm之霧度) (「參考(Ref)」結構)改良。
當局部植入之第三氫劑量等於第一劑量之五倍(結構4)或甚至七倍(結構5、6)時,過量局部區11b有效地發揮破裂之起始點之作用:其引發可再現的且較短的破裂時間,且在可重複性及霧度幅度方面改良表面光潔度(相對於無過量局部區11b之結構減小12%至25%)。應記住,早期破裂確保較低微粗糙度(高空間頻率)及很少或無高粗糙度之局部區(原本被稱為緻密區DZ)。
亦應注意,薄層10在過量區11b中之局部表面粗糙度比層10之其他區域中低,且因此未產生特定訊符,此可能影響最終堆疊結構110之品質。例如,對於圖5之結構5及6,霧度值係約19 ppm (與整體上晶圓之20.9 ppm或20.7 ppm相比)。
較佳地,運用1E16/cm 2+/- 40%之第一劑量(H),第三劑量嚴格高於第一劑量之三倍且低於或等於該第一劑量之七倍;又較佳地,第三劑量包括在第一劑量之四倍與五倍之間。
關於過量之此特定選擇已被識別為對於形成破裂之早期且可再現起始點極其有效。
超出第一劑量之七倍之上限,存在於供體基板1之表面上出現氣泡之高風險。如此,此等氣泡之存在引起接合界面3處之接合缺陷且使經接合結構100之品質降級。
過量區11b可定位於供體基板1之中心處(在主平面(x,y)中),在基板之周邊上或在居間於此兩個極端之間之區域中。當定位於中心位置中時,過量區係有利的,因為分離波將從經接合結構100之中心傳播至邊緣,此大大地限制所轉移之薄層10之表面上的斑紋M或其他破裂波之幅度(低頻波紋度及粗糙度)。
過量局部區11b可在主平面(x,y)中佔據包括在幾十µm 2與幾cm 2之間(即,通常在10 µm 2與2 cm 2之間)之面積。
局部植入可透過含有孔之機械遮罩實行,該孔之面積等於過量局部區11b之目標面積。其可替代地使用其中沈積、藉由微影圖案化且接著蝕刻屏蔽層(screening layer)之遮蔽技術或甚至使用氫離子束之受控掃描來實行。
最後,且有利地,氫離子之局部植入係在不同於第一能量之第三能量下實行。具體言之,已觀察到,在對應於過量局部區11b之區域10c中轉移的薄層10之厚度大於在其他各處之薄層10之厚度。因此,第三植入能量(相對於H之局部植入)較佳被選取為低於第一能量。
藉由繪示,圖6展示SOI類型之堆疊結構110 (其類似於圖5之結構5或6)之照片。可見表面係在轉移之後薄層10之自由表面10a。由於薄層10局部在區域10c中之厚度差,區域10c (其對應於過量局部區11b)呈現不同於該層10之剩餘部分之色彩。在此實例中,薄層10在區域10c與晶圓之剩餘部分之間的厚度差係約29 nm。在於此等實例中採用之植入能量範圍內,可估計各keV添加約8 nm至8.5 nm之經轉移薄矽層10。在圖6之實例中,第三植入能量因此較佳地被設定為比第一植入能量低3.5 keV,即,被設定為36.5 keV。
藉由避免區域10c中之局部厚度差,第三植入能量之調整容許進一步改良在轉移之後薄層10之表面光潔度。
由於充當藉此有效地且可再現地起始早期分離之點的特定過量局部區11b之存在,根據本發明之轉移方法為所轉移之薄層10提供相對於自用習知方法處理之經接合結構獲得的SOI結構改良之表面光潔度10a,此係因為表面10a展現非常少或無斑紋M或非常少或無緻密區DZ。在平滑化之前或之後薄層10之側之微粗糙度(霧度)亦低於用習知方法獲得之粗糙度。
與共同處理之複數個經接合結構100相比,另一重要益處係此等結果之再現性。
當然,本發明不限於所述實施例,且可實施實施例之變體而不脫離如由發明申請專利範圍定義之本發明之範疇。
1:供體基板 1’:剩餘部分 1a:前側 1b:後側 2:載體基板 2a:前側 2b:後側 3:接合界面 10:薄層/薄矽層 10a:自由表面/表面光潔度 10c:區域 11:埋藏弱平面 11b:過量局部區/局部過量區 12:額外層/絕緣層 100:經接合結構/經接合總成 110:堆疊結構 DZ:緻密區 M:斑紋
將自參考附圖之以下詳細描述變得明白本發明之其他特徵及優點,其中: [圖1]圖1展示表示自直至精加工為止使用習知方法相同處理之兩個經接合結構獲得的兩個經轉移薄層之表面粗糙度之兩個圖;該兩個圖係用Surfscan TM檢測工具獲得; [圖2]圖2展示指示依據破裂時間而變化之直至精加工為止使用習知方法相同處理之複數個經接合總成(不同於關於圖1提及之經接合總成)的薄層之表面粗糙度之圖表; [圖3]圖3展示參與根據本發明之轉移方法之中間步驟之經接合結構; [圖4]圖4展示堆疊結構及供體基板之剩餘部分,此等已經由根據本發明之轉移方法獲得; [圖5]圖5展示氫離子之局部植入之各種試驗及相關聯結果; [圖6]圖6展示經由根據本發明之轉移方法獲得之堆疊結構之照片。 某些圖係示意性表示,為易讀起見,該等圖未按比例。特定言之,沿著z軸之層之厚度相對於沿著x及y軸之橫向尺寸未按比例。 在圖中或在描述中,相同元件符號可能已用於具有相同性質之元件。

Claims (7)

  1. 一種用於將薄層(10)轉移到載體基板(2)之方法,其包括以下步驟: 提供包括供體基板(1)及該載體基板(2)之經接合結構(100),此等已經由其等各自前側(1a、2a)沿著位於主平面(x,y)中之接合界面(3)藉由直接接合而結合,該供體基板(1)包括實質上平行於該主平面且經由植入輕質物種之步驟形成的埋藏弱平面(11),該植入輕質物種之步驟包含以第一劑量及第一植入能量共同植入氫離子及以第二劑量及第二植入能量共同植入氦離子, 將破裂熱處理應用於該經接合結構(100)以沿著該埋藏弱平面(11)引發自發分離,該分離係與該平面(11)中經由熱活化所致的微裂縫生長相關,該分離導致將薄層(10)從該供體基板(1)轉移到該載體基板(2), 該方法之特徵在於植入輕質物種之該步驟進一步包括以第三劑量及第三能量局部植入氫離子,以在該埋藏弱平面(11)中形成局部過量區(11b),該第三劑量對應於該第一劑量之三倍以上,以使該局部過量區成為該分離之起始點。
  2. 如請求項1之轉移方法,其中該第三能量低於該第一能量。
  3. 如請求項1或2之轉移方法,其中該局部過量區(11b)係定位於該供體基板(1)之中心區域中,在該主平面(x,y)中。
  4. 如請求項1或2之轉移方法,其中該第一劑量係1E16/cm 2+/- 40%,該第二劑量係1E16/cm 2+/- 40%,且該第三劑量包括在該第一劑量之三倍(不包含)與七倍之間,且較佳地為該第一劑量之約四倍。
  5. 如請求項1或2之轉移方法,其中該局部過量區(11b)在該主平面(x,y)中具有包括在10 µm 2與2 cm 2之間之面積。
  6. 如請求項1或2之轉移方法,其中該供體基板(1)及/或該載體基板(2)至少在其之該各自前側(1a、2a)上具有絕緣層(12),該絕緣層(12)在該經接合結構(100)中鄰近於該接合界面(3)形成埋藏絕緣層。
  7. 如請求項6之轉移方法,其中自該供體基板(1)獲得之該薄層(10)係由單晶矽製成且該載體基板(2)包括單晶矽,以形成SOI類型之堆疊結構(110)。
TW112109069A 2022-04-01 2023-03-13 將薄層轉移到載體基板之方法 TW202343550A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2202978A FR3134229B1 (fr) 2022-04-01 2022-04-01 Procede de transfert d’une couche mince sur un substrat support
FR2202978 2022-04-01

Publications (1)

Publication Number Publication Date
TW202343550A true TW202343550A (zh) 2023-11-01

Family

ID=81748981

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112109069A TW202343550A (zh) 2022-04-01 2023-03-13 將薄層轉移到載體基板之方法

Country Status (3)

Country Link
FR (1) FR3134229B1 (zh)
TW (1) TW202343550A (zh)
WO (1) WO2023186595A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2867310B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
FR2912259B1 (fr) * 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
FR3093859B1 (fr) * 2019-03-15 2021-02-12 Soitec Silicon On Insulator Procédé de transfert d’une couche utile sur une substrat support

Also Published As

Publication number Publication date
FR3134229A1 (fr) 2023-10-06
WO2023186595A1 (fr) 2023-10-05
FR3134229B1 (fr) 2024-03-08

Similar Documents

Publication Publication Date Title
US6171965B1 (en) Treatment method of cleaved film for the manufacture of substrates
US9202711B2 (en) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
US6290804B1 (en) Controlled cleavage process using patterning
US6582999B2 (en) Controlled cleavage process using pressurized fluid
US7615464B2 (en) Transfer method with a treatment of a surface to be bonded
US20070029043A1 (en) Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
KR101855812B1 (ko) 접합웨이퍼의 제조방법
WO2000063965A1 (en) Treatment method of cleaved film for the manufacture of substrates
JP2006210898A (ja) Soiウエーハの製造方法及びsoiウェーハ
TWI616966B (zh) 在顯示負的焦耳-湯姆遜(joule-thomson)係數之氣體氛圍中的接合方法
US7776717B2 (en) Controlled process and resulting device
KR20080086899A (ko) Soi 웨이퍼의 제조 방법 및 soi 웨이퍼
US20050247668A1 (en) Method for smoothing a film of material using a ring structure
TW202343550A (zh) 將薄層轉移到載體基板之方法
US8835282B2 (en) Controlled process and resulting device
TWI762755B (zh) 可分離結構及應用所述結構之分離方法
TW202335092A (zh) 用於將薄層移轉至載體底材之方法
TW200409282A (en) A method of increasing the area of a useful layer of material transferred onto a support
TW202347444A (zh) 用於將薄層移轉至載體底材之方法
TW202036782A (zh) 用於將有用層移轉至支撐底材上之方法