CN101826473A - 贯通电极的形成方法与半导体基板 - Google Patents

贯通电极的形成方法与半导体基板 Download PDF

Info

Publication number
CN101826473A
CN101826473A CN201010128069A CN201010128069A CN101826473A CN 101826473 A CN101826473 A CN 101826473A CN 201010128069 A CN201010128069 A CN 201010128069A CN 201010128069 A CN201010128069 A CN 201010128069A CN 101826473 A CN101826473 A CN 101826473A
Authority
CN
China
Prior art keywords
mentioned
hole
solid metal
semiconductor substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010128069A
Other languages
English (en)
Other versions
CN101826473B (zh
Inventor
曾我部智浩
土门孝彰
井之口大辅
高木干夫
远池健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN101826473A publication Critical patent/CN101826473A/zh
Application granted granted Critical
Publication of CN101826473B publication Critical patent/CN101826473B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的课题在于提供一种贯通电极的形成方法，其中，可不必在维持高温气氛的状态对熔融金属进行处理，简化工序和装置，另外与采用导电膏的场合相比较，可高密度地将金属填充于贯通孔内。形成在Si基板(10)的外面具有开口的第1非贯通孔(21)；在第1非贯通孔(21)的底部具有小于第1非贯通孔(21)的开口的第2非贯通孔(22)，在第1非贯通孔(21)的底部放置固体金属(50)。将Si基板(10)放置于减压气氛下，将其加热到固体金属(50)的软化点附近。维持加热状态，从减压气氛转移到加压气氛，将已软化或熔融的金属(50)填充于第2非贯通孔(22)中。

Description

贯通电极的形成方法与半导体基板
技术领域
本发明涉及半导体基板的贯通电极的形成方法，与具有贯通电极的半导体基板。
背景技术
像也在下述的非专利文献1中记载的那样，在构成目前的高度的电子系统的核心的半导体芯片中，相对外部的信号的接收发送、电能的供给专门通过硅晶片的外面的金属电极而进行。在半导体芯片和外部的连接中，广泛地采用使用较细的金属丝的引线接合、采用焊锡隆起的倒装焊接。但是，为了实现电子设备的小型化且高性能化，最近，人们强烈地要求更薄、占有面积小、高密度地集成，进而可进行高速动作的半导体器件。
相对这些要求，在过去的连接法中，日益接近性能的极限，出现了作为下一代的连接技术的在芯片的外面和内面的双面上具有电极的结构，即，硅贯通电极(TSV：Through Silicon Via)。开设通路的孔采用比如，深层反应离子蚀刻(D-RIE：Deep ReactiveIon Etching)。通路的直径比如在30～40μm的范围内，通路和硅晶片通过约1μm厚度的CVD(Chemical Vapor Deposition)的SiO2而绝缘。通路内部通过比如Cu填充，在外面侧和内面侧，连接用的突起电极(焊球)由Cu、Au、焊锡等形成。导电体和芯片内的IC电路通过布线层内的Al布线或芯片外面的Cu细布线连接。
下述的专利文献1公开了下述的方法，其中，通过光激励电解研磨法，在硅基板上形成深宽比大的贯通孔，对其内壁进行氧化处理，通过熔融金属回埋法填充金属，形成贯通电极。
下述的专利文献2公开了下述方法，在该方法中，在贯通基板而形成，并且其中一个开口通过导电性薄膜封闭的细微孔中填充导电性物质，形成贯通电极，在基板的导电性薄膜侧的面上设置保持导电性薄膜的保护部件之后，从上述细微孔的另一开口填充导电性物质。
下述的专利文献3公开了第1工序，其中，在半导体基板的外面上形成第1绝缘膜，在内面上形成第2绝缘膜，在第2绝缘膜上形成第1蚀刻终止层，该第1蚀刻终止层由其蚀刻率不同于半导体基板的导电性部件形成；第2工序，其中，相对贯通电极的形成对象部位进行蚀刻、形成凹部，直至第1蚀刻终止层；第3工序，其中，将第1蚀刻终止层用作种子层，相对凹部通过采用倒置(bottom up)生长的镀敷，形成贯通电极。
下述的专利文献4公开了下述的方法，其中，在具有非贯通孔的基板上，具有导电性、体积小于非贯通孔的容积的导电材料供给到基板的厚度方向一侧的外面部，将非贯通孔的开口部封闭，使非贯通孔之外的空间的压力高于非贯通孔的压力，通过非贯通孔内外的压差，将导电材料填充于非贯通孔中，反复进行这样的填充操作，直至非贯通孔由导电材料充满，将基板的另一面后退到导电材料在外方露出处，由此，稳定地形成导电性不产生偏差的贯通电极。
在先技术文献
专利文献
专利文献1：日本特开2002-237468号公报
专利文献2：日本特开2004-200584号公报
专利文献3：日本特开2006-222138号公报
专利文献4：日本特开2006-294814号公报
非专利文献
非专利文献1：表面技術Vol.58(2007)，No.12「3次元チツプ積層のためのシリコン貫通電極(TSV)の開発動向」傅田精一
发明内容
在上述专利文献1和2那样的采用熔融金属的方法的场合，即使在熔融金属为焊锡等的熔点低的金属的情况下，仍必须在维持数百度程度的高温气氛的状态，对熔融金属进行处理(参照图16(A))，工序和装置容易变得复杂。在像上述专利文献3那样，通过镀敷形成贯通电极的场合，为了进行镀敷生长，生产周期变长。在专利文献4中，导电材料采用导电膏，但是，在导电膏中，混合金属粉和溶剂，由此，具有贯通孔内的金属密度低(参照图16(B))的问题。另外，仅仅在贯通孔的内壁上形成导电体的方法(参照图16(C))也是普通的，但是，最好不采用该方法，因为电极的截面积小，比如，在重视直流电阻的场合(比如，电源线)，产生损失。
本发明是在意识到这样的状况的情况下提出的，本发明的目的在于提供下述的贯通电极的形成方法、及具有可在较短时间容易制造的可靠性高的贯通电极的半导体基板，其中，没有必要在维持高温气氛的状态对熔融金属进行处理，可简化工序和装置，并且与镀敷的场合相比较，可缩短生产周期，另外，与采用导电膏的场合相比较，可将金属高密度地填充于贯通孔内，另外，与仅仅在贯通孔的内壁上形成导电体的方法相比较，可减小直流电阻。
本发明的第1方式涉及一种贯通电极的形成方法。该方法包括：
非贯通孔形成工序，其中，在半导体基板的规定位置，形成在上述半导体基板的外面具有开口的第1非贯通孔、在上述第1非贯通孔的底部具有小于上述第1非贯通孔的开口的第2非贯通孔，由此形成2节状的非贯通孔；
种子层形成工序，其中，在上述2节状的非贯通孔的内面上形成绝缘层，并且在上述绝缘层上形成提高与上述固体金属的紧密粘接性的种子层；
固体金属设置工序，其中，呈没有进入上述第2非贯通孔中的形状的固体金属设置于上述第1非贯通孔上；
固体金属软化工序，其中，在减压气氛中对上述固体金属加热，将上述固体金属软化或熔融，通过使上述已软化或熔融的金属充满上述第1非贯通孔内的至少一部分，将上述第2非贯通孔的开口封闭；
金属填充工序，其中，通过使上述半导体基板为加压气氛，将上述已软化或熔融的金属填充于上述第2非贯通孔中；
去除工序，其中，去除上述半导体基板中的针对厚度方向，上述第1和第2非贯通孔不存在的部分。
在第1方式的贯通电极的形成方法中，可在上述去除工序，上述半导体基板中的针对厚度方向，上述第1非贯通孔的存在部分也针对上述厚度方向在规定长度的范围实现去除。
在第1方式的贯通电极的形成方法中，上述绝缘层可为SiO2，上述种子层为Cu、Al或Sn，或者为含有这些金属的合金。
在第1方式的贯通电极的形成方法中，上述固体金属可为铝。或者，上述固体金属可为铜或焊锡合金。
在第1方式的贯通电极的形成方法中，上述固体金属可为直径小于上述第1非贯通孔，大于上述第2非贯通孔的基本呈球体的金属颗粒。
在第1方式的贯通电极的形成方法中，上述第1非贯通孔可呈朝向上述半导体基板的开口侧直径增加的圆锥状。
在第1方式的贯通电极的形成方法中，上述非贯通孔形成工序为在晶圆状态的上述半导体基板上形成多个上述2节状的非贯通孔的工序；
上述固体金属设置工序可包括散布工序，其中，在晶圆状态的半导体基板上，散布多个上述固体金属，将其放置于上述第1非贯通孔的底部；回收工序，其中，回收未放置于上述第1非贯通孔的底部的上述固体金属。
在第1方式的贯通电极的形成方法中，上述非贯通孔形成工序为在晶圆状态的上述半导体基板上形成多个上述2节状的非贯通孔的工序；
上述固体金属设置工序将固体金属连接体按照各固体金属位于上述2节状的非贯通孔中的方式设置于晶圆状态的上述半导体基板上，上述固体金属连接体为多个上述2节状的非贯通孔的形成间隔以相同的间隔隔开、由多个上述固体金属连接而成。
在第1方式的贯通电极的形成方法中，上述非贯通孔形成工序为在晶圆状态的上述半导体基板上形成多个上述2节状的非贯通孔的工序；
上述固体金属设置工序采用具有多个固体金属设置孔的盘，该多个固体金属设置孔以与多个上述2节状的非贯通孔的形成间隔相同的间隔隔开的方式形成，在各固体金属设置孔中保持上述固体金属，将上述盘重合于晶圆状态的上述半导体基板上，将多个上述固体金属分别转移到上述2节状的非贯通孔中。
本发明的第2方式涉及一种半导体基板，其为具有贯通电极的半导体基板，在上述贯通电极中，在2节状的通孔中填充固体金属，上述2节状的通孔包括：
在上述半导体基板中的一个面上开口，具有小于上述半导体基板厚度的深度的第1孔部；
从上述第1孔部的底部与上述半导体基板的另一面连通的具有小于上述第1孔部的开口的第2孔部，
在上述2节状的通孔的内面上形成绝缘层。
在第2方式的半导体基板中，可在上述绝缘层上形成种子层。
另外，以上的组成部分的任意的组合，在方法、系统等之间变换本发明的表述的方案均作为本发明的方式而有效。
按照本发明的第1方式的贯通电极的形成方法，由于进行下述工序，即，形成在半导体基板的外面上具有开口的第1非贯通孔，与在上述第1非贯通孔的底部具有小于上述第1非贯通孔的开口的第2非贯通孔，在没有进入到上述第2非贯通孔中的形状的固体金属设置于第1非贯通孔中的状态，加热以后的工序，故不必在维持高温气氛的状态将熔融金属进行处理，可简化工序和装置。另外，也没有因镀敷生长，生产周期变长的情况。此外，由于上述固体金属不同于导电膏，不包含溶剂，故与采用导电膏的场合相比较，可提高贯通电极内的金属密度。另外，由于在上述第2非贯通孔中，填充已软化或熔融的金属，故与仅仅在贯通孔的内壁上形成导电体的场合相比较，可减小直流电阻。
按照本发明的第2方式的半导体基板，由于具有在较短时间可容易地制作的可靠性高的贯通电极，故有利于成本的降低和品质的提高。
附图说明
图1(A)～图1(L)为表示本发明的实施方式的贯通电极的形成方法的流程的工序图；
图2为该方法的流程图；
图3(A)～图3(B)为本实施方式的固体金属配置工序的具体例(之1)的模式说明图；
图4(A)～图4(B)为该工序的具体例(之2)的模式说明图；
图5为该工序的具体例(之3)的模式说明图；
图6为给出金属材料的种类和熔点，延展性和价格之间的关系的表；
图7为在本实施方式中采用形成贯通电极的Si基板的电子部件的举例性的剖视图；
图8(A)～图8(F)为组装该电子部件时的举例性的工序图；
图9(A)～图9(F)为涉及变形例的，第1非贯通孔为圆锥状的场合的贯通电极的形成方法的工序图(仅仅在非贯通孔形成工序之后)；
图10(A)～图10(H)为表示涉及变形例的，代替Pt膜采用SiO2掩模的场合的非贯通孔形成工序的工序图；
图11为表示涉及变形例的，将在2节形状的通孔中填充固体金属的电极作为贯通电极的场合的剖视图；
图12(A)～图12(L)为表示涉及变形例的，相对1个第1非贯通孔，形成多个第2非贯通孔，并且固体金属采用金属箔的场合的贯通电极的形成方法的流程的工序图；
图13(A)～图13(D)为表示涉及变形例的，首先进行抗蚀图案的剥离，然后形成绝缘层和种子层的场合的工序图；
图14(A)～图14(B)为在该场合，第1非贯通孔呈圆锥状时的工序图；
图15(A)～图15(B)为在该场合，相对第1非贯通孔，形成多个第2非贯通孔时的工序图；
图16(A)～图16(C)为表示现有技术的问题的模式图。
具体实施方式
下面参照附图，对本发明的优选实施方式进行具体描述。另外，各图所示的相同或等同的组成部分、部件、处理等采用同一标号，重复的说明适当地省略。另外，实施方式并不构成对本发明的限定，而是列举性的，在实施方式中描述的全部的特征、组合不是一定限于发明的本质的方式。
图1为表示本发明的实施方式的贯通电极的形成方法的流程的工序图。图2为该方法的流程图。下面依次进行说明。
1.非贯通孔形成工序(图1(A)～(F)，图2(S1～S6))
首先，像图1(A)所示的那样，在作为半导体基板的Si基板10的外面上，形成Pt膜11(图2的S1)。Pt膜11的膜厚为比如
Figure GSA00000037785800082
或
Figure GSA00000037785800083
(
Figure GSA00000037785800084
：埃)。接着，像图1(B)所示的那样，在Pt膜11上形成呈小直径的，比如圆形开口的抗蚀图案12(图2的S2)，像图1(C)所示的那样，通过铣削去除Pt膜11的一部分(图2的S3)。另外，铣削通过比如铣削装置，在电压750V、照射角10°的条件下实现。通过铣削，Pt膜11呈小直径的，比如圆形开口。然后，比如，通过二甲苯或丙酮清洗，接着，像图1(D)所示的那样，通过抛光处理，去除(剥离)抗蚀图案12(图2的S4)，像图1(E)所示的那样，在Pt膜11上形成大直径的，比如呈圆形开口的抗蚀图案15(图2的S5)。另外，通过D-RIE(Deep Reactive Ion Etching)，去除Pt膜11和Si基板10的一部分，像图1(F)所示的那样，在Si基板10中形成2节状的非贯通孔20(图2的S6)。2节状的非贯通孔20具有第1非贯通孔21和第2非贯通孔22。第1非贯通孔21在Si基板10的外面上具有开口(比如，圆形)，第2非贯通孔22在第1非贯通孔21的底部具有小于第1非贯通孔21的开口(比如，圆形)。即，在2节状的非贯通孔20中，第1非贯通孔21与小于第1非贯通孔21的开口的第2非贯通孔22按照第1非贯通孔21位于Si基板10的外面侧的方式同轴地形成。
2.种子层形成工序(图1(G)、图2(S7))
像图1(G)所示的那样，在Pt膜11和Si基板10的露出面(2节状的非贯通孔20的内面)形成绝缘层31(成膜)，根据需要，在绝缘层31上形成提高与后述的固体金属的紧密粘接性的种子层32(成膜)(图2的S7)。绝缘层31为比如SiO2层，种子层像后述的那样，为比如Al或含有Al的合金的层。
3.固体金属配置工序(图1(H)和(I)、图2(S8和S9))
比如，通过二甲苯或丙酮清洗，接着，像图1(H)所示的那样，借助抛光处理，去除(剥离)抗蚀图案15(图2的S8)，像图1(I)所示的那样，在第1非贯通孔21的底部，放置固体金属50(图2的S9)。固体金属50最好，为其直径小于第1非贯通孔21，大于第2非贯通孔22的金属颗粒，最好为基本呈球状的Al。对于Al，电特性良好，与贵金属相比较价格低。通过基本呈球状，第1非贯通孔21的搭载性良好。另外，固体金属50的材质除了Al以外，也可采用Cu、焊锡系合金。在后面对本工序进行更具体的描述。
4.固体金属软化工序(图1(J)，图2(S10))
将放置固体金属50的Si基板10设置于比如，6×10-3Pa的减压气氛下(实质的真空状态)，通过比如，金属加热器加热到固体金属50的软化点附近或熔点以上的温度(图2的S10)。通过处于减压气氛下的状态，将空气从第2非贯通孔22的开口和固体金属50之间的间隙排出，第2非贯通孔22的内部也为减压气氛。另外，像图1(J)所示的那样，通过Si基板10和固体金属50的加热，固体金属50软化或熔融(熔化)，与种子层32形成一体，将第1非贯通孔21内的至少一部分充满(填埋)。由此，第2非贯通孔22的开口通过软化或熔化的金属50而封闭。另外，种子层32最好为与固体金属50相同种类的金属膜(在这里，为Al膜)或含有同种金属的合金膜。在固体金属50为前述的Cu、焊锡系合金的场合，种子层32可为Cu膜、Sn膜或含有同种金属的合金膜。软化点为虽然低于熔点，但是固体金属50可软化，充满第1非贯通孔21内的至少一部分，将第2非贯通孔22的开口封闭的温度。
5.金属填充工序(图1(K)，图2(S11))
维持加热状态，在减压气氛，按照比如规定压力进行N2净化(通过氮气的供给而加压)(图2的S11)。通过像这样，从减压气氛转移到加压气氛，将已软化或熔化的金属50像图1(K)那样，填充于第2非贯通孔22中。即，为了即使在加压气氛下，第2非贯通孔22内仍通过已软化或熔化的金属50而封闭，在维持减压状态，以已软化或熔化的金属50为边界的两个空间(第2非贯通孔22内外)中产生压力差，已软化或熔化的金属50通过压力差，向第2非贯通孔22的内部移动，与种子层32形成一体，将第2非贯通孔22的内部充满。此时的填充温度为比如690～750℃，净化最好重复1～3次。另外，减压气氛、加压气氛可通过接纳Si基板10的腔获得，加热也通过腔而进行。
6.去除工序(图1(L)、图2(S12和S13))
将Si基板10冷却，使已软化或熔化的金属50硬化(图2的S12)，像图1(L)所示的那样，针对Si基板10中的厚度方向，通过固体金属50填充的第2非贯通孔22不存在的部分通过比如，CMP研磨(CMP：Chemical Mechanical Polishing)而去除(图2的S13)。像这样，形成具有所需的贯通电极的Si基板10。
按照本实施方式，可实现下述的效果。
(1)由于形成在Si基板10的外面具有开口的第1非贯通孔21、在第1非贯通孔21的底部具有小于第1非贯通孔21的开口的第2非贯通孔22，故直径大于第2非贯通孔22的第1非贯通孔21作为固体金属50的定位孔发挥作用，与没有设置第1非贯通孔21的场合相比较，容易设置固体金属50。
(2)由于在将没有进入第2非贯通孔22中的形状的固体金属50放置于第1非贯通孔21中的状态，进行加热以后的工序(图1(J)和图2(S10)以后)，故没有必要在维持高温气氛的状态对熔化金属进行处理，可简化工序和装置。
(3)由于在通过已软化或已熔化的金属50，将第1非贯通孔21内的至少一部分充满，将第2非贯通孔22的开口封闭的状态，从减压气氛转移到加压气氛，故充满于第1非贯通孔21的内部的已软化或熔化的金属50不在加压气氛下移到第2通孔22以外。于是，可更加确实地、没有间隙而高密度地将已软化或熔化的金属50填充于第2非贯通孔22中。
(4)由于在第2非贯通孔22的内部填充已软化或熔化的金属50，故不同于镀敷的场合，没有因镀敷生长，生产周期变长的情况，有利于工序的缩短。另外，获得与仅仅在通孔的内壁形成导电体的场合相比较，断线危险低自不必说，还可得到直流电阻小、低损失的贯通电极。
(5)由于不同于导电膏，固体金属50不包括溶剂，故与采用导电膏的场合相比较，可提高已形成的贯通电极内的金属密度(金属含量比例)，可靠性高。
(6)由于通过已软化或熔化的金属50，填充第2非贯通孔22，故金属与第2非贯通孔22的侧面的紧密粘接性良好，气密性极高。
下面针对上述固体金属配置工序，通过具体例对下述的3个方法进行详细说明。
1.固体金属的散布和回收
图3为本实施方式的固体金属配置工序的具体例(之1)的模式说明图。由于Si基板10为多个，故像图3(A)所示的那样，切断分离前的Si基板10以包含于Si晶圆100中的方式存在。在Si晶圆100上，相对相当于1个Si基板10的一个区间，2节状的非贯通孔20通过上述非贯通孔形成工序而按照规定数量(比如，4个)形成。2节状的非贯通孔20如上所述，为第1非贯通孔21和第2非贯通孔22的组合的形状，固定金属50(在图中，列举Al球)的直径小于第1非贯通孔21的直径，而大于第2非贯通孔22的直径。于是，像图3(B)所示的那样，在形成多个2节状的非贯通孔20的Si晶圆100上，散布有多个(2节状的非贯通孔20以上的数量)的固体金属50(Al球)(散布工序)，由此，固体金属50掉落到(设置于)第1非贯通孔21中。2节状的非贯通孔20的尺寸最好按照下述的方式设计，该方式为：在已设置固体金属50的第1非贯通孔21中，另外的固体金属50未多余地进入。另外，如果条件允许，也可辅助振动。多余的固体金属50通过使比如，Si晶圆100倾斜，容易回收于图中未示出的容器等中(回收工序)。以上的方法显然在采用熔融金属、导电膏的场合是无法实现的，在采用固体金属50的本实施方式中是特有的。如果考虑到熔融金属、导电膏的回收是困难的，故本方法的材料效率良好，成本方面也有利。
2.固体金属连接体(固体金属支架)的设置
图4为本实施方式的固体金属设置工序的具体例(之2)的模式说明图。在该方法中，在将Si晶圆100切断分离成各自的Si基板10之前的阶段，将在多个连接的状态存在的固体金属50(比如，Al板)一起设置于2节状的非贯通孔20中。具体来说，按照与多个2节状的非贯通孔20的形成间隔相同的间隔间隔开，多个固体金属50通过比如，金属细丝(Al细丝等)而连接的固体金属连接体500(图4(A)按照各固体金属50位于2节状的非贯通孔20上的方式设置于Si晶圆100上(图4(B))。对于本方法，与采用熔融金属、导电膏的场合相比较，材料效率良好，在成本方面也是有利的。另外，由于可一起设置多个固体金属50，故可缩短工序，可提高生产性。
3.吸附盘的利用
图5为本实施方式的固体金属设置工序的具体例(之3)的模式的说明图。在该方法中，采用下述的吸附盘250，在该吸附盘250中，具有按照与多个2节状的非贯通孔20的形成间隔隔开相同间隔而形成的多个固体金属设置孔25，通过比如吸引(真空吸附)将固体金属50(Al球)保持于各固体金属设置孔25中，吸附盘250与Si晶圆100重合，将多个固体金属50分别转移到2节状的非贯通孔20中。对于本方法，与采用熔融金属、导电膏的场合相比较，材料效率良好，在成本方面也是有利的。另外，由于可一起设置多个固体金属50，故可缩短工序、提高生产性。
作为本实施方式中固体金属50的材料最好为Al，其最重要的点在于同时使延展性和低软化点(低熔点)成立。在本实施方式中，最好为将已软化或熔融的金属50压配合于第2非贯通孔22的内部的方案，以便在软化温度(或熔点)低时，加热的程度小即可。另外，越是延展性好的金属，越容易压配合于第2非贯通孔22的内部。在这里，如图6所示，在延展性高的金属中，除了焊锡以外，熔点最低的为Al。考虑到在许多场合，焊锡采用作为外部端子的焊球的情况，在本实施方式中，不用作固体金属50。另外，软化温度(软化点)和熔点基本成比例。
图7为在本实施方式中采用形成贯通电极70的Si基板10的电子部件200的举例性的剖视图。在电子部件200中，通过Au(金)焊球，将IC206和器件207安装于Si基板10上，对于已安装的元件，为了确保安装强度，通过比如聚酰亚胺，设置未充满部208。
IC206和器件207通过将盖体209和Si基板10封闭接合的方式封闭。在本实施方式中已形成的贯通电极70用作将信号、驱动电源供给或引出到被封接的内部的IC206和器件207的外部连接端子。在贯通电极70的内端(安装电子部件200时的安装面侧的端部)形成用于安装电子部件200的焊锡球211。
根据在Si基板10的图中的顶面上，安装IC206和器件207的情况还知道，在Si基板10的内部具有电路，在外面形成电极。这一点通过经过公知的半导体的制造工序的方式形成。
图8为组装图7的电子部件200时的举例性的工序图。在本实施方式中形成的贯通电极70与Si基板10内的电路、Si基板10的外面电极205等导通(连接)，进行信号的I/O、电源的供给。另外，在图8，Si基板10作为电子部件的一个程度的尺寸而绘制，但是，实际上属于Si晶圆100的一个区间的状态，盖体209也相同。按照晶圆单位而组装，在完成后，通过切割器等进行分割，形成单个的片。
像图8(A)所示的那样，在于本实施方式中形成贯通电极70的Si基板10中，形成用于安装IC和器件(比如，MEMS：Micro ElectroMechanical Systems)的外面电极205，其与Si基板10的内部的电路导通。贯通电极70也是相同的。在其内，首先，像图8(B)所示的那样，安装IC206。IC206的安装方法包括各种，可适时选择，但是，在这里，进行金焊球和金电极的超声波接合。
接着，像图8(C)所示的那样，按照覆盖于IC206上的方式同样地安装器件207。在安装后，像图8(D)所示的那样，为了实现IC206的密封和器件207的安装强度的提高，设置未充满部208。该未充满部208通过分布器将树脂供向通过焊球形成的Si基板10与IC206或器件207的间隙中，利用毛细管现象而注入该间隙内。
在使树脂硬化之后，像图8(E)所示的那样，通过外壳状的盖体209，将IC206和器件207封闭。最好，此时，通过封闭，盖体209的内部和盖体209的外部是隔绝的，另外，最好，盖体209的内部填充不活泼气体(N2)，或处于真空状态。盖体209和Si基板10的封闭可从粘接剂、金属硬钎焊等的各种方式中适时地选择。
最后，通过比如切片机，将Si晶圆100切成各自的Si基板10，完成电子部件200(图8(F))。
以上，以实施方式为例而对本发明进行了说明，但是，对于本领域的技术人员可理解到，对于实施方式的各组成部件、各处理方法，在权利要求所述的范围内，可有各种的变形。下面给出变形例。
在实施方式中，对第1非贯通孔21呈筒状(圆柱状)的场合进行了说明，但是，在变形例中，也可替换筒状，而为锥状(比如，圆锥状)。在此场合，虽然D-RIE的加工条件的难易度提高，在从真空加热到N2清洗的工序，可更容易进行填充。另外，即使在固体金属设置工序，供给仍容易。图9为第1非贯通孔21为圆锥状的场合的贯通电极的形成方法的工序图(仅仅在非贯通孔形成工序之后)。
在实施方式中，在非贯通孔形成工序，在Si基板10上形成Pt膜11，但是，在变形例中，也可替换Pt膜11而形成SiO2掩模。在Pt膜11的场合，通过D-RIE，与Si基板10一起去除，但是在SiO2掩模的场合，由于蚀刻率小(高选择比)，故几乎不与Si基板10一起去除，这样，在本变形例中，改变非贯通孔形成工序的一部分。在下面进行具体说明。
图10为表示代替Pt膜11，采用SiO2掩模111的场合的非贯通孔形成工序的工序图。首先，像该图10(A)所示的那样，在Si基板10的外面上，形成SiO2掩模111。SiO2掩模111的膜厚为比如。接着，像图10(B)所示的那样，在SiO2掩模111上形成呈小直径的，比如圆形开口的抗蚀图案12，像图10(C)所示的那样，通过RIE，将SiO2掩模111的一部分去除。由此，SiO2掩模111呈小直径的，比如圆形开口。然后，通过比如二甲苯或丙酮清洗，接着，像图10(D)所示的那样，通过抛光处理去除(剥离)抗蚀图案12，像图10(E)所示的那样，在SiO2掩模111上，形成呈大直径的，比如圆形开口的抗蚀图案15。接着，像图10(F)所示的那样，通过D-RIE，去除Si基板10的一部分，像图10(G)所示的那样，通过RIE，去除SiO2掩模111的一部分，像图10(H)所示的那样，通过D-RIE，进一步将Si基板10的一部分去除，由此，在Si基板10上形成2节状的非贯通孔20。
在实施方式中，于去除工序，去除Si基板10中的针对厚度方向，不存在第2非贯通孔22的部分，但是，也可在变形例中，通过固体金属50填充的第1非贯通孔21的存在部分中的至少一部分未去除而残留。只要在Si基板10的两面上，固体金属50露出，也可像图11所示的那样，将在2节状的通孔中填充固体金属50的部件作为贯通电极。在此场合，可在开口大的一侧，形成图7的焊锡球211，在开口小的一侧，安装该图的IC206和器件207等。
在实施方式中给出作为固体金属50最好为Al的场合，但是，在变形例中，作为固体金属50也可采用电阻小于Al的铜。如果为在真空加热时，可允许作为铜的熔点的1000℃以上的加热的条件，则也可采用铜。
在实施方式中，给出第1非贯通孔21和第2非贯通孔22的开口形状为圆形的场合的例子，但是，在变形例中，开口的形状也可为椭圆状、方形状。
在实施方式中，在减压前，进行固体金属设置工序，但是，在变形例中，也可使固体金属配置工序在减压后(即，在减压气氛下)进行。
在实施方式中，固体金属50最好基本呈球体，但是，在变形例中，固体金属50也可为多面体。同样在该场合，最好为进入第1非贯通孔21中，而不进入第2非贯通孔22中的形状。
在实施方式中，对相对1个第1非贯通孔21，形成仅仅1个第2非贯通孔22的场合进行了说明，但是，在变形例中，也可相对1个第1非贯通孔21，形成多个第2非贯通孔22。另外，固体金属也可采用金属箔乃至金属薄板。在下面进行具体说明。
图12为表示相对1个第1非贯通孔21，形成多个第2非贯通孔22，并且作为固体金属采用金属箔的场合的，贯通电极的形成方法的流程的工序图。下面以与实施方式的区别为中心而进行说明。首先，与实施方式相同，依次进行在Si基板10的外面上的Pt膜11的形成(图12(A))、在Pt膜11上的抗蚀图案12的形成(图12(B))、铣削的Pt膜11的一部分去除(图12(C))、抛光处理的抗蚀图案12的去除(图12(D))。接着，形成图12(E)所示的抗蚀图案15。此时，抗蚀图案15的开口直径为针对Pt膜11的小直径的开口具有多个的大小(针对宽度方向和进深方向各有规定数量，比如3个等)。另外，与实施方式相同，通过D-RIE，去除Pt膜11和Si基板10的一部分，由此，像图12(F)所示的那样，在Si基板10上形成2节状的非贯通孔20。在2节状的非贯通孔20中，相对1个第1非贯通孔21，具有多个第2非贯通孔22。
接着，与实施方式相同，进行绝缘层31和种子层32的形成(图12(G))、抛光处理的抗蚀图案15的去除(图12(H))。然后，像图12(I)所示的那样，在第1非贯通孔21的底部，设置作为固体金属的金属箔52。金属箔52最好为其一个就可覆盖多个或全部数量的第2非贯通孔22的开口的尺寸。另外，与实施方式相同，通过减压气氛下的加热，像图12(J)所示的那样，将金属箔52软化或熔融(熔化)，与种子层32形成一体，将其充满于第1非贯通孔21内的至少一部分，维持加热状态，在比如规定压力下，对减压气氛进行N2清洗(加压)，由此，象图12(K)所示的那样，将已软化或熔融的金属52填充于第2非贯通孔22中。接着，与实施方式相同，通过冷却将已软化或熔融的金属52硬化，像图12(L)所示的那样，去除Si基板10中的针对厚度方向，不具有通过金属52填充的第2非贯通孔22的部分。
在实施方式中，2节状的非贯通孔20的形成(在图1(A)～图1(F)，图2(S1～S6))之后，形成绝缘层31和种子层32(图1(G)，图2的S7)，接着，剥离抗蚀图案15(图1(H)，图2的S8)，但是，在变形例中，也可像图13所示的那样，先进行抗蚀图案15的剥离，然后，形成绝缘层31和种子层32。即，与实施方式相同，像图13(A)所示的那样，形成2节状的非贯通孔20，然后，通过比如二甲苯或丙酮清洗，接着，像图13(B)所示的那样，通过抛光处理，去除(剥离)抗蚀图案15(图13的(D)的S7’)。然后，像图13(C)所示的那样，在Pt膜11和Si基板10的露出面(2节状的非贯通孔20的内面)形成绝缘层31(成膜)，在绝缘层31上形成种子层32(成膜)(图13(D)的S8’)。在此场合，不同于实施方式，在Pt膜11的顶面上残留有绝缘层31和种子层32。以后的工序与实施方式相同。
首先进行抗蚀图案15的剥离，然后，形成绝缘层31和种子层32这一点也可在像图9所示的那样，第1非贯通孔21呈圆锥状的场合，像图12所示的那样，相对1个第1非贯通孔21，形成多个第2非贯通孔22的场合。在任何的场合，同样地形成2节状的非贯通孔20，比如通过例如二甲苯或丙酮清洗，接着，通过抛光处理，剥离抗蚀图案15(图14(A)或图15(A))，在Pt膜11和Si基板10的露出面(2节状的非贯通孔20的内面)上，形成绝缘层31(成膜)，在绝缘层31上形成种子层32(成膜)图14(B)或图15(B))。以后的工序没有改变。

Claims (12)

1.一种贯通电极的形成方法，该方法包括：
非贯通孔形成工序，其中，在半导体基板的规定位置，形成在上述半导体基板的外面具有开口的第1非贯通孔、在上述第1非贯通孔的底部具有小于上述第1非贯通孔的开口的第2非贯通孔，由此形成2节状的非贯通孔；
种子层形成工序，其中，在上述2节状的非贯通孔的内面上形成绝缘层，并且在上述绝缘层上形成提高与上述固体金属的紧密粘接性的种子层；
固体金属设置工序，其中，呈没有进入上述第2非贯通孔中的形状的固体金属设置于上述第1非贯通孔上；
固体金属软化工序，其中，在减压气氛中对上述固体金属加热，将上述固体金属软化或熔融，通过上述已软化或熔融的金属，充满上述第1非贯通孔内的至少一部分，将上述第2非贯通孔的开口封闭；
金属填充工序，其中，通过使上述半导体基板为加压气氛，将上述已软化或熔融的金属填充于上述第2非贯通孔中；
去除工序，其中，去除上述半导体基板中的针对厚度方向，上述第1和第2非贯通孔不存在的部分。
2.根据权利要求1所述的贯通电极的形成方法，其中，在上述去除工序，上述半导体基板中的针对厚度方向，上述第1非贯通孔存在的部分也针对上述厚度方向在规定长度的范围实现去除。
3.根据权利要求1或2中的任何一项所述的贯通电极的形成方法，其中，上述绝缘层为SiO2，上述种子层为Cu、Al或Sn，或者为含有这些金属的合金。
4.根据权利要求1～3中的任何一项所述的贯通电极的形成方法，其中，上述固体金属为铝。
5.根据权利要求1～3中的任何一项所述的贯通电极的形成方法，其中，上述固体金属为铜或焊锡合金。
6.根据权利要求1～5中的任何一项所述的贯通电极的形成方法，其中，上述固体金属为直径小于上述第1非贯通孔，大于上述第2非贯通孔的基本呈球体的金属颗粒。
7.根据权利要求1～6中的任何一项所述的贯通电极的形成方法，其中，上述第1非贯通孔呈朝向上述半导体基板的开口侧直径增加的圆锥状。
8.根据权利要求1～7中的任何一项所述的贯通电极的形成方法，其中，上述非贯通孔形成工序为在晶圆状态的上述半导体基板上形成多个2节状的非贯通孔的工序；
上述固体金属设置工序包括散布工序，其中，在晶圆状态的上述半导体基板上，散布多个上述固体金属，将其放置于上述第1非贯通孔的底部；回收工序，其中，回收未放置于上述第1非贯通孔的底部的上述固体金属。
9.根据权利要求1～7中的任何一项所述的贯通电极的形成方法，其中，上述非贯通孔形成工序为在晶圆状态的上述半导体基板上形成多个上述2节状的非贯通孔的工序；
上述固体金属设置工序将固体金属连接体按照各固体金属位于上述2节状的非贯通孔中的方式设置于晶圆状态的上述半导体基板上，上述固体金属连接体为多个上述2节状的非贯通孔的形成间隔以相同的间隔隔开、由多个上述固体金属连接而成。
10.根据权利要求1～7中的任何一项所述的贯通电极的形成方法，其中，上述非贯通孔形成工序为在晶圆状态的上述半导体基板上形成多个上述2节状的非贯通孔的工序；
上述固体金属设置工序采用具有多个固体金属设置孔的盘，该多个固体金属设置孔以与多个上述2节状的非贯通孔的形成间隔相同的间隔隔开的方式形成，在各固体金属设置孔中保持上述固体金属，将上述盘重合于晶圆状态的上述半导体基板上，将多个上述固体金属分别转移到上述2节状的非贯通孔中。
11.一种半导体基板，其为具有贯通电极的半导体基板，在上述贯通电极中，在2节状的通孔中填充固体金属，上述2节状的通孔包括：
在上述半导体基板中的一个面上开口，具有小于上述半导体基板的厚度的深度的第1孔部；
从上述第1孔部的底部与上述半导体基板的另一面连通的具有小于上述第1孔部的开口的第2孔部，
在上述2节状的通孔的内面上形成绝缘层。
12.根据权利要求11所述的半导体基板，其中，在上述绝缘层上形成种子层。
CN 201010128069 2009-03-05 2010-03-05 贯通电极的形成方法与半导体基板 Expired - Fee Related CN101826473B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-051835 2009-03-05
JP2009051835 2009-03-05

Publications (2)

Publication Number Publication Date
CN101826473A true CN101826473A (zh) 2010-09-08
CN101826473B CN101826473B (zh) 2013-10-16

Family

ID=42690310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010128069 Expired - Fee Related CN101826473B (zh) 2009-03-05 2010-03-05 贯通电极的形成方法与半导体基板

Country Status (2)

Country Link
JP (1) JP5522377B2 (zh)
CN (1) CN101826473B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050450A (zh) * 2012-11-14 2013-04-17 日月光半导体制造股份有限公司 芯片封装构造及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211113A (ja) 2010-03-30 2011-10-20 Toshiba Corp 半導体装置の製造方法
CN103765563B (zh) 2011-09-21 2016-06-01 住友精密工业股份有限公司 金属充填装置
JP2019134074A (ja) * 2018-01-31 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326325A (ja) * 2000-05-16 2001-11-22 Seiko Epson Corp 半導体装置及びその製造方法
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
US6399512B1 (en) * 2000-06-15 2002-06-04 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer
US20040180539A1 (en) * 2002-12-20 2004-09-16 Fujikura Ltd Method of forming a penetration electrode and substrate having a penetration electrode
CN1574264A (zh) * 2003-06-23 2005-02-02 三洋电机株式会社 半导体器件及其制造方法
US20060216921A1 (en) * 2005-03-25 2006-09-28 Osamu Kato Through conductor and its manufacturing method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068839A (ja) * 1999-08-25 2001-03-16 Nittetsu Micro Metal:Kk 金属球配列方法及び金属球配列装置
JP3535461B2 (ja) * 2001-01-10 2004-06-07 新光電気工業株式会社 半導体装置の製造方法及び半導体装置
JP2003115658A (ja) * 2001-10-05 2003-04-18 Advantest Corp 配線基板の製造方法、充填物挿入方法、配線基板、及び素子パッケージ
JP2004228135A (ja) * 2003-01-20 2004-08-12 Mitsubishi Electric Corp 微細孔への金属埋め込み方法
JP4609072B2 (ja) * 2005-01-12 2011-01-12 デジタルパウダー株式会社 基板両面の導通方法及び配線基板
JP2006216747A (ja) * 2005-02-03 2006-08-17 Fujikura Ltd 貫通電極の製造方法および構造
JP2008048273A (ja) * 2006-08-18 2008-02-28 Epson Toyocom Corp 圧電デバイスおよび圧電デバイスの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326325A (ja) * 2000-05-16 2001-11-22 Seiko Epson Corp 半導体装置及びその製造方法
US6399512B1 (en) * 2000-06-15 2002-06-04 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
US20040180539A1 (en) * 2002-12-20 2004-09-16 Fujikura Ltd Method of forming a penetration electrode and substrate having a penetration electrode
CN1574264A (zh) * 2003-06-23 2005-02-02 三洋电机株式会社 半导体器件及其制造方法
US20060216921A1 (en) * 2005-03-25 2006-09-28 Osamu Kato Through conductor and its manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050450A (zh) * 2012-11-14 2013-04-17 日月光半导体制造股份有限公司 芯片封装构造及其制造方法
CN103050450B (zh) * 2012-11-14 2015-10-28 日月光半导体制造股份有限公司 芯片封装构造及其制造方法

Also Published As

Publication number Publication date
CN101826473B (zh) 2013-10-16
JP5522377B2 (ja) 2014-06-18
JP2010232641A (ja) 2010-10-14

Similar Documents

Publication Publication Date Title
US20210225801A1 (en) Structures And Methods For Low Temperature Bonding Using Nanoparticles
CN101346815B (zh) 微小电子机械装置及其制造方法
CN101217118B (zh) 用于制造具有导电通孔的硅载体的方法及其制造的半导体
CN101582396B (zh) 半导体器件及半导体器件的制造
US7129576B2 (en) Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps
CN105097736B (zh) 利用后通孔工艺的3d衬底上晶圆上芯片结构
CN100530581C (zh) 一种利用互连结构制造半导体模块的方法
JP2002043463A (ja) 電子及びｍｅｍｓ素子の表面実装型チップスケールパッケージング方法
CN101826473B (zh) 贯通电极的形成方法与半导体基板
US6562657B1 (en) Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US8021906B2 (en) Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (MEMS) produced therewith
US6660626B1 (en) Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
CN104051408A (zh) 模块及其制造方法
CN1716558A (zh) 贯通电极及其形成方法
CN109592633A (zh) 金属互连，制造金属互连的方法，半导体装置和制造半导体装置的方法
CN100358133C (zh) 晶背上具有整合散热座的晶圆级封装以及晶片的散热方法
JP2008288325A (ja) 配線基板の接続方法、配線基板
US7132356B1 (en) Interconnection method
CN107172808A (zh) 双面直接镀铜陶瓷电路板及其制造方法
CN109244231B (zh) 一种声表面滤波芯片的封装结构及其封装方法
CN102656673B (zh) 晶片结构的电耦合
JP2004079745A (ja) インターポーザおよびその製造方法、並びに電子回路装置およびその製造方法
CN102142509A (zh) 发光二极管封装体及其形成方法
CN101656241B (zh) 具有基板支柱的封装结构及其封装方法
CN104900624A (zh) 一种系统级mems双载体芯片封装件及其生产方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131016

Termination date: 20170305