CN101656241B - 具有基板支柱的封装结构及其封装方法 - Google Patents

具有基板支柱的封装结构及其封装方法 Download PDF

Info

Publication number
CN101656241B
CN101656241B CN2008102136477A CN200810213647A CN101656241B CN 101656241 B CN101656241 B CN 101656241B CN 2008102136477 A CN2008102136477 A CN 2008102136477A CN 200810213647 A CN200810213647 A CN 200810213647A CN 101656241 B CN101656241 B CN 101656241B
Authority
CN
China
Prior art keywords
chip
metal layer
bottom metal
projection bottom
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008102136477A
Other languages
English (en)
Other versions
CN101656241A (zh
Inventor
刘安鸿
何淑静
黄祥铭
李宜璋
蔡豪殷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Original Assignee
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BERMUDA CHIPMOS TECHNOLOGIES Co Ltd, Chipmos Technologies Inc filed Critical BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Priority to CN2008102136477A priority Critical patent/CN101656241B/zh
Publication of CN101656241A publication Critical patent/CN101656241A/zh
Application granted granted Critical
Publication of CN101656241B publication Critical patent/CN101656241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明是一种封装结构，包含:提供一基板，具有一正面及一背面，且于正面上具有第一凸块底层金属(UBM)层；一图案化的焊垫屏蔽层(pad mask layer)，形成在第一凸块底层金属层上，且曝露出部份第一凸块底层金属层的一表面；多个导电柱，形成在已曝露的部份第一凸块底层金属层上；多个锡球，形成在多个导电柱的顶面上；提供一芯片，具有一正面及一背面，具有芯片的该正面朝向基板的正面置放；及一图案化的第二凸块底层金属层，形成在芯片的正面上，其中部份图案化的第二凸块底层金属层电性连接于基板上的多个锡球。

Description

具有基板支柱的封装结构及其封装方法
技术领域
本发明有关一种封装结构及其方法，特别是有关一种具有基板支柱的封装结构及其方法。
背景技术
集成电路制造完成以后，还需要与其它组件相连接、散热，并且需要外壳加以保护，因此需要加以封装。集成电路封装的形式有简单也有复杂，且由于超大规模集成电路(Ultra Large Scale Integration；ULSI)日趋积集化，因此封装的接脚也日渐增多。传统的封装是将集成电路的芯片加以保护，并提供电源、散热，且连接至其它组件。现代的封装则是转变为使封装后具备下一层次组装的兼容性。
为适应3C产品轻薄短小的趋势，覆晶的技术已成为电子封装技术中非常重要的一环。而在覆晶的技术中，焊锡凸块的制造技术攸关着半导体组件的连接性能。
参考图1A至图1C，示出现有的焊锡凸块的结构及其制作工序。如图1A所示，首先在芯片10与保护层20之间形成焊垫30，并且形成凸块底层金属层(Under BumpMetal lurgy；UBM)22于保护层20及焊垫30上。接着，如图1B所示，先形成一光致抗蚀剂层40在凸块底层金属层22上，且藉由光致抗蚀剂层40的遮蔽之下，在焊垫30上以电镀法或印刷法形成高铅焊料50。接着，先将光致抗蚀剂层40和位于其下方的部份凸块底层金属层22移除，再进行回焊(reflow)步骤，是于温度约320℃的回焊温度下，使焊锡凸块60熔成球形，如图1C所示。
接着，参考图1D至图1F，其为现有覆晶(flip chip)封装的流程示意图。参考图1D，是将已具有焊锡凸块60的芯片10上下倒转，并于焊锡凸块60上使用助焊剂。接着，将焊锡凸块60覆盖于基板70之上，如图1E所示。然后，进行回焊步骤，于温度约320℃的回焊温度下，使焊锡凸块60熔化后与基板70相互黏接。接着，参考图1F，由于芯片10与基板70之间的应力差异太大，在接合面，即焊锡凸块60之间容易发生裂痕，因此会于各个焊锡凸块60间填充底胶(underfilling material)80，使其应力由全体的底胶80所承受，因此每一个焊锡凸块60上作用的应力较小，可提升可靠度。在此，填胶步骤所使用的底胶80的材质可以是环氧树脂(epoxy)。
然而，由于焊锡凸块60与凸块底层金属层22之间的蚀刻选择比不佳，因此，相当难以控制凸块底层金属层22的蚀刻步骤。另外，在制作高速充放电组件时，焊锡凸块60的强度与电容密度的特性均不足以符合需求。另外，焊锡凸块60都是形成在芯片10上，或是要进行重工(re-work)工序，则要浪费芯片10，使得工艺成本提高。
发明内容
鉴于以上的问题，本发明的主要目的在于提供一种将导电柱结构形成在基板上，使得基板与芯片结合时，可以自动对准，以增加工艺良率。
根据以上的目的，本发明揭露一种封装结构，包含：提供一基板，具有一正面及一背面，且于正面上具有第一凸块底层金属(UBM)层；一图案化的焊垫屏蔽层(padmask layer)，形成在第一凸块底层金属层上，且曝露出部份第一凸块底层金属层的一表面；多个导电柱，形成在已曝露的部份第一凸块底层金属层上；多个锡球，形成在多个导电柱上；提供一芯片，具有一正面及一背面，具有芯片的该正面朝向基板的正面置放；及一图案化的第二凸块底层金属层，形成在芯片的正面上，其中部份图案化的第二凸块底层金属层电性连接于基板上的多个锡球。
根据上述的封装结构，本发明提供一种封装方法，包含：提供一基板，具有一正面及一背面；形成一第一凸块底层金属层在基板的正面上；形成一图案化的焊垫屏蔽层在第一凸块底层金属层上，且曝露出第一凸块底层金属层的部份表面；形成多个导电柱在已曝露的第一凸块底层金属层的部份表面；形成多个锡球在多个导电柱上；提供一芯片，具有一正面及一背面；形成一图案化的第二凸块底层金属层在芯片的正面上；及结合基板及芯片，是将芯片的正面朝向基板的正面置放，使得芯片上的部份图案化的第二凸块底层金属层与基板上的多个锡球电性连接。
本发明又提供一种封装结构，包含：提供一基板，具有一正面及一背面，且于正面上具有第一凸块底层金属层；一图案化的焊垫屏蔽层，形成在第一凸块底层金属层且曝露出部份第一凸块底层金属层的一表面；多个导电柱，形成在已曝露的部份第一凸块底层金属层的表面上；提供一芯片，具有一正面及一背面，且芯片的正面朝向基板的正面置放；一图案化的第二凸块底层金属层，形成在芯片的正面上；及多个锡球，形成在对应于基板的多个导电柱的位置的图案化的部份第二凸块底层金属层上，借此芯片上的多个锡球电性连接基板上的多个导电柱。
根据上述的封装结构，本发明还揭露一种封装方法，包含：提供一基板，具有一正面及一背面；形成一第一凸块底层金属层在基板的正面上；形成一图案化的焊垫屏蔽层在第一凸块底层金属层上，且曝露出第一凸块底层金属层的部份表面；形成多个导电柱在已曝露的第一凸块底层金属层的部份表面；形成多个锡球在多个导电柱之上；提供一芯片，具有一正面及一背面；形成一图案化的第二凸块底层金属层在芯片的正面上且曝露出芯片的部份正面；形成多个锡球在已曝露的芯片的部份正面上，且多个锡球对应于在基板上的多个导电柱的位置；结合基板及芯片，是将芯片的正面朝向基板的正面置放，使得芯片的部份多个锡球与基板的多个导电柱电性连接。
附图说明
为能更清楚理解本发明的目的、构造、特征、及其功能，以下将配合附图对本发明的较佳实施例进行详细说明，其中：
图1A至图1C是根据现有技术，表示焊锡凸块的结构及其制作工序的示意图；
图1D至图1F是根据现有技术，表示覆晶(flip chip)封装的流程示意图；
图2A至图2B是根据本发明所揭露的技术，表示在芯片上形成一图案化UBM层的步骤示意图；
图2C至图2I是根据本发明所揭露的技术，表示在基板上形成导电柱的各步骤示意图；
图2J至图2M是根据本发明所揭露的技术，表示形成另一封装结构的各步骤示意图；
图3A至图3I是根据本发明所揭露的技术，表示形成封装结构的另一较佳实施例的各步骤示意图；及
图3J至图3L是根据本发明所揭露的技术，表示形成另一封装结构的各步骤示意图。
具体实施方式
本发明在此所探讨的方向为一种封装结构及其封装方法，将多个具有支柱的基板与芯片结合，然后进行封装的方法。为了能彻底地了解本发明，将在下列的描述中提出详尽的步骤及其组成。显然地，本发明的施行并未限定芯片封装的方式的为本技术领域的技术人员所熟悉的特殊细节。另一方面，众所周知的芯片形成方式以及芯片薄化等后段工序的详细步骤并未描述于细节中，以避免造成本发明不必要的限制。然而，对于本发明的较佳实施例，则会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其它的实施例中，且本发明的范围不受限定，其以所附的本申请权利要求所限定的范围为准。
图2A至图2B是表示在芯片上形成一图案化凸块底层金属(UBM)层的步骤示意图。在图2A中，是先提供一芯片100，其具有一正面及一背面。接着，在芯片100上形成一第一凸块底层金属层200。然后，在第一凸块底层金属层200上形成一图案化光致抗蚀剂层(未在图中表示)；接着，进行显影及蚀刻，以移除部份第一凸块底层金属层20以形成图案化的第一凸块底层金属层201且曝露出芯片100的部份正面，如图2B所示。
接着，图2C至图2I是表示在基板上形成导电柱的各步骤示意图。首先，提供一基板300，其具有一正面及一背面。在此，基板300的材料可以是玻璃、石英、陶瓷、电路板或金属薄板。接着，在基板300的正面上依序形成一第二凸块底层金属层400及一焊垫屏蔽层(solder mask layer)500，如图2C所示。在此实施例中，焊垫屏蔽层500的材料为介电材料(dielectric material)，而第一凸块底层金属层200及第二凸块底层金属层400的材料为TiW/Ni。接着，在焊垫屏蔽层500上形成一图案化的光致抗蚀剂层(未在图中表示)；然后，进行显影及蚀刻步骤，并且以第二凸块底层金属层400为蚀刻终止层(etching stop layer)，移除部份焊垫屏蔽层500，以形成一图案化的焊垫屏蔽层501，且曝露出部份第二凸块底层金属层400，如图2D所示。紧接着，将一导电层600形成以覆盖在图案化的焊垫屏蔽层501上及已曝露的第二凸块底层金属层400上，如图2E所示。在此实施例中，导电层600的材料为铜。
接着，在导电层600上形成一图案化的光致抗蚀剂层(未在图中表示)；然后，进行显影及蚀刻，移除部份导电层600，形成多个导电柱601在第二凸块底层金属层400上，且同时曝露出部份第二凸块底层金属层400的表面，如图2F所示。然后在多个导电柱601上方形成多个锡球700，如图2G所示。在此，形成锡球的方式包括:首先在多个导电柱601上以电镀的方式形成一焊锡凸块；接着，再利用回焊(reflow)的方式将每一个焊锡凸块熔化以形成多个锡球700，其中锡球700的材料为Sn/Ag或是Sn。
接下来，是将先前图2B的具有图案化的第一凸块底层金属层201的芯片100上下倒转，使得芯片100的正面朝向基板300的正面，且使得位于基板100上的多个导电柱601上的多个锡球700与芯片100上的图案化的第一凸块底层金属层201对准，然后再进行回焊步骤，使得多个锡球700可以与芯片100上的部份图案化的第一凸块底层金属层201结合在一起，如图2H所示。最后，于芯片100与基板300之间再灌入一底胶材料(under filling material)800，以包覆图案化的第一凸块底层金属层201、芯片100的部份正面、图案化的焊垫屏蔽层501、多个导电柱601、多个锡球700及部份第二凸块底层金属层400，以形成一封装结构，如图2I所示。
在本发明的技术中，还揭露另一实施例，如图2J至图2M所示。在此，在芯片100上形成图案化的第一凸块底层金属层201及在基板上形成第二凸块底层金属层400、图案化的焊垫屏蔽层501、多个导电柱601的步骤以及其材料均与先前的实施例相同，在此不再赘述。不同的是，在多个导电柱601形成之后，形成一图案化的阻障层901以形成在已曝露的第二凸块底层金属层400的表面以及覆盖在多个导电柱601的表面上，如图2J所示。其形成图案化的阻障层901的步骤包括:先形成一阻障层(未在图中表示)在图案化的焊垫屏蔽层501、已曝露的第二凸块底层金属层40的表面及多个导电柱601上。接下来，形成一图案化的光致抗蚀剂层(未在图中表示)在阻障层上。然后，执行一显影及一蚀刻步骤，以移除在图案化的焊垫屏蔽层501上的阻障层，以形成一图案化的阻障层901在已曝露的第二凸块底层金属层400的部份表面且覆盖住整个导电柱601的表面上。
接着，同样参考图2K，仍然是利用电镀的方式，在具有图案化的阻障层901的多个导电柱601的表面上形成多个焊锡凸块(未在图中表示)，然后再利用回焊步骤，使得每一个焊锡凸块形成锡球700，并且固接在每一个导电柱601的表面上。
同样地，是将先前图2B的具有图案化的第一凸块底层金属层201的芯片100上下倒转，使得芯片100的正面朝向图2K中的基板300的正面，使得位于基板100上的多个导电柱601上的多个锡球700与芯片100上的图案化的第一凸块底层金属层201对准，然后再进行回焊步骤，使得多个锡球700可以与芯片100上的部份图案化的第一凸块底层金属层201结合在一起，如图2L所示。最后，于芯片100与基板300之间再灌入一底胶材料(under filling material)800，以包覆图案化的第一凸块底层金属层201、图案化的焊垫屏蔽层501、具有图案化的阻障层901的多个导电柱601、多个锡球700、芯片100的部份该正面及第二凸块底层金属层400，以形成一封装结构，如图2M所示。
图3A至图3I是表示本发明的封装结构的另一较佳实施例。先提供一芯片100，其具有一正面及一背面，且在正面上具有多个焊垫(未在图中表示)。然后，在芯片100的正面上形成一第一凸块底层金属层200，如图3A所示。然后，在第一凸块底层金属层上形成一图案化的光致抗蚀剂层(未在图中表示)；接着，执行一显影及一蚀刻步骤，以移除部份第一凸块底层金属层200，且曝露出芯片100的正面(主动面)上的多个焊垫102及芯片100的部份表面，如图3B所示。
接下来，同样参考图3C，在芯片100的已曝露的焊垫102上形成多个焊锡凸块(未在图中表示)；然后，再进行回焊步骤，使得多个焊锡凸块熔化形成锡球700并且与芯片100上的焊垫102固接。
紧接着，参考图3D，是提供一基板300，其具有一正面及一背面。然后，在基板300上依序形成第二凸块底层金属层400及焊垫屏蔽层500。接着，在焊垫屏蔽层500上形成一图案化的光致抗蚀剂层(未在图中表示)，并且以第二凸块底层金属层400做为蚀刻终止层；然后，进行显影及蚀刻步骤，移除部份焊垫屏蔽层500，以曝露出第二凸块底层金属层400的部份表面且形成一图案化的焊垫屏蔽层501在第二凸块底层金属层400上，如图3E所示。
接下来，图3F至图3G是表示在基板上形成多个铜柱的各步骤示意图。在图3F中，是在图案化的焊垫屏蔽层501及已曝露的第二凸块底层金属层上形成一导电层600，此导电层600的材料可以是铜。接着，形成一图案化的光致抗蚀剂层(未在图中表示)在导电层600上；然后，进行显影及蚀刻步骤，移除部份导电层600且曝露出部份第二凸块底层金属层400的表面，并且在第二凸块底层金属层400上形成多个铜柱601，如图3G所示。
紧接着，是将先前图3C的具有多个锡球700的芯片100上下倒转，使得芯片100的正面朝向图3G中的基板300的正面，且使得位于芯片100上的多个锡球700与基板300上的多个导电柱601对准，然后再进行回焊步骤，使得芯片100上的多个锡球700可以与基板300上的多个导电柱601结合在一起，如图3H所示。最后，于芯片100与基板300之间再灌入一底胶材料(under filling material)800，以包覆住图案化的第一凸块底层金属层201、多个锡球700、芯片100的部份正面、图案化的焊垫屏蔽层501、多个导电柱601及部份第二凸块底层金属层400，以形成一封装结构，如图3I所示。
在本发明的技术中，还揭露另一实施例，如图3J至图3L所示。在此，在芯片100上形成多个锡球700及在基板上形成第二凸块底层金属层400、图案化的焊垫屏蔽层501及多个导电柱601的步骤以及其材料均与先前的实施例相同，在此不再赘述。与之前实施例不同的是，在多个导电柱601形成之后，将一图案化的阻障层901形成在已曝露的第二凸块底层金属层400的表面上以及覆盖在多个导电柱601的表面，如图3J所示。在此，形成图案化的阻障层901的步骤包括：先形成一阻障层(未在图中表示)在图案化的焊垫屏蔽层501、已曝露的第二凸块底层金属层400的表面及多个导电柱601上。接下来，形成一图案化的光致抗蚀剂层(未在图中表示)在阻障层上。然后，执行一显影及一蚀刻步骤，以移除在图案化的焊垫屏蔽层501上的阻障层，以形成一图案化的阻障层901在已曝露的第二UBM层的表面上且覆盖住整个导电柱601表面。
同样地，是将先前图3C的具有多个锡球700的芯片100上下倒转，使得芯片100的正面朝向图3J中的基板30的正面，且使得位于基板100上的被阻障层901覆盖的多个导电柱601与芯片100上的多个锡球700接触，然后再进行回焊步骤，使得多个导电柱601可以与芯片100上多个锡球700结合在一起，如图3K所示。最后，于芯片100与基板300之间再灌入一底胶材料(under filling material)800，以包覆住图案化的第一凸块底层金属层201、芯片100的部份正面、多个锡球700、图案化的焊垫屏蔽层501、具有图案化的阻障层901的多个导电柱601及第二凸块底层金属层400，以形成一封装结构，如图3L所示。
根据上述实施例，可以得知，将导电柱601形成在基板300上时，若在制作工序中出现问题，要进行重工(re-work)或是要报废，基板300相较于芯片100来说其成本较便宜。另外，将导电柱601形成在基板300端，可以自动对准于芯片100，也使得工艺良率可以增加。
虽然本发明以前述的较佳实施例揭露如上，然而其并非用以限定本发明，任何熟悉本技术的技术人员，在不脱离本发明的精神和范围内，当可作出种种等同的改变或替换，因此本发明的专利保护范围须视本说明书所附的本申请权利要求范围所界定的为准。

Claims (10)

1.一种封装结构，包含：
一芯片，具有一正面及一背面；
一图案化的第一凸块底层金属(UBM)层，形成在该芯片的该正面上且曝露出该芯片的部份该正面；
一基板，具有一正面及一背面，且于该正面上具有一第二凸块底层金属层；
一图案化的焊垫屏蔽层，形成在该第二凸块底层金属层上，且曝露出部份该第二凸块底层金属层的一表面；
多个导电柱，形成在已曝露的部份该第二凸块底层金属层上；及
多个锡球，形成在这些导电柱上；
其中，该芯片的该正面朝向该基板的该正面置放，且该芯片上的部份该图案化的第一凸块底层金属层电性连接该基板上的这些锡球。
2.根据权利要求1所述的封装结构，其特征在于还包含一阻障层覆盖在这些导电柱的表面上，该阻障层位于多个锡球和导电柱之间。
3.一种封装方法，包含：
提供一芯片，具有一正面及一背面；
形成一图案化的第一凸块底层金属层在该芯片的该正面上；
提供一基板，具有一正面及一背面；
形成一第二凸块底层金属层在该基板的该正面上；
形成一图案化的焊垫屏蔽层在该第二凸块底层金属层上，且曝露出该第二凸块底层金属层的部份表面；
形成多个导电柱在已曝露的该第二凸块底层金属层的部份该表面；
形成多个锡球在这些导电柱之上；及
结合该基板及该芯片，是将该芯片的该正面朝向该基板的该正面置放，使得该芯片上的部份该图案化的该第一凸块底层金属层与该基板上的这些锡球电性连接。
4.根据权利要求3所述的封装方法，其特征在于还包含形成一底胶材料用以包覆部份该芯片的部份该正面、该图案化的该第一凸块底层金属层、该图案化的焊垫屏蔽层、这些导电柱、这些锡球及该第二凸块底层金属层的部份表面。
5.一种封装结构，包含：
一芯片，具有一正面及一背面；
一图案化的第一凸块底层金属层，形成在该芯片的该正面上；
多个锡球，形成在该图案化的部份该第一凸块底层金属层上；
一基板，具有一正面及一背面，且于该正面上具有一第二凸块底层金属层；
一图案化的焊垫屏蔽层，形成在该第二凸块底层金属层且曝露出部份该第二凸块底层金属层的一表面；及
多个导电柱，形成在已曝露的部份第二凸块底层金属层的该表面上；
其中，该芯片的该正面朝向该基板的该正面置放，且该芯片上的这些锡球电性连接该基板上的这些导电柱。
6.根据权利要求5所述的封装结构，其特征在于还包含一阻障层在这些导电柱的表面上。
7.根据权利要求5所述的封装结构，其特征在于还包含一底胶材料在该基板及该芯片之间，用以包覆部份该图案化的该第一凸块底层金属层、该芯片的部份该正面、该图案化的焊垫屏蔽层、这些导电柱、这些锡球及该第二凸块底层金属层的部份表面。
8.一种封装方法，包含：
提供一芯片，具有一正面及一背面；
形成一图案化的第一凸块底层金属层在该芯片的该正面上且曝露出该芯片的部份该正面；
提供一基板，具有一正面及一背面；
形成一第二凸块底层金属层在该基板的该正面上；
形成多个锡球在已曝露的该芯片的部份该正面上；
形成一图案化的焊垫屏蔽层在该第二凸块底层金属层上，且曝露出该第二凸块底层金属层的部份表面；
形成多个导电柱在已曝露的该第二凸块底层金属层的部份该表面，这些导电柱是对应于在芯片上的这些锡球的位置；及
结合该基板及该芯片，是将该芯片的该正面朝向该基板的该正面置放，使得该芯片上的部份这些锡球与该基板上的这些导电柱电性连接。
9.根据权利要求8所述的封装方法，其特征在于还包含形成一阻障层在这些导电柱的表面上。
10.根据权利要求8所述的封装方法，其特征在于还包含形成一填充底胶材料在该基板及该芯片之间，用以包覆该图案化的第一凸块底层金属层、该芯片的部份该正面、该图案化的焊垫屏蔽层、这些导电柱、这些锡球及该第二凸块底层金属层的部份表面。
CN2008102136477A 2008-08-19 2008-08-19 具有基板支柱的封装结构及其封装方法 Active CN101656241B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008102136477A CN101656241B (zh) 2008-08-19 2008-08-19 具有基板支柱的封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008102136477A CN101656241B (zh) 2008-08-19 2008-08-19 具有基板支柱的封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN101656241A CN101656241A (zh) 2010-02-24
CN101656241B true CN101656241B (zh) 2012-01-11

Family

ID=41710444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102136477A Active CN101656241B (zh) 2008-08-19 2008-08-19 具有基板支柱的封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN101656241B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930958A (zh) * 2010-07-08 2010-12-29 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102270590A (zh) * 2011-09-01 2011-12-07 苏州晶方半导体科技股份有限公司 晶圆级封装结构及封装方法
CN102664174A (zh) * 2012-04-19 2012-09-12 日月光半导体制造股份有限公司 半导体封装构造
CN104868872A (zh) * 2015-04-21 2015-08-26 江苏长电科技股份有限公司 声表面波滤波器封装结构
CN110120350B (zh) * 2018-02-06 2021-07-02 中芯国际集成电路制造(上海)有限公司 导电柱的形成方法、封装结构及封装方法
CN116741648B (zh) * 2023-08-11 2023-11-17 四川遂宁市利普芯微电子有限公司 一种倒装芯片封装方法及倒装芯片封装结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7241640B1 (en) * 2005-02-08 2007-07-10 Xilinx, Inc. Solder ball assembly for a semiconductor device and method of fabricating same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7241640B1 (en) * 2005-02-08 2007-07-10 Xilinx, Inc. Solder ball assembly for a semiconductor device and method of fabricating same

Also Published As

Publication number Publication date
CN101656241A (zh) 2010-02-24

Similar Documents

Publication Publication Date Title
CN102201351B (zh) 半导体器件和形成用于无铅凸块连接的双ubm结构的方法
CN104253105B (zh) 半导体器件和形成低廓形3d扇出封装的方法
CN103295925B (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
CN105280599B (zh) 用于半导体器件的接触焊盘
CN102148201B (zh) 半导体元件、封装结构、及半导体元件的形成方法
CN102403239B (zh) 半导体器件及形成用于在Fo‑WLCSP中安装半导体小片的引线上键合互连的方法
CN103515252B (zh) 形成嵌入式sop扇出型封装的半导体器件和方法
CN102194740B (zh) 半导体器件及其形成方法
CN103165477B (zh) 形成垂直互连结构的方法和半导体器件
CN101859752B (zh) 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法
CN102543772B (zh) 结合晶片级不同尺寸半导体管芯的方法和半导体器件
CN102842531B (zh) 在种子层之上形成互连结构的半导体器件和方法
US7476564B2 (en) Flip-chip packaging process using copper pillar as bump structure
CN101996953B (zh) 芯片封装体及其制造方法
CN102130101B (zh) 围绕凸块形成区形成具有多层ubm的凸块结构的半导体器件和方法
CN101656241B (zh) 具有基板支柱的封装结构及其封装方法
CN103050476B (zh) 形成用于导电互连结构的保护和支撑结构的器件和方法
CN103779243A (zh) 半导体器件及其制造方法以及封装后的半导体器件
CN105047629A (zh) 影像感测元件封装构件及其制作方法
CN109390306A (zh) 电子封装件
CN107424938A (zh) 封装结构及其制造方法
CN102496606A (zh) 一种高可靠圆片级柱状凸点封装结构
CN102437066A (zh) 一种高可靠圆片级柱状凸点封装方法
CN102446780A (zh) 一种圆片级封装方法
CN102931100A (zh) 半导体封装结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant