CN110120350B - 导电柱的形成方法、封装结构及封装方法 - Google Patents

导电柱的形成方法、封装结构及封装方法 Download PDF

Info

Publication number
CN110120350B
CN110120350B CN201810118213.2A CN201810118213A CN110120350B CN 110120350 B CN110120350 B CN 110120350B CN 201810118213 A CN201810118213 A CN 201810118213A CN 110120350 B CN110120350 B CN 110120350B
Authority
CN
China
Prior art keywords
substrate
conductive
layer
dielectric layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810118213.2A
Other languages
English (en)
Other versions
CN110120350A (zh
Inventor
杨素素
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810118213.2A priority Critical patent/CN110120350B/zh
Publication of CN110120350A publication Critical patent/CN110120350A/zh
Application granted granted Critical
Publication of CN110120350B publication Critical patent/CN110120350B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供了一种导电柱的形成方法、封装结构及封装方法。通过在第一衬底中形成具有较大深度的凹槽，接着在凹槽中形成导电层，以及结合键合工艺使第一衬底中的导电层键合到第二衬底上，并去除第一衬底使导电层暴露出以构成导电柱，如此即可形成具备较大高度的导电柱。在封装过程中，由于导电柱具备较大的高度，从而可确保导电柱能够越过凸起结构而焊接至目标焊垫上。

Description

导电柱的形成方法、封装结构及封装方法
技术领域
本发明涉及半导体技术领域，特别涉及一种导电柱的形成方法以及一种封装结构及封装方法。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高，以及新型的集成电路出现，封装技术在集成电路产品中扮演着越来越重要的角色，在整个电子系统的价值中所占的比例越来越大。为了顺应半导体集成电路的不断发展和环境保护法令对封装的需求，封装互连技术也在不断演变，例如：晶圆表面的引线逐渐从传统的焊垫(PAD)上的金属打线发展为现在的贴装工艺，即直接在晶圆的芯片表面做封装焊球，使用的时候直接将芯片倒扣在基板(例如PCB板)的焊垫上，回流后实现焊球与焊垫的结合。
但是对于集成密度较大的芯片，尺寸较大的封装焊球也逐渐变得难以排布，取而代之的是直径更小的铜柱凸块(copper pillar bump,CPB)，通过铜柱凸块与基板上的焊垫进行接触，形成金属共晶结合，从而达到焊接的目的。目前，在制备例如铜柱的导电柱时，对所形成的导电柱的高度要求较为严格，例如，利用传统的导电柱的制备方法所得到的导电柱的高度通常不会超过80μm，而这直接导致了导电柱的应用受到限制。
尤其是，当需要将导电柱焊接到一具有凸起结构的基板上时，则往往需要使所述导电柱具有较大的高度，如此方可使导电柱能够越过凸起结构而焊接在基板上，从而在实现成功焊接的过程中避免对凸起结构造成影响。然而，如上所述，在目前的形成方法中往往无法制备出高度较大的导电柱。
发明内容
本发明的目的在于提供一种导电柱的形成方法，以解决现有的形成方法中无法制备出较大高度的导电柱的缺陷。
为解决上述技术问题，本发明提供一种导电柱的形成方法，包括：
提供一第一衬底，所述第一衬底具有第一表面和与所述第一表面相对的第二表面，并且在所述第一衬底中形成有至少一个凹槽，所述凹槽从所述第一表面延伸至所述第一衬底中；
在所述第一衬底的所述凹槽中填充一导电层；
将所述第一衬底键合在一第二衬底上，并且所述第一衬底的所述第一表面朝向所述第二衬底，以使所述导电层键合在所述第二衬底上；以及，
去除所述第一衬底，以暴露出所述导电层并用于构成所述导电柱。
可选的，所述导电柱的宽度尺寸介于5μm～500μm之间。
可选的，所述导电柱的高度介于10μm～500μm之间。
可选的，所述凹槽的形成方法包括：
在所述第一衬底的所述第一表面上形成图形化的掩膜层，所述掩膜层中开设至少一个开口，所述开口贯穿所述掩膜层以暴露出部分所述第一衬底；以及，
以所述图形化的掩膜层为掩膜刻蚀所述第一衬底，以在所述第一衬底中形成所述凹槽。
可选的，所述图形化的掩膜层的材质包括光刻胶。
可选的，所述图形化的掩膜层的厚度小于80μm，所述开口的深度小于80μm。
可选的，在形成所述导电层之前，还包括：
在所述第一衬底的所述第一表面上形成一第一介质层，所述第一介质层覆盖所述凹槽的底部和侧壁并覆盖所述第一表面。
可选的，所述第二衬底中形成有至少一个引出端，在将所述第一衬底和所述第二衬底键合时，所述引出端和所述导电层键合连接。
可选的，在所述第二衬底中还形成有晶体管器件，所述晶体管器件的源极和漏极分别通过不同的引出端引出，对应所述源极的引出端和对应所述漏极的引出端分别与不同的导电柱键合连接。
可选的，在所述第二衬底靠近所述第一衬底的表面上还形成有第二介质层，所述引出端贯穿所述第二介质层并从所述第二介质层中暴露出。
可选的，在将所述第一衬底和所述第二衬底键合时，所述第一介质层和所述第二介质层的表面带有悬挂键，以使所述第一介质层和所述第二介质层键合连接。
本发明的另一目的在于，提供一种封装方法，包括：
利用如上所述的导电柱的形成方法，在一第二衬底上键合至少一个导电柱用于构成一第一基板，所述导电柱中远离所述第二衬底的端部和侧壁均从所述第二衬底的表面暴露出；
将所述第一基板封装到一第二基板上，所述第二基板上形成有凸起结构和至少一个焊垫，所述凸起结构和所述焊垫的位置相互错开，并且所述焊垫的焊接面低于所述凸起结构远离所述第二基板的端面，所述第一基板上的所述导电柱越过所述凸起结构，以使所述导电柱的所述端部焊接在所述焊垫上。
可选的，所述焊垫的焊接面与所述凸起结构远离所述第二基板的端面之间的高度差介于10μm～500μm之间，所述导电柱的高度介于10μm～500μm之间，并且所述导电柱的高度值大于等于所述焊垫的焊接面和所述凸起结构的端面之间的高度差值。
本发明的又一目的在于，提供一种封装结构，包括：
一第一基板，所述第一基板包括一第二衬底和一键合在所述第二衬底上的至少一个导电柱，所述导电柱中远离所述第二衬底的端部和侧壁均从所述第二衬底的表面暴露出；以及，
一第二基板，第二基板，所述第二基板上形成有凸起结构和至少一个焊垫，所述凸起结构和所述焊垫的位置相互错开，并且所述焊垫的焊接面低于所述凸起结构远离所述第二基板的端面；其中，
所述第一基板上的所述导电柱越过所述第二基板上的所述凸起结构，以使所述导电柱的所述端部焊接在所述焊垫上。
可选的，所述焊垫的焊接面与所述凸起结构远离所述第二基板的端面之间的高度差介于10μm～500μm之间，所述导电柱的高度介于10μm～500μm之间，并且所述导电柱的高度值大于等于所述焊垫的焊接面和所述凸起结构的端面之间的高度差值。
在本发明提供的导电柱的形成方法中，通过在第一衬底中形成一凹槽，所述凹槽可以根据需要制备成一深度较大的凹槽，并在凹槽中填充一相应导电层，从而结合键合工艺和第一衬底的去除工艺，即可将导电层键合在第二衬底上，并在第二衬底暴露出以构成一导电柱，所述导电柱可以具有较大的高度。
进一步的，在需要将导电柱焊接在一形成有凸起结构的基板上时，由于所形成的导电柱具备较大的高度，从而可确保导电柱能够越过凸起结构而焊接至基板上的目标焊垫上，进而在实现封装过程的同时能够避免对凸起结构造成影响。
附图说明
图1a～1c为一种导电柱的形成方法；
图2为本发明实施例一中的导电柱的形成方法的流程示意图；
图3a～图3g为本发明实施例一中的导电柱的形成方法在其制备过程中的结构示意图；
图4为本发明实施例二中的封装方法的流程示意图；
图5为本发明实施例二中的封装结构的示意图。
具体实施方式
如背景技术所述，在现有的导电柱的形成方法中，受到制备工艺的限制，导致无法形成高度较大的导电柱，从而限制了所述导电柱的应用。
图1a～1c为一种导电柱的形成方法。以下结合图1a和图1c所示对一种导电柱的形成方法进行说明。
首先，参考图1a所示，提供一衬底10，并在所述衬底10上形成一光刻胶层20，所述光刻胶层20中开设有至少一个开口20a。
通常在该步骤中，可结合曝光工艺在光刻胶层20中定义出所述开口20a的形状和尺寸，接着利用显影工艺在所述光刻胶层20中解析出所述开口20a。然而，在光刻胶和显影工艺的限制下，要求光刻胶层的厚度不能过大以避免解析不良的问题；以及，即使在针对厚度较大的光刻胶层而言，需确保所形成的开口的宽度尺寸较大，方可保证在所述光刻胶层中能够解析出相貌清晰的开口。
接着，参考图1b所示，在所述光刻胶层20的所述开口20a中填充导电层31。
接着，参考图1c所示，去除所述光刻胶层，以暴露出所述导电层31，用于构成导电柱30。
即，通过在光刻胶层20中开设开口20a，从而利用开口20a的形貌界定出导电柱30。因此，所形成的导电柱30的高度和宽度也相应地受到所述开口20a的高度和宽度的影响，所述开口20a的深宽比直接影响了所形成的导电柱30的高宽比，以及所形成的导电柱30的高度不高于所述开口20a的高度。
在以上所述的导电柱的形成方法中，由于光刻胶的特性，在确保光刻胶的解析度的基础上，所采用的光刻胶层20的厚度不能过大，这直接导致了不能够在光刻胶层20中形成较大深宽比的开口，大大限制了所述开口20a的深度，导致了所形成的导电柱30的高度较小的问题。由于所述导电柱30的高度受到限制，从而在将所述导电柱焊接在一形成有凸起结构的基板上时，常常会由于导电柱30的高度不足而无法越过凸起结构，进而无法实现焊接的问题，或者导致焊接异常的问题。
为此，本发明提供了一种导电柱的形成方法，包括：
提供一第一衬底，所述第一衬底具有第一表面和与所述第一表面相对的第二表面，并且在所述第一衬底中形成有至少一个凹槽，所述凹槽的开口从所述第一表面暴露出；
在所述第一衬底的所述凹槽中填充一导电层；
将所述第一衬底键合在一第二衬底上，并且所述第一衬底的所述第一表面朝向所述第二衬底，以使所述导电层键合在所述第二衬底上；以及，
去除所述第一衬底，以暴露出所述导电层并用于构成所述导电柱。
本发明提供的导电柱的形成方法中，以掩膜层为掩膜，以在第一衬底中形成具有较大深度的凹槽，从而利用形成在第一衬底中的凹槽界定出需形成的导电柱形貌和高度。如此一来，有效避免了光刻胶在光刻工艺中的工艺限制，使所形成的凹槽具备较大的深度，从而使后续所形成的导电柱也相应地具备较大的高度。进而在将具有所述导电柱的第一基板封装到一具有凸起结构的第二基板上时，可确保导电柱能够越过凸起结构而焊接在第二基板的焊垫上，有效避免了对凸起结构造成影响，并保障了封装结构的性能。
以下结合附图和具体实施例对本发明提出的导电柱及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图2为本发明实施例一中的导电柱的形成方法的流程示意图，图3a～图3d为本发明实施例一中的导电柱的形成方法在其制备过程中的结构示意图。
首先执行步骤S110，具体参考图3a和图3b所示，提供一第一衬底100，所述第一衬底100具有第一表面100a和与所述第一表面100a相对的第二表面100b，并且在所述第一衬底100中形成有至少一个凹槽101，所述凹槽101从所述第一表面100a延伸至所述第一衬底100中。
本实施例中，所述凹槽101的开口尺寸介于5μm～500μm之间，从而可使后续所形成的导电柱的宽度尺寸也可达到5μm～500μm之间。以及，所形成的凹槽101的深度可以介于10μm～500μm之间，从而使后续所形成的导电柱的高度也相应的可达到10μm～500μm之间。即，可使所形成的导电柱的高度大于80μm。
进一步的，所述凹槽101的形成方法可参考如下步骤。
第一步骤，具体参考图3a所示，在所述第一衬底100上形成一图形化的掩膜层110，所述图形化的掩膜层110中开设有至少一个开口111，所述开口111贯穿所述掩膜层110以暴露出所述第一衬底100。
其中，所述掩膜层110的材质可以包括光刻胶。当所述掩膜层110的材质包括光刻胶时，则所述掩膜层110的厚度优选为小于80μm，以确保在现有的制备工艺下，对光刻胶层具有较好的解析度，从而可形成形貌较佳的开口111。相应的，所述开口111的深度小于80μm。以及，所述开口111可以为圆形开口、方形开口或者多边形开口等。
进一步的，所述第一衬底的材质可以为硅、碳化硅、锗、玻璃或有机塑料等。
第二步骤，具体参考图3b所示，以所述掩膜层110为掩膜刻蚀所述第一衬底100，以在所述第一衬底100中形成与所述开口111相对应的至少一个凹槽101。
在该步骤中，可根据需求调整刻蚀参数以控制所形成的凹槽101的深度值，并能够形成深宽比较大的凹槽101，例如形成深度大于等于80μm的凹槽。
第三步骤，去除所述掩膜层。
优选的方案中，在去除所述掩膜层之后，还包括对所述第一衬底100进行清洗，以去除位于所述凹槽101中的杂质。
可见，本实施例中，仅仅是利用掩膜层110为掩膜形成凹槽101，在形成所述凹槽101之后，即可去除所述掩膜层。在后续形成导电柱时，并不是利用掩膜层中的开口直接界定出，从而使所形成的导电柱的高度不会受到掩膜层110的限制(例如，厚度的限制)。
接着执行步骤S120，参考图3c和图3d所示，在所述第一衬底100的所述凹槽101中填充一导电层131。如上所述，本实施例中，所述凹槽101的深度介于10μm～500μm之间，因此相应地可使所形成的导电层的高度介于10μm～500μm之间。其中，所述导电层131的材质可以为金属，例如可以为铜或铝等。
继续参考图3c所示，优选的方案中，在形成所述导电层131之前，还包括：在所述第一衬底100上形成一第一介质层120，所述第一介质层120覆盖所述第一衬底的第一表面100a，并覆盖所述第一衬底的所述凹槽101的底部和侧壁。其中，所述第一介质层120可以包括氧化硅层、氮氧化硅层等。以及，所述第一介质层120的厚度优选为50nm～50μm。
因此，在后续形成导电材料层以构成导电层时，所述导电材料层即形成在所述第一介质层120上并填充所述凹槽101。具体的，所述导电层131可结合平坦化工艺形成，例如可参考如下步骤。
步骤一，在所述第一衬底100上形成一导电材料层，所述导电材料层填充所述凹槽101并覆盖所述第一衬底100的第一表面100a。
本实施例中，所形成的导电柱的材质为金属，则较佳的方案中，所述导电材料层的形成步骤为：首选，在所述第一衬底100上形成一金属种子层(图中未示出)，所述金属种子层覆盖所述第一衬底的第一表面100a，并覆盖所述第一衬底的所述凹槽101的底部和侧壁，本实施例中，所述金属种子层相应地形成在所述第一介质层120上；接着，利用电镀工艺，在所述第一衬底100上形成金属材料层，所述金属种子层和所述金属材料层共同构成所述导电材料层。
其中，所述金属种子层例如可采用沉积工艺形成，进一步可采用磁控溅射、金属有机物化学沉积或蒸镀等方式形成。以及，所述金属种子层的材质例如可以为钛、铝、铜、钯、镍、金、钨和钽等金属中的一种或者多种。当所述金属种子层为单层结构时，其厚度可以介于10nm～10μm之间；当所述金属种子层为多层结构时，其厚度可以介于20nm～20μm之间.
步骤二，执行平坦化工艺，去除所述导电材料层中位于所述第一衬底的第一表面100a上的部分，使剩余的所述导电材料层仅填充在所述凹槽101中，以构成所述导电层131。其中，所述平坦化工艺例如可以为化学机械研磨工艺。
本实施例中，在对所述导电材料层执行平坦化工艺时，可相应地形成顶表面不高于所述第一介质层120的顶表面的导电层131。
接着执行步骤S130，参考图3e和图3f所示，将所述第一衬底100键合在一第二衬底200上，并且所述第一衬底100的所述第一表面100a朝向所述第二衬底200，以将所述导电层131键合在所述第二衬底200上。
具体的，在键合工艺中，通过对第一衬底100和第二衬底200施加一定的压力，并结合高温退火过程实现扩散互熔，从而对第一衬底100和第二衬底200进行融合。
继续参考图3e和图3f所示，在所述第二衬底200中形成有至少一个引出端201，在将所述第一衬底100和所述第二衬底200键合时，所述引出端201和所述导电层131键合连接。较佳的，在所述第二衬底200靠近所述第一衬底100的表面上还形成有一第二介质层210，所述引出端201贯穿所述第二介质层210并从所述第二介质层210中保暴露出。在将所述第一衬底100和第二衬底200键合时，第一衬底中的第一介质层120和第二衬底中的第二介质210层相互键合连接。
进一步的，在第二衬底200中还可相应地形成有半导体器件，所述半导体器件可与所述引出端201连接以引出。在将第一衬底100和第二衬底200键合时，第一衬底100中的导电层131相应地与所述第二衬底200中的半导体器件的引出端201连接。即，第一衬底100中的导电层131的位置和所述第二衬底200中的半导体器件的引出端201的位置相互对应。其中，形成在第二衬底200中的半导体器件例如可以为晶体管器件，所述晶体管器件的源极和漏极分别通过不同的引出端201引出，从而在后续的工艺中，使对应所述源极的引出端201和对应所述漏极的引出端201分别与不同的导电层键合连接。
本实施例中，所述导电层131的材质包括金属，所述引出端201的材质也可以包括金属，此时可采用金属键合工艺实现第一衬底100和第二衬底200的键合。在键合的过程中实现导电层131和所述引出端201的键合连接。
此外，在键合过程中，还可使第一介质层120和第二介质层210等离子活化，以增加其接触界面的表面活化能，并使其表面带有悬挂键，从而可实现第一介质层120和第二介质层210的键合连接，进而可进一步提高第一衬底100和第二衬底200之间的键合效率。可选的，可在300℃～450℃的退火工艺中执行键合过程，以使键合在一起的第一介质层和第二介质层的界面(例如氧化物界面)更为牢固。
接着执行步骤S140，参考图3g所示，去除所述第一衬底100，以暴露所述导电层131用于构成导电柱130。
如上所述，本实施中所形成的导电层131的高度可大于等于80μm，因此相应的可使所构成的导电柱130的高度也可大于等于80μm。以及，所述导电柱130与第二衬底200中的引出端201键合连接。
其中，可利用干法刻蚀或湿法刻蚀去除所述第一衬底100。此外，本实施例中，在导电层的侧壁上还包覆有第一介质层，因此在该步骤中还包括去除所述第一介质层，以暴露出所述导电层的侧壁，以及暴露出所述导电层在远离所述第二衬底一端的端部。其中，在利用湿法刻蚀去除所述第一衬底100使，例如可通过四甲基氢氧化铵溶液(TMAH)或者氢氧化钾溶液对第一衬底进行腐蚀。
实施例二
基于以上所述的导电柱的形成方法，本发明还提供了一种封装方法。图4为本发明实施例二中封装方法的流程示意图，图5为本发明实施例二中的封装结构的示意图。以下结合图4和图5所示，对本实施例中的封装方法进行说明。
在步骤S210中，利用如上所述的导电柱的形成方法，在一第二衬底300上键合至少一个导电柱310用于构成一第一基板，所述导电柱310远离所述第二衬底300的端部和侧壁均从所述第二衬底300的表面暴露出。其中，所述导电柱310的高度例如可介于10μm～500μm之间。
如实施例一所述，通过在第一衬底中形成具有较大深度的凹槽，并利用所述凹槽界定出导电柱的形貌和尺寸，从而可形成高度较大的导电柱(例如大于80μm)，进而可结合键合工艺，将导电柱键合在第二衬底300上以构成第一基板，并可进一步去除第一衬底，以使所述导电柱310远离所述第二衬底300的端部和侧壁均从所述第二衬底300的表面暴露出，以利于后续对所构成的第一基板进行焊接。
在步骤S220中，如图5所示，将所述第一基板封装到一第二基板400上，所述第二基板400上形成有凸起结构420和至少一个焊垫410，所述凸起结构420和所述焊垫410的位置相互错开，并且所述焊垫410的焊接面低于所述凸起结构420远离所述第二基板400的端面，所述第一基板上的所述导电柱310越过所述凸起结构420，以使所述导电柱310的所述端部焊接在所述焊垫410的焊接面上。
如图5所示，本实施例中，所述焊垫410形成在所述第二基板400中，并且所述焊垫410的焊接面从所述第二基板400的表面暴露出；所述凸起结构420形成在所述第二基板400的表面上，进而从所述第二基板400的表面凸出，因此，使所述凸起结构420中远离所述第二基板400的端面和所述焊垫410的焊接面之间存在有高度差。其中，所述凸起结构420例如可由一已完成焊接的芯片或者是MEMS结构形成。
由于能够形成高度较高的导电柱310，并可使所述导电柱310的高度值大于等于所述焊垫410的焊接面与所述凸起结构420中远离所述第二基板400的端面之间的高度差值，从而可确保所述导电柱310能够焊接到第二基板400上的焊垫410上，并不会对凸起结构420造成影响。
例如，所述焊垫410的焊接面与所述凸起结构420中远离所述第二基板400的端面之间的高度差介于10μm～500μm之间，则所述导电柱310的高度也可介于10μm～500μm之间，并且可使所述导电柱310的高度值大于等于所述焊垫410的焊接面和所述凸起结构420的端面之间的高度差值。
此外，基于以上所述的封装方法，本发明还提供了一种封装结构。具体可参考图5所示，所述封装结构包括：
一第一基板，所述第一基板包括一第二衬底300和一键合在所述第二衬底300上的至少一个导电柱310，所述导电柱310中远离所述第二衬底300的端部和侧壁均从所述第二衬底300的表面暴露出；
一第二基板400，所述第二基板400上形成有凸起结构420和至少一个焊垫410，所述凸起结构420和所述焊垫410的位置相互错开，并且所述焊垫410的焊接面低于所述凸起结构420中远离所述第二基板400的端面；
其中，所述第一基板上的所述导电柱310越过所述第二基板400上的所述凸起结构420，以使所述导电柱310的所述端部焊接在所述焊垫410上。
在所述封装结构中，由于第一基板上的导电柱310具有较大的高度，从而当第二基板400上形成有凸起结构420，并且凸起结构420高于所述焊垫410而使所述焊垫410的焊接面相对于所述凸起结构的端面处于深度位置时，可使所述导电柱310的高度值大于等于所述焊垫410的焊接面和所述凸起结构420的端面之间的高度差值，从而能够实现第一基板中的导电柱310焊接在焊垫410上的同时，避免对凸起结构420造成影响。
综上所述，本发明提供的导电柱的形成方法，利用掩膜层为掩膜，以在第一衬底中形成深度较大的凹槽，从而可在第一衬底中形成高度较大的导电层，进而界定出具备较大高度的导电柱。与传统的利用光刻胶层中形成的开口直接界定出导电柱的形貌和尺寸相比，本发明提供的方法中，由于所形成的凹槽的深度可通过控制刻蚀参数进行调整，而不会受到光刻工艺和掩膜层的限制，从而能够形成深度较大的凹槽，并相应的形成高度较大的导电层。如此一来，在结合键合工艺和第一衬底的剥离过程后，即可在第二衬底上制备出具备较大高度的导电柱。
在将本发明提供的导电柱的形成方法运用于半导体的封装中，由于所形成的导电柱的高度较大，从而在将其焊接在形成有凸起结构的第二基板上时，可确保导电柱具备足够的高度而能够越过凸起结构，进而实现导电柱成功焊接在第二基板的焊垫上。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (9)

1.一种封装方法，其特征在于，包括：
在一第二衬底上键合至少一个导电柱用于构成一第一基板，所述导电柱中远离所述第二衬底的端部和侧壁均从所述第二衬底的表面暴露出，其中所述导电柱的形成方法包括：提供一第一衬底，所述第一衬底具有第一表面和与所述第一表面相对的第二表面，并且所述第一衬底中形成有至少一个凹槽，所述凹槽从所述第一表面延伸至所述第一衬底中；在所述第一衬底的所述第一表面上形成第一介质层，所述第一介质层覆盖所述凹槽的底部和侧壁并覆盖所述第一表面；在所述第一衬底的所述凹槽中填充一导电层；将所述第一衬底键合在所述第二衬底上，所述第二衬底靠近所述第一衬底的表面上形成有第二介质层，以及所述第二衬底中还形成有至少一个引出端，所述引出端从所述第二介质层中暴露出，在将所述第一衬底和所述第二衬底键合时，所述第一衬底的所述第一表面朝向所述第二衬底，以使所述导电层和所述引出端键合连接，所述第一介质层和所述第二介质层键合连接；以及，去除所述第一衬底，以暴露出所述导电层并用于构成所述导电柱；以及，
将所述第一基板封装到一第二基板上，所述第二基板上形成有凸起结构和至少一个焊垫，所述凸起结构和所述焊垫的位置相互错开，并且所述焊垫的焊接面低于所述凸起结构远离所述第二基板的端面，所述第一基板上的所述导电柱越过所述凸起结构，以使所述导电柱的所述端部焊接在所述焊垫上。
2.如权利要求1所述的封装方法，其特征在于，所述凹槽的开口尺寸介于5μm～500μm之间，所述导电柱的宽度尺寸介于5μm～500μm之间。
3.如权利要求1所述的封装方法，其特征在于，所述凹槽的深度介于10μm～500μm之间，所述导电柱的高度介于10μm～500μm之间。
4.如权利要求1所述的封装方法，其特征在于，所述凹槽的形成方法包括：
在所述第一衬底的所述第一表面上形成图形化的掩膜层，所述掩膜层中开设至少一个开口，所述开口贯穿所述掩膜层以暴露出部分所述第一衬底；以及，
以所述图形化的掩膜层为掩膜刻蚀所述第一衬底，以在所述第一衬底中形成所述凹槽。
5.如权利要求4所述的封装方法，其特征在于，所述图形化的掩膜层的材质包括光刻胶。
6.如权利要求5所述的封装方法，其特征在于，所述图形化的掩膜层的厚度小于80μm，所述开口的深度小于80μm。
7.如权利要求1所述的封装方法，其特征在于，所述第二衬底中还形成有晶体管器件，所述晶体管器件的源极和漏极分别通过不同的引出端引出，对应所述源极的引出端和对应所述漏极的引出端分别与不同的导电柱键合连接。
8.如权利要求1所述的封装方法，其特征在于，在将所述第一衬底和所述第二衬底键合时，所述第一介质层和所述第二介质层的表面带有悬挂键，以使所述第一介质层和所述第二介质层键合连接。
9.如权利要求1所述的封装方法，其特征在于，所述焊垫的焊接面与所述凸起结构远离所述第二基板的端面之间的高度差介于10μm～500μm之间，所述导电柱的高度介于10μm～500μm之间，并且所述导电柱的高度值大于等于所述焊垫的焊接面和所述凸起结构的端面之间的高度差值。
CN201810118213.2A 2018-02-06 2018-02-06 导电柱的形成方法、封装结构及封装方法 Active CN110120350B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810118213.2A CN110120350B (zh) 2018-02-06 2018-02-06 导电柱的形成方法、封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810118213.2A CN110120350B (zh) 2018-02-06 2018-02-06 导电柱的形成方法、封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN110120350A CN110120350A (zh) 2019-08-13
CN110120350B true CN110120350B (zh) 2021-07-02

Family

ID=67519915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810118213.2A Active CN110120350B (zh) 2018-02-06 2018-02-06 导电柱的形成方法、封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN110120350B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4325571A4 (en) * 2021-04-19 2024-07-17 Huawei Tech Co Ltd SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348270B1 (en) * 2007-01-22 2008-03-25 International Business Machines Corporation Techniques for forming interconnects
CN102709259A (zh) * 2011-03-28 2012-10-03 力成科技股份有限公司 非数组凸块的覆晶模封构造与方法
US20150021760A1 (en) * 2013-07-17 2015-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming bonding structures

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5775569A (en) * 1996-10-31 1998-07-07 Ibm Corporation Method for building interconnect structures by injection molded solder and structures built
CN101656241B (zh) * 2008-08-19 2012-01-11 南茂科技股份有限公司 具有基板支柱的封装结构及其封装方法
US9799592B2 (en) * 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
TWI558288B (zh) * 2014-09-10 2016-11-11 恆勁科技股份有限公司 中介基板及其製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348270B1 (en) * 2007-01-22 2008-03-25 International Business Machines Corporation Techniques for forming interconnects
CN102709259A (zh) * 2011-03-28 2012-10-03 力成科技股份有限公司 非数组凸块的覆晶模封构造与方法
US20150021760A1 (en) * 2013-07-17 2015-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming bonding structures

Also Published As

Publication number Publication date
CN110120350A (zh) 2019-08-13

Similar Documents

Publication Publication Date Title
JP5268752B2 (ja) 半導体パッケージ及びその製造方法
CN102652358B (zh) 基于面板的引线框封装方法和装置
TWI551199B (zh) 具電性連接結構之基板及其製法
CN103515362A (zh) 堆叠式封装器件和封装半导体管芯的方法
KR20070112645A (ko) 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법
JP2012520568A (ja) マスクを使用せずに導電性ビアに対して裏面位置合わせを行うことによる半導体構成部品の製造方法
JP4493516B2 (ja) 半導体装置の製造方法
JP5064632B2 (ja) 相互接続構造を形成するための方法及び装置
USRE49286E1 (en) Method of making flip chip
JP2007157844A (ja) 半導体装置、および半導体装置の製造方法
JP2003203940A (ja) 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器
JP2005116632A (ja) 半導体装置の製造方法および半導体装置
TWI413210B (zh) 電子裝置封裝及製造方法
TW201250959A (en) Semiconductor structure and fabrication method thereof
JP2004363573A (ja) 半導体チップ実装体およびその製造方法
US7514340B2 (en) Composite integrated device and methods for forming thereof
CN110120350B (zh) 导电柱的形成方法、封装结构及封装方法
JP2007103840A (ja) 電子回路装置の製造方法
KR100828027B1 (ko) 스택형 웨이퍼 레벨 패키지 및 그의 제조 방법, 및 웨이퍼레벨 스택 패키지 및 그의 제조 방법
KR101758999B1 (ko) 반도체 디바이스 및 그 제조 방법
US9373526B2 (en) Chip package and method for forming the same
JP2001230270A (ja) 半導体装置及びその製造方法
JP2016181555A (ja) バンプ構造とバンプ接合構造およびバンプ製造方法
TWI773443B (zh) 半導體結構及其製作方法
JP2011018672A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant