CN103050450B - 芯片封装构造及其制造方法 - Google Patents

芯片封装构造及其制造方法 Download PDF

Info

Publication number
CN103050450B
CN103050450B CN201210455712.3A CN201210455712A CN103050450B CN 103050450 B CN103050450 B CN 103050450B CN 201210455712 A CN201210455712 A CN 201210455712A CN 103050450 B CN103050450 B CN 103050450B
Authority
CN
China
Prior art keywords
hole
chip
adhesive layer
encapsulation construction
conductive pole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210455712.3A
Other languages
English (en)
Other versions
CN103050450A (zh
Inventor
陈勇仁
黄敏龙
丁一权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201210455712.3A priority Critical patent/CN103050450B/zh
Publication of CN103050450A publication Critical patent/CN103050450A/zh
Application granted granted Critical
Publication of CN103050450B publication Critical patent/CN103050450B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts

Abstract

一种芯片封装构造及其制造方法，所述芯片封装构造包含：一具有有源表面的芯片；一包覆芯片且使芯片的有源表面裸露出的封胶层；至少一成形于所述封胶层的第一表面的第一孔洞；至少一成形于所述封胶层的第二表面、对应连通所述第一孔洞且具有大于第一孔洞的孔径的第二孔洞；以及一设于所述第一孔洞内的导电柱。所述第二孔洞用低精度的封胶通孔成形工艺来成形，可相对减少使用成本较高的高精度钻孔设备，并加快制作封胶通孔的速度。

Description

芯片封装构造及其制造方法
技术领域
本发明涉及一种封装构造，特别是有关于一种可避免电磁干扰的芯片封装构造及其制造方法。
背景技术
现今的半导体芯片封装构造，例如扇出型晶圆级封装构造(Fan-OutWafer-Level-Package)，为实现垂直导通，常常需要进行垂直封胶层的穿胶导通孔（Through Molding Via，TMV）等封胶通孔制作工艺。现有产生封胶通孔的技术包括机械式钻孔(mechanical drilling)、激光钻孔(laser drilling)、化学蚀刻(chemical etching)等等。
目前的封胶通孔制作工艺都是一次形成穿透整个封胶层的封胶通孔。然而，对于具有一定厚度(例如大于100微米)的封胶层欲成形微通孔而言，不管形成封胶通孔或是后续进行通孔电镀的制作工艺等因为封胶通孔深度较大的关系而需要耗费一定成本。例如以激光钻孔而言，欲制作微通孔势必要采用高精度的激光设备，当微通孔的深度因为基材厚度的关系而过深，钻孔时间就会变长，导致激光成本的提高。再者，微通孔过深，在微通孔的孔壁上设置种子层进而电镀导电柱的难度与制程时间都会大幅提升。
故，有必要提供一种芯片封装构造及其制造方法，以解决现有技术所存在的问题。
发明内容
本发明的主要目的在于提供一种芯片封装构造，其包覆芯片的封装胶体的通孔是通过两精度不同的封胶通孔成形工艺来形成，可相对减少使用成本较高的高精度钻孔设备，并加快导封胶通孔制作速度。
为达成前述目的，本发明一实施例提供一种芯片封装构造，所述芯片封装构造包含一芯片、一封胶层、至少一第一孔洞、至少一第二孔洞及至少一导电柱。所述芯片具有一有源表面；所述封胶层具有一第一表面及一相对的第二表面，并包覆所述芯片且使所述芯片的有源表面裸露出所述第一表面；所述第一孔洞成形于所述封胶层的第一表面；所述第二孔洞成形于所述封胶层的第二表面而对应连通所述第一孔洞，并具有大于第一孔洞的孔径；所述导电柱设于所述第一孔洞内。
本发明另一实施例提供一种芯片封装构造的制造方法，其包含下列步骤：提供一芯片，所述芯片具有一有源表面；形成一封胶层以包覆所述芯片，其中所述封胶层具有一第一表面及一相对的第二表面，且所述芯片的有源表面裸露出所述封胶层的第一表面；于所述封胶层的第一表面成形至少一第一孔洞；于所述第一孔洞内成形一导电柱；对应所述第一孔洞的位置，于所述封胶层的第二表面成形连通所述第一孔洞的第二孔洞，其中所述第二孔洞的孔径大于所述第一孔洞的孔径；于所述第二孔洞内设置金属导电层，所述金属导电层与所述导电柱相连接；以及于所述第二孔洞内设置一导电件，所述导电件通过所述金属导电层电连接所述导电柱。
对于厚度较大的封胶层而言，本发明可用高精度的封胶通孔成形工艺在封胶层上需设置小孔径通孔的第一表面上形成所述第一孔洞，而所述第二孔洞则以较低精度且使用成本较低的通孔成形工艺来成形，进而完成贯穿封胶层的封胶通孔的制造工艺，如此一来，让第一孔洞可维持在容易电镀导电柱的深度条件内，而不致于因为通孔过深而导致电镀困难，且相对减少使用成本较高的高精度钻孔设备，并加快穿胶导通孔制作速度。
附图说明
图1是本发明一实施例的芯片封装构造的结构示意图。
图2A是本发明一实施例的芯片封装构造的导电柱的结构示意图。
图2B是本发明一实施例的芯片封装构造的设置于第二孔洞的导电件的结构示意图。
图2C是本发明另一实施例的芯片封装构造的设置于第二孔洞的导电件的结构示意图。
图2D是本发明又一实施例的芯片封装构造的设置于第二孔洞的导电件的结构示意图。
图2E是本发明再一实施例的芯片封装构造的设置于第二孔洞的导电件的结构示意图。
图3是本发明另一实施例的芯片封装构造的结构示意图。
图4是本发明又一实施例的芯片封装构造的结构示意图。
图5A~5G是本发明一实施例的芯片封装构造的制造流程示意图。
具体实施方式
为让本发明上述目的、特征及优点更明显易懂，下文特举本发明较佳实施例，并配合附图，作详细说明如下。再者，本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参照图1所示，图1是本发明一实施例的芯片封装构造的结构示意图。本发明所揭示的芯片封装构造包含一芯片10、一封胶层11、至少一第一孔洞120、至少一第二孔洞121、至少一导电柱13及一重布线层14。
所述芯片10具有一有源表面，所述有源表面上设有多个接垫102。
所述封胶层11具有一第一表面及一相对的第二表面。所述封胶层11包覆所述芯片11且使所述芯片10的有源表面裸露于所述封胶层11的第一表面。一般而言，所述封胶层11是应用封装技术设置封胶以包覆所述芯片10的侧面与背面，使所述封胶层11与芯片10形成一封装体，其中所述封胶层11的第一表面与所述芯片10的有源表面大致共平面。所述封胶层11可以是环氧树脂(expoxy)或其他适当的包覆材料，且亦可选择掺杂固态填充物，例如二氧化硅颗粒或氧化铝颗粒等。
如图1所示，本实施例中包含两个以上的所述第一孔洞120。所述第一孔洞120是成形于所述封胶层11的第一表面。在一实施例中，所述第一孔洞120是通过使用较高精度的激光钻孔装置对所述封胶层11的第一表面进行钻孔所形成的，也就是属于高精度的激光钻孔，其孔径小于或等于150微米，深度介于50～200微米之间。
如图1所示，本实施例中包含两个以上的所述第二孔洞121。所述第二孔洞121是成形于所述封胶层11的第二表面而对应连通所述第一孔洞120，并具有大于第一孔洞120的孔径。所述第二孔洞的孔径例如大于150微米，及深度介于50～500微米之间。所述第二孔洞121的深度方向可以是与所述第一孔洞120的深度方向相同，皆是垂直于所述封胶层11的表面。所述第二孔洞12是通过使用较低精度的激光钻孔装置、机械式钻孔装置或是化学蚀刻方法形成的，也就是低精度的激光钻孔、机械钻孔或是化学蚀刻钻孔。
所述导电柱13是对应设于所述第一孔洞120内。请参考图2A所示，由于第二孔洞121是成形于导电柱13之后，为了使第二孔洞121与第一孔洞120相连通，所述第二孔洞121在成形时，会以第一孔洞120的底面作为第二孔洞120的成形深度的最低基准，因此第二孔洞120成形后，所述导电柱13的一底端可能会贴齐或凸伸入所述第二孔洞121。
所述重布线层14包含至少一导电线路层(未示于图1)，用以电性连接所述芯片10的接垫102与所述至少一导电柱13。
请进一步参考图2B所示，为了与一基板连接或是另一封装构造体堆叠，所述第二孔洞121的孔壁上设有一金属导电层15，所述金属导电层15与所述导电柱13相连接。所述第二孔洞121内还进一步设有一导电件16a，其中所述金属导电层15是作为种子层，导电件16a通过所述金属导电层15电连接所述导电柱13。在图2B的实施例中，所述导电件16a为一锡球，或者如图2C的实施例，所述导电件16b为锡膏等预焊料。无论是锡球或锡膏，当所述导电件16a,16b设置于所述第二孔洞121内的金属导电层15上之后，通常会再经过回流焊处理(reflow)，使其成为类球状或半球状。
再者，如图2D所示，所述导电件16c为一电镀成形的柱状金属，如铜柱。又如图2E所示，所述金属导电层15从所述第二孔洞121部分延伸至所述封胶层11的第二表面，再与一导电件16(锡球或凸块)相连接。
进一步参考图3所示，图1的芯片封装构造可进一步与一封装体20堆叠连接，使其堆迭于所述封胶层11的第一表面上。详细来说，例如于所述封胶层11的第一表面设置绝缘防护层142，通过图案化所述绝缘防护层142，使得所述芯片10有源表面上的接垫和所述第一孔洞120内的导电柱13裸露，接着再于所述绝缘防护层142上形成一导电线路层144，以连接所述第一孔洞120内的导电柱13与所述芯片10有源表面上的接垫102，最后再于导电线路层144上设置图案化的阻焊层146使导电线路层144局部裸露，以供连接一导电凸块17。所述封装体20便可设置于导电凸块17上而与图1的芯片封装构造堆迭，通过导电凸块17电性连接至芯片10的有源表面及所述导电柱13，构成如图3所示的封装产品。
又或者，进一步参考图4所示，图1的芯片封装构造在所述封胶层11的第二表面上也可与另一封装体21堆叠连接。详细来说，例如于所述封胶层11的第二表面设置绝缘防护层152，通过图案化所述绝缘防护层152，使得所述第二孔洞121的金属导电层15裸露，接着再于所述第二孔洞121内设置导电件16，例如锡球，使导电件16通过所述金属导电层15电连接所述导电柱13。所述封装体21便可设置于导电柱13上而与图1的芯片封装构造堆迭，通过导电柱13、金属导电层15与所述导电柱13而连接芯片10的有源表面，构成如图4所示的封装产品。
由上述说明可知，本发明主要是使用高精度的封胶通孔成形工艺在封胶层11上需设置小孔径通孔的第一表面上先形成所述第一孔洞120，再以较低精度且使用成本较低的封胶通孔成形工艺来成形所述第二孔洞121，进而完成贯穿封胶层的封胶通孔的制造工艺，如此一来，所述第一孔洞120可维持在容易电镀导电柱13的深度条件(50~200微米)内，而不致于因为通孔过深而导致电镀困难，同时相对减少使用成本较高的高精度钻孔设备，并加快导通孔制作速度。本发明可适用封胶层11的厚度大于100微米的芯片封装构造，如此在封胶通孔的制造工艺中较能凸显其通过两精度不同的通孔成形工艺来形成封胶通孔的成本优势。
有关上述本发明的芯片封装构造的制造方法，请参考图5A~5E所示，其概要揭示本发明一实施例的芯片封装构造的制造流程示意图。
参见图5A，于包覆芯片10之封胶层11的第一表面11a成形至少一第一孔洞120。更详细来说，本步骤是通过使用较高精度的激光钻孔装置对所述封胶层11的第一表面11a进行钻孔来形成所述第一孔洞120。所述芯片10是于一晶圆上制作集成电路后并切割分离所得到。所述封胶层11具有一第一表面及一相对的第二表面，且所述芯片10的有源表面10a裸露出所述封胶层11的第一表面11a，在一实施例中，本步骤是应用封装技术将封胶材料包覆所述芯片10的侧面与背面以构成所述封胶层11。通常，是由数颗所述芯片10及一封胶层11共同构成一重分布晶圆(未绘示)。
如图5B所示，于所述第一孔洞120内以电镀或印刷填孔等方式成形一导电柱13。
如图5C所示，于所述封胶层11的第二表面(对应所述第一孔洞120的位置)成形连通所述第一孔洞120的第二孔洞121。所述第二孔洞121的孔径大于所述第一孔洞120的孔径。更详细来说，本步骤是通过使用较低精度的激光钻孔装置、机械式钻孔装置或是化学蚀刻方法来形成所述第二孔洞12。
如图5D所示，于所述第二孔洞121内设置金属导电层15，所述金属导电层15与所述导电柱13相连接。
如图5E所示，于所述封胶层11的第一表面与第二表面分别设置绝缘防护层142、152，并图案化所述绝缘防护层142、152，使得所述芯片10有源表面上的接垫、所述第一孔洞120内的导电柱13和所述第二孔洞121的金属导电层15裸露。
如图5F所示，形成一导电线路层144连接所述第一孔洞120内的导电柱13与所述芯片10有源表面上的接垫102。
如图5G所示，设置图案化的阻焊层146，使导电线路层144局部裸露而形成对外之电性接垫144a；如此一来，电性接垫144a便可供设置如图3所示的导电凸块17接合，使芯片封装构造进一步与一封装体20堆叠连接，让所述封装体20通过导电凸块17电性连接至芯片10的有源表面及所述导电柱13，构成如图3所示的封装产品。接着，于所述第二孔洞121内设置导电件16，使导电件16通过所述金属导电层15电连接所述导电柱13。
采用本发明的芯片封装构造的制造方法的具体优点已描述于前述芯片封装构造的实施例中，不再赘述。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (8)

1.一种芯片封装构造，其特征在于：所述芯片封装构造包含：
一芯片，具有一有源表面；
一封胶层，具有一第一表面及一相对的第二表面，并包覆所述芯片且使所述芯片的有源表面裸露出所述第一表面；
至少一第一孔洞，成形于所述封胶层的第一表面；
至少一第二孔洞，成形于所述封胶层的第二表面而对应连通所述第一孔洞，并具有大于第一孔洞的孔径；
至少一导电柱，设于所述第一孔洞内；其中所述导电柱的一底端贴齐或凸伸入所述第二孔洞，所述第二孔洞的孔壁上设有一金属导电层，所述金属导电层与所述导电柱相连接；以及
一重布线层，电性连接所述芯片与所述至少一导电柱。
2.如权利要求1所述的芯片封装构造，其特征在于：所述第二孔洞的孔径大于150微米，及深度介于50～500微米之间。
3.如权利要求1所述的芯片封装构造，其特征在于：所述第一孔洞的孔径小于或等于150微米，及深度介于50～200微米之间。
4.如权利要求1所述的芯片封装构造，其特征在于：所述第二孔洞内设有一导电件；所述导电件连接所述金属导电层；所述导电件为柱状金属、锡膏或锡球。
5.如权利要求1所述的芯片封装构造，其特征在于：所述金属导电层从所述第二孔洞部分延伸至所述封胶层的第二表面。
6.一种芯片封装构造的制造方法，其特征在于：所述制造方法包含下列步骤：提供一芯片，所述芯片具有一有源表面；
形成一封胶层以包覆所述芯片，其中所述封胶层具有一第一表面及一相对的第二表面，且所述芯片的有源表面裸露出所述封胶层的第一表面；
于所述封胶层的第一表面成形至少一第一孔洞，所述第一孔洞的深度小于所述封胶层的厚度；
于所述第一孔洞内成形一导电柱；
对应所述第一孔洞的位置，于所述封胶层的第二表面成形连通所述第一孔洞的第二孔洞，其中所述第二孔洞的孔径大于所述第一孔洞的孔径；
于所述第二孔洞内设置金属导电层，所述金属导电层与所述导电柱相连接；以及
于所述第二孔洞内设置一导电件，所述导电件通过所述金属导电层电连接所述导电柱。
7.如权利要求6所述的芯片封装构造的制造方法，其特征在于：所述第一孔洞以较高精度的激光钻孔装置形成；所述第二孔洞以较低精度的激光钻孔装置、机械式钻孔装置或是化学蚀刻方法形成，其中所述第一孔洞的孔径小于或等于150微米且所述第二孔洞的孔径大于150微米。
8.如权利要求7所述的芯片封装构造的制造方法，其特征在于：所述导电柱的一底端贴齐或凸伸入所述第二孔洞。
CN201210455712.3A 2012-11-14 2012-11-14 芯片封装构造及其制造方法 Active CN103050450B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210455712.3A CN103050450B (zh) 2012-11-14 2012-11-14 芯片封装构造及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210455712.3A CN103050450B (zh) 2012-11-14 2012-11-14 芯片封装构造及其制造方法

Publications (2)

Publication Number Publication Date
CN103050450A CN103050450A (zh) 2013-04-17
CN103050450B true CN103050450B (zh) 2015-10-28

Family

ID=48063046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210455712.3A Active CN103050450B (zh) 2012-11-14 2012-11-14 芯片封装构造及其制造方法

Country Status (1)

Country Link
CN (1) CN103050450B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763939A (en) * 1994-09-30 1998-06-09 Nec Corporation Semiconductor device having a perforated base film sheet
CN101266991A (zh) * 2007-03-15 2008-09-17 索尼株式会社 半导体器件及其制造方法
CN101826473A (zh) * 2009-03-05 2010-09-08 Tdk株式会社 贯通电极的形成方法与半导体基板
CN102036492A (zh) * 2010-12-28 2011-04-27 东莞生益电子有限公司 Pcb板的钻孔方法
CN102201382A (zh) * 2010-03-26 2011-09-28 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102324418A (zh) * 2011-08-09 2012-01-18 日月光半导体制造股份有限公司 半导体元件封装结构与其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258010B2 (en) * 2009-03-17 2012-09-04 Stats Chippac, Ltd. Making a semiconductor device having conductive through organic vias
US9406658B2 (en) * 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763939A (en) * 1994-09-30 1998-06-09 Nec Corporation Semiconductor device having a perforated base film sheet
CN101266991A (zh) * 2007-03-15 2008-09-17 索尼株式会社 半导体器件及其制造方法
CN101826473A (zh) * 2009-03-05 2010-09-08 Tdk株式会社 贯通电极的形成方法与半导体基板
CN102201382A (zh) * 2010-03-26 2011-09-28 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102036492A (zh) * 2010-12-28 2011-04-27 东莞生益电子有限公司 Pcb板的钻孔方法
CN102324418A (zh) * 2011-08-09 2012-01-18 日月光半导体制造股份有限公司 半导体元件封装结构与其制造方法

Also Published As

Publication number Publication date
CN103050450A (zh) 2013-04-17

Similar Documents

Publication Publication Date Title
CN107978583A (zh) 封装结构及其制造方法
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
CN104538375A (zh) 一种扇出PoP封装结构及其制造方法
CN105590918B (zh) 封装结构及其制法
CN103579022A (zh) 半导体封装件的结构及制法
CN103794569A (zh) 封装结构及其制法
TW201803073A (zh) 電氣互連橋接技術
CN105742256A (zh) 封装结构及其制法
CN105405775A (zh) 封装结构的制法
CN104716110A (zh) 芯片封装结构及其制造方法
CN105489565B (zh) 嵌埋元件的封装结构及其制法
CN105304584A (zh) 中介基板及其制造方法
CN102054714B (zh) 封装结构的制法
CN114783888B (zh) 一种芯片封装体外露焊脚及其加工方法
CN110459521A (zh) 覆晶封装基板和电子封装件
CN102398886B (zh) 具微机电元件的封装结构及其制法
CN106298692B (zh) 芯片封装结构的制作方法
CN103050450B (zh) 芯片封装构造及其制造方法
CN104810339B (zh) 封装基板及其制法暨半导体封装件及其制法
CN106206526A (zh) 芯片封装结构及堆叠式芯片封装结构
CN106298728A (zh) 封装结构及其制法
CN108630626A (zh) 无基板封装结构
CN102931165B (zh) 封装基板的制造方法
CN209374429U (zh) 封装体
CN103681586A (zh) 无核心封装基板及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant