CN105655258B - 嵌入式元件封装结构的制作方法 - Google Patents

嵌入式元件封装结构的制作方法 Download PDF

Info

Publication number
CN105655258B
CN105655258B CN201410647596.4A CN201410647596A CN105655258B CN 105655258 B CN105655258 B CN 105655258B CN 201410647596 A CN201410647596 A CN 201410647596A CN 105655258 B CN105655258 B CN 105655258B
Authority
CN
China
Prior art keywords
layer
dielectric layer
line
core
production method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410647596.4A
Other languages
English (en)
Other versions
CN105655258A (zh
Inventor
余丞博
陈盈儒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN201410647596.4A priority Critical patent/CN105655258B/zh
Publication of CN105655258A publication Critical patent/CN105655258A/zh
Application granted granted Critical
Publication of CN105655258B publication Critical patent/CN105655258B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种嵌入式元件封装结构的制作方法，其包括以下步骤。提供载板。载板的其中一个表面具有至少两对位柱。将堆叠元件模块设置在具有前述至少两对位柱的表面上，其中堆叠元件模块位于前述至少两对位柱之间。提供线路基板。线路基板包括第一介电层，其中第一介电层具有至少两对位孔以及贯穿开口及至少一导通孔。使各个对位柱对准于对应的对位孔，并将线路基板设置在载板上，以令各个对位柱嵌入对应的对位孔，且堆叠元件模块埋设在贯穿开口内。

Description

嵌入式元件封装结构的制作方法
技术领域
本发明是有关于一种封装结构的制作方法，且特别是有关于一种嵌入式元件封装结构的制作方法。
背景技术
一般而言，线路基板主要是由多层经过图案化的线路层(patterned circuitlayer)以及介电层(dielectric layer)交替叠合所构成。其中，图案化线路层是由铜箔层(copper foil)经过微影与腐蚀加工定义形成，而介电层配置在图案化线路层之间，用以隔离图案化线路层。此外，相叠的图案化线路层之间是通过贯穿介电层的镀通孔(PlatingThrough Hole,简称：PTH)或导电孔道(conductive via)而彼此电性连接。最后，在线路基板的表面配置各种电子元件(例如，主动元件或被动元件)，并通过内部线路的电路设计而达到电子信号传递(electrical signal propagation)的目的。
然而，随着市场对于电子产品需具有轻薄短小且携带方便的需求，因此在目前的电子产品中，是将原先焊接在线路基板上的电子元件设计为可埋设在线路基板内部的嵌入式元件，如此可以增加基板表面的布局面积，以达到电子产品薄型化的目的。在现有嵌入式元件封装结构的制作过程中，通常是先在介电层形成通孔或盲孔，再将单一个元件内埋在前述通孔或盲孔。因此，在使多个元件内埋在同一层介电层或不同层介电层时，需反复进行形成通孔或盲孔在介电层以及将元件内埋在前述通孔或盲孔等步骤，不仅制作流程复杂，亦会造成材料的耗费。此外，内埋元件与前述通孔或盲孔的内侧壁仍存在间隙，前述间隙不但容易影响压合时基板与内埋元件的结合性，也会影响压合时内埋元件与接点对位时的准确度。
发明内容
本发明提供一种嵌入式元件封装结构的制作方法，具有简易的制作流程，并能降低制作成本及提高制作良率。
本发明提出一种嵌入式元件封装结构的制作方法，其包括以下步骤。首先，提供具有相对两表面的载板。载板具有位于其中一个表面上的至少两对位柱。将堆叠元件模块设置在具有前述至少两对位柱的表面上，其中堆叠元件模块位于前述至少两对位柱之间。接着，提供线路基板。线路基板包括第一介电层，其中第一介电层具有相对的第一表面与第二表面、位于第二表面的至少两对位孔以及贯穿第一表面与第二表面的贯穿开口及至少一导通孔。之后，使各个对位柱对准于对应的对位孔，并将线路基板设置在载板上，以令各个对位柱嵌入对应的对位孔，且堆叠元件模块埋设在贯穿开口内。
在本发明的一实施例中，上述的堆叠元件的制作方法包括以下步骤。a、提供核心板，包括核心介电层与位于核心介电层上的核心金属层。b、图案化核心金属层以形成核心线路层，并形成多个贯孔在核心介电层。c、形成胶层于核心介电层上，其中胶层与核心线路层位于核心介电层的相对两侧，且胶层覆盖这些贯孔。d、将多个元件分别设置在这些贯孔内，且由胶层所固定。e、形成增层结构在核心介电层上，并覆盖核心线路层、这些贯孔及这些元件。接着，重复上述步骤a至e，以分别形成第一封装体与第二封装体。之后，利用第一封装体与第二封装体形成多个堆叠元件。
在本发明的一实施例中，上述的利用第一封装体与第二封装体以形成多个堆叠元件的制作方法包括以下步骤。首先，单体化第一封装体以形成多个第一封装单元。接着，单体化第二封装体以形成多个第二封装单元。接着，翻转这些第二封装单元，使各个第二封装单元的胶层朝向对应的第一封装单元的胶层。之后，移除各个第二封装单元的胶层，并使各个第一封装单元叠置在对应的第二封装单元上，其中各个第一封装单元的胶层连接对应的第二封装单元的核心介电层。
在本发明的一实施例中，上述的形成增层结构在核心介电层上，并覆盖核心线路层、这些贯孔及这些元件的制作方法包括以下步骤。首先，提供增层介电层与增层金属层，其中增层金属层位于增层介电层的表面上。接着，使增层介电层压合至核心介电层，以令增层介电层覆盖核心线路层、这些贯孔及这些元件。之后，图案化增层金属层以形成增层线路层，并形成多个导电通孔在增层介电层，其中各个导电通孔电性连接增层线路层与对应的元件。
在本发明的一实施例中，上述的载板的制作方法包括以下步骤。首先，提供第二介电层，其中第二介电层的相对两表面上分别设置有第一金属层与第二金属层。之后，图案化第一金属层，以形成前述至少两对位柱。
在本发明的一实施例中，上述的第一金属层的厚度大于第二金属层的厚度。
在本发明的一实施例中，上述的线路基板的制作方法包括以下步骤。首先，提供第一介电层、位于第一介电层的第一表面上的第三金属层以及位于第一介电层的第二表面上的第四金属层。接着，图案化第三金属层与第四金属层，以分别形成第三线路层与第四线路层。接着，形成贯穿第一表面与第二表面的前述至少一导通孔，以电性连接第三线路层与第四线路层。之后，形成位于第二表面的前述至少两对位孔，并形成贯穿第一表面与第二表面的贯穿开口。
在本发明的一实施例中，在将设置在载板上的堆叠元件埋设在凹槽内之后，还包括以下步骤。首先，形成第三介电层以及第五金属层在第一介电层的第一表面上，其中第三介电层覆盖第一介电层的第一表面、第三线路层、前述至少一导通孔、贯穿开口与堆叠元件模块。接着，图案化第五金属层以形成第五线路层，并形成至少一第一导电盲孔在第三介电层以电性连接第五线路层与第三线路层。之后，图案化第二金属层以形成第二线路层，并形成至少一第二导电盲孔在第二介电层以电性连接第二线路层与第四线路层。
在本发明的一实施例中，上述的嵌入式元件封装结构的制作方法，还包括以下步骤。首先，形成第四介电层与第六线路层在第二介电层上，其中第四介电层具有至少一第三导电盲孔，以电性连接第六线路层与第二线路层。接着，形成第五介电层与第七线路层在第三介电层上，其中第五介电层具有至少一第四导电盲孔，以电性连接第七线路层与第五线路层。之后，形成第一焊罩层在第四介电层与第六线路层上，并暴露出前述至少一第三导电盲孔。形成第二焊罩层在第五介电层与第七线路层上，并暴露出前述至少一第四导电盲孔。
在本发明的一实施例中，上述的对位孔的数量是对应于对位柱而设置。
基于上述，本发明的嵌入式元件封装结构的制作方法是先将欲埋设在线路基板的元件进行堆叠封装的步骤，其中堆叠元件模块中的元件的数量可视设计需求而有所调整，故能提高加工上的弹性与封装的完整性(integrity)。接着，将堆叠元件设置在具有对位柱的载板上，其中对位柱可作为后续封装时的对位基准点。另一方面，线路基板具有容置堆叠元件模块所用的贯穿开口以及位于凹槽旁侧且对应于对位柱而设置的对位孔，因此在将设置在载板上的堆叠元件模块埋设于线路基板的贯穿开口时，可先使对位柱对准于对位孔并将线路基板设置在载板上，以令对位柱嵌入对位孔，进而将堆叠元件模块埋设在凹槽内，藉以提高封装对位时的准确度。总体而言，本发明的嵌入式元件封装结构的制作方法不仅具有较为简易的制作流程，还能提高制作良率、效率以及节省制作成本。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1H是本发明一实施例的堆叠元件的制作流程示意图；
图2A至图2B是本发明一实施例的载板的制作流程示意图；
图3A至图3G是图1H的堆叠元件设置在图2B的载板后而埋设在线路基板的制作流程示意图。
附图标记说明：
1：嵌入式元件封装结构；
10：核心板；
11、11＇：核心介电层；
11a：上表面；
12：核心金属层；
12a：核心线路层；
13、13＇：贯孔；
14、14＇：胶层；
15、15＇：元件；
15a：接垫；
16：增层结构；
17：增层介电层；
17a、31a、31b：表面；
17b、17c：导电通孔；
18：增层金属层；
18a：增层线路层；
19a：第一封装体；
19b：第二封装体；
19c：第一封装单元；
19d：第二封装单元；
20：堆叠元件模块；
30：载板；
31：第二介电层；
32：第一金属层；
32a：对位柱；
33：第二金属层；
33a：第二线路层；
34：第二导电盲孔；
40：线路基板；
41：第一介电层；
41a：第一表面；
41b：第二表面；
42：第三金属层；
42a：第三线路层；
43：第四金属层；
43a：第四线路层；
44：导通孔；
45：对位孔；
46：贯穿开口；
51：第三介电层；
52：第五金属层；
52a：第五线路层；
53：第一导电盲孔；
55a：第四介电层；
55b：第六线路层；
55c：第三导电盲孔；
56a：第五介电层；
56b：第七线路层；
56c：第四导电盲孔；
57：第一焊罩层；
58：第二焊罩层。
具体实施方式
图1A至图1H是本发明一实施例的堆叠元件的制作流程示意图。首先，请参考图1A，提供核心板10，其包括核心介电层11与位于核心介电层11上的核心金属层12。核心介电层11的材质可为环氧树脂、玻璃纤维或玻纤环氧树脂，而核心金属层12的材质可为铜，但本发明不限于此。
接着，请参考图1B，图案化核心金属层12以形成核心线路层12a，并形成多个贯孔13在核心介电层11，其中图案化核心金属层12的方式可包括微影腐蚀加工，而形成贯孔13的方式可包括激光钻孔或机械钻孔。接着，形成胶层14在核心介电层11上，其中胶层14可为聚酰亚胺胶带(或胶膜)、乙烯胶带(或胶膜)或玻璃纸胶带(或胶膜)，惟本发明不限于此。详细而言，胶层14与核心线路层12a位于核心介电层11的相对两侧，且胶层14覆盖了这些贯孔13。亦即，这些贯孔13仅暴露出邻近核心线路层12a所在侧的开口，以供后续加工所用。
接着，请参考图1C，将多个元件15，例如是被动元件或主动元件，分别设置在这些贯孔13内。此时，元件15可接合至胶层14，并通过胶层14粘贴固定在贯孔13内，藉以防止元件15在后续加工中产生偏移。另一方面，元件15的接垫15a与核心介电层11的上表面11a实质上为共平面。接着，请参考图1D与图1E，形成增层结构16在核心介电层11上，并覆盖核心线路层12a、贯孔13及元件15。具体来说，增层结构16的制作是先提供增层介电层17与增层金属层18，其中增层金属层18位于增层介电层17的表面17a上。接着，使增层介电层17压合至核心介电层11，以令增层介电层17覆盖核心线路层12a、这些贯孔13及这些元件15。通常而言，增层介电层17的材质可为聚酰亚胺、聚二甲基硅氧烷或ABF膜，尤以ABF膜为佳，因此当增层介电层17压合至核心介电层11时，可填入贯孔13内，并包覆贯孔13内的元件15，藉以将元件15牢固地埋设在核心介电层11。之后，图案化增层金属层18以形成增层线路层18a，并形成多个导电通孔17b在增层介电层17，其中各个导电通孔17b电性连接增层线路层18a与对应的元件15。接着，重复如图1A至图1E的制作步骤，以分别形成第一封装体19a与第二封装体19b(示于图1G)。
之后，利用第一封装体19a与第二封装体19b以形成多个堆叠元件模块20，其制作步骤如图1F至图1H所示。首先，单体化第一封装体19a以形成多个第一封装单元19c，并单体化第二封装体19b以形成多个第二封装单元19d。通常而言，单体化加工可通过激光切割的方式以完成，且任两相邻的贯孔13的其一的中心轴线(图未示)与预定切割线(图未示)之间的距离以及任两相邻的贯孔13的另一的中心轴线(图未示)与预定切割线(图未示)之间的距离实质上相等。另一方面，第一封装单元19c可通过胶层14而彼此连接，且第二封装单元19d可通过胶层14＇而彼此连接。接着，翻转这些第二封装单元19d，使胶层14＇朝向胶层14。之后，移除胶层14＇并使各个第一封装单元19c叠置在对应的第二封装单元19d上，其中胶层14会连接对应的第二封装单元19d的核心介电层11＇，以令第一封装单元19c与对应的第二封装单元19d胶合固定。此时，各个第一封装单元19c的元件15会与对应的第二封装单元19d的元件15＇并列设置，且核心介电层11的贯孔13的中心轴线(图未示)与核心介电层11＇的贯孔13＇的中心轴线(图未示)为同轴。又，连接各个第一封装单元19c的胶层14经施力后可分离成多个片段，并接合于第一封装单元19c与对应的第二封装单元19d之间。至此，由各个第一封装单元19c与对应的第二封装单元19d堆叠而成的多个堆叠元件模块20(图1H示意地示出一个)已大致完成。
需说明的是，本发明并不限定于图1F至图1H所示的利用第一封装体19a与第二封装体19b以形成多个堆叠元件模块20的制作步骤。在未示出的实施例中，在单体化第一封装体19a与第二封装体19b之前，可先翻转第二封装体19b，使第二封装体19b的胶层14＇朝向第一封装体19a的胶层14。接着，移除胶层14＇，并使第一封装体19a叠置于第二封装体19b上，其中胶层14会连接第二封装体19b的核心介电层11＇。之后，进行单体化加工，以沿预定切割线(图未示)切割相叠构的第一封装体19a与第二封装体19b，进而分割出多个堆叠元件模块20。
图2A至图2B是本发明一实施例的载板的制作流程示意图。请参考图2A至图2B，首先，提供第二介电层31，其中第二介电层31的相对两表面31a、31b上分别设置有第一金属层32与第二金属层33，且第一金属层32的厚度例如是大于第二金属层33的厚度。之后，图案化第一金属层32，以形成至少两对位柱32a(图2B示意地示出两个)，并暴露出表面31a的部分。至此，已大致完成载板30的制作。
图3A至图3G是图1H的堆叠元件设置在图2B的载板后而埋设在线路基板的制作流程示意图，其中图3A至图3C示出线路基板40的制作步骤。请参考图3A至图3C，首先，提供第一介电层41，其中第一介电层41具有相对的第一表面41a与第二表面41b，且在第一表面41a与第二表面41b分别形成有第三金属层42与第四金属层43。接着，图案化第三金属层42与第四金属层43，以分别形成第三线路层42a与第四线路层43a。接着，形成贯穿第一表面41a与第二表面41b的至少一导通孔44(图3C示意地示出两个)，以电性连接第三线路层42a与第四线路层43a。之后，形成位于第二表面41b的至少两对位孔45(图3C示意地示出两个)，并形成贯穿第一表面41a与第二表面41b的贯穿开口46。至此，已大致完成线路基板40的制作。
通常而言，导通孔44、对位孔45与贯穿开口46可以是通过激光钻孔或机械钻孔的方式制作而得，其中导通孔44是在形成贯孔在第一介电层41后，再以电镀铜或其他导电材质(例如导电膏)填充于前述贯孔的方式制作而得。
接着，请参考图3D，将堆叠元件模块20设置在载板30中具有对位柱32的表面31a上，其中堆叠元件模块20例如是位于这两个对位柱32a之间。此处，对位孔45的数量是对应对位柱32a而设置，且各个对位孔45的深度实质上等于对应的对位柱32a的高度。另一方面，使各个对位柱32a对准于对应的对位孔45，并将线路基板40设置在载板30上，以令各个对位柱32a嵌入对应的对位孔45，且堆叠元件模块20埋设在贯穿开口46内。此时，第四线路层43a会与第二介电层31的表面31a相连接。简言之，在上述制作步骤中，可通过对位柱32a与对位孔45的对位，以提高封装对位时的准确度。
接着，请参考图3E，形成第三介电层51以及第五金属层52在第一介电层41的第一表面41a上，其中第三介电层51可覆盖第一表面41a、第三线路层42a、导通孔44、贯穿开口46与堆叠元件模块20。通常而言，第三介电层51的材质可为聚酰亚胺、聚二甲基硅氧烷或ABF膜，又以ABF膜为佳，因此当第三介电层51压合至第一介电层41的第一表面41a时，可填入导通孔44与贯穿开口46内，并包覆贯穿开口46内的堆叠元件模块20，藉以将堆叠元件模块20牢固地埋设在第一介电层41。
接着，请参考图3F，图案化第五金属层52以形成第五线路层52a，并形成至少一第一导电盲孔53(图3F示出多个)在第三介电层51以电性连接第五线路层52a与第三线路层42a以及导电通孔17b。另一方面，图案化第二金属层33以形成第二线路层33a，并形成至少一第二导电盲孔34(图3F示出多个)在第二介电层31以电性连接第二线路层33a与第四线路层43a以及导电通孔17c。
最后，请参考图3G，形成第四介电层55a与第六线路层55b在第二介电层31上，其中第四介电层55a具有至少一第三导电盲孔55c(图3G示出多个)，以电性连接第六线路层55b与第二线路层33a以及第二导电盲孔34。另一方面，形成第五介电层56a与第七线路层56b在第三介电层51上，其中第五介电层56a具有至少一第四导电盲孔56c(图3G示出多个)，以电性连接第七线路层56b与第五线路层52a与第一导电盲孔53。一般而言，为防止线路误焊的事情产生，可形成第一焊罩层57在第四介电层55a与第六线路层55b上，而仅暴露出第三导电盲孔55c。相似地，形成第二焊罩层58在第五介电层56a与第七线路层56b上，仅暴露出第四导电盲孔56c。至此，已大致完成嵌入式元件封装结构1的制作。
综上所述，本发明的嵌入式元件封装结构的制作方法是先将欲埋设在线路基板的元件进行堆叠封装的步骤，其中堆叠元件模块中的元件的数量可视设计需求而有所调整，故能提高加工上的弹性与封装的完整性(integrity)。接着，将堆叠元件设置在具有对位柱的载板上，其中对位柱可作为后续封装时的对位基准点。另一方面，线路基板具有容置堆叠元件所用的贯穿开口以及位于贯穿开口旁侧且对应于对位柱而设置的对位孔，因此在将设置在载板上的堆叠元件模块埋设于线路基板的贯穿开口时，可先使对位柱对准于对位孔并将线路基板设置在载板上，以令对位柱嵌入对位孔，进而将堆叠元件模块埋设在凹槽内，藉以提高封装对位时的准确度。总体而言，本发明的嵌入式元件封装结构的制作方法不仅具有较为简易的制作流程，还能提高制作良率、效率以及节省制作成本。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种嵌入式元件封装结构的制作方法，其特征在于，包括：
提供具有相对两表面的载板，该载板具有位于该两表面的其中一者上的至少两对位柱；
将堆叠元件模块设置在具有该至少两对位柱的该表面上，其中该堆叠元件模块位于该至少两对位柱之间；
提供线路基板，包括第一介电层，其中该第一介电层具有相对的第一表面与第二表面、位于该第二表面的至少两对位孔以及贯穿该第一表面与该第二表面的贯穿开口及至少一导通孔；以及
使各该对位柱对准于对应的该对位孔，并将该线路基板设置在该载板上，以令各该对位柱嵌入对应的该对位孔，且该堆叠元件模块埋设在该贯穿开口内。
2.根据权利要求1所述的嵌入式元件封装结构的制作方法，其特征在于，该堆叠元件模块的制作方法包括：
a、提供核心板，包括核心介电层与位于该核心介电层上的核心金属层；
b、图案化该核心金属层以形成核心线路层，并形成多个贯孔在该核心介电层；
c、形成胶层在该核心介电层上，其中该胶层与该核心线路层位于该核心介电层的相对两侧，且该胶层覆盖该些贯孔；
d、将多个元件分别设置在该些贯孔内，且由该胶层所固定；
e、形成增层结构在该核心介电层上，并覆盖该核心线路层、该些贯孔及该些元件；
重复上述步骤a至e，以分别形成第一封装体与第二封装体；以及
利用该第一封装体与该第二封装体形成多个该堆叠元件模块。
3.根据权利要求2所述的嵌入式元件封装结构的制作方法，其特征在于，利用该第一封装体与该第二封装体以形成多个该堆叠元件模块的制作方法包括：
单体化该第一封装体以形成多个第一封装单元；
单体化该第二封装体以形成多个第二封装单元；
翻转该些第二封装单元，使各该第二封装单元的该胶层朝向对应的该第一封装单元的该胶层；以及
移除各该第二封装单元的该胶层，并使各该第一封装单元叠置于对应的该第二封装单元上，其中各该第一封装单元的该胶层连接对应的该第二封装单元的该核心介电层。
4.根据权利要求2所述的嵌入式元件封装结构的制作方法，其特征在于，所述步骤e形成该增层结构在该核心介电层上，并覆盖该核心线路层、该些贯孔及该些元件的制作方法，包括：
提供增层介电层与增层金属层，其中该增层金属层位于该增层介电层的表面上；
使该增层介电层压合至该核心介电层，以令该增层介电层覆盖该核心线路层、该些贯孔及该些元件；以及
图案化该增层金属层以形成增层线路层，并形成多个导电通孔在该增层介电层，其中各该导电通孔电性连接该增层线路层与对应的该元件。
5.根据权利要求1所述的嵌入式元件封装结构的制作方法，其特征在于，该载板的制作方法包括：
提供第二介电层，其中该第二介电层的相对两表面上分别设置有第一金属层与第二金属层；以及
图案化该第一金属层，以形成该至少两对位柱。
6.根据权利要求5所述的嵌入式元件封装结构的制作方法，其特征在于，该第一金属层的厚度大于该第二金属层的厚度。
7.根据权利要求5所述的嵌入式元件封装结构的制作方法，其特征在于，该线路基板的制作方法包括：
提供该第一介电层、位于该第一介电层的该第一表面上的第三金属层以及位于该第一介电层的该第二表面上的第四金属层；
图案化该第三金属层与该第四金属层，以分别形成第三线路层与第四线路层；
形成贯穿该第一表面与该第二表面的该至少一导通孔，以电性连接该第三线路层与该第四线路层；以及
形成位于该第二表面的该至少两对位孔，并形成贯穿该第一表面与该第二表面的该贯穿开口。
8.根据权利要求7所述的嵌入式元件封装结构的制作方法，其特征在于，在将设置在该载板上的该堆叠元件模块埋设在该贯穿开口中之后，还包括：
形成第三介电层以及第五金属层在该第一介电层的该第一表面上，其中该第三介电层覆盖该第一介电层的该第一表面、该第三线路层、该至少一导通孔、该贯穿开口与该堆叠元件；
图案化该第五金属层以形成第五线路层，并形成至少一第一导电盲孔在该第三介电层以电性连接该第五线路层与该第三线路层；以及
图案化该第二金属层以形成第二线路层，并形成至少一第二导电盲孔在该第二介电层以电性连接该第二线路层与该第四线路层。
9.根据权利要求8所述的嵌入式元件封装结构的制作方法，其特征在于，还包括：
形成第四介电层与第六线路层在该第二介电层上，其中该第四介电层具有至少一第三导电盲孔，以电性连接该第六线路层与该第二线路层；
形成第五介电层与第七线路层在该第三介电层上，其中该第五介电层具有至少一第四导电盲孔，以电性连接该第七线路层与该第五线路层；以及
形成第一焊罩层在该第四介电层与该第六线路层上，并暴露出该至少一第三导电盲孔，形成第二焊罩层在该第五介电层与该第七线路层上，并暴露出该至少一第四导电盲孔。
10.根据权利要求1所述的嵌入式元件封装结构的制作方法，其特征在于，该些对位孔的数量是对应于该些对位柱而设置。
CN201410647596.4A 2014-11-14 2014-11-14 嵌入式元件封装结构的制作方法 Active CN105655258B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410647596.4A CN105655258B (zh) 2014-11-14 2014-11-14 嵌入式元件封装结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410647596.4A CN105655258B (zh) 2014-11-14 2014-11-14 嵌入式元件封装结构的制作方法

Publications (2)

Publication Number Publication Date
CN105655258A CN105655258A (zh) 2016-06-08
CN105655258B true CN105655258B (zh) 2018-07-13

Family

ID=56479754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410647596.4A Active CN105655258B (zh) 2014-11-14 2014-11-14 嵌入式元件封装结构的制作方法

Country Status (1)

Country Link
CN (1) CN105655258B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108617086A (zh) * 2018-05-17 2018-10-02 山西高科华兴电子科技有限公司 一种复合材料多层pcb线路板及其制备方法
US11289468B2 (en) * 2019-06-12 2022-03-29 Hongqisheng Precision Electronics (Qinhuangdao) Co., Ltd. Package structure and method for manufacturing the same
WO2021056181A1 (zh) * 2019-09-24 2021-04-01 宏启胜精密电子(秦皇岛)有限公司 封装结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552263A (zh) * 2009-05-18 2009-10-07 中国电子科技集团公司第十三研究所 芯片圆片级封装及其封装方法
CN103594379A (zh) * 2012-08-14 2014-02-19 钰桥半导体股份有限公司 具有内嵌半导体以及内建定位件的连线基板及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174108B2 (en) * 2010-03-24 2012-05-08 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. Method for facilitating the stacking of integrated circuits having different areas and an integrated circuit package constructed by the method
US9252491B2 (en) * 2012-11-30 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Embedding low-k materials in antennas

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552263A (zh) * 2009-05-18 2009-10-07 中国电子科技集团公司第十三研究所 芯片圆片级封装及其封装方法
CN103594379A (zh) * 2012-08-14 2014-02-19 钰桥半导体股份有限公司 具有内嵌半导体以及内建定位件的连线基板及其制造方法

Also Published As

Publication number Publication date
CN105655258A (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
CN105027691B (zh) 印刷电路板及其制造方法
CN103517582B (zh) 多层电路板及其制作方法
CN102194703A (zh) 线路基板及其制作方法
CN105990159A (zh) 封装结构及其制作方法
CN103681384A (zh) 芯片封装基板和结构及其制作方法
CN102256450A (zh) 埋入式无源器件的电路板及其制造方法
TW201427509A (zh) 具有內埋元件的電路板及其製作方法
CN103579171B (zh) 半导体封装件及其制造方法
CN105655258B (zh) 嵌入式元件封装结构的制作方法
TW201410097A (zh) 柔性多層電路板及其製作方法
CN106340461A (zh) 一种超薄无芯封装基板的加工方法和结构
CN109788665B (zh) 含电子元件的线路基板及其制作方法
CN104299919B (zh) 无芯层封装结构及其制造方法
JP5525618B2 (ja) 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
CN102244973A (zh) 一种带有盲孔结构的印制电路板及其制成方法
CN103889165B (zh) 具有内埋元件的电路板及其制作方法
CN108538803A (zh) 一种芯片后组装扇出型封装结构及制作方法
EP2141973A1 (en) Method of providing conductive structures in a multi-foil system and multi-foil system comprising same
CN104576406A (zh) 一种封装基板的制作方法及所对应的封装基板
TWI618462B (zh) 以介電質直接貼件之內埋電子元件電路板製造方法
CN102201390B (zh) 一种高像素摄像模组cof封装基板及其制成方法
CN105789161B (zh) 封装结构及其制法
CN103889169B (zh) 封装基板及其制作方法
TWI572258B (zh) 內埋式元件封裝結構的製作方法
CN102740598A (zh) 三层防伪标签pcb板及其制备工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant