CN103594379A - 具有内嵌半导体以及内建定位件的连线基板及其制造方法 - Google Patents

具有内嵌半导体以及内建定位件的连线基板及其制造方法 Download PDF

Info

Publication number
CN103594379A
CN103594379A CN201310348867.1A CN201310348867A CN103594379A CN 103594379 A CN103594379 A CN 103594379A CN 201310348867 A CN201310348867 A CN 201310348867A CN 103594379 A CN103594379 A CN 103594379A
Authority
CN
China
Prior art keywords
semiconductor element
vertical direction
layer
keeper
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310348867.1A
Other languages
English (en)
Other versions
CN103594379B (zh
Inventor
林文强
王家忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuqiao Semiconductor Co Ltd
Bridge Semiconductor Corp
Original Assignee
Yuqiao Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/738,314 external-priority patent/US9147587B2/en
Application filed by Yuqiao Semiconductor Co Ltd filed Critical Yuqiao Semiconductor Co Ltd
Publication of CN103594379A publication Critical patent/CN103594379A/zh
Application granted granted Critical
Publication of CN103594379B publication Critical patent/CN103594379B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

本发明是有关于一种具有内嵌半导体、内建定位件、以及双重增层电路的连线基板，及其制造方法。根据本发明的一优选实施方面，该方法包括：形成一定位件于一介电层上；使用该定位件作为一半导体元件的一配置导件，以设置该半导体元件于该介电层上；将一加强层贴附于该介电层上；形成一第一增层电路以及一第二增层电路于两侧覆盖该半导体元件、该定位件、以及该加强层；提供一被覆穿孔，该被覆穿孔提供该第一增层电路以及该第二增层电路之间的电性连接。据此，该定位件可准确地限制该半导体元件的设置位置，且避免该半导体以及该增层电路之间电性连接失败。

Description

具有内嵌半导体以及内建定位件的连线基板及其制造方法
技术领域
本发明是关于一种用于半导体组件的连线基板，以及其制造方法，尤指一种具有内嵌半导体以及内建定位件的连线基板，以及其制造方法。
背景技术
电子装置的市场趋势要求更薄、更智能、且更便宜的可携式电子设备，该些电子设备中所使用的半导体元件需更进一步的缩小其规模，并以较低的成本改善其电子性能。各种尝试的方法中，以印刷电路板中嵌埋或内建半导体芯片以形成的模块被认为是最有效率的方法，其可大幅地降低整体的重量、厚度，以及经由内部连接距离的缩短而使能改善电子性能。
然而，试图在电路板中嵌埋芯片会遭遇许多的问题，举例来说，被嵌埋的芯片会在附着时以及封装/层压的程序时，因塑料材料的热性质而导致芯片水平及垂直的位移。在各个热处理阶段的金属、介电质、以及硅之间的热膨胀系数(CTE)不匹配将导致设置于其上的内建连接结构的错位。Tanaka等人的美国专利案号7935893；Aral的美国专利案号7944039；以及Chang的美国专利案号7405103揭露了各种为了解决生产合格率的对准方式，然而其所提出的都无法提供一个适当或有效的方法以控制芯片的位移，其由于芯片下的黏着剂在固化时回流而因此使原本贴附的芯片在预定的设置位置错位，甚至在使用高度清准的对位标记以及设备时也会产生相同问题。Chino的美国专利申请号2010/0184256揭示了树脂密封方法以将半导体元件固定至形成于支撑体上的黏着层，此方法可有效的在密封程序时控制芯片免于进一步位移，然而此方法并无提供任何芯片的贴附程序的控制或调整，且用于贴附芯片的黏着剂的回流所造成芯片的错位是无法避免的。
发明内容
本发明是有鉴于以上的情形而发展，其目的在于提供一种具有双重增层电路的连线基板，其中半导体元件可经由定位件而被准确的固定于一预定的位置上；可避免半导体元件的变形以及弯曲的现象；且通过导电盲孔，可稳固地维持半导体元件以及增层电路之间的电性连接。
在一优选实施例中，本发明提供了一种连线基板的制造方法，该连线基板包括一半导体元件、一定位件、一加强层、以及双重增层电路。该连线基板的制造方法可包括：形成一定位件于一介电层上；使用该定位件作为一半导体元件的一配置导件，以设置该半导体元件于该介电层上，该半导体元件包括具有一接触垫于其上的一主动面，以及一非主动面，其中该主动面面朝一第一垂直方向，该非主动面面朝与该第一垂直方向相反的一第二垂直方向，且该定位件靠近该半导体元件的外围边缘，且于垂直该第一垂直方向以及该第二垂直方向的侧面方向上侧向对准该半导体元件的外围边缘，并于该半导体元件的外围边缘外侧向延伸；将一加强层贴附于该介电层上，包括对准该半导体元件以及该定位件于该加强层的一通孔内；形成一第一增层电路，该增层电路于该第一垂直方向覆盖该定位件、该半导体元件、以及该加强层，且该第一增层电路包括一第一导电盲孔，该第一导电盲孔直接接触该半导体元件的该接触垫，以提供该半导体元件以及该第一增层电路之间的电性连接；形成一第二增层电路，该第二增层电路于该第二垂直方向覆盖该定位件、该半导体元件、以及该加强层；以及提供一被覆穿孔，该被覆穿孔于该第一垂直方向以及该第二垂直方向延伸穿过该加强层，并提供该第一增层电路以及该第二增层电路之间的电性连接。
形成该定位件于该介电层上的步骤可包括：提供一层压基板，该层压基板包括一金属层以及该介电层；然后，移除该金属层的一选定部分以形成该定位件。或者，形成该定位件于该介电层上的步骤可包括：提供一层压基板，该层压基板包括一金属层以及该介电层；然后，移除该金属层的一选定部分以形成一凹陷部分；然后，沉积一塑料材料于该凹陷部分；然后，移除该金属层的一剩余部分。据此，该定位件可由金属、光敏性塑料材料、或非光敏性材料制备而成。举例来说，该定位件基本上可由铜、铝、镍、铁、锡、或其合金所制备，该定位件也可由环氧树脂或聚酰亚胺所制备。
根据本发明的连线基板的制造方法，可更进一步包括：形成一配置导件于该介电层上。据此，将该加强层贴附于该介电层上的步骤可包括：使用该配置导件将该半导体元件以及该定位件对准于该加强层的通孔，该配置导件于侧面方向靠近该加强层的外围边缘，并侧向对准于该加强层的外围边缘，且于侧面方向延伸超过该加强层的外围边缘。
于该介电层上形成定位件以及该配置导件的步骤包括：提供一层压基板，该层压基板包括一金属层以及该介电层；然后，移除该金属层的一选定部分以形成该定位件以及该配置导件。或者，形成该定位件以及该配置导件于该介电层上的步骤可包括：提供一层压基板，该层压基板包括一金属层以及该介电层；然后，移除该金属层的一选定部分以形成一凹陷部分；然后，沉积一塑料材料于该凹陷部分以作为该定位件以及该配置导件；然后，移除该金属层的一剩余部分。据此，如同该定位件，该加强层的配置导件可由金属、光敏性塑料材料、或非光敏性材料制备而成，如铜、铝、镍、铁、锡、其合金、环氧树脂、或聚酰亚胺所制备。
层压基板可选择性地还包括一支撑板，且该介电层可介于该金属层以及该支撑板之间。且选择性地，根据本发明的连线基板的制造方法可更进一步包括：在设置该半导体元件以及贴附该加强层后，移除该支撑板或薄化该支撑板。
可使用一黏着剂将该半导体元件贴附于该介电层上，该黏着剂接触该半导体元件以及该介电层，且介于该半导体元件以及该介电层之间。同样地，可使用一黏着剂将该加强层贴附于该介电层上，该黏着剂接触该加强层以及该介电层，且介于该加强层以及该介电层之间。此外，该半导体元件设置于该介电层上，其中，可以该半导体元件的该主动面或该非主动面面朝该介电层。当该半导体元件的该主动面面朝该介电层时，该定位件以及该配置导件自该介电层朝该第二垂直方向延伸，该黏着剂可接触该定位件以及该配置导件，且可于该第一垂直方向与该定位件以及该配置导件共平面，并于该第二垂直方向低于该定位件以及该配置导件。据此，该半导体元件以及该加强层可被固定于第一该增层电路上，位于该定位件以及该配置导件所定义的预定位置上，并机械性的连接于该第一增层电路，该定位件以及该配置导件于该第二垂直方向自该第一增层电路的该第一绝缘层延伸，且分别于该第二垂直方向上延伸超过该半导体元件的该主动面以及该加强层的黏着表面。当该黏着剂于该第二垂直方向低于该定位件以及该配置导件时，该定位件以及该配置导件可于固化该黏着剂时，防止该半导体元件以及该加强层不必要的位移，该黏着剂接触该半导体元件的主动面及该第一增层电路，且介于该半导体元件的主动面与该第一增层电路之间，以及介于该加强层以及该第一增层电路之间。同样地，当该半导体元件的非主动面面朝该介电层时，该定位件以及该配置导件自该介电层朝该第一垂直方向延伸，该黏着剂可接触该定位件以及该配置导件，且于该第二垂直方向与该定位件以及该配置导件共平面，并于该第一垂直方向低于该定位件以及该配置导件。据此，该半导体元件以及该加强层可被固定于该第二增层电路上，位于该定位件以及该配置导件所定义的预定位置上，并机械性的连接于该第二增层电路，该定位件以及该配置导件自该第二增层电路的该第二绝缘层朝该第一垂直方向延伸，且分别于该第一垂直方向延伸超过该半导体元件的该非主动面以及该加强层的贴附表面。
该第一增层电路可包括一第一绝缘层以及一个或多个第一导线，同时该第二增层电路可包括一第二绝缘层或一个或多个第二导线时。举例而言，该第一绝缘层于该第一垂直方向覆盖该半导体元件、该定位件、以及该加强层，且该第一导线自该第一绝缘层朝该第一垂直方向延伸，同时该第二绝缘层于该第二垂直方向覆盖该半导体元件、该定位件、以及该加强层，且该第二导线自该第二绝缘层朝该第二垂直方向延伸时。因此，形成该第一增层电路以及该第二增层电路的步骤可包括：提供一第一绝缘层，该第一绝缘层于该第一垂直方向覆盖该定位件、该半导体元件、以及该加强层；提供一第二绝缘层，该第二绝缘层于该第二垂直方向覆盖该定位件、该半导体元件、以及该加强层；形成一个或多个第一盲孔，该第一盲孔延伸穿过该第一绝缘层，且对准该半导体元件的一个或多个该接触垫以及选择性的对准延伸穿过该第一绝缘层的一个或多个额外第一盲孔，且该额外第一盲孔对准于该加强层；选择性地形成一个或多个第二盲孔，该些第二盲孔延伸穿过该第二绝缘层，且对准于该半导体元件的该非主动层或/及该加强层；形成一个或多个第一导线，该第一导线自该第一绝缘层朝该第一垂直方向延伸，且于该第一绝缘层上侧向延伸，并于该第二垂直方向延伸穿过该第一盲孔以及选择性地穿过该额外第一盲孔，以形成与该半导体元件的该接触垫直接接触的一个或多个第一导电盲孔，以及选择性地形成与该加强层直接接触的一个或多个额外第一导电盲孔；以及，形成一个或多个第二导线，该第二导线自该第二绝缘层朝该第二垂直方向延伸，且于该第二绝缘层上侧向延伸，并选择性地于该第一垂直方向延伸穿过该第二盲孔，以形成与该半导体元件的该非主动面或/及该加强层直接接触的一个或多个第二导电盲孔。据此，该第一导线可直接与该接触垫接触，以提供该半导体元件的信号路由，从而，该半导体元件以及该增层电路之间的电性连接可不含焊料。此外，该第二导线可与该半导体元件的该非主动面直接接触，以提该半导体元件的供散热路径。该第一导线以及该第二导线也可与该加强层直接接触，以作为接地或与设置于其上的无源元件(如薄膜晶体管或电容体)之间的电性连接。当该半导体元件的该主动面面朝该介电层时，该第一增层电路的该第一绝缘层包括该介电层，且该第一盲孔延伸穿过该介电层以及该黏着剂。举例而言，该介电层可作为该第一绝缘层，且具有该第一盲孔，该第一盲孔延伸穿过该介电层以及该黏着剂，接着形成该第一导线，该第一导线自该介电层朝该第一垂直方向延伸，且可包括该支撑板的剩余部分。或者，可使用一内介电层将一金属层贴附至该介电层上，且该介电层以及该内介电层的组合可作为该第一绝缘层，且该第一绝缘层具有该第一盲孔，该第一盲孔延伸穿过该介电层、该内介电层、以及该黏着剂，接着形成该第一导线，该第一导线包括该金属层，该金属层自该内介电层朝该第一垂直方向延伸。当该半导体元件的该非主动面面朝该介电层的另一种情况下，该第二增层电路的该第二绝缘层包括该介电层，且该第二盲孔延伸穿过该介电层以及该黏着剂。举例而言，该第二增层电路的该第二绝缘层可为介电层或该介电层以及一内介电层的组合，并将一金属层与该介电层接合。
若有进一步的信号路由的需求，该第一增层电路以及该第二增层电路可更进一步的包括额外的绝缘层、额外的盲孔、以及额外的导线。举例来说，该第一增层电路可还包括一第三绝缘层，一个或多个第三盲孔，以及一个或多个第三导线，该第三绝缘层可自该第一绝缘层以及该第一导线朝该第一垂直方向延伸，且可延伸至该连线基板的外围边缘，以及，该第三导线自该第三绝缘层朝该第一垂直方向延伸。因此，所形成的该第一增层电路可更进一步的包括：提供一第三绝缘层于该第一绝缘层以及该第一导线上，且自该第一绝缘层以及该第一导线朝该第一垂直方向延伸；然后形成一个或多个第三盲孔，该第三盲孔延伸穿过该第三绝缘层，且对准于该第一导线；然后形成一个或多个第三导线，该第三导线自该第三绝缘层朝该第一垂直方向延伸，且于该第三绝缘层上侧向延伸，并于该第二垂直方向延伸穿过该第三盲孔，以形成与该第一导线直接接触的一个或多个第三导电盲孔，从而将该第一导线电性连接至该第三导线。同样地，该第二增层电路可更进一步地包括一第四绝缘层、一个或多个第四盲孔、以及一个或多个第四导线。该第四绝缘层可自该第二绝缘层以及该第二导线朝该第二垂直方向延伸，且可延伸至该连线基板的外围边缘，且该第四导线自该第四绝缘层朝该第二垂直方向延伸。因此，所提供的该第二增层电路可更进一步地包括：提供一第四绝缘层于该第二绝缘层以及该第二导线上，且自该第二绝缘层以及该第二导线朝该第二垂直方向延伸；接着形成一个或多个第四盲孔，该第四盲孔延伸穿过该第四绝缘层，且对准该第二导线；然后形成一个或多个第四导线，该第四导线自该第四绝缘层朝该第二垂直方向延伸，且于该第四绝缘层上侧向延伸，并于该第一垂直方向延伸穿过该第四盲孔，以形成与该第二导线直接接触的一个或多个第四导电盲孔，从而将该第二导线电性连接至该第四导线。
该第一盲孔以及该第二盲孔可同时形成，且该第一导线以及该第二导线可同时沉积以及图案化。同样地，该第三盲孔以及该第四盲孔可同时形成，且该第三导线以及该第四导线可以同时沉积以及图案化。该第一、第二、第三、以及第四盲孔可具有相同的大小，该第一以及第三绝缘层以及该第一以及该第三导线可于该第一垂直方向具有平坦且细长的表面，而第二以及第四绝缘层可于该第二垂直方向具有平坦且细长的表面。
第一以及第二增层电路的最外层导线，可分别包括一个或多个第一以及第二内连接垫，以提供另一层级的组件或另外的电子元件(如半导体芯片、塑料封装或另一半导体组件)的电性连接。该第一内连接垫可包括面朝该第一垂直方向的一显露的接触面，而该第二内连接垫可包括面朝该第二垂直方向的一显露的接触面，因此，该连线基板可包括互相电性连接的电性接点(如该第一以及该第二内连接垫)，且该电性接点位于面朝相反垂直方向的相反表面，从而具有内嵌半导体元件的该连线基板是可堆叠的，且下一层级的组件或另一电子元件可利用各种连接媒介电性连接至嵌埋的半导体元件，连接媒介包括电性接点(如打线或焊锡凸块)。此外，该第二增层电路可进一步的包括一桨层(paddle layer)，该桨层自该第二增层电路的最外层绝缘层延伸，且具有面朝该第二垂直方向的显露的接触面。据此，其他电子元件可被设置于该桨层上，且可经由打线以及焊锡凸块电性连接至该第二增层电路的最外层导线。
提供被覆穿孔的步骤可包括：形成一穿孔，该穿孔于垂直方向延伸穿过该加强层以及该介电层，然后沉积一连接层于该穿孔的内侧壁。
该被覆穿孔可在提供该第一增层电路以及该第二增层电路时提供。举例而言，提供该被覆穿孔的步骤可包括：在提供绝缘层后形成一穿孔，该穿孔于垂直方向延伸穿过该加强层以及该绝缘层(如延伸穿过该第一绝缘层以及该第二绝缘层，或延伸穿过该第一绝缘层、该第二绝缘层、该第三绝缘层、以及该第四绝缘层)，接着于沉积导线(如该第一导线/该第二导线，或该第三导线/该第四导线)的过程中沉积一连接层于该穿孔的内侧壁。
可利用各种技术沉积该绝缘层并延伸至该组件的外围边缘，其包括膜压合、辊轮涂布、旋转涂布及喷涂沉积法。延伸穿过该绝缘层的该盲孔可经由各种技术形成，其包括激光钻孔、等离子体刻蚀及光刻技术。该导线的形成可经由沉积一被覆层，其覆盖该绝缘层并延伸穿过该盲孔，接着利用刻蚀掩模移除被覆层的选定部分以定义出该导线。该被覆层及该连接层可利用各种技术，其包括电镀、无电电镀、溅射及其组合，以沉积单层或多层的被覆层及连接层，接着经由各种方式图案化该被覆层，其包括湿刻蚀、电化学刻蚀、激光辅助刻蚀及其组合以定义出该导线。
经由上述的方法，本发明可提供一连线基板，包括：一半导体元件，该半导体元件包括具有一接触垫于其上的一主动面，以及一非主动面，其中该主动面面朝一第一垂直方向，该非主动面面朝与该第一垂直方向相反的一第二垂直方向；一定位件作为该半导体元件的一配置导件，且该定位件靠近该半导体元件的外围边缘，且于垂直该第一垂直方向以及该第二垂直方向的侧面方向上侧向对准该半导体元件的外围边缘，并于该半导体元件的外围边缘外侧向延伸；一加强层，该加强层包括具有该半导体元件以及该定位件延伸于其中的一通孔；一第一增层电路，该第一增层电路于该第一垂直方向覆盖该定位件、该半导体元件、以及该加强层，且包括一第一绝缘层、一个或多个第一盲孔、以及一个或多个第一导线，其中，于该第一绝缘层内的该些第一盲孔对准于该半导体元件的该些接触垫并选择性地对准该加强层，且该些第一导线自该第一绝缘层朝该第一垂直方向延伸，并于该第二垂直方向延伸进入该第一盲孔与该接触垫直接接触，且选择性地直接接触该加强层；一第二增层电路，该第二增层电路于该第二垂直方向覆盖该定位件、该半导体元件、以及该加强层，且包括一第二绝缘层、以及选择性地包括一个或多个第二盲孔以及一个或多个第二导线，其中，该些第二盲孔于该第二绝缘层中，且对准于该加强层及/或该半导体元件的非主动面，且该第二导线自该第二绝缘层朝该第二垂直方向延伸，且选择性地于该第一垂直方向延伸进入该第些第二盲孔中，并与该加强层及/或该非主动面直接接触；以及一被覆穿孔，该被覆穿孔延伸穿过该加强层，以提供该第一增层电路以及该第二增层电路之间的电性连接。此外，该连线基板可选择性地更进一步包括：一配置导件，该配置导件靠近该加强层的外围边缘，且于垂直于该垂直方向的侧面方向上侧向对准于该加强层的外围边缘，并于该加强层的外围边缘外侧向延伸。
该定位件以及该配置导件可分别具有图案以避免该半导体元件以及该加强层不必要的移动。举例来说，该定位件以及该配置导件可包括一连续或不连续的条板或突柱阵列，该定位件以及该配置导件可同时形成且具有相同或不同的图案。具体来说，该定位件可侧向对齐该半导体元件的四个侧表面，以防止该半导体元件的横向位移。举例来说，该定位器可沿着该半导体元件的四个侧面、两个对角、或四个角对齐，且该半导体元件以及该定位件间之间隙优选约在0.001至1毫米的范围之内，该半导体元件可通过该定位件与该通孔的内壁间隔开来，且可添加接合材料至该半导体元件以及该加强层之间以增加其刚性，或者该增层电路的该第一绝缘层可延伸进入以填充该半导体元件以及该加强层间的间隙。此外，该定位件也可靠近该通孔的内侧壁且对齐该通孔的内侧壁以防止该加强层的横向位移。同理，该配置导件可侧向对齐于该加强层的四个外侧表面，以防止该加强层的横向位移。举例来说，该配置导件可沿着该加强层的四个外侧面、两个外对角、或四个外角对齐，且该加强层的外围边缘以及该配置导件间的间隙优选约在0.001至1毫米的范围之内，此外，该定位件以及该配置导件的厚度优选为10至200微米。
该加强层可延伸至该连线基板的外围边缘，以提供该半导体元件的机械性支撑，以抑制该半导体元件的变形及弯曲。此外，该加强层也可提供该增层电路的接地/电源的平面以及作为散热件。且该加强层可为单层结构或多层结构(例如一线路板、或多层陶瓷版、或基板与导电层的层压板)。举例来说，该加强层可由陶瓷、或其他无机材料所制成，如氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(SiN)、硅(Si)、玻璃等。该加强层也可由如层压的环氧树脂、聚酰亚胺、或铜箔层压板的有机材料所制成。
该半导体元件可为一封装或未封装的半导体芯片。举例而言，半导体元件可为包含半导体芯片的栅格阵列(land grid array，LGA)封装或晶圆级封装(WLP)。或者，半导体元件可为半导体芯片。
该具有内嵌式半导体元件的连线基板更可为第一级或第二级的半导体组件。举例而言，单一芯片或多枚芯片可组装置该基板上，且形成一三维堆叠封装结构。或者，该具有内嵌式元件的连线基板可更进一步的作为第二级组件，其中如BGA的单一封装或多个封装体可被焊接至基板上，并形成一三维堆叠模块。
除非特别描述或在步骤间使用的「然后」一词或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列且可根据所需设计而变化或重新安排。
本发明具有多项优点，其中，该加强层可提供该半导体元件以及该增层电路的一电源/接地的平台、一散热片以及一稳定的机械支撑。该定位件可准确地限制该半导体元件的放置位置，以避免因该半导体元件的横向位移导致该半导体元件以及该增层电路间的电性连接错误，进而大幅度的改善了产品合格率。该半导体元件以及该增层电路间的电性连接不含焊料，因此有利于展现高I/O值以及高性能。内，该被覆穿孔可提供于该连线基板两侧分别具有内连接垫的两个增层电路之间的垂直信号路由，从而提供另一层级的具有元件堆叠的半导体组件的堆叠结构(device on device)。该连线基板的可靠度高、价格低廉、且非常适合大量制造生产。
本发明的上述及其他特征与优点将在下文中通过各种优选实施例进一步加以说明。
附图说明
参考随附附图，本发明可通过下述优选实施例的详细叙述更加清楚明了。
图1及2为根据本发明的一实施方面中，形成一定位件于一介电层上的方法剖视图。
图2A为图2的俯视图。
图1’及2’为根据本发明的一实施方面中，形成一定位件于一介电层上的另一种方法剖视图。
图2A’为图2’的俯视图。
图2B-2E为本发明定位件的各种参考样式的俯视图。
图3及3A分别为根据本发明的一实施方面中，将半导体元件设置于其上的结构剖视图及俯视图。
图4及4A分别为根据本发明的一实施方面中，将加强层设置于其上的结构剖视图及俯视图。
图5-8为根据本发明的一实施方面中，制造具有一半导体元件、一加强层、双重增层电路、一被覆穿孔、以及一定位件的一连线基板的方法剖视图，其中该定位件环绕该内嵌的半导体元件。
图9为根据本发明的一实施方面中，包括一连线基板的三维堆叠半导体组件的结构剖视图，其中该连线基板包括一具有内嵌半导体元件、以及通过焊锡凸块电性连接至该连线基板的增层电路的其他半导体元件。
图10及10A为根据本发明的另一实施方面中，分别为包括一半导体元件、一定位件、一配置导件、一加强层、双重增层电路、以及一被覆穿孔的连线基板的结构剖视图及俯视图。
图11-16为根据本发明又一实施方面中，制造包括一半导体元件、一加强层、双重增层电路、一被覆穿孔、以及一环绕该半导体元件的非主动面的定位件的又一连线基板的方法剖视图。
图17为根据本发明的另一实施方面中，包括一连线基板的三维堆叠半导体组件的结构剖视图，其中该连线基板包括一具有内嵌半导体元件以及经由打线电性连接至该连线基板的增层电路的其他半导体元件。
【符号说明】
连线基板101，102，103
金属层11              定位件113           凹穴111
黏着剂131             三维组件110         配置导件115
第一增层电路201       介电层21            支撑板23
第二增层电路202       第一内连接垫234     第二内连接垫244
第一绝缘层211         第一导线231         第一导电盲孔233
第二绝缘层221         第二导线241         第二导电盲孔243
第三绝缘层251         第三导电盲孔273     第四导电盲孔283
第四绝缘层261         第一盲孔213         内介电层291
金属层24              第二盲孔223         被覆层23’，24’
第三导线271           第三盲孔253         第四盲孔263
第四导线281           桨层246
半导体元件31，74      主动面311           非主动面313
接触垫312             通孔411             加强层41
穿孔501               被覆穿孔502         防焊层材料611
防焊层开口613         打线83              焊料凸块81
额外的半导体元件71，73
具体实施方式
在下文中，将提供实施例以详细说明本发明的实施方面。本发明的其他优点以及功效将通过本发明所揭露的内容而更为显著。应当注意的是，该些随附附图为简化的附图，附图中所示的组件数量、形状、以及大小可根据实际条件而进行修改，且元件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用，且不背离本发明所定义的精神与范畴的条件下，可进行各种变化以及调整。
[实施例1]
图1以及图2为根据本发明的一优选实施方面中，于一介电层上形成一定位件的制造方法剖视图，且图2A为图2的俯视图。
图1为一层压基板的剖面图，该层压基板包括金属层11、介电层21、以及支撑板23。金属层11为厚度为35微米的铜层，然而，金属层11也可为各种金属材料，并不受限于铜层。此外，金属层11可通过各种技术而被沉积于介电层21上，包括层压、电镀、无电电镀、蒸镀、溅射及其组合以沉积单层或多层的结构，且其厚度优选为10至200微米的范围内。
介电层21通常为环氧树脂、玻璃环氧树脂、聚酰亚胺、及其类似物所制成，且具有50微米的厚度。在此实施方面中，介电层21介于金属层11以及支撑板23之间。然而，支撑板23在某些方面下可被省略。支撑板23通常由铜所制成，但铜合金以及其他材料都可被使用，支撑板23的厚度可在25至1000微米的范围内，而以工艺以及成本作为考虑，其优选为35至100微米的范围内。在此实施方面中，支撑板23为厚度35微米的铜板。
图2以及图2A分别为定位件113形成于介电层21上的结构剖视图以及俯视图。定位件113可通过光刻法以及湿式刻蚀法移除金属层11的选定部位而形成。在附图中，定位件113由矩形阵列的多个金属突柱所组成，且与随后设置于介电层21上的半导体元件的四个侧面相符。然而，定位件的形式并不受限于此，且可为防止随后设置的半导体元件的不必要位移的任何图案。
图1’及2’为本发明的实施方面中，于一介电层上形成一定位件的另一方法剖视图，且图2A’为图2’的俯视图。
图1’为具有一组凹穴111的层压基板的剖视图。该层压结构包括如上所述的金属层11、介电层21、以及支撑板23，且凹穴111经由移除金属层11的选定部分而形成。
图2’以及图2A’各自为定位件113形成于介电层21上的结构剖视图以及俯视图。定位件113可经由分散或印刷一光敏性塑料材料(如环氧树脂、聚酰亚胺等)或非光敏性材料于凹穴111中，接着移除整体金属层11而形成。在此，附图中的定位件113为多个树脂突柱阵列，且符合随后设置的半导体元件的两个对角。
图2B-2E为定位件的各种参考形式。举例来说，定位件113可由一连续或不连续的条板所组成，且符合随后设置的半导体元件的四个侧面(如图2B及2C所示)、两个对角、或四个角落(如图2D及2E)。
图3-8为根据本发明的一实施方面中，一种连线基板的制造方法，该连线基板包括一半导体元件、一定位件、一加强层、一被覆穿孔、以及双重增层电路。
如图8所示，连线基板101包括半导体元件31、定位件113、加强层41、被覆穿孔502、以及双重增层电路201及202。半导体元件31包括主动面311、相反于主动面311的非主动面313、及位于主动面311上的接触垫312。第一增层电路201电性连接至半导体元件31的接触垫312，且第一增层电路201包括第一绝缘层211以及第一导线231，然而第二增层电路202经由被覆穿孔502电性连接至第一增层电路201，且第二增层电路202包括第二绝缘层221以及第二导线241。定位件113自第一增层电路201的第一绝缘层211朝向上方向延伸，并靠近半导体元件31的外围边缘。定位件113以及半导体元件31都对准加强层41的通孔411，且延伸进入加强层41的通孔411。
图3及3A分别为使用黏着剂131将如半导体芯片的半导体元件31设置于介电层21上的结构剖视图以及俯视图。半导体元件31包括主动面311、相反于主动面311的非主动面313、以及主动面311上的接触垫312。
定位件113可作为半导体元件31的配置导件，从而半导体元件31可被准确地放置于一预定位置上，其主动面311面朝介电层21。定位件113自介电层朝向上方向延伸并超越半导体元件31的主动面311，且于侧面方向侧向对准半导体元件31的四个侧面，并于半导体元件31的侧面方向侧向延伸。当定位件113于侧面方向靠近半导体元件31的四个侧表面，并符合半导体元件31的四个侧表面，且于半导体元件31之下的黏着剂131低于定位件113时，可避免半导体元件31于固化黏着剂时的任何不必要的位移。优选地，半导体元件31以及定位件113之间的间隙在0.001至1毫米的范围内。
图4以及4A各自为使用黏着剂131将加强层41设置于介电层21上的结构剖视图及俯视图。半导体元件31以及定位件113对准并插入加强层41的通孔411中，且使用黏着剂131将加强层41设置至介电层21上。通孔411通过机械性钻孔而形成于加强层41上，也可通过其他如冲压及激光钻孔的技术形成。附图中的加强层41为环氧树脂层，且其厚度大约与半导体芯片相同，但加强层41也可以是其他如玻璃、陶瓷、或多层层压结构的绝缘层，如多层电路板。
半导体元件31以及通孔411的内侧壁通过定位件113而与彼此保持距离，定位件113靠近且对准于通孔411的四个内壁，且于加强层41下的黏着剂113低于定位件113，从而也可避免加强层41于黏着剂131完全固化前有任何不必要的位移。此外，半导体元件31以及加强层41之间可选择添加一接合材料(图未示)以增加其刚性。
图5为形成穿过黏着剂131、介电层21、以及支撑板23的第一盲孔213，以暴露接触垫312以及加强层41的选定部位。第一盲孔213可通过各种技术形成，其包括激光钻孔、等离子体刻蚀及光刻技术。可使用脉冲激光提高激光钻孔效能，或者，可使用金属掩模以及激光束。举例来说，可先刻蚀铜板以制造一金属窗口后再照射激光束。第一盲孔213通常具有50微米的直径，且介电层21被视为增层电路的第一绝缘层211。
图6为于向上方向于半导体元件31的非主动面313以及加强层41上形成第二绝缘层221的结构剖视图。第二绝缘层221于向上方向覆盖半导体元件31、加强层41、以及定位件113，且于通孔411中延伸进入半导体元件31以及加强层41间的间隙。第二绝缘层221可为环氧树脂、玻璃环氧树脂、聚酰亚胺、及其类似物所制成，并经由各种技术形成，其包括膜压合、辊轮涂布、旋转涂布及喷涂沉积法，并通常具有50微米的厚度。优选地，第一绝缘层211与第二绝缘层221为相同材料。
图7为具有穿孔501的结构剖视图。穿孔501于垂直方向延伸穿过第二绝缘层221、加强层41、黏着剂131、第一绝缘层211、以及支撑板23。穿孔501可通过机械性钻孔而形成，也可经由其他技术如激光钻孔以及湿式或非湿式的等离子体刻蚀而形成。
参照图8，形成第一导线231于第一绝缘层211上是经由沉积被覆层23’于支撑板23上，并进入第一盲孔213，接着图案化其上的支撑板23以及被覆层23’。或者，于使用不具有支撑板23的层压基板或于图4所示的步骤后移除支撑板23的一些实施方面中，在介电层21上形成第一盲孔213以及穿孔501之后，介电层21直接被金属化以形成第一导线231。同时，形成于第二绝缘层221上的第二导线241是经由沉积被覆层23’于第二绝缘层221上，然后图案化被覆层23’而形成。另外，被覆层23’更进一步沉积作为穿孔501的内侧壁的一连接层，以形成被覆穿孔502。
被覆层23’可通过各种技术沉积形成单层或多层结构，其包括电镀、无电电镀、蒸镀、溅射及其组合。举例来说，沉积被覆层23’是首先通过将该结构浸入活化剂溶液中，使绝缘层与无电镀铜产生催化剂反应，接着以无电电镀方式被覆一薄铜层作为晶种层，然后以电镀方式将所需厚度的第二铜层形成于晶种层上。或者，在晶种层上沉积电镀铜层前，该晶种层可通过溅射方式形成如钛/铜的晶种层薄膜。一旦达到所需的厚度，即可使用各种技术图案化支撑层23以及/或被覆层23’以形成第一导线231以及第二导线241，其包括湿刻蚀、电化学刻蚀、激光辅助刻蚀及其与刻蚀掩膜(图未示)的组合，以分别定义出第一导线231以及第二导线241。
为了便于说明，金属层23以及于其上的被覆层23’以单一层表示，由于铜为同质被覆，金属层间的界线(均以虚线绘示)可能不易察觉甚至无法察觉，然而被覆层23’与第一绝缘层211之间、被覆层23’与第二绝缘层221之间、以及被覆层23’与加强层41间的界线则清楚可见。
因此，如图8所示，完成的连线基板101包括半导体元件31、定位件113、加强层41、双重增层电路201及202、以及被覆穿孔502。在此附图中，第一增层电路201包括第一绝缘层211以及第一导线231，而第二增层电路202包括第二绝缘层221以及第二导线241。定位件113自第一增层电路201之第一绝缘层211朝向上方向延伸，并延伸超过半导体元件31的主动面311，以准确的限制半导体元件31的放置位置。第一导线231自第一绝缘层211朝向下方向延伸，并于第一绝缘层211上侧向延伸，且于向下方向延伸进入第一盲孔213以形成与接触垫312以及加强层41电性连接的第一导电盲孔233。第二导线241自第二绝缘层221朝向上方向延伸，且于第二绝缘层221上侧向延伸。被覆穿孔502于垂直方向延伸穿过加强层41，以提供第一导线231以及第二导线241之间的电性连接。
图9为经由防焊层材料611显露的第二内连接垫244上的焊料凸块81，将额外的半导体元件71及73于第二增层电路202贴附于连线基板101的剖视图。在此附图中，防焊层材料611设置于第一增层电路201以及第二增层电路202上，填充被覆穿孔502的剩余空间，且包括防焊层开口613，防焊层开口613对准第一及第二内连接垫234及244。外部的半导体元件71及73可经由第二增层电路202、被覆穿孔502、以及第一增层电路201而电性连接至内嵌的半导体元件31。另外，第一增层电路201的第一内连接垫234可容纳一导电接头，如焊料凸块、锡球、接脚等，作为与另一外部元件或印刷电路板的电性连接以及机械性附着。防焊层开口613可通过各种方法形成，其包括光刻工艺、激光钻孔及等离子体刻蚀，而焊料凸块可通过各种技术形成，包括使用网版印刷焊膏后进行回流程序、或电镀。
[实施例2]
图10及10A分别为根据本发明的另一实施方面中，具有靠近加强层41的外围边缘的配置导件115、以及直接接触半导体元件31的非主动面313的第二导电盲孔243、以及加强层41的另一连线基板102的剖视图及其俯视图。在此实施例中，连线基板102是由实施例1中相似的制造方法所制备，除了配置导件115是在形成定位件113时同时形成，其是经由移除金属层11的选定部位以准确地定义加强层41的放置位置，且是形成与半导体元件31的非主动面313以及加强层41直接接触的第二导电盲孔243。于此，第一增层电路201包括第一绝缘层211、第一导线231、第三绝缘层251、以及第三导线271，而第二增层电路202包括第二绝缘层221、第二导线241、第四绝缘层261、以及第四导线281。第一导线231自第一绝缘层211朝向下方向延伸，并朝向上方向延伸进入第一盲孔213，以形成与接触垫312以及加强层41直接接触的第一导电盲孔233，而第二导线241自第二绝缘层221朝向上方向延伸，并朝向下方向延伸进入第二盲孔223，以形成与非主动面313以及加强层41直接接触的第二导线243。第三绝缘层251自第一绝缘层221以及第一导线231朝向下方向延伸，且覆盖第一绝缘层221以及第一导线231，而第四绝缘层261自第二绝缘层221以及第二导线241朝向上方向延伸并覆盖第二绝缘层221以及第二导线241。第三导线271自第三绝缘层251朝向下方向延伸，且于向上方向延伸进入第三盲孔253，以形成与第一导线231直接接触的第三导电盲孔273，而第四导线281自第四绝缘层261朝向上方向延伸，且于向下方向延伸进入第四盲孔263中，以形成与第二导线241直接接触的第四导电盲孔283。被覆穿孔502于垂直方向延伸穿过第四绝缘层261、第二绝缘层221、加强层41、黏着剂131、第一绝缘层211、以及第三绝缘层251，以提供第三导线271以及第四导线281之间的电性连接。
如图10A所示，加强层41经由配置导件115而准确的定义其的配置位置，配置导件115自第一绝缘层上211朝向上方向延伸超过加强层41的接触表面，且于侧面方向侧向对准加强层41的四个侧表面，并于加强层41的侧面方向侧向延伸。附图的配置导件115为多个金属突柱，且于侧面方向符合加强层41的四个外侧面。然而，配置导件115并不受限于附图的图案，而可被设计为其他图案。配置导件115靠近加强层41的四个侧面，且于侧面方向符合加强层41的四个侧面，当加强层41下的黏着剂131低于配置导件115时，可避免加强层41于固化黏着剂时的任何不必要的位移。加强层41的外围边缘与配置导件115间的间隙优选为0.001至1毫米。
[实施例3]
图11-16为根据本发明的又一实施方面中，一种具有定位件环绕半导体的非主动面的连线基板的制造方法剖视图。为了简要说明的目的，在实施例1中的任何叙述可合并至此处的相同应用部分，且不再重复相同叙述。
图11为由图1-4所示的相同步骤，除了半导体元件31以其的非主动面313面朝介电层21而被设置于介电层上21所形成的结构剖视图。
图12为第一绝缘层211于向上方向形成于半导体元件31的主动面311以及加强层41上的结构剖视图。第一绝缘层211于向上方向覆盖半导体元件31、加强层41、以及定位件113，并于通孔411中延伸进入半导体元件31以及加强层41间的间隙。
图13为形成穿过第一绝缘层211的第一盲孔213的剖视图。第一盲孔213对准半导体元件31的接触垫312以及加强层41的选定部位，并显露半导体元件31的接触垫312以及加强层41的选定部位。
图14为薄化支撑板23以形成所需厚度的金属层24的结构剖视图。图中所示的金属层24为厚度约为15微米的铜层，且介电层21被视为增层电路的第二绝缘层221。
图15为穿孔501的结构剖视图。穿孔501于垂直方向延伸穿过第一绝缘层211、加强层41、黏着剂131、第二绝缘层221、以及金属层24。
参照图16，第一导线231是经由沉积被覆层24’于第一绝缘层211上，且沉积进入第一盲孔213，接着图案化被覆层24’以形成于第一绝缘层211上。同时，第二导线241以及桨层246是经由沉积被覆层24’于金属层24上，接着图案化金属层24及其上的被覆层24’以形成于第二绝缘层221上。另外，被覆层24’更进一步的沉积于穿孔501的内侧壁作为连接层，以提供被覆穿孔502。
为了便于说明，金属层24以及于其上的被覆层24’以单一层表示，由于铜为同质被覆，金属层间的界线(均以虚线绘示)可能不易察觉甚至无法察觉，然而被覆层24’与第一绝缘层211之间、被覆层24’与第二绝缘层221之间、以及被覆层24’与加强层41间的界线则清楚可见。
据此，如图16所示，完成的连线基板103包括半导体元件31、定位件113、加强层41、双重增层电路201及202、以及被覆穿孔502。在附图中，第一增层电路201包括第一绝缘层211、以及第一导线231，而第二增层电路202包括第二绝缘层221、第二导线241、以及桨层246。定位件113自第二增层电路202的第二绝缘层221朝向上方向延伸，且延伸超过半导体元件31的非主动面313，以准确的定义半导体元件31的配置位置。第一导线231自第一绝缘层211朝向上方向延伸，于第一绝缘层211上侧向延伸，并于向下方向延伸进入第一盲孔213以形成直接与接触垫312以及加强层41直接接触的第一导电盲孔233。第二导线241以及桨层246自第二绝缘层221朝向下方向延伸，并于第二绝缘层221上侧向延伸。被覆穿孔502于垂直方向延伸穿过加强层41以提供第一导线231以及第二导线241间的电性连接。
图17为一三维半导体组件的剖视图，其中另一半导体元件74贴附于连接基板103上的第二增层电路202的桨层246，并经由打线83与第二导线241电性连接。在此图中，防焊层材料611设置时第一增层电路201以及第二增层电路202上，并填充被覆穿孔502的剩余空间，且包括防焊层开口613，防焊层开口613对准于第一及第二内连接垫234及244以及桨层264的选定部分。于桨层246上的半导体元件74可经由打线83、第二增层电路202、被覆穿孔502、以及第一增层电路201连接至内嵌的半导体元件31。另外，可使用密封材料91(如模塑化合物)保护半导体元件74以及打线83。
上述的连线基板以及三维半导体组件仅为说明范例，本发明还可通过其他多种实施例实现。此外，上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用。例如，连线基板可包括多组定位件以准确的定义多个额外半导体元件、无源元件、或其他电子元件的相对位置，且增层电路可包括额外的导线以容纳额外的半导体元件、无源元件、或其他电子元件。同理，加强层可包括多个通孔以容纳额外的半导体元件、无源元件、或其他电子元件。
本案的半导体元件可为已封装或未封装芯片。此外，该半导体元件可为裸芯片、LGA、或QFN等。定位件可依半导体元件而定制化(customized)，举例来说，定位件的图案可为正方形或矩形，以与半导体元件的形状相同或相似。
在本文中，「邻接」一词意指元件是一体成型(形成单一个体)或相互接触(彼此无间隔或未隔开)。例如，第一导线邻接于主动面，但并未邻接于非主动面。
「重叠」一词意指位于上方并延伸于一下方元件的周缘内。「重叠」包含延伸于该周缘之内、外或坐落于该周缘内。例如，在定位件于向上方向自介电层延伸时，加强层重叠于介电层，此乃因一假想垂直线可同时贯穿该加强层与该介电层，不论加强层与介电层之间是否存有另一同样被该假想垂直线贯穿的元件(如黏着剂)，且也不论是否有另一假想垂直线仅贯穿介电层而未贯穿加强层(也就是位于加强层的通孔内)。同样地，黏着剂重叠于介电层，加强层重叠于黏着剂，且黏着剂被加强层重叠。此外，「重叠」与「位于上方」同义，「被重叠」则与「位于下方」同义。
「接触」一词意指直接接触。例如，导线接触主动面但并未接触非主动面。
「覆盖」一词意思是于垂直及/或侧面方向上不完全以及完全覆盖。例如，在半导体元件的非主动面面朝向上方向的状态下，第一增层电路于向下方向覆盖半导体元件，不论是否具有如黏着剂的其他元件介于半导体元件以及第一增层电路之间，且第二增层电路于向上方向覆盖半导体元件。
「层」字包含图案化及未图案化的层体。例如，层压基板的金属层可为一空白未光刻及湿式刻蚀的平板。此外，「层」可包含多个堆叠层。
「开口」、「通孔」与「穿孔」等词同指贯穿孔洞。例如，当定位件于向上方向自介电层延伸时，半导体被插入加强层的通孔中，半导体元件于向上方向自加强层中显露出。
「插入」一词意指元件间的相对移动。例如，「将半导体元件插入通孔中」是不论加强层为固定不动而半导体元件朝加强层移动；半导体元件固定不动而由加强层朝半导体元件移动；或半导体元件与加强层两者彼此靠合。又例如，「将半导体元件插入(或延伸至)通孔内」包含：贯穿(穿入并穿出)通孔；以及插入但未贯穿(穿入但未穿出)通孔。
「对准」一词意指元件间的相对位置，不论元件之间是否彼此间隔或邻接，或一元件插入且延伸进入另一元件中。例如，当假想的水平线贯穿定位件及半导体元件时，定位件侧向对准于半导体元件，不论定位件与半导体元件之间是否具有其他被假想的水平线贯穿的元件，且不论是否具有另一贯穿半导体元件但不贯穿定位件、或贯穿定位件但不贯穿半导体元件的假想水平线。同样地，第一盲孔对准于半导体元件的第一接触垫，且半导体元件与定位件对准于通孔。
「靠近」一词意指元件间的间隙的宽度不超过最大可接受范围。如本领域现有通识，当半导体元件以及定位件间的间隙不够窄时，由于半导体元件于间隙中的横向位移而导致的位置误差可能会超过可接受的最大误差限制，一旦半导体元件的位置误差超过最大极限时，则不可能使用激光束对准接触垫，而导致半导体元件以及增层电路间的电性连接错误。因此，根据半导体元件的接触垫的尺寸，本领域的技术人员可经由试误法以确认半导体元件以及定位件间的间隙的最大可接受范围，从而避免半导体元件以及增层电路间的电性连接错误。由此，「定位件靠近半导体元件的外围边缘」的用语是指半导体元件的外围边缘以及定位件间的间隙窄到足以防止半导体元件的位置误差超过可接受的最大误差限制。
「设置」一语包含与单一个或多个支撑元件间的接触与非接触。例如，半导体元件设置于介电层上，不论此半导体元件实际接触介电层或与介电层以一黏着剂相隔。
「电性连接」一词意指直接或间接电性连接。例如，被覆穿孔提供了第一导线的电性连接，其不论被覆穿孔是否邻接第一导线、或经由第三导线电性连接至第一导线。
「上方」一词意指向上延伸，且包含邻接与非邻接元件以及重叠与非重叠元件。例如，当主动面面朝向下方向，且贴附于介电层时，定位件于其上方延伸，邻接同时自介电层突伸而出。
「下方」一词意指向下延伸，且包含邻接与非邻接元件以及重叠与非重叠元件。例如，在主动面面朝向下方向且贴附于介电层时，第一增层电路延伸于其下方，邻接黏着剂并自黏着剂向下方向突伸而出。同样地，第一增层电路即使并未邻接半导体元件，其仍可延伸于半导体元件下方。
「第一垂直方向」及「第二垂直方向」并非取决于连线基板的定向，本领域技术人员即可轻易了解其实际所指的方向。例如，半导体元件的主动面面朝第一垂直方向，且半导体元件的非主动面面朝第二垂直方向，此与连线基板是否倒置无关。同样地，定位件沿一侧向平面「侧向」对准半导体元件，此与连线基板是否倒置、旋转或倾斜无关。因此，该第一及第二垂直方向彼此相反且垂直于侧面方向，且侧向对准的元件在垂直于第一与第二垂直方向的侧向平面相交。再者，当半导体元件的主动面面朝向下方向时，第一垂直方向为向下方向，第二垂直方向为向上方向；当半导体元件的主动面面朝向上方向时，第一垂直方向为向上方向，第二垂直方向为向下方向。
本发明的连线基板以及半导体组件具有多项优点。经由此法所制成的连线基板以及半导体组件的可靠度高、价格平实且极适合量产。加强层提供了机械性支撑，尺寸稳定性以及控制整体的平整性，且增层电路(如半导体元件)的热膨胀，即使半导体元件与增层电路间的热膨胀系数(CTE)不同，在热循环的情况下，半导体元件依然能稳固连接至增层电路。半导体元件与增层电路之间为直接的电性连接，其不含焊料有利于高I/O值以及高性能。特别是定位件可准确的定义半导体元件设置的位置，并避免由半导体元件的横向位移所导致半导体元件以及增层电路间的电性连接错误，从而大幅改善生产的合格率。
本案的制作方法具有高度适用性，且以独特、进步的方式结合运用各种成熟的电性连接及机械性连接技术。此外，本案的制作方法不需昂贵工具即可实施。因此，相比于传统封装技术，此制作方法可大幅提升产量、合格率、效能与成本效益。
在此所述的实施例为例示之用，其中该些实施例可能会简化或省略本技术领域已熟知的元件或步骤，以免模糊本发明的特点。同样地，为使附图清晰，附图也可能省略重复或非必要的元件及元件符号。
本领域技术人员针对本文所述的实施例当可轻易思及各种变化及修改的方式。例如，前述的材料、尺寸、形状、大小、步骤的内容与步骤的顺序都仅为范例。本领域技术人员可在不背离如随附权利要求所定义的本发明精神与范畴的条件下，进行变化、调整与等同变换。
虽然本发明已在优选实施方面中说明，然而应当了解的是，在不背离本发明权利要求的精神以及范围的条件下，可对于本发明进行可能的修改以及变化。

Claims (22)

1.一种具有内嵌元件以及内建定位件的连线基板的制备方法，其特征在于，包括：
形成一定位件于一介电层上；
使用该定位件作为一半导体元件的一配置导件，以设置该半导体元件于该介电层上，该半导体元件包括具有一接触垫于其上的一主动面，以及一非主动面，其中该主动面面朝一第一垂直方向，该非主动面面朝与该第一垂直方向相反的一第二垂直方向，且该定位件靠近该半导体元件的外围边缘，且于垂直该第一垂直方向以及该第二垂直方向的侧面方向上侧向对准该半导体元件的外围边缘，并于该半导体元件的外围边缘外侧向延伸；
将一加强层贴附于该介电层上，包括对准该半导体元件以及该定位件于该加强层的一通孔内；
形成一第一增层电路，该增层电路于该第一垂直方向覆盖该定位件、该半导体元件、以及该加强层，且该第一增层电路包括一第一导电盲孔，该第一导电盲孔直接接触该半导体元件的该接触垫，以提供该半导体元件以及该第一增层电路之间的电性连接；
形成一第二增层电路，该第二增层电路于该第二垂直方向覆盖该定位件、该半导体元件、以及该加强层；以及
提供一被覆穿孔，该被覆穿孔于该第一垂直方向以及该第二垂直方向延伸穿过该加强层，并提供该第一增层电路以及该第二增层电路之间的电性连接。
2.根据权利要求1所述的方法，其中，该半导体元件以及该第一增层电路之间的电性连接不含焊料。
3.根据权利要求1所述的方法，其中，形成该定位件于该介电层上的步骤包括：
提供一层压基板，该层压基板包括一金属层以及该介电层；然后
移除该金属层的一选定部分以形成该定位件。
4.根据权利要求1所述的方法，其中，形成该定位件于该介电层上的步骤包括：
提供一层压基板，该层压基板包括一金属层以及该介电层；然后
移除该金属层的一选定部分以形成一凹陷部分；然后
沉积一塑料材料于该凹陷部分；然后
移除该金属层的一剩余部分。
5.根据权利要求1所述的方法，其中，该半导体元件设置于该介电层上，其该主动面面朝该介电层，且该定位件自该介电层朝该第二垂直方向延伸。
6.根据权利要求5所述的方法，其中，使用一黏着剂将该半导体元件贴附于该介电层上，该黏着剂接触该半导体元件以及该介电层，且介于该半导体元件以及该介电层之间。
7.根据权利要求6所述的方法，其中，该黏着剂接触该定位件，并于该第一垂直方向与该定位件共平面，且于该第二垂直方向低于该定位件。
8.根据权利要求6所述的方法，其中，形成该第一增层电路以及该第二增层电路的步骤包括：
提供一第一绝缘层，该第一绝缘层包括该介电层，且于该第一垂直方向覆盖该定位件、该半导体元件、以及该加强层；
提供一第二绝缘层，该第二绝缘层于该第二垂直方向覆盖该定位件、该半导体元件、以及该加强层；
形成一第一盲孔，该第一盲孔延伸穿过该第一绝缘层以及该黏着剂，且对准该半导体元件的该接触垫；
形成一第一导线，该第一导线自该第一绝缘层朝该第一垂直方向延伸，且于该第一绝缘层上侧向延伸，并于该第二垂直方向延伸穿过该第一盲孔以形成与该半导体元件的该接触垫直接接触的该第一导电盲孔；以及
形成一第二导线，该第二导线自该第二绝缘层朝该第二垂直方向延伸，且于该第二绝缘层上侧向延伸。
9.根据权利要求8所述的方法，其中，形成该第一增层电路的步骤包括：
形成一额外第一盲孔，该额外第一盲孔延伸穿过该第一绝缘层，且对准该加强层；然后
形成该第一导线，该第一导线于该第二垂直方向延伸穿过该额外第一盲孔，以形成与该加强层直接接触的一额外第一导电盲孔。
10.根据权利要求8所述的方法，其中，形成该第二增层电路的步骤包括：
形成第二盲孔，该些第二盲孔延伸穿过该第二绝缘层，且对准于该半导体元件的该非主动面以及该加强层；然后
形成该些第二导线，该第二导线于该第一垂直方向延伸穿过该第二盲孔，以形成与该半导体元件的该非主动面以及该加强层直接接触的第二导电盲孔。
11.根据权利要求1所述的方法，其中，该半导体元件设置于该介电层上，该非主动面面朝该介电层，且该定位件自该介电层朝该第一垂直方向延伸。
12.根据权利要求11所述的方法，其中，使用一黏着剂将该半导体元件贴附于该介电层上，该黏着剂接触该半导体元件以及该介电层，且介于该半导体元件以及该介电层之间。
13.根据权利要求12所述的方法，其中，该黏着剂与该定位件接触，且于该第二垂直方向与该定位件共平面，以及于该第一垂直方向低于该定位件。
14.根据权利要求12所述的方法，其中，形成该第一增层电路以及该第二增层电路的步骤包括：
提供一第一绝缘层，该第一绝缘层于该第一垂直方向覆盖该定位件、该半导体元件、以及该加强层；
提供一第二绝缘层，该第二绝缘层包括该介电层，且于该第二垂直方向覆盖该定位件、该半导体元件、以及该加强层；
形成一第一盲孔，该第一盲孔延伸穿过该第一绝缘层，且对准于该半导体元件的该接触垫；
形成一第一导线，该第一导线自该第一绝缘层朝该第一垂直方向延伸，且于该第一绝缘层上侧向延伸，并于该第二垂直方向延伸穿过该第一盲孔以形成与该半导体元件的该接触垫直接接触的该第一导电盲孔；以及
形成一第二导线，该第二导线自该第二绝缘层朝该第二垂直方向延伸，且于该第二绝缘层上侧向延伸。
15.根据权利要求14所述的方法，其中，形成该第一增层电路的步骤包括：
于该第一绝缘层中形成一额外第一盲孔，该额外第一盲孔延伸穿过该第一绝缘层，且对准该加强层；然后
形成该第一导线，该第一导线于该第二垂直方向延伸穿过该额外第一盲孔以形成与该加强层直接接触的一额外第一导电盲孔。
16.根据权利要求14所述的方法，其中，形成该第二增层电路的步骤包括：
形成第二盲孔，该些第二盲孔延伸穿过该第二绝缘层以及该黏着剂，且对准于该半导体元件的该非主动面，以及对准于该加强层；然后
形成该第二导线，该第二导线于该第一垂直方向延伸穿过该些第二盲孔，以形成与该半导体元件的该非主动面以及该加强层直接接触的第二导电盲孔。
17.根据权利要求1所述的方法，其中，形成该被覆穿孔的步骤包括；
形成一穿孔，该穿孔于该第一垂直方向以及该第二垂直方向延伸穿过该加强层以及该介电层；然后
沉积一连接层于该穿孔的内侧壁上。
18.根据权利要求1所述的方法，其中，该定位件包括一连续或不连续的条板、或一突柱阵列。
19.根据权利要求1所述的方法，其中，该半导体元件以及该定位件间的间隙在0.001至1毫米的范围内。
20.根据权利要求1所述的方法，其中，该定位件的高度在10至200微米的范围内。
21.根据权利要求1所述的方法，其中，该加强层由一层压的环氧树脂或聚酰亚胺所组成。
22.一种具有内嵌元件以及内建定位件的连线基板，其特征在于，包括：
一半导体元件，该半导体元件包括具有一接触垫于其上的一主动面，以及一非主动面，其中该主动面面朝一第一垂直方向，该非主动面面朝与该第一垂直方向相反的一第二垂直方向；
该定位件作为该半导体元件的一配置导件，且该定位件靠近该半导体元件的外围边缘，且于垂直该第一垂直方向以及该第二垂直方向的侧面方向上侧向对准该半导体元件的外围边缘，并于该半导体元件的外围边缘外侧向延伸；
一加强层，该加强层包括具有该半导体元件以及该定位件延伸于其中的一通孔；
一第一增层电路，该第一增层电路于该第一垂直方向覆盖该定位件、该半导体元件、以及该加强层，且包括一第一绝缘层、一第一盲孔、以及一第一导线，其中，于该第一绝缘层内的该第一盲孔对准于该半导体元件的该接触垫，且该第一导线自该第一绝缘层朝该第一垂直方向延伸，并于该第二垂直方向延伸进入该第一盲孔与该接触垫直接接触；
一第二增层电路，该第二增层电路于该第二垂直方向覆盖该定位件、该半导体元件、以及该加强层，且包括一第二绝缘层、以及一第二导线，其中，该第二导线自该第二介电层朝该第二垂直方向延伸；以及
一被覆穿孔，该被覆穿孔延伸穿过该加强层，以提供该第一增层电路以及该第二增层电路之间的电性连接。
CN201310348867.1A 2012-08-14 2013-08-12 具有内嵌半导体以及内建定位件的连线基板及其制造方法 Expired - Fee Related CN103594379B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261682801P 2012-08-14 2012-08-14
US61/682,801 2012-08-14
US13/738,314 2013-01-10
US13/738,314 US9147587B2 (en) 2012-08-14 2013-01-10 Interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same

Publications (2)

Publication Number Publication Date
CN103594379A true CN103594379A (zh) 2014-02-19
CN103594379B CN103594379B (zh) 2016-08-10

Family

ID=50084468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310348867.1A Expired - Fee Related CN103594379B (zh) 2012-08-14 2013-08-12 具有内嵌半导体以及内建定位件的连线基板及其制造方法

Country Status (1)

Country Link
CN (1) CN103594379B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655258A (zh) * 2014-11-14 2016-06-08 欣兴电子股份有限公司 嵌入式元件封装结构的制作方法
CN107887360A (zh) * 2016-09-29 2018-04-06 三星电机株式会社 扇出型半导体封装件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070290366A1 (en) * 2006-06-20 2007-12-20 Unimicron Technology Corp. Embedded chip package structure and fabricating method thereof
US20100062564A1 (en) * 2008-09-05 2010-03-11 Shinko Electric Industries Co., Ltd. Method for producing electronic part package
US20110266666A1 (en) * 2010-04-02 2011-11-03 Denso Corporation Circuit board with built-in semiconductor chip and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070290366A1 (en) * 2006-06-20 2007-12-20 Unimicron Technology Corp. Embedded chip package structure and fabricating method thereof
US20100062564A1 (en) * 2008-09-05 2010-03-11 Shinko Electric Industries Co., Ltd. Method for producing electronic part package
US20110266666A1 (en) * 2010-04-02 2011-11-03 Denso Corporation Circuit board with built-in semiconductor chip and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655258A (zh) * 2014-11-14 2016-06-08 欣兴电子股份有限公司 嵌入式元件封装结构的制作方法
CN105655258B (zh) * 2014-11-14 2018-07-13 欣兴电子股份有限公司 嵌入式元件封装结构的制作方法
CN107887360A (zh) * 2016-09-29 2018-04-06 三星电机株式会社 扇出型半导体封装件
CN107887360B (zh) * 2016-09-29 2021-01-15 三星电子株式会社 扇出型半导体封装件

Also Published As

Publication number Publication date
CN103594379B (zh) 2016-08-10

Similar Documents

Publication Publication Date Title
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
CN104733332B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
EP1356520B1 (en) Microelectronic substrate with integrated devices
US9147587B2 (en) Interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
CN104810320B (zh) 半导体组件及其制作方法
CN104039070A (zh) 具有内建散热座及增层电路的散热增益型线路板
US10306777B2 (en) Wiring board with dual stiffeners and dual routing circuitries integrated together and method of making the same
CN103596386B (zh) 制造具有内建定位件的复合线路板的方法
US9087847B2 (en) Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
US20160205778A1 (en) Wiring board with embedded interposer integrated with stiffener and method of making the same
US20170194300A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
CN103594444B (zh) 在中介层及无芯基板之间具有双重连接通道的半导体组件
US20160174365A1 (en) Wiring board with dual wiring structures integrated together and method of making the same
CN103633060B (zh) 具有内嵌元件及电磁屏障的线路板
CN105789173B (zh) 整合中介层及双布线结构的线路板及其制作方法
CN102693955B (zh) 封装载板及其制造方法
CN105932008A (zh) 低弯翘无芯基板及其半导体组体
US20140048950A1 (en) Thermally enhanced semiconductor assembly with embedded semiconductor device and built-in stopper and method of making the same
CN103596354B (zh) 具有内建定位件、中介层、以及增层电路的复合线路板
US7067907B2 (en) Semiconductor package having angulated interconnect surfaces
CN103716992A (zh) 具有内嵌元件、内建定位件、及电磁屏障的线路板
CN103594379A (zh) 具有内嵌半导体以及内建定位件的连线基板及其制造方法
US20140183752A1 (en) Semiconductor assembly with built-in stopper, semiconductor device and build-up circuitry and method of making the same
CN103594381A (zh) 具有内建定位件的半导体组体，及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160810

Termination date: 20170812