JP2000077484A - フレキシブル基板用テープ材、フレキシブル基板の製造方法、半導体装置の製造方法及び液晶装置の製造方法 - Google Patents

フレキシブル基板用テープ材、フレキシブル基板の製造方法、半導体装置の製造方法及び液晶装置の製造方法

Info

Publication number
JP2000077484A
JP2000077484A JP10248771A JP24877198A JP2000077484A JP 2000077484 A JP2000077484 A JP 2000077484A JP 10248771 A JP10248771 A JP 10248771A JP 24877198 A JP24877198 A JP 24877198A JP 2000077484 A JP2000077484 A JP 2000077484A
Authority
JP
Japan
Prior art keywords
flexible substrate
long
substrate
flexible
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10248771A
Other languages
English (en)
Other versions
JP3509573B2 (ja
Inventor
Eiji Muramatsu
永至 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP24877198A priority Critical patent/JP3509573B2/ja
Publication of JP2000077484A publication Critical patent/JP2000077484A/ja
Application granted granted Critical
Publication of JP3509573B2 publication Critical patent/JP3509573B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 2層構造のFPC基板に対してテープキャリ
ヤ方式を用いて各種作業を行うことができるようにす
る。 【解決手段】 長尺状ベース層1上にFPC基板1個分
の金属膜パターン2が複数個連続して直接に形成された
2層構造の長尺状FPC基板3と、その長尺状FPC基
板3が貼着された長尺状キャリヤテープ7とを有するテ
ープ材5である。キャリヤテープ7にはFPC基板1個
分の金属膜パターン2のそれぞれに対応して開口11が
形成される。テープ材5を矢印D方向へ搬送しながら、
FPC基板3に対してIC実装作業、FPC基板の打抜
き作業等が行われる。2層構造のFPC基板3それ自体
は厚さが薄いのでテープキャリヤ方式は無理であるが、
これをキャリヤテープ7の上に積層したのでテープキャ
リヤ方式が可能となった。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ベース層上に金属
膜パターンが形成されて成るフレキシブル(Flexible P
rinted Circuit:FPC/可撓性プリント回路)基板を
製造する際に用いられるフレキシブル基板用テープ材に
関する。また本発明は、そのフレキシブル基板用テープ
材を用いて行われるフレキシブル基板の製造方法、半導
体装置の製造方法及び液晶装置の製造方法に関する。
【0002】
【従来の技術】近年、携帯電話機、携帯電子端末機、電
子手帳、その他の電子機器の一部、例えば像表示部とし
て液晶装置が広く利用されている。この液晶装置は例え
ば次のようにして、すなわち、それぞれが電極(例え
ば、透明電極)を備えた一対の基板(多くの場合は透明
基板)を互いに貼り合わせ、そしてそれらの基板間に形
成される間隙内、いわゆるセルギャップ内に液晶を封入
することによって形成される。基板の外側表面には必要
に応じてさらに偏光板が装着され、また、一対の基板の
一方の内側表面には必要に応じてカラーフィルタが設け
られる。
【0003】この液晶装置では、液晶を挟んで互いに対
向する電極に印加する電圧を制御することで液晶の配向
を制御することにより、その液晶に供給される光を変調
でき、これにより、文字、数字、絵柄等といった像を表
示できる。このように対向する電極間に印加する電圧を
制御するため、通常の液晶装置では、それらの電極に液
晶駆動用ICを導電接続し、その液晶駆動用ICによっ
て印加電圧を制御する。
【0004】液晶駆動用ICを液晶装置の基板に実装す
るための方法は、従来から、種々のものが知られてい
る。例えば、従来から周知のTAB(Tape Automated B
onding:テープ自動化実装)方式の実装方法を例に挙げ
ると、この実装方法においては、図10及び図11に示
すように、TAB技術を用いてフレキシブル(FPC)
基板53の上に液晶駆動用IC54をボンディングして
TCP(Tape Carrier Package)56を形成し、さら
に、そのTCP56から個々のTCPユニットを打抜い
て切り出し、そのTCPユニットを液晶パネルの基板に
接続することにより、液晶パネル内の電極に液晶駆動用
IC54を接続する。
【0005】従来のTAB技術で用いられるFPC基板
53は、例えば図9に示すように、ベース層51と、金
属膜パターン52と、金属膜パターン52をベース層5
1に固着するための接着剤層55とから成る3層構造を
有するのが一般的である。ベース層51は、例えばPI
(ポリイミド)によって形成され、そして、金属膜パタ
ーン52は例えばCu(銅)によって形成される。この
3層構造のフレキシブル(FPC)基板は、3層構造で
あるが故にその厚さを薄くすることが難しく、さらに比
較的高価であるという問題があった。
【0006】3層構造のフレキシブル(FPC)基板が
有する上記の問題点を解消するため、近年、図8に示す
ように、ベース層1の上に金属膜パターン2を直接に形
成するようにした2層構造のフレキシブル(FPC)基
板3が提案された。このフレキシブル(FPC)基板3
では、金属膜パターン2は接着剤を用いることなく、ス
パッタリング法、ロールコート法等によってベース層1
の上に直接に固着される。
【0007】このような2層構造のフレキシブル(FP
C)基板3は、3層構造のフレキシブル(FPC)基板
に比べて、その厚さを薄くすることができ、しかも部品
点数が少ない分だけ安価に製造できるという利点を有す
る。
【0008】
【発明が解決しようとする課題】本来であれば、上記の
2層構造のフレキシブル(FPC)基板に関しても、図
10及び図11に示すようなテープキャリヤ方式を用い
て半導体(IC)チップ等を実装することが望ましいの
であるが、2層構造のフレキシブル(FPC)基板はそ
の厚さが薄い為キャリヤテープとしての搬送に必要な強
度が確保できないので、そのフレキシブル(FPC)基
板自体をキャリヤテープとして利用することができな
い。このため現状では、テープキャリヤ方式ではなく、
2層構造のフレキシブル(FPC)基板を予め所定形状
に形成した後に、その個々のフレキシブル(FPC)基
板に対して半導体(IC)チップ等を実装、すなわちボ
ンディングしている。しかしながら、このような個別の
実装作業はテープキャリヤ方式を用いる場合に比べて作
業効率が非常に悪いという問題がある。
【0009】本発明は、上記の問題点に鑑みて成された
ものであって、2層構造のフレキシブル(FPC)基板
に対してテープキャリヤ方式を用いて各種作業を行うこ
とができるようにすることを目的とする。
【0010】
【課題を解決するための手段】(1) 上記の目的を達
成するため、本発明に係るフレキシブル基板用テープ材
は、長尺状ベース層上にフレキシブル基板の金属膜パタ
ーンが繰り返し複数個連続して直接に形成された長尺状
フレキシブル基板と、その長尺状フレキシブル基板が貼
着された長尺状キャリヤテープとを有し、その長尺状キ
ャリヤテープには前記フレキシブル基板の金属膜パター
ンのそれぞれに対応して開口が形成されることを特徴と
する。
【0011】このフレキシブル(FPC)基板用テープ
材によれば、長尺状フレキシブル基板の厚さが薄い場合
でも、それを機械的強度の高いキャリヤテープに貼着し
た状態で搬送できるので、テープキャリヤ方式を用いて
半導体(IC)等の実装作業を支障なく行うことができ
る。また、本発明のキャリヤテープにはフレキシブル
(FPC)基板の金属膜パターンのそれぞれに対応して
開口が形成されるので、フレキシブル(FPC)基板に
対する半導体(IC)ボンディング作業、フレキシブル
(FPC)基板の打抜き作業等といった各種作業はその
開口を通して個々のフレキシブル(FPC)基板に対し
て直接に実行できる。
【0012】上記構成において、「ベース層」は絶縁性
材料、例えばPI(ポリイミド)によって10〜25μ
m程度の厚さに形成される。また、「金属膜パターン」
は、例えばCu(銅)によって5〜8μm程度の厚さで
形成される。また、「キャリヤテープ」は、例えばPI
によって75μm程度の厚さで形成される。PIを75
μm程度の厚さにすることにより、十分な機械的強度が
得られる。
【0013】また、「金属膜パターンをベース層に直接
に形成する」というのは、従来の3層構造のように金属
膜パターンを接着剤層によってベース層に固着するので
はなくて、金属膜パターン層をベース層に直接に形成す
るということである。具体的には、例えば、まず、PI
フィルム製のベース層の上に、周知の製膜法、例えばス
パッタリング法、ロールコート法等を用いてCu等とい
った金属膜を一様な厚さに成膜し、次に、周知のパター
ニング法、例えば電解メッキ法、フォトリソグラフィ−
法等を用いて希望の金属膜パターンを形成することによ
って作製できる。
【0014】また、「フレキシブル(FPC)基板の金
属膜パターンのそれぞれに対応して開口が形成される」
ということに関しては種々の具体的な構成が考えられる
が、例えば、フレキシブル(FPC)基板の外形領域、
すなわち周縁部領域よりも大きく形成できる。
【0015】(2) 上記構成のフレキシブル基板用テ
ープ材において、長尺状ベース層のうちフレキシブル基
板の金属膜パターンのまわりに、微細な連結部であるマ
イクロコネクション部を残して個々のフレキシブル基板
に切り込み溝を設けることが望ましい。この実施形態に
よれば、個々のフレキシブル基板はマイクロコネクショ
ン部によって長尺状ベース層に部分的に支持され、そし
てそのほとんどの部分は切り込み溝によって長尺状ベー
ス層から分離する。従って、個々のフレキシブル(FP
C)基板を長尺状ベース層から切り離す際には、微細な
連結部であるマイクロコネクション部を切断するだけで
良いので、個々のフレキシブル(FPC)基板をベース
層から打抜きによって切り離す場合に比べて、作業が著
しく簡単になる。
【0016】(3) 上記構成のフレキシブル基板用テ
ープ材において、長尺状キャリヤテープに設けられる開
口の中に該開口を横切って存在する補強部を設けること
が望ましい。長尺状キャリヤテープに設ける上記の開口
は、フレキシブル基板に対する半導体ボンディング作業
や打抜き作業等を簡単且つ確実に行えるようにするため
のものであり、その目的からすれば、その開口はできる
だけ大きいことが望ましい。
【0017】しかしながら、この開口はキャリヤテープ
を打ち抜きなどによって除去されて形成されるものであ
るので、この開口が大きくなればなる程、キャリヤテー
プの機械的強度は弱くなり、テープが搬送中に変形した
り、その搬送が不可能になる等といった不都合が考えら
れる。これに対し、本実施形態のように、開口に補強
部、例えばリブを形成しておけば、そのようなキャリヤ
テープの変形等を未然に防止できる。
【0018】(4) 次に、本発明に係るフレキシブル
基板の製造方法は、所定形状のベース層上に金属膜パタ
ーンが直接に形成されて成るフレキシブル基板を製造す
るための製造方法であって、(a)長尺状ベース層上に
フレキシブル基板の金属膜パターンが繰り返し複数個連
続して直接に形成された長尺状フレキシブル基板を長尺
状キャリヤテープ上に貼着した状態で搬送するフレキシ
ブル基板搬送工程と、(b)搬送される長尺状フレキシ
ブル基板から個々のフレキシブル基板を打ち抜くフレキ
シブル基板打抜き工程とを有し、(c)前記長尺状キャ
リヤテープには前記フレキシブル基板の金属膜パターン
のそれぞれに対応して開口が形成されることを特徴とす
る。
【0019】ここでフレキシブル(FPC)基板とは、
半導体(IC)チップやチップ部品等といった実装部品
が実装される前の可撓性プリント回路基板単品のことで
あり、しかも、長尺状ではなくて所定形状に形成されて
いるもののことである。
【0020】このフレキシブル(FPC)基板の製造方
法によれば、長尺状フレキシブル(FPC)基板の厚さ
が薄い場合でも、それを機械的強度の高いキャリヤテー
プに貼着した状態で搬送できるので、テープキャリヤ方
式を用いて半導体(IC)等の実装作業を支障なく行う
ことができる。また、この製造方法において、キャリヤ
テープにはフレキシブル(FPC)基板1個分の金属膜
パターンのそれぞれに対応して開口が形成されるので、
フレキシブル(FPC)基板に対する半導体(IC)ボ
ンディング作業、フレキシブル(FPC)基板の打抜き
作業等といった各種作業はその開口を通してフレキシブ
ル(FPC)基板に対して直接に実行できる。
【0021】(5) 次に、本発明に係る半導体装置の
製造方法は、所定形状のベース層上に金属膜パターンが
直接に形成されて成るフレキシブル基板に半導体チップ
を実装して形成される半導体装置を製造するための製造
方法であって、(a)前記フレキシブル基板の金属膜パ
ターンが繰り返し複数個連続して直接に形成された長尺
状フレキシブル基板を長尺状キャリヤテープ上に貼着し
た状態で搬送するフレキシブル基板搬送工程と、(b)
搬送される長尺状フレキシブル基板に含まれる個々のフ
レキシブル基板に半導体チップを実装する半導体実装工
程と、(c)搬送される長尺状フレキシブル基板から半
導体が実装された個々のフレキシブル基板を打ち抜くフ
レキシブル基板打抜き工程とを有し、(d)前記長尺状
キャリヤテープには前記フレキシブル基板の金属膜パタ
ーンのそれぞれに対応して開口が形成されることを特徴
とする。
【0022】ここで、半導体装置というのは、フレキシ
ブル(FPC)基板に半導体(IC)チップが搭載され
た状態の装置のことである。場合によっては、半導体
(IC)チップ以外にチップ抵抗、チップコンデンサ等
といったその他の実装部品が搭載されることがある。
【0023】本発明の半導体装置の製造方法によれば、
長尺状フレキシブル(FPC)基板の厚さが薄い場合で
も、それを機械的強度の高いキャリヤテープに貼着した
状態で搬送できるので、テープキャリヤ方式を用いて半
導体(IC)等の実装作業を支障なく行うことができ
る。また、キャリヤテープにはフレキシブル(FPC)
基板1個分の金属膜パターンのそれぞれに対応して開口
が形成されるので、フレキシブル(FPC)基板に対す
る半導体(IC)ボンディング作業、フレキシブル(F
PC)基板の打抜き作業等といった各種作業はその開口
を通してフレキシブル(FPC)基板に対して直接に実
行できる。
【0024】(6) 次に、本発明に係る液晶装置の製
造方法は、液晶パネルに半導体装置を接続して形成され
る液晶装置を製造するための製造方法であって、(a)
フレキシブル基板の金属膜パターンが繰り返し複数個連
続して直接に形成された長尺状フレキシブル基板を長尺
状キャリヤテープ上に貼着した状態で搬送するフレキシ
ブル基板搬送工程と、(b)搬送される長尺状フレキシ
ブル基板に含まれる個々のフレキシブル基板に半導体チ
ップを実装する半導体実装工程と、(c)搬送される長
尺状フレキシブル基板から半導体が実装された個々のフ
レキシブル基板を打ち抜いて半導体装置を形成するフレ
キシブル基板打抜き工程と、(d)形成されたその半導
体装置を液晶パネルに接続する半導体装置の接続工程と
を有し、さらに(e)前記長尺状キャリヤテープには前
記フレキシブル基板の金属膜パターンのそれぞれに対応
して開口が形成されることを特徴とする。
【0025】この液晶装置の製造方法によれば、長尺状
フレキシブル(FPC)基板の厚さが薄い場合でも、そ
れを機械的強度の高いキャリヤテープに貼着した状態で
搬送できるので、テープキャリヤ方式を用いて半導体
(IC)等の実装作業を支障なく行うことができる。ま
た、この製造方法において、キャリヤテープにはフレキ
シブル(FPC)基板の金属膜パターンのそれぞれに対
応して開口が形成されるので、フレキシブル(FPC)
基板に対するICボンディング作業、フレキシブル(F
PC)基板の打抜き作業等といった各種作業はその開口
を通してフレキシブル(FPC)基板に対して直接に実
行できる。
【0026】
【発明の実施の形態】(フレキシブル基板用テープ材)
図1は、本発明に係るフレキシブル(FPC)基板用テ
ープ材の一実施形態を示している。また、図2は、図1
のX−X線に従ったFPC基板用テープ材の断面構造を
示している。ここに示すFPC基板用テープ材5は、長
尺状のキャリヤテープ7と、そのキャリヤテープ7の上
に剥離可能に貼着された2層構造で長尺状のFPC(Fl
exible Printed Circuit)基板3とを有する。
【0027】2層構造のFPC基板3は、長尺状のベー
ス層1の上にFPC基板1個分の金属膜パターン2を複
数個連続して直接に形成することによって形成されてい
る。このようなパターン構造は、例えば、厚さ一様なベ
ース層1の表面に、スパッタリングその他の成膜法によ
って厚さ一様な金属膜を成膜し、次に、その金属膜に対
して周知のパターニング法、例えばフォトリソグラフィ
−法を施して希望の金属膜パターン2を形成することに
よって製造される。この2層構造のFPC基板3は、ベ
ース層1と金属膜パターン2との間に接着剤層を持たな
いという点で3層構造のFPC基板と相違する。
【0028】FPC基板3とキャリヤテープ7とは、F
PC基板3のベース層1とキャリヤテープ7とを粘着剤
又は接着剤によって貼着することによって互いに接合さ
れる。この場合の貼着は、剥離不能に強固に固着するも
のでも良く、あるいは剥離可能に比較的弱く固着するも
のでも良い。キャリヤテープ7には、FPC基板1個分
の金属膜パターン2のそれぞれに対応して、FPC基板
1個分の外形領域、すなわち、周縁部領域Aよりもわず
かに広い面積の開口11が形成される。
【0029】キャリヤテープ7は、例えば、厚さを75
μm程度にすることによって機械的強度を強めたPI
(ポリイミド)によって形成される。また、ベース層1
は、例えば、厚さ10〜25μm程度のPIによって形
成される。また、金属膜パターン2は、例えば、5〜8
μm程度の厚さのCuによって形成される。
【0030】図1において、FPC基板1個分の領域A
内には実装部品を取り付けるための領域、例えば、液晶
駆動用ICを装着するためのIC装着領域B及びチップ
抵抗、チップコンデンサ等といったチップ部品を装着す
るためのチップ部品装着領域Cが形成される。
【0031】本実施形態のFPC基板用テープ材5に関
しては、FPC基板1個分を打抜くための打抜き処理
や、ICチップ等といった実装部品の実装処理等といっ
た各種の処理が行われる。本実施形態では、厚さの薄い
2層構造のFPC基板3をキャリヤテープ7によって搬
送するようにしたので、上記のような各種の処理をテー
プキャリヤ方式によって実行できる。
【0032】さらに、キャリヤテープ7には、FPC基
板1個分の個々の領域に対応して開口11が設けられる
ので、上記のような各種の処理をその開口11を通して
FPC基板3に対して直接に実行でき、よって、それら
の処理を確実に実行できる。
【0033】(FPC基板の製造方法)本明細書におい
て、FPC基板とは、ICチップやチップ部品等といっ
た実装部品が実装される前の可撓性プリント回路の単品
のことであり、しかも、長尺状ではなくて所定形状に形
成されているものをいう。このようなFPC基板は、図
1に示すFPC基板用テープ材5を用いて以下のように
製造される。
【0034】まず、図1において、FPC基板用テープ
材5を巻取りリール及び巻出しリール(いずれも図示せ
ず)に巻回し、そのFPC基板用テープ材5を巻取りリ
ールによって巻き取ることにより、矢印Dのように搬送
する。図2に示すように、この搬送路の途中の適所に打
抜き用パンチ装置、例えば一対の抜き型12a及び12
bを設置しておく。これらの抜き型12a及び12bの
間にFPC基板1個分の領域Aが到来すると、両抜き型
12a及び12bが開口11を通して互いに近づくよう
に移動してFPC基板用テープ材5に直接に作用し、1
個のFPC基板を打抜いてそれをFPC基板用テープ材
5から分離する。
【0035】このように、本実施形態では、キャリヤテ
ープ7を用いてFPC基板用テープ材5を搬送するよう
にしたので、テープキャリヤ方式を用いてFPC基板用
テープ材5から個々のFPC基板を形成できる。しか
も、キャリヤテープ7に設けた開口11を通してFPC
基板用テープ材5に対して打抜き処理を行うようにした
ので、その打抜き処理を確実に実行することができる。
【0036】(半導体装置の製造方法)本明細書におい
て、半導体装置とは、FPC基板の上にICチップを搭
載して成る装置を言うものとする。このような半導体装
置は、図1に示すFPC基板用テープ材5を用いて、例
えば図5の工程S1〜工程S7に従って以下のように製
造される。
【0037】まず、図1において、FPC基板用テープ
材5を巻取りリール及び巻出しリール(いずれも図示せ
ず)に巻回し、そのFPC基板用テープ材5を巻取りリ
ールによって巻き取ることにより、矢印Dのように搬送
する(工程S1)。次に、搬送されるFPC基板用テー
プ材5に含まれるFPC基板1個分の領域A内のIC装
着領域BにACF(Anisotropic Conductive Film:異
方性導電膜)13を貼り付ける(工程S2)。
【0038】ACF13は、周知の通り、一対の電極端
子群を電気的に一括接続するために用いられる導電性の
ある高分子フィルムのことであって、一般的には、熱可
塑性又は熱硬化性樹脂フィルムの中に導電粒子を分散す
ることによって形成され、そして熱圧着することによっ
て単一方向の導電性を発揮するものである。
【0039】その後、図3に示すように、ACF13の
上に液晶駆動用IC4を仮圧着し(工程S3)、さらに
その液晶駆動用IC4を所定温度で加熱及び所定圧力で
加圧、すなわち熱圧着することにより、FPC基板3の
上に液晶駆動用IC4を実装する。実装された液晶駆動
用IC4のバンプ4aはACF13内の導電粒子を通し
て金属膜パターン2の端子部分に導電接続する。
【0040】なお、この熱圧着処理の際、図3に鎖線で
示すように、開口11のうち少なくとも液晶駆動用IC
4の実装領域に対応する位置にオフセット、すなわち空
間領域を埋めるためのステージ、テーブル又はスペーサ
17を必要に応じて配置するのが望ましい。液晶駆動用
IC4が実装される領域を平面的に含む開口11は、テ
ープキャリアとして薄く形成されているので、熱圧着処
理の際に当該開口11に対応する部分のFPC基板3に
撓みが生じるおそれがある。これに対し、上記のように
ステージ等17を設けるようにすれば、そのようなFP
C基板3の撓みを防止できる。
【0041】次に、金属膜パターン2と液晶駆動用IC
4との接続状態の検査を行い(工程S5)、その後、図
1のチップ部品装着領域Cにチップ部品、例えばチップ
抵抗、チップコンデンサ等を実装する(工程S6)。こ
のときの実装は、半田付け等によって行うことができ
る。
【0042】その後、図2に示す抜き型12a及び12
bを矢印Eに示すように作動させて図1のFPC基板1
個分の領域Aを打ち抜いて、該領域をFPC基板用テー
プ材5から分離する(工程S7)。これにより、図4に
符号14で示すような半導体装置が製造される。同図に
おいて、符号16はチップ部品を示し、符号2aは金属
膜パターン2のうちの特に出力側端子を示し、さらに符
号2bは金属膜パターン2のうちの特に入力側端子を示
す。
【0043】以上のように本実施形態では、図1及び図
2に示すように、キャリヤテープ7を用いてFPC基板
用テープ材5を搬送するようにしたので、テープキャリ
ヤ方式を用いてFPC基板用テープ材5から個々のFP
C基板を形成できる。しかも、キャリヤテープ7に設け
た開口11を通してFPC基板用テープ材5に対して打
抜き処理等を行うようにしたので、その打抜き処理等を
確実に実行することができる。
【0044】(液晶装置の製造方法)図4は、液晶装置
の一実施形態を示している。ここに示す液晶装置21
は、例えば、図5の工程S8〜工程S12に従って製造
される。工程S8は、液晶パネル23を製造するための
工程である。本実施形態の液晶パネル23は、シール材
24によって互いに貼り合わされた一対の基板26a及
び26bを有し、これらの基板は、例えば、ガラス、プ
ラスチック等といった透光性材料によって形成される。
これらの基板26a及び26bの外側表面には偏光板2
7が貼着され、さらに必要に応じて、いずれかの基板に
対応してバックライト等といった照明装置や、光反射部
材等が付設される。
【0045】基板26aと基板26bとの間には微小な
間隙、いわゆるセルギャップが形成され、そのセルギャ
ップ内に液晶が封入される。基板26aの内側表面には
直線状の透明電極28aが形成され、基板26bの内側
表面には電極28aと直交する直線状の電極28bが形
成される。これらの電極28a及び28bは、例えばI
TO(Indium Tin Oxide:インジウムスズ酸化物)によ
って形成される。また、これらの電極28aと電極28
bとの交点が、像を表示するための1画素を構成する。
なお、電極28a及び28bは、直線状電極に限られ
ず、マーク、絵柄等といった適宜のパターンとすること
もできる。
【0046】基板26bは相手側の基板26aの外側へ
張り出す張出し部を有し、その張出し部の表面には複数
の基板側端子29がITO等によって形成される。これ
らの基板側端子29には、電極28bから一体に延びる
もの及び導通材を介して電極28aに接続するものが含
まれる。
【0047】なお、電極28a,28b及び基板側端子
29は、実際には極めて狭い間隔で多数本が基板26a
上及び基板26b上に形成されるが、図4では、構造を
分かり易く示すためにそれらの間隔を拡大して模式的に
示してある。また、基板側端子29と電極28a,28
bとの接続状態も図4では省略してある。
【0048】半導体装置14は、ベース層1の上に金属
膜パターン2を直接に形成して成るFPC基板3の表面
に液晶駆動用IC4及びチップ部品16を実装すること
によって形成されるものであり、既に説明したように、
図5の工程S1〜工程S7に従って製造されるものであ
る。
【0049】図5の工程S8において液晶パネルが製造
された後、図4において液晶パネル23の基板側端子2
9のところにACF22が貼付される(工程S9)。そ
して、工程S1〜工程S7を実行することによって製造
された半導体装置14の出力側端子2aの部分をACF
22の上から基板26bに押し付けて仮圧着し(工程S
10)、さらに、その状態で該部分を加熱及び加圧、す
なわち熱圧着する(工程S11)。これにより、ACF
22に含まれる導電性微粒子によって半導体装置側の出
力側端子2aと液晶パネル側の基板側端子29とが導電
接続され、さらにACF22に含まれる接着剤によって
半導体装置14と基板26bとが接着される。
【0050】以上のようにして液晶装置21が製造され
た後、半導体装置14の入力側端子2bに検査用信号を
供給して、液晶パネル23の基板26a又は26bの表
面に数字その他の像が正常に表示されるかどうかを検査
する(工程S12)。
【0051】以上のように、本実施形態では、工程S1
〜工程S7の半導体装置の製造工程において、図1及び
図2に示したように、キャリヤテープ7を用いてFPC
基板用テープ材5を搬送するようにしたので、テープキ
ャリヤ方式を用いてFPC基板用テープ材5から個々の
FPC基板を形成できる。しかも、キャリヤテープ7に
設けた開口11を通してFPC基板用テープ材5に対し
て打抜き処理を行うようにしたので、その打抜き処理を
確実に実行することができる。
【0052】(FPC基板用テープ材の他の実施形態)
図6は、FPC基板用テープ材の他の実施形態を示して
いる。図1に示した実施形態に係るFPC基板用テープ
材5では、FPC基板1個分の領域Aは溝等によって区
画されているわけではなく、1個分のFPC基板は図2
の抜き型12a及び12bによって打ち抜きによって形
成される。これに対し図6に示す本実施形態のFPC基
板用テープ材15では、FPC基板3を構成する長尺状
ベース層1のうちFPC基板1個分の金属膜パターン2
のまわりにマイクロコネクション部Mを残して切込み溝
33が形成され、この切込み溝33によってFPC基板
1個分の領域Aが区画される。
【0053】マイクロコネクション部Mは、微小接続
部、タイバー(Tie Bar)等とも呼ばれるものであり、
拡大図Nに示すように、切込み溝33の適所に設けられ
た微小連結部34によってベース層1とFPC基板領域
Aとを接続するものである。つまり本実施形態では、マ
イクロコネクション部Mの微小連結部34を介してFP
C基板1個分の領域Aをベース層1によって支持してい
る。
【0054】個々のFPC基板をベース層1から切り離
す際には、図6の拡大図Nにおいて、切断線Fのところ
で各微小連結部34を切断する。切断線Fは、切込み溝
33のFPC基板領域A側の周端縁に一致するか、ある
いはそれよりもFPC基板領域A側に引っ込んだ位置に
設定されることが望ましい。こうすれば、微小連結部3
4の切断によって切り離された1個のFPC基板に関し
て、その微小連結部34の切断部がFPC基板の外周縁
の外側へはみ出すことを防止でき、これにより、FPC
基板の外観形状をきれいに保持できる。
【0055】(FPC基板用テープ材のさらに他の実施
形態)図7は、本発明に係るFPC基板用テープ材のさ
らに他の実施形態を示している。この図は、図1に示す
FPC基板用テープ材5を180°反転、すなわち表裏
反転させた状態に相当するものであり、具体的には、本
実施形態に係るFPC基板用テープ材25をキャリヤテ
ープ7側から見た状態を示している。
【0056】図示の通り、キャリヤテープ7に開口11
が形成されることは図1の場合と同じであるが、本実施
形態では、その開口11の中にその開口11を横切って
存在する複数、本実施形態では2個のリブ35、すなわ
ち補強部が設けられる。本実施形態ではこれらのリブ3
5がキャリヤテープ7の長尺方向、すなわち搬送方向D
に沿って設けられる。
【0057】開口11が図1に示すような単一の開口で
あると、キャリヤテープ7の機械的強度が低下すること
が考えられる。これに対し、リブ35を設けた本実施形
態によれば、キャリヤテープ7の強度を高い状態に維持
できる。
【0058】また、図12に示すように、広い面積のリ
ブ35’を開口11の少なくとも液晶駆動用ICの実装
領域に対応する位置に形成することができる。この構成
によれば、液晶駆動用ICに対する熱圧着処理の際にF
PC基板に撓みが生じることを防止でき、それ故、熱圧
着処理の信頼性を確保できるという効果を得ることがで
きる。また、同時に、テープキャリアとしての強度を確
保できるという効果を得ることもできる。
【0059】(その他の実施形態)以上、好ましい実施
形態を挙げて本発明を説明したが、本発明はそれらの実
施形態に限定されるものでなく、請求の範囲に記載した
発明の範囲内で種々に改変できる。
【0060】例えば、図1等に示したFPC基板用テー
プ材では、液晶装置に用いることを前提として図示のよ
うな金属膜パターン2を形成したが、金属膜パターンの
具体的なパターン形状は必要に応じてその他の任意のパ
ターン形状とすることができる。
【0061】また、図4に示す液晶装置は単なる一実施
形態であり、電極のパターン形状や、液晶パネル23に
対する半導体装置14の実装方法等は必要に応じた任意
の形状等にすることができる。
【0062】
【発明の効果】本発明に係るFPC基板用テープ材、F
PC基板の製造方法、半導体装置の製造方法及び液晶装
置の製造方法によれば、2層構造の長尺状FPC基板の
ように長尺状FPC基板の厚さが薄い場合でも、それを
機械的強度の高いキャリヤテープに貼着した状態で搬送
できるので、2層構造の長尺状FPC基板に関してテー
プキャリヤ方式を用いてIC等の実装作業を支障なく行
うことができる。
【0063】また、本発明において、キャリヤテープに
はFPC基板1個分の金属膜パターンのそれぞれに対応
して開口が形成されるので、FPC基板に対するICボ
ンディング作業、FPC基板の打抜き作業等といった各
種作業はその開口を通してFPC基板に対して直接に実
行できる。
【図面の簡単な説明】
【図1】本発明に係るFPC基板用テープ材の一実施形
態を示す平面図である。
【図2】図1のX−X線に従った断面図である。
【図3】図2に示すFPC基板用テープ材にICチップ
を実装した状態を示す断面図である。
【図4】本発明に係る液晶装置の製造方法によって製造
される液晶装置の一例を示す斜視図である。
【図5】本発明に係る液晶装置の製造方法の一実施形態
を示す工程図である。
【図6】本発明に係るFPC基板用テープ材の他の実施
形態を示す平面図である。
【図7】本発明に係るFPC基板用テープ材のさらに他
の実施形態を示す平面図である。
【図8】本発明に係るFPC基板用テープ材の要部であ
る2層構造のFPC基板を模式的に示す断面図である。
【図9】従来のFPC基板用テープ材の要部である3層
構造のFPC基板を模式的に示す断面図である。
【図10】従来のFPC基板用テープ材の一実施形態を
示す平面図である。
【図11】図10のY−Y線に従った断面図である。
【図12】本発明に係るFPC基板用テープ材のさらに
他の実施形態を示す平面図である。
【符号の説明】
1 長尺状ベース層 2 金属膜パターン 3 FPC基板 4 液晶駆動用IC 5 FPC基板用テープ材 7 キャリヤテープ 11 開口 12a,12b 抜き型 13 ACF 14 半導体装置 15 FPC基板用テープ材 16 チップ部品 21 液晶装置 25 FPC基板用テープ材 33 切込み溝 34 微小連結部 35 リブ A FPC基板1個分領域 B IC装着領域 C チップ部品装着領域 M マイクロコネクション部 F 切断線
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M105 AA03 AA06 CC03 CC08 CC46 CC48 DD24 5C094 AA43 AA44 AA48 BA43 DA09 DB02 EA10 FA01 FB12 GB01 GB10 5E338 AA12 BB47 BB71 BB75 CC01 EE32

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 長尺状ベース層上にフレキシブル基板の
    金属膜パターンが繰り返し複数個連続して直接に形成さ
    れた長尺状フレキシブル基板と、その長尺状フレキシブ
    ル基板が貼着された長尺状キャリヤテープとを有し、そ
    の長尺状キャリヤテープには前記フレキシブル基板の金
    属膜パターンのそれぞれに対応して開口が形成されるこ
    とを特徴とするフレキシブル基板用テープ材。
  2. 【請求項2】 請求項1において、前記長尺状ベース層
    のうち前記フレキシブル基板の金属膜パターンのまわり
    にマイクロコネクション部を残して個々のフレキシブル
    基板に切り込み溝を設けることを特徴とするフレキシブ
    ル基板用テープ材。
  3. 【請求項3】 請求項1又は2において、前記長尺状キ
    ャリヤテープに設けられる前記開口の中に該開口を横切
    って存在する補強部を設けることを特徴とするフレキシ
    ブル基板用テープ材。
  4. 【請求項4】 所定形状のベース層上に金属膜パターン
    が直接に形成されて成るフレキシブル基板を製造するた
    めのフレキシブル基板の製造方法において、 長尺状ベース層上にフレキシブル基板の金属膜パターン
    が繰り返し複数個連続して直接に形成された長尺状フレ
    キシブル基板を長尺状キャリヤテープ上に貼着した状態
    で搬送するフレキシブル基板搬送工程と、 搬送される長尺状フレキシブル基板から個々のフレキシ
    ブル基板を打ち抜くフレキシブル基板打抜き工程とを有
    し、 前記長尺状キャリヤテープには前記フレキシブル基板の
    金属膜パターンのそれぞれに対応して開口が形成される
    ことを特徴とするフレキシブル基板の製造方法。
  5. 【請求項5】 所定形状のベース層上に金属膜パターン
    が直接に形成されて成るフレキシブル基板に半導体チッ
    プを実装して形成される半導体装置を製造するための半
    導体装置の製造方法において、 前記フレキシブル基板の金属膜パターンが繰り返し複数
    個連続して直接に形成された長尺状フレキシブル基板を
    長尺状キャリヤテープ上に貼着した状態で搬送するフレ
    キシブル基板搬送工程と、 搬送される長尺状フレキシブル基板に含まれる個々のフ
    レキシブル基板に半導体チップを実装する半導体実装工
    程と、 搬送される長尺状フレキシブル基板から半導体が実装さ
    れた個々のフレキシブル基板を打ち抜くフレキシブル基
    板打抜き工程とを有し、 前記長尺状キャリヤテープには前記フレキシブル基板の
    金属膜パターンのそれぞれに対応して開口が形成される
    ことを特徴とする半導体装置の製造方法。
  6. 【請求項6】 液晶パネルに半導体装置を接続して形成
    される液晶装置を製造するための液晶装置の製造方法に
    おいて、 フレキシブル基板の金属膜パターンが繰り返し複数個連
    続して直接に形成された長尺状フレキシブル基板を長尺
    状キャリヤテープ上に貼着した状態で搬送するフレキシ
    ブル基板搬送工程と、 搬送される長尺状フレキシブル基板に含まれる個々のフ
    レキシブル基板に半導体チップを実装する半導体実装工
    程と、 搬送される長尺状フレキシブル基板から半導体が実装さ
    れた個々のフレキシブル基板を打ち抜いて半導体装置を
    形成するフレキシブル基板打抜き工程と、 形成されたその半導体装置を液晶パネルに接続する半導
    体装置の接続工程とを有し、さらに前記長尺状キャリヤ
    テープには前記フレキシブル基板の金属膜パターンのそ
    れぞれに対応して開口が形成されることを特徴とする液
    晶装置の製造方法。
JP24877198A 1998-09-02 1998-09-02 フレキシブル基板用テープ材、フレキシブル基板の製造方法、半導体装置の製造方法及び液晶装置の製造方法 Expired - Fee Related JP3509573B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24877198A JP3509573B2 (ja) 1998-09-02 1998-09-02 フレキシブル基板用テープ材、フレキシブル基板の製造方法、半導体装置の製造方法及び液晶装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24877198A JP3509573B2 (ja) 1998-09-02 1998-09-02 フレキシブル基板用テープ材、フレキシブル基板の製造方法、半導体装置の製造方法及び液晶装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000077484A true JP2000077484A (ja) 2000-03-14
JP3509573B2 JP3509573B2 (ja) 2004-03-22

Family

ID=17183146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24877198A Expired - Fee Related JP3509573B2 (ja) 1998-09-02 1998-09-02 フレキシブル基板用テープ材、フレキシブル基板の製造方法、半導体装置の製造方法及び液晶装置の製造方法

Country Status (1)

Country Link
JP (1) JP3509573B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740966B2 (en) 1998-12-01 2004-05-25 Sharp Kabushiki Kaisha Semi-conductor apparatus, a method of fabrication of the same, and a reinforcing tape used in fabrication of the same
JP2005277111A (ja) * 2004-03-25 2005-10-06 Casio Comput Co Ltd フレキシブル配線基板
KR100651788B1 (ko) * 2000-04-25 2006-11-30 삼성테크윈 주식회사 Tbga 반도체 팩키지 제조 방법
KR100726765B1 (ko) * 2001-04-03 2007-06-11 삼성테크윈 주식회사 티비지에이 반도체 패키지의 라미네이팅 방법
KR100787002B1 (ko) * 2007-05-23 2007-12-18 산양전기주식회사 복수개의 보조테이프가 배열된 캐리어테이프 및 이를이용한 fpcb 보조테이프 부착방법
WO2019145994A1 (ja) * 2018-01-23 2019-08-01 堺ディスプレイプロダクト株式会社 回路フィルム素材、回路フィルムの製造方法および表示装置
JP7398519B2 (ja) 2021-08-09 2023-12-14 ▲き▼邦科技股▲分▼有限公司 両面フレキシブル回路基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740966B2 (en) 1998-12-01 2004-05-25 Sharp Kabushiki Kaisha Semi-conductor apparatus, a method of fabrication of the same, and a reinforcing tape used in fabrication of the same
KR100651788B1 (ko) * 2000-04-25 2006-11-30 삼성테크윈 주식회사 Tbga 반도체 팩키지 제조 방법
KR100726765B1 (ko) * 2001-04-03 2007-06-11 삼성테크윈 주식회사 티비지에이 반도체 패키지의 라미네이팅 방법
JP2005277111A (ja) * 2004-03-25 2005-10-06 Casio Comput Co Ltd フレキシブル配線基板
KR100787002B1 (ko) * 2007-05-23 2007-12-18 산양전기주식회사 복수개의 보조테이프가 배열된 캐리어테이프 및 이를이용한 fpcb 보조테이프 부착방법
WO2019145994A1 (ja) * 2018-01-23 2019-08-01 堺ディスプレイプロダクト株式会社 回路フィルム素材、回路フィルムの製造方法および表示装置
JP7398519B2 (ja) 2021-08-09 2023-12-14 ▲き▼邦科技股▲分▼有限公司 両面フレキシブル回路基板

Also Published As

Publication number Publication date
JP3509573B2 (ja) 2004-03-22

Similar Documents

Publication Publication Date Title
US6952250B2 (en) Pressure-welded structure of flexible circuit boards
KR100321883B1 (ko) 반도체소자의실장구조및실장방법과,액정표시장치
US6104464A (en) Rigid circuit board for liquid crystal display including cut out for providing flexibility to said board
US6266119B1 (en) Liquid crystal apparatus and production process thereof
US6738123B1 (en) Drive circuit connection structure including a substrate, circuit board, and semiconductor device, and display apparatus including the connection structure
KR100399379B1 (ko) 반도체 장치와 그의 제조 방법, 액정 모듈 및 그의 탑재방법
US5726726A (en) Liquid crystal display and method of producing the same
EP0911678B1 (en) Display device with terminals connected to a folded film substrate
KR100479299B1 (ko) 표시 장치 및 회로 기판의 제조 방법
JP3509573B2 (ja) フレキシブル基板用テープ材、フレキシブル基板の製造方法、半導体装置の製造方法及び液晶装置の製造方法
JPH10209581A (ja) プリント配線板、液晶表示装置及び電子機器
US6775149B1 (en) Multichip mounted structure, electro-optical apparatus, and electronic apparatus
US20070126970A1 (en) Bonding apparatus having adjacent hot-heads for liquid crystal display manufacture
JP2002093851A (ja) 基板の実装構造体、電気光学装置及び電子機器
JP3250000B2 (ja) 液晶表示パネルの端子接続構造およびその端子接続方法
JP2001264794A (ja) 液晶表示装置の製造方法
JP2000124575A (ja) 配線基板、液晶装置及び電子機器
KR100905328B1 (ko) 칩 온 필름 및 그 제조방법
JP2002344097A (ja) 実装用基板及びこの基板を有する表示装置
JP3675185B2 (ja) 配線基板、液晶装置及び電子機器
KR102579426B1 (ko) 표시 장치 및 그 제조 방법
JPH09305121A (ja) 回路接続構造、この回路接続構造を有する表示装置及びtcp構造体
JP2786980B2 (ja) 液晶表示装置の製法
JPH095769A (ja) 電子素子の配線接続構造
KR100615831B1 (ko) 인쇄회로기판 및 이를 채용한 액정표시장치

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140109

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees