JPWO2007029422A1 - 半導体装置の検査装置及び電源供給ユニット - Google Patents

半導体装置の検査装置及び電源供給ユニット Download PDF

Info

Publication number
JPWO2007029422A1
JPWO2007029422A1 JP2007534279A JP2007534279A JPWO2007029422A1 JP WO2007029422 A1 JPWO2007029422 A1 JP WO2007029422A1 JP 2007534279 A JP2007534279 A JP 2007534279A JP 2007534279 A JP2007534279 A JP 2007534279A JP WO2007029422 A1 JPWO2007029422 A1 JP WO2007029422A1
Authority
JP
Japan
Prior art keywords
semiconductor device
power supply
electrode
inspection
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007534279A
Other languages
English (en)
Inventor
道修 谷岡
道修 谷岡
星野　茂樹
茂樹 星野
徹 田浦
徹 田浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2007029422A1 publication Critical patent/JPWO2007029422A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/3025—Wireless interface with the DUT
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本発明に係る半導体装置の検査装置は、検査用ＬＳＩと、電源供給ユニットと、検査用ＬＳＩ及び電源供給ユニットとテスターと間の接続用に設けられた中間基板とから構成される。検査用ＬＳＩは、検査回路及び波形整形回路と、被検査半導体装置と対向するように設けられた誘電体材料層と、この誘電体材料層の前記被検査半導体装置と対向する面における被検査半導体装置の外部端子電極の位置に対応する位置に配置された電極と、誘電体材料層を貫通すると共に前記電極に接続されて外部と信号送受信するための第１の貫通電極と、を有する。前記電源供給ユニットは、前記被検査半導体装置の電源電極に対応する位置に配置されその先端に金属突起を備えた弾性を有する相互に独立したプローブピンと、このプローブピンに電気的に接続され第１の配線層が形成された基材と、この基材を貫通した第２の貫通電極と、を有する。

Description

本発明は、半導体装置をウエハ状態で検査するための検査装置に関し、特に半導体装置の電極ピッチが狭く、且つ高速大容量伝送が必要な半導体装置の検査に好適な検査装置及びそれに使用する電源供給ユニットに関する。
近時、半導体装置の高密度化、高速大容量伝送化の要求が急速に高まりつつある。特に、半導体装置の微細化という観点からみると、２００３年度版のＩＴＲＳ（International Technology Roadmap for Semiconductors、半導体技術国際ロードマップ）のロードマップにおいて、周辺配置電極のピッチが２００４年の３５μｍから２００９年には２０μｍへ、エリア配置電極のピッチが２００４年の１５０μｍから２００９年には１００μｍへと、夫々急速な微細化の進展が予測されている（図１４参照）。このような状況において、微細ピッチ電極を有する半導体装置の検査技術が一つのキーテクノロジーになっている。特に、半導体装置製造において、ウエハ状態での素子の電気検査であるウエハ検査をどのように実施するかという問題は、ウエハ製造工程への問題の迅速なフィードバックによる品質向上に寄与し、確実に不良品を除去し半導体装置の量産時における生産直行率を高め、更に生産性向上による低コスト化を図る上で極めて重要である。
従来のウエハ検査は、信号の送受信を行う上で接触方式と非接触方式に大別される。現在、主流で使用されている接触方式は、ウエハとテスター間の信号の送受信を行うためのインターフェースとして、プローブカードを用いて半導体装置電極に何らかの接触子をコンタクトさせる方式である。最も汎用的に用いられている接触子が、カンチレバー方式と呼ばれるプローブカードであり、金属針を半導体装置電極に接触させる方式である。この他の接触方式として、金属突起（バンプ）付きのメンブレンシート、ＴＣＰ（Tape Carrier Package）リード付きのメンブレンシート、シリコンウィスカにめっきを施したピン状のシリコンプローブを使用したものがある。
非接触方式は、半導体装置に通信用コイルを配置して外部と無線により信号の入出力を行う方式、及び半導体装置とミラー構造のチップを用いて半導体装置の信号配線とミラーチップの配線とを近接させることにより非接触の容量結合により信号取り出しを行う方式等が知られている。そして、金属針を用いたカンチレバー方式が特許文献１に、金属突起付きのメンブレンシート方式が特許文献２に、ＴＣＰリード付きのメンブレンシート方式が特許文献３に、シリコンウィスカを用いた方式が特許文献４に夫々開示されている。また、通信用コイルを用いた方式が特許文献５に、非接触の容量結合により信号取り出しを行う方式が特許文献６に夫々開示されている。以下、先ず、接触方式の従来技術について説明する。
（１）金属針を用いたカンチレバー方式（特許文献１）（第１の従来技術）
この方式ではタングステン、レニウムタングステン等の金属針を加工し、接触子として用いる。金属針の狭ピッチ化を図るため、図１７に示すように根元直径１９０μｍの金属針１５０の先端を極細線加工する。加工された複数の金属針１５０を、遮蔽版１５１を用いて夫々の間の絶縁をとりつつ、４段積み重ねている。このような構造により、接触子の先端ピッチを５０μｍ迄狭ピッチ化することを可能としている。
（２）金属突起（バンプ）付きのメンブレンシートを用いた方式（特許文献２）（第２の従来技術）
特許文献２の他に、特許文献７の「バンプ接点付き薄膜プローブ緩衝システム」、及び特許文献８の「プローブカード」が知られている。これらは、半導体装置の外部電極に対向した位置に金属突起（バンプ）を有するコンタクトシートを用いた方式のプローブ構造である。代表例として、図１８に特許文献２に記載のプローブカード構造体の一部及びその製法を示す。
図１８において、プローブカードを構成するフレキシブルな絶縁フィルム１６０の片面に所望の検査回路パターン（図示せず）、及び電極リード１６１が形成されている。電極リード１６１の先端には、半導体装置１６５の外部端子電極１６６に対向した位置に金属突起（バンプ）１６２が形成されている。プローブカードは、この金属突起１６２を介して半導体装置１６５の外部端子電極１６６と接触する。
（３）ＴＣＰリード付きのメンブレンシートを用いた方式（特許文献３）（第３の従来技術）
特許文献３に類似する従来技術は、特許文献９、特許文献１０、及び特許文献１１にも開示されている。これらは、半導体装置の外部電極に対向した位置に、金属リードを有するフレキシブル基板を使用した方式のプローブ構造を有する。
代表例として、図１９に、特許文献３に開示されたプローブカードの構造図を示す。図１９（ａ）はプローブカードの一辺における要部の断面図であり、図１９（ｂ）はプローブカードの一部を破断して示した斜視図である。フレキシブルなフィルム１７１の片面に所望の検査回路パターン（図示せず）、及びプローブピン１７２が形成されている。このプローブピン１７２が半導体装置１７５の外部電極と接触する。
プローブピン１７２は検査回路パターンの先端部にあり、その配線パターンはフィルム１７１で支持されている。これらの配線パターン、プローブピン１７２、及びフィルム１７１は一体としてフレキシブル基板（ＦＰＣ）１７０を構成している。フレキシブル基板１７０が薄いため、単体では所望の接触力を得ることができない。このため、プローブカードは、フレキシブル基板１７０をその両面において支持するクランパ１７３ａ、１７３ｂ及び支持体１７４を備えている。これにより、プローブピン１７２が半導体装置１７５の外部電極に確実に接触するようになっている。
なお、支持体１７４はステンレス製又は真鍮製である。支持体１７４は、フレキシブル基板１７０のうちプローブピン１７２に近い部分を受ける傾斜面を前方（図１９（ａ）では右方）に有し、カード基板（図示せず）への水平な取り付け面を後方（図１９（ａ）では左方）に有する。この傾斜面は、図１９（ｂ）からわかるように、上から見ると前端部を短辺とする台形状である。
プローブカードは、更に、ステンレス製のハードな補強プレート１７６と、上面に配線パターンを有するプリント基板１７７とを備える。プリント基板１７７が補強プレート１７６によって補強されてハードなカード基板が構成される。クランパ１７３ａも前端部を短辺とする台形プレートである（図１９（ｂ）参照）。クランパ１７３ａは、支持体１７４の傾斜面上に重ねられた絶縁シート１７８とフレキシブル基板１７０との上に重ねられた状態でボルト１７９ａによって支持体１７４に取り付けられる（図１９（ａ）参照）。グランパ１７３ｂは、フレキシブル基板１７０を間に挟んで、支持体１７４の水平面上に重ねられた状態で、ボルト１７９ｂにより支持体１７４に取り付けられている。
これにより、クランパ１７３ａがフレキシブル基板１７０のうちプローブピン１７２側の部分を上方から支持体１７４の傾斜面に固定すると共に、その前縁部でプローブピン１７２を上方から支持する。
（４）シリコンウィスカを接触子に活用したウエハ検査用プローブ（特許文献４）（第４の従来技術）
特許文献１２に記載の従来技術に類似する技術は、特許文献１３、特許文献１４にも開示されている。代表例として、図２０に、特許文献１２に開示されたプローブピン及びそれを有するコンタクターの構造図を示す。
図２０に示すプローブピンは、シリコン基板１８０に針状単結晶１８１を成長させ、その後、この針状単結晶１８１の面の表面に更にＮｉ下地膜１８２及びＡｕ膜１８３を形成し、Ａｕ膜１８３の先端にＰｄ膜１８４を形成した構造を持つ。つまり、シリコン基板１８０上にＡｕの種を配置し、ＶＬＳ成長させることによりシリコンの針状単結晶１８１が形成される。図示のプローブピンは、針状単結晶１８１の表面に導電膜を設けた半導体計測用プローブであり、先端部のみを接点材料により被覆したプローブピン構造である。
次に非接触方式の従来技術について説明する。
（５）通信用コイルを用いた非接触検査方式（特許文献５）（第５の従来技術）
本方式による構造と検査方法を図２１（ａ）乃至（ｃ）を参照して説明する。図２１（ａ）はウエハ１９０の平面図であり、ウエハ１９０に複数の半導体チップ１９６が形成されている。図２１（ｂ）は、（ａ）におけるウエハ１９０上の半導体チップ１９６が設けられた丸枠部分の拡大図である。図２１（ｂ）に示すように、半導体チップ１９１Ａ、１９１Ｂに夫々半導体検査専用の通信用コイル１９２Ａ、１９２Ｂが形成され、通信用コイル１９２Ａ、１９２Ｂと接続端子１９３Ａ、１９３Ｂとが夫々配線１９４Ａ、１９４Ｂにより接続されている。通信用コイル１９２Ａ、１９２Ｂは夫々矩形スパイラル形状のコイルであり、半導体チップ１９１Ａ、１９１Ｂの回路面側に絶縁性の表面保護膜を介して形成されている。各通信用コイルには２本の配線が形成されており、それらのうちの１本の配線は半導体チップの内部で接続端子に接続されており、他の１本はスクライブライン上を経由して接続端子と接続されている。
この構造の半導体チップを使用し、図２１（ｃ）に示すように、検査を実施する。即ち、半導体検査装置のヘッド１９５から半導体チップ１９１Ａの通信コイル１９２Ａに対して検査信号を無線により出力する。それに対する半導体チップ１９１Ａからの出力信号を受信することにより、半導体チップ１９１Ａの機能検査を行う。このヘッド１９５又は半導体チップを移動させることにより、各半導体チップに対して順次検査を行う。
（６）容量結合を用いた非接触検査方式（特許文献６）（第６の従来技術）
図２２に、特許文献６に開示された発明の構造図を示す。電圧プローブチップ２１０においては、ＬＳＩチップ２００におけるモニタ対象である信号線２０１に相対向する位置にセンサー部２１１が配置されており、この電圧プローブチップ２１０により、半導体チップ２００の電圧変化を静電誘導による誘起電圧として検出する。
詳細には、電圧プローブチップ２１０は、シリコン基板２１２上に形成された増幅回路等の信号処理回路部２１３と、ＬＳＩチップ２００における信号線２０１に相対向する位置に配列されたセンサー部２１１と、センサー部２１１上面の膜厚０．５μｍのシリケートガラス（誘電体材料層）２１４とで構成されている。誘電体材料層２１４の表面は平滑になるように研磨が施されている。
ＬＳＩチップ２００は、シリコン基板２０２表面に配線層２０３が形成されており、この配線層２０３上に形成された層間絶縁膜２０４の表面に信号線２０１が一定間隔で配置されている。そして、配線層２０３は層間絶縁膜２０４に設けたスルーホールを介して信号線２０１の信号線電極に接続されている。信号線電極が露出している層間絶縁膜２０４の表面はＣＭＰ（化学的機械研磨）法等により平坦化処理が施されている。
ＬＳＩチップ２００の信号線２０１の電極と、電圧プローブチップ２１０のセンサー部２１１との位置合わせを行い、真空吸引しつつ加圧し、直接接合により固定する。この状態でＬＳＩチップ２００の外部取り出し端子（図示せず）に電圧を印加して駆動する。そして、このときの誘導電圧を電圧プローブチップ２１０のセンサー部２１１で検出し、信号処理回路部２１３を介してモニタする。
米国特許第５,９６９,５３３号 特開平５−２２６４３０号公報 特開平６−３３４００６号公報 特開平１１−１９０７４８号公報 特開２００３−２７３１８０号公報 特開２００３−３４４４４８号公報 特開平５-２４３３４４号公報 ＷＯ９８／５８２６６ 特開平６−３３４００５号公報 特開平６−３３１６５５号公報 特開平６−３２４０８１号公報 特開平１０−０３８９１８号公報 特開平２００２−２５７８５９号公報 特開平５−１９８６３６号公報
しかしながら、上述の従来技術には以下に示すような問題点がある。
先ず、接触方式による第１乃至第３の従来技術の問題点について、狭ピッチ化と高速信号伝送の観点から説明する。
第１の従来技術では、金属針と遮蔽板で４段に積層したプローブを構成しており、４段積層して接触子の先端ピッチは５０μｍピッチである。更なる狭ピッチ化を図るためには、以下の問題点がある。
１．金属針の極細加工、材質変更が必要になるため、加工が極めて困難であり、製造コストが高くなる。
２．加工できたとしても、金属針の剛性不足のため、十分な耐久性能を確保できない。
３．金属針の長さが長いため、抵抗による信号の伝送損失が増大し、信号遅延が大きく、高周波信号の伝送が困難になる。
第２の従来技術は、メンブレンシートを用いた構造であるため、裏面にグラウンドを形成し、インピーダンス整合を図ることが可能であり、高速信号伝送には有利な構造である。しかしながら、半導体装置の外部電極との接触は金属突起（バンプ）を介して行われている。金属突起は、コンタクト時に半導体装置の回路面と接触しないように、ある一定高さ以上に保つ必要がある。また、基材にフィルム状のメンブレンシートを用いていること、及びめっきによる製造方法を用いるため、金属突起のピッチは最少で６０μｍ程度であり、これ以下の狭ピッチにすることが困難である。
第３の従来技術は、第２の従来技術と同様にメンブレンシートを使用するため高速信号伝送には有利である。しかしながら、基材として、フィルム状のフレキシブル材料を使用しているため、フィルム基板製造プロセスの熱履歴により、４０μｍピッチ以下の微細ピッチの場合、金属リードピッチ方向の位置精度を所望の値（±１.０μｍ以下）に制御することが困難である。また、プローブピンは弾性を有する金属材料である単一の材料で形成されており、コンタクト対象材料によっては選択を行っていないため良好な接触特性を得ることが困難な場合がある。
第１乃至第３の従来技術は、上記のような問題点を有しており、特に狭ピッチ化という観点から４０μｍピッチが限界であるという問題点を有している。
次に、半導体装置の電極に対する接触痕の観点から第１乃至第３の従来技術の問題点について説明する。
図２３（ａ）乃至(ｄ)に、夫々第１乃至第４の従来技術により半導体装置の電極にプロービングした場合の、電極上に発生する接触痕の写真を示す。第１乃至第３の従来技術は、接触子が電極に接触した後、オーバードライブ（接触子が電極に接触した点を基準として、半導体装置を接触子に対して上昇させた量＝押し込み量）を負荷することにより、アルミニウム電極表面の酸化皮膜を突き破り、接触を得るというメカニズムに基づいており、図２３（ａ）乃至（ｃ）に示すような接触痕が発生する。
図２４（ａ）に半導体装置の電極２２０の微細化と実接合面積に関する相関図を示す。図２４（ａ）の左図に示すように、電極パッドピッチが大きい場合、円で示した接合面積（圧着面積２２１）に対してプロービングによる接触痕２２２の割合は小さい。しかし、図２４（ａ）の右図に示すように、電極パッドピッチが小さくなると、接触痕２２２の比率が大きくなる。例えば、図２４（ａ）の左から右へ電極パッドピッチが１００、８０、７５μｍであるとし、接合面積（圧着面積２２１）とプロービングによる接触痕面積の差分を接合面積で除した値を実接合面積と定義すると、接触痕２２２の比率は夫々８６、７９、７５％となり、接触痕２２２の比率が大きくなることがわかる。このように実接合面積が減少すると、次工程のワイヤボンディング及びフリップチップ実装用のバンプ形成において、剥がれの発生という接合不良が発生する。この問題点は、接触痕が発生する第１乃至第３の従来技術に共通した課題である。
この課題に対する対策として、半導体装置の電極２２３を図２４（ｂ）に示すように、長方形形状とし、プロービングエリア２２４とボンディングエリア（接続エリア２２５）に分けること、及びアルミニウム電極２３１の表面の酸化膜の影響を除去するために、アルミニウム電極２３１の上に無電解メッキによりＮｉ膜２３２、Ａｕ膜２３３を成膜して接圧を低くすること等が行われている。しかしながら、電極形状の長方形化は、チップサイズの大型化を引き起こし、ウエハ内でのチップ数量が減少するため、コスト高になると
共に、チップサイズの小型化のネックとなる。また、アルミニウム電極２３１上の表面処理は、プロセスの追加により製造コストが上昇するといった問題点を有している。これらの問題点も、第１乃至第３の従来技術に共通した課題である。
第４の従来技術に関して、上記の狭ピッチ化、高速信号伝送、及び接触痕の観点より問題点を説明する。第４の従来技術は、半導体装置の外部電極との接触をシリコンの針状単結晶にめっきを施したピンで行うものであり、半導体装置電極に対して垂直にプロービングし、座屈変形を活用して接触を得ている。このため、図２３（ｄ）に示すように、接触痕は極めて小さく維持できるが、接触圧力が小さいため、表面酸化膜があるアルミニウム及び銅といった材質に対して、良好な接触を得ることが困難である。狭ピッチ化の観点からは、４０μｍピッチ以下の領域になると、ピン直径１０μｍ程度のピンを形成する必要がある。この場合、ピン成長させる前のＳｉメサへ金バンプを搭載する技術が著しく困難になり、金属膜を付与したときの応力及びピン形成後の先端トリミング工程によるダメージ発生により、半導体装置の電極ピッチに対応した位置精度の確保が困難となる。また、ピン直径が極細線になっているため、オーバードライブをかけたときにピン強度の不足により、ピンの破壊が発生するという問題点を有する。
以上、接触方式による第１乃至第４の従来技術の問題点を述べた。次に、非接触方式である第５及び第６の従来技術の問題点について説明する。第５及び第６の従来技術はいずれも非接触式であることから、半導体装置電極への接触痕をなくすことができるという利点を有しているが、以下の問題点が存在する。
第５の従来技術は、通信用コイルをチップ内部に形成する必要があるため、以下の問題点を有する。
１．コイル形成プロセスの追加とチップ内部にコイル形成領域確保が必要になり、チップサイズの大型化を引き起こし、コスト高になる。
２．通信コイルと接続端子との間が配線されているため、検査終了後に配線を切断する必要がある。このとき、スクライブライン上の配線は従来プロセスで切断できるため問題ないが、チップ内部配線の切断は、プロセス追加になるため、コスト高の要因となる。
３．ウエハ上のチップは近接して並んでいるため、検査対象である所望のチップに隣接するチップへも信号が送受信される可能性がある。
４．電源供給方法に関する記載がないため、仮に電源供給を無線で行うと考えると、供給能力が不足して半導体チップを駆動できない可能性がある。
第６の従来技術においては、ＬＳＩチップの電源供給は、使用時に実際に用いる電圧を外部取り出し端子に印加して駆動するものであるが（明細書段落００６２）、特にどのようなプローブを使用するかまでは不明であるため、汎用のカンチレバー方式のプローブを使用するものと推察される。この場合、以下の問題点がある。
１．電源供給電極上に接触痕が大きく残り、接合不良が発生する。
２．電圧プローブチップから外部への信号取り出し構造が、ＴＡＢ又はワイヤを用いて行うため、高速信号伝送において伝送損失による遅延が発生する。
３．電圧プローブチップ及びＬＳＩチップはいずれも研磨された平面であり、誘電体材料層もシリケートガラスであって、極めて固いため、両者を接触させるときに極めてシビアな平行度調整が必要になる。
４．多少でも平行度調整がずれた場合に、どちらかのチップに損傷が発生する。
５．更に、ＬＳＩチップの配線層は１０μｍ以下のピッチであり、このレベルの位置合わせを行うためには、汎用のウエハプローバを使用することは不可能であり、特別な装置が必要になり、コスト高になる。
以上、上記の問題点をまとめると、接触方式の従来技術には、接触痕を小さくし、４０μｍ以下の狭ピッチ化への対応が困難であるという問題点がある。一方、非接触方式の従来技術には、電源供給電極の接触痕を小さくし、汎用装置を用いた検査を行うことが困難であるという問題点がある。
本発明はかかる問題点に鑑みてなされたものであって、半導体装置の検査に際して、その電極上の接触痕レス化を実現することで、次工程の接続プロセスにおける高信頼性接続の実現とデバイスの狭ピッチ化及び低コスト化を可能にする半導体装置の検査装置及びそれに使用する電源供給ユニットを提供することを目的とする。
本発明に係る半導体装置の検査装置は、検査用ＬＳＩと、電源供給ユニットと、前記検査用ＬＳＩ及び前記電源供給ユニットとテスターとの間の接続用に配置された中間基板とを有し、前記検査用ＬＳＩは、検査回路及び波形整形回路と、被検査半導体装置と対向するように設けられた誘電体材料層と、この誘電体材料層の前記被検査半導体装置と対向する面における前記被検査半導体装置の外部端子電極の位置に対応する位置に配置された電極と、前記誘電体材料層を貫通すると共に前記電極に接続されて外部と信号送受信するための第１の貫通電極と、を有し、前記電源供給ユニットは、前記被検査半導体装置の電源電極に対応する位置に配置されその先端に金属突起を備えた弾性を有する相互に独立したプローブピンと、このプローブピンに電気的に接続され第１の配線層が形成された基材と、この基材を貫通した第２の貫通電極と、を有することを特徴とする。
前記プローブピンにおける前記金属突起は１層以上の金属層からなり、前記金属突起の表面には前記被検査半導体装置の前記電源電極の材料に応じて接触特性の良い材料からなる１層以上の金属層が形成され、前記第１の配線層上には１層以上の金属層からなる第２の配線層が形成され、前記金属突起の表面に形成された前記１層以上の金属層と前記第２の配線層とが分離された構造であることが好ましい。
前記誘電体材料層は、高い比誘電率及び弾性を有する材料から形成されていることが好ましい。
前記検査用ＬＳＩと前記電源供給ユニットとを連結する連結部材と、前記連結部材により連結された前記検査用ＬＳＩ及び前記電源供給ユニットと前記中間基板との間に配置されその電極部に導電性粒子を集中化した異方性導電シート又は金属細線を埋設した異方性導電シートと、前記電源供給ユニットの前記第１の配線層側から前記電源ユニットを介して前記異方性導電シートを支持することにより前記異方性導電シートを前記中間基板に固定する固定部材と、を有するように構成してもよい。
前記検査用ＬＳＩは、高密度配線基板と検査専用ＬＳＩとに分離され、前記高密度配線基板は、前記被検査半導体装置と対向する面における前記被検査半導体装置の前記外部端子電極の位置に対応する位置に配置された表面電極と、前記被検査半導体装置と対向する面とは反対側の面に形成された裏面電極と、前記表面電極と前記裏面電極とを接続する配線層とを有し、前記検査専用ＬＳＩは、前記検査回路及び前記波形整形回路を有し、前記高密度配線基板と前記検査専用ＬＳＩとを電気的に接続するように構成してもよい。
前記第２の配線層の体積抵抗率は、前記第１の配線層の体積抵抗率よりも小さいことが好ましい。
前記電源供給ユニットにおける前記第１の配線層と前記基材との間に、１層以上の金属層からなる第３の金属層が形成されていてもよい。
前記第３の金属層の体積抵抗率は、前記第１の配線層の体積抵抗率よりも小さいことが好ましい。
前記金属突起の形状は、前記被検査半導体装置と対向する面の形状を長方形状とする角柱形状であり、その幅は、前記プローブピンの幅以下であり、その長さは、前記プローブピンが前記半導体装置の電源電極と接触してからの前記プローブピンの先端部の移動量と前記プローブピンの長手方向の位置公差及び前記半導体装置の電源電極の寸法公差を考慮した長さとを加えた寸法以上であり、その高さは、前記第１の配線層の表面を基準として、前記被検査半導体装置の電源電極が前記金属突起と接触してからの押込み量と前記金属突起の高さ公差及び前記被検査半導体装置の電源電極の高さ公差を考慮した高さとを加えた寸法以上とすることができる。
前記金属突起の表面に形成された前記１層以上の金属層は、金又は金合金層であってもよい。
前記金属突起の表面に形成された前記１層以上の金属層は、その表面に微細凹凸形状を有するものであってもよい。
前記微細凹凸形状は、凹部及び凸部がストライプ状に形成され且つストライプの延伸方向が前記プローブピンの移動方向と同一方向に形成された形状、凹部及び凸部がストライプ状に形成され且つストライプの延伸方向が前記プローブピンの移動方向と垂直方向に形成された形状、碁盤目形状、やすりの目形状、又はランダムな形状であってもよい。
前記微細凹凸形状は、表面の粗さが１μｍ以下の微細凹凸形状であることが好ましい。
本発明に係る電源供給ユニットは、半導体装置の検査装置用の電源供給ユニットであって、被検査半導体装置の電源電極に対応する位置に配置されその先端に金属突起を備えた弾性を有する相互に独立したプローブピンと、このプローブピンに電気的に接続され第１の配線層が形成された基材と、この基材を貫通した貫通電極と、を有することを特徴とする。
前記プローブピンにおける前記金属突起は１層以上の金属層からなり、前記金属突起の表面には前記被検査半導体装置の前記電源電極の材料に応じて接触特性の良い材料からなる１層以上の金属層が形成され、前記第１の配線層上には１層以上の金属層からなる第２の配線層が形成され、前記金属突起の表面に形成された前記１層以上の金属層と前記第２の配線層とが分離された構造であることが好ましい。
前記第２の配線層の体積抵抗率は、前記第１の配線層の体積抵抗率よりも小さいことが好ましい。
前記第１の配線層と前記基材との間に、１層以上の金属層からなる第３の金属層が形成されていてもよい。
前記第３の金属層の体積抵抗率は、前記第１の配線層の体積抵抗率よりも小さいことが好ましい。
本発明によれば、半導体装置、即ち被検査ＬＳＩの電極上の接触痕レス化を実現することができ、これにより、次工程の接続プロセスにおける高信頼性接続の実現とデバイスの狭ピッチ化及び飛躍的な低コスト化が可能となる。また、検査用ＬＳＩを使用することにより、従来と比較して高速検査が可能になり、半導体装置をベアチップの状態でパッケージ品と同等レベルの選別検査を実施することが可能となる。従って、ベアチップを使用したＳｉｐ（System in a Package）構造の生産直行率を高め、大幅に生産コストを低減できる。
本発明の第１の実施形態に係る半導体装置の検査装置を示す断面図である。 図１に示された検査用ＬＳＩの製造方法の流れを説明するための断面図である。 図２に続く、検査用ＬＳＩの製造方法の流れを説明するための断面図である。 図３に続く、検査用ＬＳＩの製造方法の最後の工程を説明するための断面図である。 検査用ＬＳＩから被検査ＬＳＩに信号が伝搬する信号経路における送受信部のブロック図である。 図１に示された電源供給ユニットを説明するための図であり、（ａ）は、電源供給ユニット２０の平面図及びＡ−Ａ線に沿った断面図、（ｂ）は、（ａ）に示すプローブ部３６の平面図、（ｃ）は、（ａ）に示すプローブ部３６の断面図である。 第１の実施形態の電源供給ユニットにおけるプローブ部の別の例を示した図である。 第１の実施形態の電源供給ユニットにおけるプローブ部の更に別の例を示した図である。 本発明の第２の実施形態に係る半導体装置の検査装置を示す断面図である。 本発明の第３の実施形態に係る半導体装置の検査装置を示す断面図である。 本発明の第４の実施形態に係る半導体装置の検査装置を示す断面図である。 図１に示された電源供給ユニットの製造方法の流れを説明するための断面図である。 図１２に続く、電源供給ユニットの製造方法の流れを説明するための断面図である。 図１３に続く、電源供給ユニットの製造方法の流れを説明するための断面図である。 図１４に続く、電源供給ユニットの製造方法の流れを説明するための断面図である。 ＬＳＩの電極ピッチの微細化ロードマップを説明するための図である。 第１の従来技術を説明するための斜視図である。 第２の従来技術を説明するための断面図である。 第３の従来技術を説明するための（ａ）側面図及び（ｂ）斜視図である。 第４の従来技術を説明するための断面図である。 第５の従来技術を説明するための図である。 第６の従来技術を説明するための断面図である。 第１乃至第４の従来技術の課題について説明するための図である。 従来技術の別の課題について説明するための図である。
符号の説明
１０；検査用ＬＳＩ
１０Ａ、２０Ｂ；貫通電極
２０；電源供給ユニット
２１；プローブピン
２２；基材
２３；第１の配線層
２４Ａ；第１の金属層
２４Ｂ；第２の金属層
２５；第２の配線層
２６；カバー膜
２７；第３の配線層
２８；第３の金属層
３０；中間基板
４０；異方性導電シート
５０；被検査ＬＳＩ（半導体装置）
以下、本発明の実施形態について添付の図面を参照して詳細に説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置の検査装置を示す断面図であり、特に、電源供給ユニットとそのプローブ部分の詳細を示す。先ず、本実施形態の全体構成を説明する。図１に示すように、本実施形態に係る半導体装置の検査装置は、検査用ＬＳＩ１０と、電源供給ユニット２０と、中間基板３０とから構成されている。
被検査物である半導体装置（被検査ＬＳＩ５０という）は、ウエハステージ３００上に載置されている。検査用ＬＳＩ１０は、ＬＳＩウエハ１０１を有し、このＬＳＩウエハ１０１上における被検査ＬＳＩ５０の外部端子電極５２の位置に対応する位置には、被検査ＬＳＩ５０と同じ電極５１が配置されている。また、検査用ＬＳＩ１０は、検査信号の入出力を行う検査回路（図示せず）と、信号の入出力の際に波形整形するための波形整形（コンパレータ）回路（図示せず）と、テスター等の外部との信号入出力及び電源供給のための貫通電極（第１の貫通電極）１０Ａと、回路面に形成された誘電体材料層１１７とを有している。
電源供給ユニット２０においては、基材２２上に第１の配線層２３が形成されており、この第１の配線層２３には複数の弾性を有するプローブピン２１が電気的に接続されている。これらの複数のプローブピン２１は夫々独立した形状を有しており、また、その先端部が被検査ＬＳＩ５０の電源電極の位置に対応するようにプローブピン２１が配置されている。プローブピン２１においては、その先端部における被検査ＬＳＩ５０の電源電極と接触する箇所に金属突起が形成されており、この金属突起の表面には、被検査ＬＳＩ５０の電源電極材料に応じて接触特性に優れた材料からなると共に、１層以上の金属層からなる第２の金属層２４Ｂが形成されている。また、第１の配線層２３の表面には、１層以上の金属層からなる第２の配線層２５が形成され、更に、第２の配線層の表面には、保護膜（カバー膜）２６が形成されている。更にまた、基材２２には、外部への信号取り出しのための貫通電極（第２の貫通電極）２０Ｂが設けられている。本実施形態は、基材２２上に形成された第１の配線層２３上に、１層以上の金属層からなる第２の配線層２５が形成され、しかも、前記金属突起表面の第２の金属層２４Ｂと第２の配線層２５とが分離された構造であることを特徴としている。
中間基板３０の下面の所定の箇所には複数の電極３１が設けられており、これらは検査用ＬＳＩ１０に設けられた貫通電極１０Ａ及び電源供給ユニット２０に設けられた貫通電極２０Ｂに接続される。また、中間基板３０の上面には、プローブカードにおけるパフォーマンスボードの電極配置に対応する位置に電極３２が設けられており、中間基板３０の内部には基板の上面及び下面に夫々設けられた電極３１及び３２を接続する配線層３３が設けられている。検査用ＬＳＩ１０及び電源供給ユニット２０と中間基板３０との間は、電極３１と貫通電極１０Ａ及び貫通電極２０Ｂとの間に設けられた、例えば、はんだボール３４で接続される。
次に、図２乃至図４を参照して、検査用ＬＳＩの製造方法について詳細に説明する。
先ず、図２（ａ）に示すように、拡散プロセスが完了し、表面に外部電極としてのアルミニウム電極１０２を形成したＬＳＩウエハ（検査用ＬＳＩ）１０１を用意する。
次に、図２（ｂ）に示すように、ＬＳＩウエハ１０１の表面にＣＶＤによりカバー膜１０３を１０乃至１５μｍの厚さで形成した後、表面をＣＭＰ（化学的機械研磨）法により平坦化処理し、その上にレジスト１０４を全面塗布により形成する。
次に、図２（ｃ）に示すように、貫通電極１０Ａ（図１）を形成する部分のレジスト１０４、カバー膜１０３をフォトリソグラフィーにより除去する。除去部分の寸法は、アルミニウム電極１０２のサイズの５０％程度とする。即ち、アルミニウム電極１０２のサイズが１００μｍであれば、除去部分のサイズは５０μｍとする。
次に、図２（ｄ）に示すように、除去部分に対応するアルミニウム電極１０２をウエットエッチング又はドライエッチングにより除去する。
次に、図２（ｅ）に示すように、ＲＩＥ（Reactive Ion Etching）によりＬＳＩウエハ１０１に２００乃至３００μｍの深さの貫通孔１０１ａを形成する。
次に、図２（ｆ）に示すように、貫通孔１０１ａの内壁を含む表面全域にＣＶＤにより絶縁膜１０５を０.２μｍの厚さで形成する。
更に、図２（ｇ）に示すように、ステップ（ｆ）に引続いて、ＴｉＮによる１０ｎｍ厚のバリア層とＣｕによる０．１５μｍ厚のシード層とによるバリア／シード層１０６を形成した後、貫通孔１０１ａ内をＣｕめっき１０７により埋め込む。これにより貫通電極１０Ａが形成される。
次に、図２（ｈ）に示すように、表面に堆積したＣｕをウエットエッチング又はＣＭＰ法を用いて除去し、更にアルミニウム電極１０２の表面が露出するまでカバー膜１０３をドライエッチングにより除去する。
次に、図２（ｉ）、（ｊ）に示すように、レジスト１０８を塗布した後、貫通電極部分のレジストをエッチング処理により除去する。
次に、図３（ｋ）、（ｌ）に示すように、アルミニウム電極１０２と貫通電極１０Ａの導通を得るために、その表面に無電解Ｎｉ／Ａｕめっき１０９を施し、レジスト１０８を除去する。
次に、図３（ｍ）、（ｎ）に示すように、ガラス等を材質とする支持体１１０とＬＳＩウエハ１０１とを接着剤１１１で張り合わせ、貫通電極１０Ａの底面側より１０乃至３０μｍ程度Ｓｉが残るまで裏面から研削処理を行った後、ドライエッチングを用いて貫通電極１０Ａ部分の頭出しを実施する。
次に、図３（ｏ）に示すように、ＣＶＤを用いてＬＳＩウエハ１０１の裏面へ絶縁膜（ＳｉＮ又はＳｉＯ２等）１１２を形成する。
次に、図３（ｐ）乃至（ｒ）に示すように、絶縁膜１１２をＣＭＰ又はドライエッチングにより除去した後、裏面電極形成のため、バリア層とシード層によるバリア／シード層１１３を形成し、不要な部分はレジスト１１４を用いてミリングにより除去する。続いてレジストを除去して貫通電極１０Ａの裏面側に裏面電極１１５を形成する。
次に、図３（ｓ）、（ｔ）に示すように、保護膜（パッシベーション膜）１１６を表面側と同様に形成し、支持体１１０を剥離する。
次に、図４に示すように、回路面上にシリコーンゲル（誘電体材料層）１１７を塗布して２乃至５μｍの厚さで形成する。シリコーンゲル１１７は、例えば東レダウコーニングシリコーン社のＳＥ４４４４５ＣＶ（登録商標）、ＳＥ４４４０（登録商標）等の比誘電率が４乃至７の比較的高いものを用いることが好ましい。また、シート状のエラストマーを接着剤で貼り付けることも可能である。
なお、検査用ＬＳＩ１０と被検査ＬＳＩ５０と間のインターフェース構造は、検査用ＬＳＩ１０及び被検査ＬＳＩ５０の各外部信号電極を近接させて容量結合により信号伝送を行う構造であるため、送信側から送られる信号はインターフェース部分で波形が微分された状態で受信側に伝搬する。従って、受信側ではこの微分された波形を元の信号波形に戻す為の波形整形回路を搭載する必要がある。例えば、検査用ＬＳＩ１０から被検査ＬＳＩ５０に信号が伝搬する信号経路には前記波形整形回路を被検査ＬＳＩ５０側に搭載し、被検査ＬＳＩ５０から検査用ＬＳＩ１０に信号が伝搬する信号経路には前記波形整形回路を検査用ＬＳＩ５０側に搭載する。また、双方向の信号を扱う信号経路には検査用ＬＳＩ１０側及び被検査ＬＳＩ５０側の両方に波形整形回路を搭載する。
図５は、検査用ＬＳＩ１０と被検査ＬＳＩ５０との間のインターフェース構造の一例として、検査用ＬＳＩ１０から被検査ＬＳＩ５０に信号が伝搬する信号経路における送受信部を示したブロック図である。図５（ａ）及び（ｂ）においては、検査用ＬＳＩ１０と被検査ＬＳＩ５０との間に容量５０４が形成されており、検査用ＬＳＩ１０及び被検査ＬＳＩ５０の各外部信号電極を近接させて容量結合により信号伝送を行う構造となっている。波形の復元処理は、図５（ａ）では比較器５０１により、また、図５（ｂ）ではプリアンプ５０２及び保持素子５０３により行う。なお、被検査ＬＳＩ５０においては、この回路をチップ間のスクライブライン上に形成することも可能である。この場合、回路規模を増加させることなく、本発明の検査装置を適用することができる。
次に、図６（ａ）乃至（ｃ）を参照して、電源供給ユニット２０の各部位の使用材料と詳細構造について説明する。図６（ａ）は、電源供給ユニット２０の平面図及びＡ−Ａ線に沿った断面図、（ｂ）は、（ａ）に示すプローブ部３６の平面図、（ｃ）は、（ａ）に示すプローブ部３６の断面図である。
図６（ａ）に示すように、基材２２の表面には第１の配線層２３が形成され、この第１の配線層のピッチ間隔は、被検査半導体装置の電源用電極に対応するプローブ部における小さなピッチ間隔から、中間基板３０の電極に接続できる大きなピッチ間隔まで平面的にピッチ拡張されている。
基材２２は、半導体材料として汎用的に使用されているシリコン、又はシリコンと熱膨張係数の近い材料であるガラスセラミックス、若しくはガラス等を使用する。これは、電源供給ユニット２０の製造時の熱履歴によるピン位置精度の劣化を抑制すること、及びバーンイン試験時の温度差による被検査半導体装置の電源電極とプローブピン２１間の位置ずれを抑制するためである。これらの材料の中でも加工容易性及び電気特性の観点から、ガラスセラミックスを使用することが好ましい。
図６（ｂ）及び（ｃ）に示すように、第１の配線層２３はプローブピン２１に接続されており、そのため製造容易性を考慮してプローブピン２１の基部である第１の金属層２４Ａと同一材料であるＮｉ（ニッケル）又はＮｉ合金を用いる。第１の配線層２３の幅は、製造時にショートが発生せず、リークも発生しないレベルである被検査半導体装置の電源電極ピッチの５０乃至６０％程度とする。厚さは、製造容易性を考慮してプローブピン２１の第１の金属層２４Ａの厚さと同等とする。
第２の配線層２５は、配線部分の導電率を高めて導体損失を低減することを目的として第１の配線層２３の上に形成する。材質は、第１の配線層２３の材質であるＮｉ又はＮｉ合金と比較して体積抵抗率が小さく、体積抵抗率が１×１０−８乃至４×１０−８Ωｍの範囲の金属（例えば、金、金／銅合金、金／パラジウム合金、銅）を用いる。図６（ｂ）に示すように、第２の配線層２５の形成領域は、プローブピン２１の根元部分が設置された基材２２の端部から製造時の公差２μｍ程度基材２２側に入った位置から、第１の配線層２３の幅から製造公差分を差し引いた幅で第１の配線層２３の全表面に形成する。従って、第１の配線層２３の幅が３０μｍの場合は、第２の配線層２５は２８μｍ幅で全面に形成する。
プローブピン２１は、電気めっきによる製造が可能であり、１００ＧＰａ以上のヤング率を有する金属（例えば、Ｎｉ、Ｎｉ／鉄合金、Ｎｉ／コバルト合金、Ｎｉ／マンガン合金）を材料として用いる。プローブピン２１の幅は、被検査半導体装置の電源用電極ピッチの５０乃至６０％とする。プローブピン２１の厚さと長さは、弾性限界内で所望の接触圧力を得ることができ、所定のオーバードライブ量（被検査半導体装置の電極がプローブピンと接触した点を基準として被検査半導体装置を押込む量を示す。以下、ＯＤ量という。）を負荷したときに、被検査半導体装置とプローブピンとが干渉しないことを制約条件として決定する。
被検査半導体装置の電源用電極との接点となる金属突起３５の材質は、金属突起３５の表面に形成される第２の金属層２４Ｂ以外の部分を、第１の金属層２４Ａとの密着性を考慮して、プローブピン２１の母材金属である第１の金属層２４Ａと同じ材質であるＮｉ又はＮｉ合金とする。もちろん、Ｎｉと同等以上の硬度を有するその他の材料を使用することも可能である。図６（ｂ）及び（ｃ）に示すように、金属突起３５の幅Ｗはプローブピン２１の幅以下とし、金属突起の長さＬ２は、プローブピン２１が被検査半導体装置の電源電極と接触してからのプローブピン２１の先端部の移動量と、プローブピンの移動方向の位置公差及び被検査半導体装置の電極寸法の公差を考慮した長さとを加えた寸法以上とし、その形状は例えば長方形状とする。金属突起３５の高さＨ２は、第１の配線層２３の表面を基準として、被検査半導体装置の電源電極が金属突起３５と接触してからの押込み量と金属突起３５の高さ公差及び被検査半導体装置の電源電極の高さ公差を考慮した高さとを加えた寸法以上とする。
金属突起３５の表面形状は、コンタクト対象に応じて適正な形状に加工する。被検査半導体装置の電源電極が金バンプの場合は、金属突起の表面形状は凹凸の無いフラットな形状とする。電気めっき終了後の表面の粗さが０．０５μｍ以下であれば、フラット形状を形成するための特別な加工は不要である。表面の粗さが、０．０５μｍを越える場合は、表面の研磨を実施する。被検査半導体装置の電源電極がアルミニウム又は銅の場合は、この電源電極上に自然酸化皮膜が表面に存在するので、これを突き破るために金属突起３５の表面に、粗さが１μｍ以下のレベルで微細凹凸を形成する。この微細凹凸の形状は、図６（ｂ）の右上図に例示するように、凹部及び凸部がストライプ状に形成され且つストライプの延伸方向がプローブピン２１の移動方向と同一方向に形成したもの、凹部及び凸部がストライプ状に形成され且つストライプの延伸方向がプローブピン２１の移動方向と垂直方向に形成したもの、碁盤目形状のもの、やすりの目形状のもの等の種々の形状とすることができ、更に、ランダムな形状のものを採用することもできる。
金属突起３５の表面には、金属突起の酸化防止を目的として第２の金属層２４Ｂが形成されている。第２の金属層２４Ｂは、例えば０．０５乃至３μｍの厚さの金又は金合金（Ａｕ（金）−Ｐｄ（パラジウム）、Ａｕ−Ｃｏ（コバルト）、Ａｕ−Ｃｕ（銅）等）により形成される。なお、図示例では、第２の金属層２４Ｂの形状は、平板状となっている。
図６（ａ）に示すように、貫通電極２０Ｂを基材２２の内部を貫通するように形成し、また、第３の配線層２７を基材２２の第１の配線層が形成されている面とは反対側の面上に形成し、貫通電極２０Ｂを介して第３の配線層２７と第１の配線層２３と接続することにより、基材２２の裏面への配線引き出しが可能になり、外部ＩＦ信号の高速伝送が可能になる。
貫通電極２０Ｂの寸法は、基材２２の外部端子ピッチにより決まる。例えば０.５ｍｍピッチの場合は、Φ（直径）は２００乃至３００μｍ、長さ（深さ）は１００乃至３００μｍである。第３の配線層２７は、例えば２０μｍ以下の厚さのＮｉ膜とその上層に厚さ２μｍ以下のＡｕめっきで構成されている。配線部の形状が円形の場合、その直径は２００乃至３００μｍである。
図６（ａ）に示すように、基材２２の中央部には貫通孔２２ａが形成されており、この貫通孔２２ａはプローブピン２１を独立化し、検査用ＬＳＩ１０を配置するために必要である。貫通孔２２ａは、基材２２の機械的強度を考慮して深さ２００μｍ以上とし、外形サイズは被検査ＬＳＩ５０上に形成された最外周の電極により囲まれた領域のサイズに、プローブピン２１の長さ及びその公差分から決まるサイズを加えた領域サイズとする。
次に、電源供給ユニット２０の寸法について、被検査ＬＳＩ５０の電源電極ピッチが５０μｍの場合を一例として説明する。
プローブピン２１の幅Ｗは、製造上ショートが発生しない最大の３５μｍであり、厚さＨ１は、１回の電気めっきで形成可能である３５μｍとする。プローブピン２１の長さＬ１は、１２０μｍのＯＤ量をプローブピン２１に負荷したときに弾性限界内であり、且つ導体損失及びクロストークノイズの最小化のために長さを極力短くするという条件から８００μｍとする。
金属突起３５の高さＨ２は、被検査ＬＳＩ５０を８０μｍ押込んだときに、被検査ＬＳＩ５０とプローブピン２１とが接触しないこと及び製造精度を考慮して、最小１００μｍとする。第１の配線層２３の上に形成する第２の配線層２５は、プローブピン２１の根元部分が設置された基材２２の端部から製造時の公差２μｍほど基材２２側に入った位置から第１の配線層２３全面に幅３２μｍで形成する。金属突起３５の表面に形成する第２の金属層２４Ｂの長さＬ２は、押込み量８０μｍのときに、第２の金属層２４Ｂが被検査ＬＳＩ５０の電源電極に必ず接するために必要な長さ２７μｍと、製造精度±２μｍと、位置精度±１μｍとを考慮して、３０μｍ以上必要である。また、第２の金属層２４Ｂの厚さは、製造性を考慮して２μｍとする。
なお、図７に示すように、第２の金属層２４Ｂに代えて、角錐形状の第４の金属層２４Ｂ’を設けることも可能である。角錐形状の金属層２４Ｂ’は、シリコンにＫＯＨ（水酸化カリウム）溶液を使用した異方性エッチングを施すことにより所望の角錐形状を形成し、更に、金属めっきを施すことにより得ることができる。この角錐バンプを第１の金属層２４Ａに形成した金属突起部に転写接続することにより、図７に示す第４の金属層２４Ｂ’を形成することができる。
次に、本実施形態の効果について説明する。本実施形態に係る半導体装置の検査装置は、以下のような効果を奏する。
１．被検査ＬＳＩ５０の電極上の接触痕を飛躍的に低減できる。
２．４０μｍピッチ以下の超微細ピッチ対応が可能である。
３．電源供給ユニット２０において大幅なピン数削減が可能である。
４．検査用ＬＳＩ１０と被検査ＬＳＩ５０との平行度調整の許容度を大きくできる。
５．電源供給ユニット２０のプローブピン２１の長期信頼性を確保でき、十分な実用性を有する。
これらの効果を奏する理由を、以下に順次説明する。本実施形態においては、被検査ＬＳＩ５０の電極上の接触痕を飛躍的に低減できる理由は２点ある。１点目は、非接触の容量結合による信号伝送を用いる点である。これにより、信号電極の接触痕を皆無にできる。２点目は、電源電極の接触子として、コンタクト対象に応じて電気接点部の構造を最適化したフィンガーリード方式のプローブを使用することにより、超低圧で安定した接触を得ることができるからである。例えば、５０μｍピッチのアルミニウム電極に対しては、ＯＤ量５０μｍ、０．３ｇ／ｐｉｎ以上の接圧で安定した接触を実現できる。この値は、従来のカンチレバー方式の１／２０以下の接圧であり、接触痕もサブミクロンオーダーレベルに小さくできる。また、電源電極を数個まとめて１箇所で接触するようにすれば、更に接触痕を皆無にできる電極数が増加する。
次に、４０μｍピッチ以下の超微細ピッチ対応が可能である理由は、主に３点ある。１点目は、基材２２としてガラスセラミックス、ガラス、シリコン等のＰＩ（ポリイミドフィルム）と比較して熱膨張係数が小さい材料を使用したことにより、製造工程の熱履歴における精度劣化を防止できるからである。２点目は、電鋳技術の適用により、極めて微細なピン幅で一定レベルの厚さを確保できるため、十分な接圧を確保できるからである。例えば、１０μｍのピン幅で１０μｍのピン厚が形成できる。３点目は、マイクロマシン技術の適用により、アディティブ工法によりプローブピン２１及び基材２２上の配線層を形成できるからである。
電源供給ユニット２０において大幅なピン数削減が可能である理由は、信号電極への接触が不要であること、更に、電源電極を一定数まとめて１箇所で接触するからである。
検査用ＬＳＩ１０と被検査ＬＳＩ５０との平行度調整の許容度を大きくできる理由は、検査用ＬＳＩ１０の回路面に弾性を有する誘電体材料を用いることにより、若干の平行度のばらつきであれば、そのばらつきを誘電体材料層１１７により吸収することができるからである。
電源供給ユニット２０においてプローブピン２１の長期信頼性が確保できる理由は以下の通りである。即ち、プローブピン２０における被検査ＬＳＩ５０の電源電極に接触する面に形成された第２の金属層２４Ｂと、第１の配線層２３の上に形成された第２の配線層２５とが分離され、第２の金属層２４Ｂを除くプローブピン２１を単一の弾性材料から形成する構造としたためである。また、金属突起を被検査ＬＳＩ５０の電源電極との接触部分に設けることにより、ウエハステージ３００を上昇させて被検査ＬＳＩ５０をプローブピン２１と接触させたときに、被検査半導体装置の電源電極部分のみを金属突起と接触させることができる。金属突起を設けないか、又は厚さの小さな金属層を設ける場合は、被検査ＬＳＩ５０の電源電極部以外にプローブピン２１が接触するため、接圧が減少し、ＯＤ量の増加を招き、仮に初期接触を確保できたとしても長期信頼性の劣化に繋がる。従って、金属突起を設けることは、小さなＯＤ量で安定接触を実現し、長期信頼性を維持する極めて有効な手段である。
次に、プローブ部の他の構成例について、図８を参照して説明する。図８のプローブ構造が図１のプローブ構造と異なる点は、第１の配線層２３と基材２２との間に、第３の金属層２８を備えている点である。第３の金属層２８は、第１の配線層２３の材料であるＮｉ又はＮｉ合金と比較して体積抵抗率が小さく、体積抵抗率が１×１０−８乃至４×１０−８Ωｍの範囲の金属（例えば、金、金/銅合金、金/パラジウム合金、銅）を材料として形成されている。このような構造により、第１の実施形態における電源供給ユニット２０の配線層構造と比較して、更に高い導電性を獲得できるため、高速信号伝送時の導体損失を小さくすることができ、飛躍的な信号透過特性向上を図ることができる。なお、本構造は、１ＧＨｚ以上の信号伝送が必要な場合に特に有効である。１ＧＨｚ以下の場合は、第１の実施形態における配線構造により、十分な信号伝送特性を得ることができる。また、図７に示すように、第３の配線層２８は、図７のプローブ部に適用されても良い。
（第２の実施形態）
図９は、本発明の第２の実施形態に係る半導体装置の検査装置を示す断面図である。本実施形態と第１の実施形態との違いは、電源供給ユニット２０における基材２２の裏面側（基材２２の上面側）に検査用ＬＳＩ１０の方向に伸びる突出部３７を設け、この突出部３７と検査用ＬＳＩ１０の裏面（検査用ＬＳＩ１０の上面）の端部とを接着剤４１により連結固定している点である。加えて、検査用ＬＳＩ１０及び電源供給ユニット２０と中間基板３０との間に、異方性導電シート４０を配置している。この異方性導電シート４０は、その所定の箇所に形成された電極４２に導電性粒子を集中化したもの、又は金属細線を埋設したものである。そして、電極４２は、中間基板３０の下面に設けられた電極３１に接続され、更に、検査用ＬＳＩ１０、電源供給ユニット２０及び異方性導電シート４０は、中間基板３０に着脱可能に設けられた固定手段である押さえ治具４５により、電源供給ユニット２０のカバー膜２６の表面を下方から支持することにより、中間基板３０に取り付けられた構造となっている。また、検査用ＬＳＩ１０の貫通電極１０Ａと異方性導電シート４０の電極４２とは、バンプ４３を介して接続されている。このような構成により、着脱容易性の向上と、被検査ＬＳＩ５０と検査用ＬＳＩ１０及び電源供ユニット２０との間の平行度の調整を行うことが容易となり、平行度のばらつきを吸収することができるというメリットを有している。
（第３の実施形態）
図１０は、本発明の第３の実施形態に係る半導体装置の検査装置を示す断面図である。本実施形態と第１及び第２の実施形態との違いは、被検査ＬＳＩ５０におけるウエハ５１１内部に、全チップに共通の共通電源層５１２を設けることにより、電源供給ユニット２０のプローブピン数を削減した点である。共通電源層５１２は、ウエハ５１１全体を共通化するものではなく、ウエハ５１１を１／８又は１／４分割等の一定のエリアに分けて共通化することも可能である。更に、本実施形態においては、不良チップが発生した場合に、即座に電源ラインを他のチップと切断できる構造も有している。このような構造により、検査中に不良チップが発生した場合も、他の被検査ＬＳＩを検査することが可能になる。
更にまた、ウエハ５１１内部に共通電源層５１２を設けることにより、プローブピン２１と接触する電源電極はチップ間のスクラブライン上、又はウエハ５１１の周辺部に配置できる。従って、電源ユニットのプローブピン２１の位置を、上記ウエハ５１１の電源電極５１３位置に対応させることにより、プローブピン２１は被検査ＬＳＩ５０上の電源電極に接触せずに被検査ＬＳＩ５０への電源供給及び検査が実施でき、電源電極を含めた被検査ＬＳＩ５０の全電極の接触痕を皆無にすることが可能となるため、検査後の接続信頼性が飛躍的に高まる。
（第４の実施形態）
図１１は、本発明の第４の実施形態に係る半導体装置の検査装置を示す断面図である。本実施形態と第１乃至第３の実施形態との違いは、検査用ＬＳＩの代わりに、高密度配線基板６０と検査専用ＬＳＩ７０とを備える点にある。
図１１に示すように、高密度配線基板６０は、検査用ＬＳＩの代わりに、被検査ＬＳＩ５０の信号電極に対応する位置に電極を有しており、この電極により被検査ＬＳＩ５０と容量結合による信号送受信を行う。更に、高密度配線基板６０は、この信号を検査専用ＬＳＩ７０に伝送するための配線層及び電極を有している。また、検査専用ＬＳＩ７０の外部電極は、高密度配線基板６０の電極と接続されている。
本実施形態は、検査用ＬＳＩを検査専用ＬＳＩ７０と被検査ＬＳＩ５０に対して容量結合を行う高密度配線基板６０とに分離することにより、検査専用ＬＳＩ７０に貫通電極の形成が不要になるというメリットを有している。但し、検査信号が高密度配線基板６０の配線を経由するので、信号伝送損失が発生して高速検査では不利になるため、検査内容に応じて第１乃至第３の実施形態との使い分けが必要になる。
（電源供給ユニットの製造方法）
次に、図１における電源供給ユニット２０の製造方法について、図１２及び図１５を参照して詳細に説明する。
基材２２として所望寸法を有するガラスセラミックス又はガラス等の絶縁性材料を準備する（図１２（ａ））。次に、基材２２における被検査ＬＳＩの電源電極位置にプローブピンの長さを加えた領域に、深さ２００μｍ以上で座ぐり部３２１を形成する（図１２（ｂ））。基材２２の外形寸法は、電源電極、外部ＩＦのピン数、及び貫通電極１０Ａのピッチに依存する。例えば、ピン数が２００ピン、貫通電極１０Ａのピッチを０．５ｍｍとすると、基材２２は２７ｍｍの外形となる。この後、波長３５５ｎｍのハイパワーＬＤ（Laser Diode）励起タイプのＹＡＧ(Yttrium Aluminium Garnet)レーザ又はＲＩＥ（Reactive Ion Etching）により、貫通孔３２２を、Φ（直径）２００μｍ、深さ２７０μｍ以上の領域に形成する（図１２（ｃ））。次に、プラズマＣＶＤ（Chemical Vapor Deposition）法又はスパッタ法を用いて、銅のシード層３２３を１００乃至３００ｎｍの厚さで全面に膜付けする（図１２（ｄ））。
次に、図１２（ｅ）に示すように、座ぐり部３２１と貫通孔３２２に電気めっきにより銅層を完全に充填して、犠牲層３２４及び貫通電極２０Ｂを形成する。貫通孔３２２内を完全充填する場合、当然ながら表面上に数乃至数十μｍの銅層が堆積するため、銅めっき完了後にＣＭＰ（Chemical Mechanical Polishing）法により、表面に堆積する銅層を除去してフラットな状態を形成する。引続いて、犠牲層３２４及び貫通電極２０Ｂの露出している表面に、０．３μｍ程度の厚さの銅によるシード層３２６を成膜する（図１２（ｆ））。そして、シード層３２６の表面にレジスト３２７を２０μｍの厚さで接着又は塗布（図１２（ｇ））した後に、露光、現像を行うフォトリソグラフィーを用いてプローブピン及び第１の配線層に相当する部分のレジストが除去された凹部形状を形成する（図１３（ｈ））。そして、この凹部に電解めっきにより弾性を有する第１の金属層２４Ａと第１の配線層２３を成長させる（図１３（ｉ））。
引続いて、レジストと金属面とが同一平面になるように研磨を行い、その表面に厚さ４０μｍのレジスト３２８を塗布して（図１３（ｊ））、露光、現像を行い、金属突起を形成する領域に凹部３２９を形成する（図１３（ｋ））。次に、この凹部３２９に第１の金属層２４Ａをめっきにより形成する。このプロセスを３回繰り返すことにより、高さ１００μｍ以上の金属突起を確保できる（図１２（ｌ））。なお、１００μｍ以上の金属突起の高さＨ２が必要な場合は、凹部形成とめっきによる埋め込みのプロセスを繰り返す（図１３（ｍ）、図１３（ｎ）、図１４（ｏ）、図１４（ｐ））ことにより、順次高さを積み上げることができる。ここで、図１３（ｍ）において、３３０はシード層を、図１３（ｎ）において、３３１はレジストを表す。
次に、金属突起表面を研磨する工程に入るが、この段階でコンタクト対象、即ち被検査半導体装置の電源電極材料に応じて加工方法を使い分ける。コンタクト対象が金電極又は金バンプの場合、ＣＭＰ（Chemical Mechanical Polishing）加工による研磨を実施し、表面の粗さが０．０５μｍ以下のレベルを確保するように処理を行う。コンタクト対象がアルミニウム電極又は銅電極の場合は、ＣＭＰ加工を実施した後に金属突起表面層に０．１乃至０．７μｍの凹凸を設ける。
凹凸形成方法の一例を説明する。微細金属粒子を有する＃２０００のラッピングシート（研磨紙）を準備し、これをプローブピンの移動方向にプローブピンの先端から３００μｍの間の領域で５０回程度移動させることにより、０．１乃至０．７μｍの凹凸構造を設けることができる。他の凹凸形成方法として、適正な空孔率を有するセラミック材料又は適正な凹凸を事前に形成したシリコン基板を用いることも可能である。凹凸形状は、図６で説明したように、プローブピンの移動方向のみでなく、移動方向と垂直方向、碁盤目形状、斜め形状、やすりの目形状やランダム形状等の様々な形成を採ることができる。この微細凹凸により、アルミニウムや銅表面の自然酸化膜を突き破り安定した接触を実現できる。
引続いて、シード層３３３を形成し、レジスト３３２を塗布し（図１４（ｑ））、露光、現像により凹部を形成し、第２の金属層２４Ｂをめっきにより０．０１μｍ以上の厚さで成膜する（図１４（ｒ））。これにより、第１の金属層２４ＡであるＮｉ又はＮｉ合金上の酸化膜の影響を排除することができるため、より安定した接触を実現できる。
この工程が終了した段階で基材裏面の加工を行う（図１４（ｓ））。まず、グラインダーを用いて基材２２の厚さが２５０μｍ程度になるまで薄型化し、必要に応じてダメージ層を除去するためにドライエッチングを実施する。次に、貫通電極２０Ｂが露出した裏面全面にスパッタにより０．３μｍ程度の銅によるシード層３３４を形成する（図１４（ｔ））。この表面に２０μｍの厚さのレジスト３３５を塗布し、露光、現像により第２の配線層２５に相当する部分のレジストが除去された凹部形状を形成する。凹部に５乃至１５μｍ厚のＮｉ又はＮｉ合金を電気めっきにより形成して第３の配線層２７を形成する。引続いて、表層に無電解めっきによりＡｕ又はＡｕ合金めっきを０．０１μｍ以上の厚さで形成する（図１４（ｕ））。次に、裏面のレジスト層、シード層を夫々ウエットエッチング、ミリングにより除去し、表面のレジスト層、シード層も同様の手法で除去する（図１５（ｖ）乃至図１５（ｙ））。最後に犠牲層３２４をウエットエッチングで除去する（図１５（ｚ））。
以上のようにして、コンタクト対象に応じて接触特性の良い材料と構造を有する金属突起部を先端に備えたプローブピン２１と、金属突起表面の第２の金属層２４Ｂと第１の配線層２３の表層に形成する第２の配線層２５とが分離されたことを特徴とする電源供給ユニット２０を得ることができる（図１３（ｚｚ））。
以上、詳細に説明したように、本発明に係る半導体装置の検査装置は、検査用ＬＳＩと、電源供給ユニットと、検査用ＬＳＩ及び電源供給ユニットとパフォーマンスボードとの間に配置され、ピッチ拡張配線層を有する中間基板とから構成されている。そして、検査用ＬＳＩは、検査回路と、波形整形（コンパレータ）回路と、被検査ＬＳＩの信号電極パッドに対応した位置に設けられた電極と、電源駆動及び外部インターフェース用の貫通電極と、被検査ＬＳＩに対向する面に形成された誘電体材料とを有する。一方、電源供給ユニットは、被検査ＬＳＩの電源電極に対応した位置に配置され、弾性を有する相互に独立したプローブピンと、このプローブピンと電気的に接続され第１の配線層が形成された基材とを有する。また、プローブピンの先端部には被検査ＬＳＩの電源電極をプローブするための１層以上の金属層からなる金属突起が形成されており、更に、この金属突起の表面には、被検査ＬＳＩの電極材料に応じて接触特性の良い材料からなる１層以上の金属層が形成されている。第１の配線層の上には、１層以上の金属層からなる第２の配線層が形成されており、金属突起の表面に形成された１層以上の金属層と、第２の配線層とは分離された構造となっている。
このような構成によれば、電源供給ユニットが、被検査ＬＳＩの電源電極部に対応した位置に、金属突起を備えた相互に独立したリード形状のプローブピンを有しているため、被検査ＬＳＩを検査用ＬＳＩに十分近接させることができ、信号電極の容量結合による非接触の信号伝送が可能となる。また、電源供給ユニットのプローブピンは、その金属突起における被検査ＬＳＩの電源電極との接触面に、被検査ＬＳＩの電極材料に応じて接触特性の良い金属層を有しているため、安定した接触を超低圧で実現することができる。従って、被検査ＬＳＩの電極の接触痕は、信号電極では皆無となり、電源電極では極めて小さくできる。
また、本発明の電源供給ユニット構造により、電源電流が流れる経路における伝送損失を低減出来るため、より効率の良い電源供給が可能となる。
また、プローブピンの先端部における金属突起に設けられた第２の金属層を金又は金合金とすることにより、酸化による接触抵抗の増大を低減できる。また、金又は金合金は抵抗が比較的に小さい金属であるため、電源供給において大容量の電流が流せるなど、効果が大きい。
その結果、以下の効果を奏する。
１．検査後の接続信頼性が飛躍的に高まる。
２．被検査ＬＳＩの電極形状を長方形から正方形にすることができるため、チップサイズの小型化に伴う狭ピッチ化と低コスト化を実現できる。
３．信号送受信が検査用ＬＳＩと被検査ＬＳＩとの間で行われるので、従来のテスターからプローブピンまでの配線距離と比較すると、信号伝送距離を極短距離化でき、より実動作レベルに近い高速検査が可能になる。
４．検査用ＬＳＩの回路面に比誘電率が比較的高く、弾性を有する誘電体材料を配置するので、ウエハプローバのウエハステージと本発明の検査装置間の平行度に対するマージンを大きくとることができる。
以上から、本発明に係る半導体装置の検査装置は、被検査ＬＳＩの電極上の接触痕レス化により、次工程の接続プロセスにおける高信頼性接続の実現、デバイスの狭ピッチ化、及び飛躍的な低コスト化を可能にする。また、検査用ＬＳＩを使用することにより、従来と比較して高速検査が可能になり、半導体装置をベアチップの状態でパッケージ品と同等レベルの選別検査を実施することが可能となる。従って、ベアチップを用いたＳｉｐ構造の生産直行率を高め、大幅に生産コストを低減できる。
本発明は、半導体装置の検査に好適に利用することができる。

Claims (18)

  1. 検査用ＬＳＩと、電源供給ユニットと、前記検査用ＬＳＩ及び前記電源供給ユニットとテスターとの間の接続用に配置された中間基板とを有し、前記検査用ＬＳＩは、検査回路及び波形整形回路と、被検査半導体装置と対向するように設けられた誘電体材料層と、この誘電体材料層の前記被検査半導体装置と対向する面における前記被検査半導体装置の外部端子電極の位置に対応する位置に配置された電極と、前記誘電体材料層を貫通すると共に前記電極に接続されて外部と信号送受信するための第１の貫通電極と、を有し、前記電源供給ユニットは、前記被検査半導体装置の電源電極に対応する位置に配置されその先端に金属突起を備えた弾性を有する相互に独立したプローブピンと、このプローブピンに電気的に接続され第１の配線層が形成された基材と、この基材を貫通した第２の貫通電極と、を有することを特徴とする半導体装置の検査装置。
  2. 前記プローブピンにおける前記金属突起は１層以上の金属層からなり、前記金属突起の表面には前記被検査半導体装置の前記電源電極の材料に応じて接触特性の良い材料からなる１層以上の金属層が形成され、前記第１の配線層上には１層以上の金属層からなる第２の配線層が形成され、前記金属突起の表面に形成された前記１層以上の金属層と前記第２の配線層とが分離された構造であることを特徴とする請求項１に記載の半導体装置の検査装置。
  3. 前記誘電体材料層は、高い比誘電率及び弾性を有する材料から形成されていることを特徴とする請求項１又は２に記載の半導体装置の検査装置。
  4. 前記検査用ＬＳＩと前記電源供給ユニットとを連結する連結部材と、前記連結部材により連結された前記検査用ＬＳＩ及び前記電源供給ユニットと前記中間基板との間に配置されその電極部に導電性粒子を集中化した異方性導電シート又は金属細線を埋設した異方性導電シートと、前記電源供給ユニットの前記第１の配線層側から前記電源ユニットを介して前記異方性導電シートを支持することにより前記異方性導電シートを前記中間基板に固定する固定部材と、を有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の検査装置。
  5. 前記検査用ＬＳＩは、高密度配線基板と検査専用ＬＳＩとに分離され、前記高密度配線基板は、前記被検査半導体装置と対向する面における前記被検査半導体装置の前記外部端子電極の位置に対応する位置に配置された表面電極と、前記被検査半導体装置と対向する面とは反対側の面に形成された裏面電極と、前記表面電極と前記裏面電極とを接続する配線層とを有し、前記検査専用ＬＳＩは、前記検査回路及び前記波形整形回路を有し、前記高密度配線基板と前記検査専用ＬＳＩとを電気的に接続したことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の検査装置。
  6. 前記第２の配線層の体積抵抗率は、前記第１の配線層の体積抵抗率よりも小さいことを特徴とする請求項２乃至５のいずれか１項に記載の半導体装置の検査装置。
  7. 前記電源供給ユニットにおける前記第１の配線層と前記基材との間に、１層以上の金属層からなる第３の金属層が形成されていることを特徴とする請求項２乃至６のいずれか１項に記載の半導体装置の検査装置。
  8. 前記第３の金属層の体積抵抗率は、前記第１の配線層の体積抵抗率よりも小さいことを特徴とする請求項７に記載の半導体装置の検査装置。
  9. 前記金属突起の形状は、前記被検査半導体装置と対向する面の形状を長方形状とする角柱形状であり、その幅は、前記プローブピンの幅以下であり、その長さは、前記プローブピンが前記半導体装置の電源電極と接触してからの前記プローブピンの先端部の移動量と前記プローブピンの長手方向の位置公差及び前記半導体装置の電源電極の寸法公差を考慮した長さとを加えた寸法以上であり、その高さは、前記第１の配線層の表面を基準として、前記被検査半導体装置の電源電極が前記金属突起と接触してからの押込み量と前記金属突起の高さ公差及び前記被検査半導体装置の電源電極の高さ公差を考慮した高さとを加えた寸法以上であることを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置の検査装置。
  10. 前記金属突起の表面に形成された前記１層以上の金属層は、金又は金合金層であることを特徴とする請求項２乃至９のいずれか１項に記載の半導体装置の検査装置。
  11. 前記金属突起の表面に形成された前記１層以上の金属層は、その表面に微細凹凸形状を有することを特徴とする請求項２乃至１０のいずれか１項に記載の半導体装置の検査装置。
  12. 前記微細凹凸形状は、凹部及び凸部がストライプ状に形成され且つストライプの延伸方向が前記プローブピンの移動方向と同一方向に形成された形状、凹部及び凸部がストライプ状に形成され且つストライプの延伸方向が前記プローブピンの移動方向と垂直方向に形成された形状、碁盤目形状、やすりの目形状、又はランダムな形状であることを特徴とする請求項１１に記載の半導体装置の検査装置。
  13. 前記微細凹凸形状は、表面の粗さが１μｍ以下の微細凹凸形状であることを特徴とする請求項１１又は１２に記載の半導体装置の検査装置。
  14. 半導体装置の検査装置用の電源供給ユニットであって、被検査半導体装置の電源電極に対応する位置に配置されその先端に金属突起を備えた弾性を有する相互に独立したプローブピンと、このプローブピンに電気的に接続され第１の配線層が形成された基材と、この基材を貫通した貫通電極と、を有することを特徴とする電源供給ユニット。
  15. 前記プローブピンにおける前記金属突起は１層以上の金属層からなり、前記金属突起の表面には前記被検査半導体装置の前記電源電極の材料に応じて接触特性の良い材料からなる１層以上の金属層が形成され、前記第１の配線層上には１層以上の金属層からなる第２の配線層が形成され、前記金属突起の表面に形成された前記１層以上の金属層と前記第２の配線層とが分離された構造であることを特徴とする請求項１４に記載の電源供給ユニット。
  16. 前記第２の配線層の体積抵抗率は、前記第１の配線層の体積抵抗率よりも小さいことを特徴とする請求項１５に記載の電源供給ユニット。
  17. 前記第１の配線層と前記基材との間に、１層以上の金属層からなる第３の金属層が形成されていることを特徴とする請求項１４乃至１６のいずれか１項に記載の電源供給ユニット。
  18. 前記第３の金属層の体積抵抗率は、前記第１の配線層の体積抵抗率よりも小さいことを特徴とする請求項１７に記載の電源供給ユニット。
JP2007534279A 2005-09-07 2006-07-19 半導体装置の検査装置及び電源供給ユニット Pending JPWO2007029422A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005259061 2005-09-07
JP2005259061 2005-09-07
PCT/JP2006/314292 WO2007029422A1 (ja) 2005-09-07 2006-07-19 半導体装置の検査装置及び電源供給ユニット

Publications (1)

Publication Number Publication Date
JPWO2007029422A1 true JPWO2007029422A1 (ja) 2009-03-12

Family

ID=37835550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007534279A Pending JPWO2007029422A1 (ja) 2005-09-07 2006-07-19 半導体装置の検査装置及び電源供給ユニット

Country Status (4)

Country Link
US (1) US7852101B2 (ja)
JP (1) JPWO2007029422A1 (ja)
CN (1) CN101258416A (ja)
WO (1) WO2007029422A1 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US8308053B2 (en) 2005-08-31 2012-11-13 Micron Technology, Inc. Microfeature workpieces having alloyed conductive structures, and associated methods
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
JP4921304B2 (ja) * 2007-09-28 2012-04-25 国立大学法人 東京大学 プローブカード及びこれを用いた半導体ウエハの検査装置
CN101809728B (zh) * 2007-09-28 2013-05-01 日本电气株式会社 用于检测半导体的设备和方法以及被检测半导体器件
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
CN101458970A (zh) * 2007-12-14 2009-06-17 鸿富锦精密工业（深圳）有限公司 电路板测试夹具
JP2009264887A (ja) * 2008-04-24 2009-11-12 Azusa Tech Co 容量結合型電極
WO2009151118A1 (ja) * 2008-06-12 2009-12-17 日本電気株式会社 半導体検査装置および半導体検査方法
JPWO2010038433A1 (ja) * 2008-09-30 2012-03-01 ローム株式会社 プローブカードの製造方法、プローブカード、半導体装置の製造方法およびプローブの形成方法
JP5448675B2 (ja) * 2009-09-25 2014-03-19 パナソニック株式会社 プローブカード及びそれを用いた半導体ウェーハの検査方法
WO2011052460A1 (ja) * 2009-10-26 2011-05-05 日本電気株式会社 半導体装置の検査用素子、それを用いた半導体装置の検査用素子基板及びその製造方法
US8907694B2 (en) 2009-12-17 2014-12-09 Xcerra Corporation Wiring board for testing loaded printed circuit board
JP5702068B2 (ja) * 2010-03-01 2015-04-15 日本電気株式会社 半導体検査用プローブカードおよびその製造方法
CN102221814A (zh) * 2010-04-19 2011-10-19 王锐 多拼板测试台
JP2012156346A (ja) * 2011-01-27 2012-08-16 Elpida Memory Inc 半導体装置
JP5542720B2 (ja) * 2011-03-04 2014-07-09 新光電気工業株式会社 伝送装置、ｓパラメータ測定方法、およびゲイン調整方法
CN102435876B (zh) * 2011-09-14 2014-05-28 株洲南车时代电气股份有限公司 一种接线端子的测试设备
JP2013088288A (ja) * 2011-10-18 2013-05-13 Fujitsu Semiconductor Ltd 検査装置及び検査システム
KR20130072546A (ko) * 2011-12-22 2013-07-02 삼성전기주식회사 프로브 핀, 프로브 핀을 이용한 프로브 카드 및 그 제조방법
CN103278763B (zh) * 2013-04-28 2016-06-22 上海华力微电子有限公司 芯片的ft测试板系统和测试方法
JP5756506B2 (ja) * 2013-10-29 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
US20160109503A1 (en) * 2014-10-15 2016-04-21 Kabushiki Kaisha Toshiba Jig, manufacturing method thereof and test method
JP5957059B2 (ja) * 2014-10-21 2016-07-27 欣永立企業有限公司 タッチセンサの電極回路
TWI580969B (zh) * 2015-04-14 2017-05-01 Mpi Corp Probe card
CN105226473B (zh) * 2015-10-12 2017-08-11 苏州韬盛电子科技有限公司 陶瓷基板穿线的转接板及其加工方法
EP3185026B1 (en) * 2015-12-23 2020-10-28 IMEC vzw Probing device for testing integrated circuits
JP6615680B2 (ja) * 2016-04-08 2019-12-04 株式会社日本マイクロニクス プローブカード
TWI634334B (zh) * 2016-10-21 2018-09-01 新特系統股份有限公司 探針卡模組
US10643891B2 (en) * 2018-09-07 2020-05-05 Globalfoundries Inc. Via structures and via patterning using oblique angle deposition processes
TWI681196B (zh) * 2018-11-28 2020-01-01 中華精測科技股份有限公司 探針卡裝置及其探針座
CN111665428B (zh) * 2019-03-08 2023-03-31 致茂电子(苏州)有限公司 电子组件测试方法以及测试探针
CN111551838B (zh) * 2020-04-21 2022-04-05 深圳瑞波光电子有限公司 半导体激光芯片组件的测试装置
CN111929571B (zh) * 2020-10-19 2022-11-04 深圳市Tcl高新技术开发有限公司 Led芯片测试治具、测试方法及测试系统
CN112509937B (zh) * 2020-11-30 2023-06-30 珠海天成先进半导体科技有限公司 一种双面基板的电通断测试方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226430A (ja) 1992-02-10 1993-09-03 Nitto Denko Corp プローブカード構造体およびその製法
US5180977A (en) 1991-12-02 1993-01-19 Hoya Corporation Usa Membrane probe contact bump compliancy system
JP3550157B2 (ja) 1992-01-21 2004-08-04 株式会社東芝 回路測定用端子の製造方法
JPH06148584A (ja) * 1992-11-04 1994-05-27 Seiko Instr Inc 画像表示装置の検査装置と検査方法
JPH06174749A (ja) * 1992-12-08 1994-06-24 Nippon Telegr & Teleph Corp <Ntt> プロ―ブカ―ド
JPH0782033B2 (ja) 1993-04-30 1995-09-06 フレッシュクエストコーポレーション プローブカード
JP2571517B2 (ja) 1993-05-20 1997-01-16 フレッシュクエストコーポレーション プローブカード
JP2571516B2 (ja) 1993-05-20 1997-01-16 フレッシュクエストコーポレーション プローブカード
JPH0782034B2 (ja) 1993-05-20 1995-09-06 フレッシュクエストコーポレーション プローブカード
JP3022312B2 (ja) 1996-04-15 2000-03-21 日本電気株式会社 プローブカードの製造方法
JP3606685B2 (ja) 1996-07-19 2005-01-05 電気化学工業株式会社 プローブピン及びそれを有するコンタクター
JPH10319044A (ja) 1997-05-15 1998-12-04 Mitsubishi Electric Corp プローブカード
TW369601B (en) 1997-06-17 1999-09-11 Advantest Corp Probe card
JPH11160356A (ja) * 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法
JP4220586B2 (ja) 1997-12-26 2009-02-04 電気化学工業株式会社 プローブカード
JPH11354561A (ja) * 1998-06-09 1999-12-24 Advantest Corp バンプ形成方法及びバンプ
US6180842B1 (en) * 1998-08-21 2001-01-30 Exxon Research And Engineering Company Stability fischer-tropsch diesel fuel and a process for its production
US6414501B2 (en) * 1998-10-01 2002-07-02 Amst Co., Ltd. Micro cantilever style contact pin structure for wafer probing
JP2001091543A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置
JP2002134570A (ja) 2000-10-20 2002-05-10 Japan Electronic Materials Corp プローブカード及びそれに用いられる異方性導電シートの製造方法
JP2002176082A (ja) * 2000-12-08 2002-06-21 Hitachi Ltd 半導体検査装置およびそれを用いた半導体装置の検査方法および半導体装置の製造方法
JP3648527B2 (ja) 2001-02-28 2005-05-18 株式会社東京カソード研究所 プローブカードの製造方法
JP2003057266A (ja) * 2001-08-20 2003-02-26 Mitsubishi Materials Corp コンタクトプローブ及びその製造方法
JP2003185676A (ja) * 2001-12-17 2003-07-03 Yamaha Corp プローブユニット
US6651325B2 (en) * 2002-02-19 2003-11-25 Industrial Technologies Research Institute Method for forming cantilever beam probe card and probe card formed
JP3798716B2 (ja) 2002-03-18 2006-07-19 日立マクセル株式会社 半導体回路装置及びその製造方法
JP3793945B2 (ja) * 2002-05-30 2006-07-05 松下電器産業株式会社 電圧プローブ、これを用いた半導体装置の検査方法、およびモニタ機能付き半導体装置
NL1026215C2 (nl) * 2003-05-19 2005-07-08 Sasol Tech Pty Ltd Koolwaterstofsamenstelling voor gebruik in CI motoren.

Also Published As

Publication number Publication date
CN101258416A (zh) 2008-09-03
WO2007029422A1 (ja) 2007-03-15
US20080265933A1 (en) 2008-10-30
US7852101B2 (en) 2010-12-14

Similar Documents

Publication Publication Date Title
JPWO2007029422A1 (ja) 半導体装置の検査装置及び電源供給ユニット
TW480692B (en) Contact structure having silicon finger contactors and total stack-up structure using same
CN100514751C (zh) 采用匹配装置的器件探测
KR100580008B1 (ko) 콘택터, 콘택터의 제조 방법 및 콘택터를 사용한 프로브 카드
JP4741949B2 (ja) 検査プローブ
JP3486841B2 (ja) 垂直型プローブカード
US7285967B2 (en) Probe card having deeply recessed trench and method for manufacturing the same
KR100588695B1 (ko) 프로브 카드 및 그 제조 방법
US8146245B2 (en) Method for assembling a wafer level test probe card
JP2001091539A (ja) マイクロファブリケーションで形成するコンタクトストラクチャ
JPH11125646A (ja) 垂直針型プローブカード、その製造方法およびその不良プローブ針の交換方法
JP4560221B2 (ja) コンタクトストラクチャとその製造方法
JP4559733B2 (ja) プローブカード及びプローブカードの製造方法
KR101019554B1 (ko) 프로브 및 그의 제조방법
KR20040048253A (ko) 외팔보 형태의 프로브 카드 및 그 제조 방법
US7477065B2 (en) Method for fabricating a plurality of elastic probes in a row
KR100799237B1 (ko) 웨이퍼검사용 프로브핀과 프로브핀바의 조립체
JP4955395B2 (ja) テストキャリア
JP2002071719A (ja) プローブカード及びその製造方法
JP2002139540A (ja) プローブ構造体とその製造方法
JP2005156365A (ja) 電気特性測定用プローブ及びその製造方法
JP3452824B2 (ja) 弾性電気接点微小プローブ装置及びその製法
JPH11142438A (ja) プローブ及びこのプローブを用いたプローブカード
KR200471926Y1 (ko) 수직프로브
JP2003139799A (ja) プローブカードおよびその製造方法