JP6615680B2 - プローブカード - Google Patents

プローブカード Download PDF

Info

Publication number
JP6615680B2
JP6615680B2 JP2016078500A JP2016078500A JP6615680B2 JP 6615680 B2 JP6615680 B2 JP 6615680B2 JP 2016078500 A JP2016078500 A JP 2016078500A JP 2016078500 A JP2016078500 A JP 2016078500A JP 6615680 B2 JP6615680 B2 JP 6615680B2
Authority
JP
Japan
Prior art keywords
dielectric film
probe
probe card
wiring board
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016078500A
Other languages
English (en)
Other versions
JP2017187456A (ja
Inventor
美行 深見
英博 清藤
昇 小田部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micronics Japan Co Ltd
Original Assignee
Micronics Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micronics Japan Co Ltd filed Critical Micronics Japan Co Ltd
Priority to JP2016078500A priority Critical patent/JP6615680B2/ja
Priority to CN201780022545.4A priority patent/CN109073677B/zh
Priority to US16/091,445 priority patent/US10705122B2/en
Priority to KR1020187029085A priority patent/KR102216038B1/ko
Priority to PCT/JP2017/011129 priority patent/WO2017175573A1/ja
Priority to TW106111527A priority patent/TWI622773B/zh
Publication of JP2017187456A publication Critical patent/JP2017187456A/ja
Application granted granted Critical
Publication of JP6615680B2 publication Critical patent/JP6615680B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/07Non contact-making probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/312Contactless testing by capacitive methods
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716Elastic
    • G01R1/06727Cantilever beams
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06772High frequency probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、プローブカードに関する。
半導体ウエハに作り込まれたIC等の多数の半導体チップは、半導体ウエハから切断、分離されるのに先立ち、仕様書通りの性能を有するか否かの電気的試験を受ける。そのような電気的試験としては、例えば、半導体ウエハ上の半導体チップの電極に検査信号を供給して検出した信号を分析する方法が採用されている。
そして従来から、上述の半導体チップの電気的試験においては、半導体チップの電極と、離間配置された試験用の配線基板の電気回路等との間の電気的な接続のために、検査治具としてプローブカードが用いられている。
プローブカードは、例えば、検査用の多数の導電性のプローブを用いて構成される。特許文献1には、カンチレバー型のプローブを用いたプローブカードが記載されている。また、特許文献2には、垂直型のプローブを用いたプローブカードが記載されている。
図7は、従来のプローブカードを用いた半導体チップの電気的試験を模式的に説明する図である。
図7に示すように、従来のプローブカード1000は、配線1004を有する配線基板1002と、複数のプローブ1003とを有している。プローブ1003は、例えば、カンチレバー型のプローブである。各プローブ1003は、一方の端部に針先部1005を有し、他方の端部に取り付け部1006を有している。プローブ1003は、取り付け部1006を介して配線基板1002の主面に取り付けられる。
プローブカード1000は、電気的接続のための検査治具として、電極を有する被検査体の電気的試験等の検査に用いられる。被検査体は、例えば、図7に示すように、電極である電極パッド1014を有し半導体ウエハ1015に作り込まれた半導体チップ(図示されない)である。半導体チップの電気的試験では、プローブカード1000に搭載された複数のプローブ1003を、半導体ウエハ1015の半導体チップの対応する各電極パッド1014に、同時に接触させる。半導体チップの電気的試験では、電極パッド1014とプローブ1003との間で検査信号の授受が行われる。
図7に示されたプローブカード1000のように、従来のプローブカードを用いて半導体チップを検査する場合、半導体チップの全ての検査用の電極と、プローブカードの全てのプローブとを同時に接触させることが求められる。
ところで、近年の大規模集積回路(Large Scale Integration;LSI)の高集積化および大容量化に伴い、半導体素子に要求される回路寸法は狭小化の一途を辿っている。例えば、代表的なロジックデバイスでは、数十nmの線幅のパターン形成が要求される状況となっている。
特開2011−099698号公報 特開2012−042329号公報
そのような半導体素子の高集積化と回路寸法の狭小化等に対応して、検査治具であるプローブカードにおいても、プローブの微細化や狭ピッチ化が進められている。プローブカードは通常、半導体チップの電気的試験のために、半導体チップの全ての電極に対するプローブの同時接触を実現するため、各プローブの高さを調整する作業が必要とされる。
具体的には、プローブの針先部の高さばらつきを調整する作業の難易度、および、被検査体である半導体チップとプローブカードの平行度を調整するための作業等の難易度がますます高くなっている。その結果、単位時間あたりに検査できる半導体チップの数が減少し、検査時間が長くなるという問題がある。プローブカードにおいては、そのような調整作業の難易度がますます高くなっている。
本発明の目的は、プローブの針先部の高さばらつきの調整および被検査体との間の平行度の調整を簡便化するプローブカードを提供することにある。
本発明の第1の態様は、電極を有する被検査体の検査に用いられ、前記電極と検査信号の授受を行うプローブカードであって、
配線を有する配線基板と、
一方の端部に針先部を有し他方の端部で前記配線基板の主面に取り付けられて、前記針先部が前記配線基板の主面から間隔をおいて配置される少なくとも1つのプローブと、
前記針先部よりも前記配線基板から離れた位置で前記配線基板の主面と対向するとともに前記針先部とも対向するように、前記配線基板の主面から間隔をおいて配置される誘電体膜とを有し、
前記針先部が、前記誘電体膜を挟んで前記電極と対向するように配置され、前記誘電体膜を挟んだ状態で前記電極と前記検査信号の授受を行うことを特徴とするプローブカードに関する。
本発明の第1の態様において、前記誘電体膜を挟んだ状態は、前記電極が前記誘電体膜に接触し、前記針先部が前記電極と対向する位置で前記誘電体膜に接触する状態であることが好ましい。
本発明の第1の態様において、前記針先部が、前記誘電体膜を挟んだ状態で前記電極と容量結合することによって、前記電極と前記検査信号の授受を行うことが好ましい。
本発明の第1の態様において、前記誘電体膜は、前記配線基板からの間隔が変動可能に前記配線基板に支持されることが好ましい。
本発明の第1の態様において、前記誘電体膜は、その周辺部の少なくとも一部で支持部材に支持され、
前記支持部材は、前記配線基板と前記誘電体膜との間の距離が変動可能に前記配線基板に取り付けられることが好ましい。
本発明の第1の態様において、前記誘電体膜は、柔軟性のある部材からなることが好ましい。
本発明の第1の態様において、前記誘電体膜を挟んだ状態とは、前記電極が前記誘電体膜に接触し、前記針先部が前記電極と対向する位置で前記誘電体膜に接触する状態であり、前記誘電体膜は、柔軟性のある部材からなることが好ましい。
本発明の第1の態様において、前記誘電体膜は、紙材料および樹脂材料の少なくとも一方を用いて構成されることが好ましい。
本発明の第1の態様において、前記誘電体膜は、柔軟性のある部材で構成されており、紙材料および樹脂材料の少なくとも一方を用いて構成されることが好ましい。
本発明の第1の態様において、前記プローブは、カンチレバー型プローブまたは垂直型プローブであることが好ましい。
本発明によれば、プローブの針先部の高さばらつきの調整および被検査体との間の平行度の調整を簡便化するプローブカードが提供される。
本発明の一実施形態であるプローブカードの構造を模式的に示す断面図である。 本発明の一実施形態であるプローブカードの配線基板に取り付けられた支持部材を模式的に示す断面図である。 本発明の一実施形態であるプローブカードに用いられる誘電体膜用の保持部材を模式的に示す平面図である。 本発明の一実施形態であるプローブカードを用いた半導体チップの電気的試験の方法を模式的に説明する図である。 本発明の一実施形態であるプローブカードの誘電体膜が電極パッドに接触する状態を模式的に示す断面図である。 本発明の一実施形態であるプローブカードのプローブが誘電体膜を挟んで電極パッドと対向する状態を模式的に示す断面図である。 従来のプローブカードを用いた半導体チップの電気的試験を模式的に説明する図である。
本発明の一実施形態に係るプローブカードは、検査用のプローブと誘電体膜とを有し、誘電体膜を挟んでプローブを被検査体の電極に対向させて容量結合を形成し、検査信号の授受を行う。
以下、本発明の実施形態について添付の図面を参照しながら説明する。
図1は、本発明の一実施形態であるプローブカードの構造を模式的に示す断面図である。
図1に示すように、本発明の一実施形態であるプローブカード1は、内部や表面等に配線4を有する配線基板2と、プローブ3と、誘電体膜6とを有する。プローブ3は、配線基板2の主面8に設けられる。プローブ3は、例えば、カンチレバー型とすることができ、その場合、配線基板2の主面8で片持ち梁状に支持されて、配線基板2の所定の位置に配置される。尚、本発明の実施形態において、プローブカード1のプローブ3は、例えば、垂直型のプローブとすることもできる。
プローブカード1は、電極を有する被検査体の検査に用いられる。
以下、本発明の一実施形態であるプローブカード1の構造について、図面を参照しながらより詳しく説明する。
プローブカード1の配線基板2は、ガラスエポキシ樹脂等の樹脂材からなるプリント配線基板によって形成されている。配線基板2は、例えば、プローブ3の設置面である主面8に対して反対の側となる反対の面9に、プローバー等の検査装置に接続するための端子(図示されない)を設けることができる。配線基板2は、配線4を介して、その端子と各プローブ3とを、それぞれ独立に、電気的に接続させることができる。
プローブ3は、上述したように、少なくとも1つが配線基板2の主面に設けられる。図1に例示されるように、2つ以上の複数のプローブ3が配線基板2の主面に設けられることが好ましい。
また、プローブ3は、上述したように、例えば、カンチレバー型とすることができる。図1では、プローブ3がカンチレバー型である場合が、模式的に示されている。
図1に例示されるプローブ3は、配線基板2への取り付け端となる取り付け部11を有する。また、プローブ3は、取り付け部11の端部(図1では下方側の端部)から図1の横方向(水平方向)に伸びるアーム状の本体部12を有する。さらにプローブ3は、本体部12の先端から図1の縦方向すなわち下方へ伸びる針先部13を有する。針先部13の先端には、針先14が形成されている。
すなわち、プローブ3は、一方の端部に針先部13を有し、他方の端部に配線基板2への取り付け部11を有している。プローブ3は、取り付け部11を介して配線基板2の主面8に設けられる。
プローブ3は、例えば、タングステン等の導電性の材料から構成されて、導電性を有する。
このような構造のプローブ3は、図1に示すように、プローブカード1の配線基板2の主面8により片持ち梁状に支持され、主面8の所定位置に配置される。例えば、図1に示されるプローブカード1では、各プローブ3の針先部13が、配線基板2のプローブ設置面である主面8から離れる方向に伸びるように構成されている。
具体的に、図1に示すように、配線基板2のプローブ設置面である主面8が、図の下方に向けられる場合、各プローブ3の針先部13の先端である針先14は、主面8が向く方向と同じ方向である図の下方、または、斜め下方を向くように構成されている。
その結果、プローブ3では、針先部13が配線基板2の主面8から間隔をおいて配置される。具体的に、図1に示すように、プローブ3では、針先部13が配線基板2の主面8から下方に向けて間隔をおいて配置される。
プローブカード1において、誘電体膜6は、シート状の絶縁性の膜から構成されている。誘電体膜6は平らな板状の形状、すなわち平板状の形状を有する。
誘電体膜6は、配線基板2から間隔をおいて配置される。すなわち、誘電体膜6は、針先部13よりも配線基板2から離れた位置で、誘電体膜6の一方の面21が配線基板2のプローブ設置面である主面8、および針先部13と対向するように、配線基板2の主面8から間隔をおいて配置される。
プローブカード1における誘電体膜6の配置構造についてより詳しく説明する。
例えば、図1に示すように、配線基板2の主面8は、図の下方に向けられる。そのような場合、誘電体膜6は、一方の面21が、誘電体膜6よりも上方側にある配線基板2の主面8と対向するように、配線基板2から間隔をおいて配置される。
このとき、誘電体膜6は、プローブ3の針先部13より、配線基板2から離れた位置に配置される。したがって、誘電体膜6は、針先部13の先端にある針先14と比べて、配線基板2からより離れた位置に配置される。具体的に、図1に示すようにプローブカード1が配置される例では、誘電体膜6は、配線基板2から下方に離れた位置で、一方の面21が配線基板2の主面8と対向するように配置される。
そして、誘電体膜6は、配線基板2の主面8と対向する一方で、プローブ3の針先部13とも対向するように配置される。すなわち、誘電体膜6では、一方の面21が、配線基板2の主面8と対向するとともに、プローブ3の針先部13の針先14とも対向する。図1に示す例では、誘電体膜6は、配線基板2の主面8から下方に離れた位置で、その一方の面21が、その上方に位置する針先部13と対向するように配置される。
また、誘電体膜6は、上述したように、平板状の形状を有するが、その大きさは、電極を有する被検査体の全ての電極を同時に覆うことができる大きさとすることが好ましい。
例えば、誘電体膜6は、被検査体の電極形成面と同様の大きさ(例えば、面積)とすることや、配線基板2の主面と同様の大きさ(例えば、面積)とすることができる。また、平面視で半導体基板と同様の形状、例えば、平面視で略円形状の形状を有することができる。
また、誘電体膜6は絶縁性の部材からなる。そして、誘電体膜6は、柔軟性のある部材から構成されて、適度な柔軟性を有することが好ましい。誘電体膜6が適度な柔軟性を有することにより、プローブカード1においては、後述するように、プローブ3の針先部13の高さばらつきの調整および被検査体との間の平行度の調整をより簡便にすることができる。
誘電体膜6を構成する材料としては、セルロースを用いた材料、例えば、紙材料を挙げることができる。
また、誘電体膜6を構成する材料としては、樹脂材料を挙げることができる。上述の樹脂材料としては、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリビニルアルコール樹脂、ポリスチレン樹脂、スチレン・アクリロニトリル共重合体、スチレン・ブタジエン・アクリロニトリル共重合体、高密度ポリエチレン樹脂、中密度ポリエチレン樹脂、低密度ポリエチレン樹脂、エチレン・酢酸ビニル共重合体、ポリプロピレン樹脂、ポリアセタール樹脂、ポリメチルメタクリレート樹脂、メタクリル・スチレン共重合体、ポリカーボネート樹脂、ポリエチレンテレフタレート樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリウレタン樹脂、三フッ化塩化エチレン樹脂、四フッ化エチレン樹脂、四フッ化エチレン・六フッ化プロピレン共重合体、四フッ化エチレン・パーフルオロアルコキシエチレン共重合体、四フッ化エチレン・エチレン共重合体、フッ化ビニリデン樹脂等を挙げることができる。
そして、誘電体膜6を構成する材料としては、誘電率(比誘電率)を有する材料が好ましく、その比誘電率値は、高い方が好ましい。
誘電体膜6を構成する材料が、上述したような比誘電率を備えた高誘電率の材料であることにより、後述するように、プローブ3は、被検査体の電極との間の信号の授受を有効に行うことができる。すなわち、プローブ3は、誘電体膜6を介した電気的に非接続の状態で、被検査体の電極と容量結合し、被検査体の電極との間の信号の授受を行うことができる。
また、誘電体膜6の厚み(図1に示す面21と面22との間の距離)については、薄い方が好ましい。
誘電体膜6が上述したように薄く形成されることにより、後述するように、プローブ3は、被検査体の電極との間の信号の授受を有効に行うことができる。
上述のように、プローブカード1において、誘電体膜6は、配線基板2から間隔をおいて配置され、一方の面21が配線基板2の主面8に対向するとともに、針先部13より主面8から離れた位置に配置されて、一方の面21が針先部13とも対向するように配置される。
プローブカード1は、後述するように、被検査体の電極と検査信号の授受を行うために、針先部13が、誘電体膜6を挟んで被検査体の電極と対向するように配置される。そのため、プローブカード1において、誘電体膜6の一方の面21は、図1に例示されるように、全てのプローブ3の針先部13の針先14と離間する状態でもよいし、少なくとも1つのプローブ3の針先14と接触する状態でもよい。
このような誘電体膜6の配置構造を実現するために、プローブカード1では、図1に示すように、支持部材7を有している。プローブカード1において、誘電体膜6は、その周辺部の少なくとも一部で支持部材7に支持される。支持部材7は、配線基板2と誘電体膜6との間の距離が変動可能なように、配線基板2に取り付けられる。プローブカード1は、誘電体膜6が支持部材7によって配線基板2に支持されて、それらと一体化された構造を有する。
以下、プローブカード1における、支持部材7を用いた誘電体膜6の支持構造の例について説明する。
図2は、本発明の一実施形態であるプローブカードの配線基板に取り付けられた支持部材を模式的に示す断面図である。
図2に示すように、プローブカード1において、支持部材7は、支柱31と、スライド部32と、ガイドレール33と、第1ストッパ34と、第2ストッパ35とを有する。
支持部材7の上端部分が配線基板2の周縁部に取り付けられることにより、支持部材7が配線基板2に固定される。支持部材7の下端部分の内壁にはガイドレール33が取り付けられている。ガイドレール33の両端には、スライド部32に当接してその移動範囲を拘束する第1ストッパ34,第2ストッパ35がそれぞれ設けられている。具体的に、ガイドレール33の下端部分に第1ストッパ34が設けられ、上端部分に第2ストッパ35が設けられている。
スライド部32は、ガイドレール33によって、配線基板2の主面8と垂直となる方向(図1の上下方向)に案内される。スライド部32は、第1ストッパ34により、下方への移動が制限される。そのため、図1に示すように、例えば、配線基板2の主面8が図の下方に向けられる場合、この第1ストッパ34によって、スライド部32が支柱31から下方に抜け落ちるのを防止することができる。
また、スライド部32は、第1ストッパ34により上方への移動が制限される。そのため、プローブ3の針先14に誘電体6の一方の面21が過度に接触するのを防止することができる。
このようにして、その誘電体膜6は、支持部材7のスライド部32に固定的に取り付けられる。例えば、誘電体膜6はその周辺部の一部で、支持部材7のスライド部32に取り付けられる。
以上により、誘電体膜6は、支持部材7により、第1ストッパ34と第2ストッパ35との間で、配線基板2の主面8に近づく方向および離れる方向へ移動可能に配線基板2に保持される。例えば、図1に示すように、誘電体膜6は、支持部材7により、スライド部32を介して、第1ストッパ34と第2ストッパ35との間で、図の垂直方向へ移動可能に配線基板2に保持される。
ここで、誘電体膜6は、上述したように、例えば、樹脂材料等を用いて構成されて、適度な柔軟性を有する場合がある。
そのような場合、プローブカード1は、平板状の誘電体膜6が折れ曲がる等して、その形状を大きく損なうことがないように、適当な構造の誘電体膜6用の保持部材を用いることができる。プローブカード1は、その保持部材と一体化された誘電体膜6を、支持部材7によって支持することができる。
上述した誘電体膜6用の保持部材は、例えば、中心領域が開口した円形額縁状の形状を有し、誘電体膜6の折れ曲がり等の大きな変形を抑制できるような強度を有することが好ましい。次に、保持部材の材料および形状等を詳細に説明する。
図3は、本発明の一実施形態であるプローブカードに用いられる誘電体膜用の保持部材を模式的に示す平面図である。
図3においては、誘電体膜6とそれを保持する保持部材40が示され、さらに、支持部材7のスライド部32が模式的に示されている。
保持部材40は、上述したように、中心領域が開口した円形額縁状の形状を有している。保持部材40は、木材、アルミニウムやステンレスのような金属材料、または、樹脂材料等を用いて構成することができる。
プローブカード1において、誘電体膜6は、図3に示すように、その周辺部が保持部材40によって固定され、保持部材40上に保持される。誘電体膜6の保持部材40への固定は、例えば、適当な接着剤を用いた接着により行うことができる。
また、中心領域が開口した円形額縁状の保持部材40を2つ準備し、その一対の保持部材40を誘電体膜6を挟んで対向させ、上下方向から誘電体膜6の周辺部を挟みこむようにして誘電体膜6を保持することも可能である。その場合、誘電体膜6を保持部材40に接着するための接着剤は不要とすることができる。
保持部材40に保持された後の誘電体膜6においては、図3に示すように、その誘電体膜6が保持部材40とともに、支持部材7のスライド部32に固定的に取り付けられる。その結果、プローブカード1において、誘電体膜6は、保持部材40を介して、周辺部の少なくとも一部が、支持部材7に支持される構造となる。
以上のような構造を備えた本発明の一実施形態のプローブカード1は、電極を有する被検査体の検査に用いることができる。例えば、被検査体である半導体チップの電気的接続のための検査治具として用いられる。
次に、本発明の一実施形態のプローブカード1を用いた、被検査体の検査について説明する。
図1に示した本発明の一実施形態であるプローブカード1は、上述したように、電極を有する被検査体の検査に用いることができる。その場合、電極を有する被検査体としては、例えば、半導体ウエハ上に形成され、半導体ウエハ上に検査用の電極となる電極パッドを有する半導体チップとすることができる。
図4は、本発明の一実施形態であるプローブカードを用いた半導体チップの電気的試験の方法を模式的に説明する図である。
図4では、電気的試験に用いられるプローブカード1と、被検査体となる半導体チップを有する半導体ウエハ51とが模式的に示されている。半導体ウエハ51には、多数の半導体チップが作り込まれている。半導体チップは、半導体ウエハ51の半導体チップの形成面内で縦横に規則正しく配列されている。
尚、図4に示されたプローブカード1は、図1に示されたプローブカード1と同一であり、共通する構成要素は同一の符号を付し、重複する説明は極力省略することにする。また、図4では便宜上、半導体ウエハ51に作り込まれた半導体チップの図示は省略され、半導体チップの検査用の電極である電極パッド52のみが模式的に示されている。
図4に示されたプローブカード1は、図1を用いて説明したように、内部や表面等に配線4を有する配線基板2と、複数のプローブ3と、誘電体膜6とを有して構成される。プローブ3は、上述したように、例えば、カンチレバー型とすることができる。複数のプローブ3は、それぞれ、配線基板2の主面8に取り付けられる。
また、誘電体膜6は、図2等を用いて説明したように、支持部材7に支持されている。支持部材7は、配線基板2と誘電体膜6との間の距離が変動可能に配線基板2に取り付けられて、配線基板2やプローブ3等と一体化されている。誘電体膜6は、プローブ3の針先部13よりも配線基板2から離れた位置で、一方の面21が配線基板2の主面8と対向するとともに針先部13と対向するように、配線基板2の主面8から間隔をおいて配置されている。
このような構造のプローブカード1は、上述したような電気的試験において、被検査体である半導体チップの電気的接続のための検査治具として用いられる。そのために、プローブカード1は、電気的試験を開始するにあたり、各プローブ3の針先部13の針先14が、対応する半導体チップの各電極パッド52と対向するように位置合わせされる。
より具体的には、図1に例示された状態で、プローブカード1の針先部13と半導体チップの電極パッド52との間の位置の調整が行われ、針先部13と電極パッド52とが対向するように、半導体チップに対してプローブカード1が配置される。すなわち、プローブカード1と電極パッド52との間で、図1および図4に示す水平方向(左右方向)の位置調整が行われ、針先部13と電極パッド52とが対向するように、位置合わせされる。
このとき、針先部13と電極パッド52との間には、誘電体膜6が配置されているが、針先部13および電極パッド52はそれぞれ、誘電体膜6と離間して配置され、互いに対向している。
その後、電気的試験では、プローブカード1は、針先部13と電極パッド52とが対向したままの状態で、半導体チップ(半導体ウエハ51)に近づく方向に移動する。すなわち、図4の例では、プローブカード1は、下方にある半導体ウエハ51に向けて移動し、半導体チップの上方から、半導体チップに近づくようにされる。
図5は、本発明の一実施形態であるプローブカードの誘電体膜が電極パッドに接触する状態を模式的に示す断面図である。
プローブカード1の誘電体膜6は、図5に示すように、半導体チップの電極パッド52に接触するように配置され、半導体ウエハ51上の全ての電極パッド52を被覆する。すなわち、誘電体膜6は、半導体ウエハ51上の全ての電極パッド52を上方から覆うように配置される。
次に、プローブカード1では、針先部13と電極パッド52とが対向したままの状態で、半導体チップ(半導体ウエハ51)にさらに近づくように移動する。
このとき、誘電体膜6は、上述したように、配線基板2からの間隔が変動可能となるように、配線基板2に支持されている。換言すれば、プローブカード1において、配線基板2と誘電体膜6とは、互いの間隔が可変となるように構成されている。
したがって、誘電体膜6は、電極パッド52に接触したままの状態で移動せず、配線基板2およびその主面8に取り付けられたプローブ3のみが、電極パッド52に近づくように移動する。すなわち、図5に示すように、誘電体膜6を電極パッド52に接触させたままの状態で、プローブ3が電極パッド52に向けて図の下方に移動する。
図6は、本発明の一実施形態であるプローブカードのプローブが誘電体膜を挟んで電極パッドと対向する状態を模式的に示す断面図である。
プローブ3が電極パッド52に向けて図の下方に移動すると、プローブ3は、図6に示すように、誘電体膜6に接触するようになる。プローブ3の針先部13は、誘電体膜6を挟んで、半導体チップの電極パッド52と対向する状態になる。例えば、図6に示すように、針先部13と電極パッド52は、上下方向から誘電体膜6を挟んで対向する状態となる。
以上により、プローブカード1では、半導体チップの電気的試験の実施において、針先部13が、誘電体膜6を挟んで、対応する電極パッド52と対向する状態となる。針先部13と電極パッド52とは、誘電体膜6を挟むことによって、それらの間が電気的に非接触の状態(以下、「誘電体膜を挟んだ状態」という)にされる。
プローブカード1においては、上述したように、配線基板2の面9に設けられた端子(図示されない)が用いられ、各プローブ3と、プローバー等の検査装置(図示されない)との間の検査信号の授受が行われる。
その場合、プローブカード1では、検査装置からの検査信号が直流信号であると、検査信号の授受は行うことができない。すなわち、図6に示すように、プローブカード1は、誘電体膜6の介在によって、針先部13と電極パッド52との間が上述した絶縁性の誘電体膜を挟んだ状態にあるため、直流信号の授受は行うことができない。
しかしながら、プローブカード1においては、検査装置からプローブ3に供給される検査信号を交流信号とすることができる。その場合、プローブ3の針先部13と半導体チップの電極パッド52とを容量結合させ、検査信号を伝送させる等して、プローブカード1は、検査信号の授受を行うことができる。
したがって、プローブカード1は、被検査体の電気的試験のための、電気的接続用の検査治具として用いることができる。すなわち、プローブカード1は、被検査体である半導体チップの電極パッド52に検査信号として交流信号を供給して検出した信号を分析する方法による半導体チップの電気的試験に用いることができる。
その場合、プローブカード1では、上述したように、プローブ3の針先部13と半導体チップの電極パッド52とを、誘電体膜6を挟んで容量結合させることによって、検査信号の伝送が行われる。
したがって、プローブカード1において、誘電体膜6は、高い比誘電率を有する材料から構成されることが好ましい。誘電体膜6が、高誘電率の材料から構成されることにより、針先部13と電極パッド52との間の高効率な容量結合が可能となる。
また、プローブカード1において、上述した誘電体膜を挟んだ状態は、電極パッド52が誘電体膜6に接触し、針先部13が電極パッド52と対向する位置で誘電体膜6に接触する状態であることが好ましい。すなわち、上述した図6に例示された、針先部13と電極パッド52とがともに誘電体膜6に接触し、誘電体膜6を挟んで対向する状態が好ましい。このような状態を実現することにより、針先部13と電極パッド52との間の高効率な容量結合を実現することができる。
また、プローブカード1は、誘電体膜6を有することによって、例えば、プローブ3の針先部13の高さにばらつきがあっても、針先部13が誘電体膜6に接触するときに、その高さばらつきを吸収することができる。
例えば、上述した図1および図4に例示されたプローブカード1においては、プローブ3の針先部13の針先14の高さ位置、すなわち、配線基板2の主面8からの高さ位置にばらつきがあることがある。そのように針先部13の高さばらつきがある場合であっても、図6に例示された状態のプローブカード1は、その高さばらつきを、誘電体膜6の局所的な変形等によって吸収することできる。
また、上述した図4に例示された電気的試験時のプローブカード1においては、被検査体である半導体チップを有する半導体ウエハ51との間に、平行度のずれが生じることがある。
そのような平行度のずれがある場合、プローブカード1においてプローブ3の針先部13の針先14の高さ位置にばらつきがなかったとしても、針先14と半導体チップの電極パッド52との間の距離について、各プローブ3の間で違いが生じることがある。例えば、プローブカード1が半導体ウエハ51に対して斜めに配置された場合、複数のプローブ3の中には、プローブカード1が半導体ウエハ51に対して平行に配置された場合と比べて、その針先14が電極パッド52に近く配置されるものや、遠く配置されるものが生じる。このような状態は、結果的に、上述した針先14の高さ位置にばらつきがある状態と同様となる。
しかしながら、プローブカード1と半導体ウエハ51との間の平行度にずれがあり、上述したようなばらつきが生じたとしても、図6に例示された状態のプローブカード1は、各プローブ3の間で生じる、針先部13と電極パッド52との間の距離のばらつきを、誘電体膜6が、例えば、凹む等の変形をして吸収することできる。
したがって、誘電体膜6は、上述したように、柔軟性のある部材から構成されて、適度な柔軟性と厚さを有することが好ましい。
プローブカード1においては、プローブ3の針先部13の高さばらつきがあり、または、プローブカード1と半導体ウエハ51との間の平行度にずれがあり、それらの調整が必要になったとしても、誘電体膜6の変形等による吸収を期待することができ、それらの調整作業をより簡便な低難易度にすることができる。
以上によるプローブカード1を用いた電気的試験は、上述したように、半導体ウエハ上の半導体チップの検査用の電極である電極パッドに、検査信号を供給して検出した信号を分析する方法により行うことができる。この電気的試験により、半導体チップが半導体ウエハから切断、分離されるのに先立って、半導体チップが仕様書通りの性能を有するか否かの確認をして、被検査体を検査することができる。
半導体チップ等の被検査体の検査において、プローブカード1を用いることによって、単位時間あたりに検査できる半導体チップの数を増加させることができ、検査時間を短くすることができる。
尚、本発明は上記各実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、種々変形して実施することができる。
例えば、本発明の一実施形態であるプローブカード1では、図1等に示されるように、1つの支持部材7が設けられているが、支持部材の数は1つに限られるわけではない。プローブカード1において、支持部材7の数は2つ以上とすることができる。同様の構造の支持部材7の数をより多く設け、誘電体膜6の周辺部をそれら複数の支持部材7によって支持する構造とすることで、プローブカード1において、支持部材7によるより安定した誘電体膜6の支持が可能となる。またその場合、誘電体膜6の変形を抑えるための保持部材40を設け、複数の支持部材7の各スライド部32を保持部材40に固定的に取り付けるようにして、誘電体膜6を支持することが好ましい。
1,1000 プローブカード
2,1002 配線基板
3,1003 プローブ
4,1004 配線
6 誘電体膜
7 支持部材
8 主面
9,21,22 面
11,1006 取り付け部
12 本体部
13,1005 針先部
14 針先
31 支柱
32 スライド部
33 ガイドレール
34 第1ストッパ
35 第2ストッパ
40 保持部材
51,1015 半導体ウエハ
52,1014 電極パッド

Claims (10)

  1. 電極を有する被検査体の検査に用いられ、前記電極と検査信号の授受を行うプローブカードであって、
    配線を有する配線基板と、
    一方の端部に針先部を有し他方の端部で前記配線基板の主面に取り付けられて、前記針先部が前記配線基板の主面から間隔をおいて配置される少なくとも1つのプローブと、
    前記針先部よりも前記配線基板から離れた位置で前記配線基板の主面と対向するとともに前記針先部とも対向するように、前記配線基板の主面から間隔をおいて配置される誘電体膜とを有し、
    前記針先部が、前記誘電体膜を挟んで前記電極と対向するように配置され、前記誘電体膜を挟んだ状態で、前記電極と前記検査信号の授受を行うことを特徴とするプローブカード。
  2. 前記誘電体膜を挟んだ状態とは、前記電極が前記誘電体膜に接触し、前記針先部が前記電極と対向する位置で前記誘電体膜に接触する状態であることを特徴とする請求項1に記載のプローブカード。
  3. 前記針先部が、前記誘電体膜を挟んだ状態で前記電極と容量結合することによって、前記電極と前記検査信号の授受を行うことを特徴とする請求項1に記載のプローブカード。
  4. 前記誘電体膜は、前記配線基板からの間隔が変動可能に前記配線基板に支持されることを特徴とする請求項1に記載のプローブカード。
  5. 前記誘電体膜は、その周辺部の少なくとも一部で支持部材に支持され、
    前記支持部材は、前記配線基板と前記誘電体膜との間の距離が変動可能に前記配線基板に取り付けられることを特徴とする請求項1に記載のプローブカード。
  6. 前記誘電体膜は、柔軟性のある部材で構成されていることを特徴とする請求項1に記載のプローブカード。
  7. 前記誘電体膜は、柔軟性のある部材で構成されていることを特徴とする請求項2に記載のプローブカード。
  8. 前記誘電体膜は、紙材料および樹脂材料の少なくとも一方を用いて構成されることを特徴とする請求項1に記載のプローブカード。
  9. 前記誘電体膜は、紙材料および樹脂材料の少なくとも一方を用いて構成されることを特徴とする請求項6に記載のプローブカード。
  10. 前記プローブは、カンチレバー型プローブまたは垂直型プローブであることを特徴とする請求項1に記載のプローブカード。
JP2016078500A 2016-04-08 2016-04-08 プローブカード Active JP6615680B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016078500A JP6615680B2 (ja) 2016-04-08 2016-04-08 プローブカード
CN201780022545.4A CN109073677B (zh) 2016-04-08 2017-03-21 探针卡
US16/091,445 US10705122B2 (en) 2016-04-08 2017-03-21 Probe card
KR1020187029085A KR102216038B1 (ko) 2016-04-08 2017-03-21 프로브 카드
PCT/JP2017/011129 WO2017175573A1 (ja) 2016-04-08 2017-03-21 プローブカード
TW106111527A TWI622773B (zh) 2016-04-08 2017-04-06 探針卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016078500A JP6615680B2 (ja) 2016-04-08 2016-04-08 プローブカード

Publications (2)

Publication Number Publication Date
JP2017187456A JP2017187456A (ja) 2017-10-12
JP6615680B2 true JP6615680B2 (ja) 2019-12-04

Family

ID=60001023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016078500A Active JP6615680B2 (ja) 2016-04-08 2016-04-08 プローブカード

Country Status (6)

Country Link
US (1) US10705122B2 (ja)
JP (1) JP6615680B2 (ja)
KR (1) KR102216038B1 (ja)
CN (1) CN109073677B (ja)
TW (1) TWI622773B (ja)
WO (1) WO2017175573A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190021101A (ko) * 2017-08-22 2019-03-05 삼성전자주식회사 프로브 카드, 프로브 카드를 포함한 테스트 장치, 그 프로브 카드를 이용한 테스트 방법 및 반도체 소자 제조방법
KR102605620B1 (ko) * 2018-09-13 2023-11-23 삼성전자주식회사 프로브 카드 검사용 웨이퍼, 프로브 카드 검사 시스템 및 프로브 카드 검사 방법
JP6609073B1 (ja) * 2019-01-15 2019-11-20 株式会社日本マイクロニクス プローブ基板及び電気的接続装置
JP2021076486A (ja) * 2019-11-11 2021-05-20 株式会社日本マイクロニクス 電気的接続装置
KR20210121701A (ko) * 2020-03-31 2021-10-08 (주)포인트엔지니어링 프로브 헤드 및 이를 구비하는 프로브 카드
JP6854548B1 (ja) * 2020-05-11 2021-04-07 ハイソル株式会社 プローブガード

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002009169A1 (fr) * 2000-07-25 2002-01-31 Ibiden Co., Ltd. Dispositif d'inspection et carte sonde
KR100356823B1 (ko) * 2001-01-04 2002-10-18 주식회사 하이닉스반도체 프로브 카드
JP3793945B2 (ja) 2002-05-30 2006-07-05 松下電器産業株式会社 電圧プローブ、これを用いた半導体装置の検査方法、およびモニタ機能付き半導体装置
US20040012405A1 (en) * 2002-07-19 2004-01-22 Chipmos Technologies (Bermuda) Ltd. Probe card with full wafer contact configuration
TWI236723B (en) * 2002-10-02 2005-07-21 Renesas Tech Corp Probe sheet, probe card, semiconductor inspection device, and manufacturing method for semiconductor device
JP2004138452A (ja) * 2002-10-16 2004-05-13 Japan Electronic Materials Corp プローブカード
US7279911B2 (en) 2005-05-03 2007-10-09 Sv Probe Pte Ltd. Probe card assembly with dielectric structure
JP4417304B2 (ja) * 2005-08-03 2010-02-17 パナソニック株式会社 電圧プローブ
US7852101B2 (en) * 2005-09-07 2010-12-14 Nec Corporation Semiconductor device testing apparatus and power supply unit for semiconductor device testing apparatus
JP4842640B2 (ja) * 2005-12-28 2011-12-21 日本発條株式会社 プローブカードおよび検査方法
US7378860B2 (en) * 2006-09-22 2008-05-27 Verigy (Singapore) Pte. Ltd. Wafer test head architecture and method of use
KR100909966B1 (ko) * 2007-05-31 2009-07-29 삼성전자주식회사 멀티 프로브 카드 유니트 및 이를 구비한 프로브 검사 장치
US8536890B2 (en) * 2008-02-05 2013-09-17 Nec Corporation Semiconductor inspecting device and semiconductor inspecting method
TWI384227B (zh) * 2009-09-01 2013-02-01 Advanced Semiconductor Eng 主動式非接觸之探針卡
JP5372706B2 (ja) 2009-11-04 2013-12-18 株式会社日本マイクロニクス プローブ針ガイド部材及びこれを備えたプローブカード並びにそれを用いる半導体装置の試験方法
US8496527B2 (en) * 2010-06-02 2013-07-30 Sony Computer Entertainment Inc. Capacitive input for computer program
JP2012042629A (ja) * 2010-08-17 2012-03-01 Ricoh Co Ltd 撮像装置
JP5487049B2 (ja) 2010-08-19 2014-05-07 株式会社日本マイクロニクス プローブカード
WO2013134422A1 (en) 2012-03-06 2013-09-12 Northwestern University Probe assembly and method for contactless electrical characterization of buried conducting layers
JP6259590B2 (ja) * 2013-06-12 2018-01-10 株式会社日本マイクロニクス プローブカード及びその製造方法
JP2015021726A (ja) * 2013-07-16 2015-02-02 日置電機株式会社 プローブユニットおよび基板検査装置

Also Published As

Publication number Publication date
US10705122B2 (en) 2020-07-07
TW201740119A (zh) 2017-11-16
TWI622773B (zh) 2018-05-01
CN109073677B (zh) 2020-11-13
JP2017187456A (ja) 2017-10-12
CN109073677A (zh) 2018-12-21
US20190154730A1 (en) 2019-05-23
WO2017175573A1 (ja) 2017-10-12
KR102216038B1 (ko) 2021-02-17
KR20180121602A (ko) 2018-11-07

Similar Documents

Publication Publication Date Title
JP6615680B2 (ja) プローブカード
JP4472593B2 (ja) プローブカード
JP4860242B2 (ja) プローブ装置
US7501840B2 (en) Probe assembly comprising a parallelogram link vertical probe made of a metal foil attached to the surface of a resin film
KR100791944B1 (ko) 프로브 블록
US7815473B2 (en) Contact and connecting apparatus
JP2002296297A (ja) 接触子組立体
US11085949B2 (en) Probe card assembly
US9696369B2 (en) Wafer test apparatus
US20200158756A1 (en) Probe card device and matching probe thereof
US10295566B2 (en) Method of providing a high density test contact solution
CN112198346A (zh) 探针头及探针头的导电探针
KR20150135312A (ko) 프로브 장치
TW202242421A (zh) 探針結構及其探針卡裝置
KR20110093242A (ko) 프로브 블록 조립체
TWI484192B (zh) Probe card, inspection device and inspection method
TWI490502B (zh) 探針卡
CN111208327B (zh) 探针卡装置及其调节式探针
JP5294982B2 (ja) 電気的接続装置
JP5896878B2 (ja) 評価装置および評価方法
US11209462B1 (en) Testing apparatus
US20230221351A1 (en) Probe card and semiconductor test method using the same
KR101569682B1 (ko) 프로브 카드 조립체
KR20120009711A (ko) 평판 표시 소자 검사 조립체
TW200952106A (en) Test system

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160727

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20161011

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191106

R150 Certificate of patent or registration of utility model

Ref document number: 6615680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250