JP2015072236A - 半導体デバイス製造装置 - Google Patents

半導体デバイス製造装置 Download PDF

Info

Publication number
JP2015072236A
JP2015072236A JP2013208996A JP2013208996A JP2015072236A JP 2015072236 A JP2015072236 A JP 2015072236A JP 2013208996 A JP2013208996 A JP 2013208996A JP 2013208996 A JP2013208996 A JP 2013208996A JP 2015072236 A JP2015072236 A JP 2015072236A
Authority
JP
Japan
Prior art keywords
semiconductor chip
probe
semiconductor device
attachment
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013208996A
Other languages
English (en)
Inventor
宗之 大平
Muneyuki Ohira
宗之 大平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013208996A priority Critical patent/JP2015072236A/ja
Publication of JP2015072236A publication Critical patent/JP2015072236A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Wire Bonding (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】半導体チップのボンディングと導通検査とを短時間で行う半導体デバイス製造装置を提供する。
【解決手段】半導体デバイス製造装置は、加熱部が設けられたボンディングヘッド11と、ボンディングヘッド11を駆動するヘッド駆動部12と、ボンディングヘッド11に取り付けられて半導体チップを吸着するアタッチメントと、アタッチメントから突出して半導体チップの電極に接触するプローブ13と、制御部10とを有する。制御部10は、加熱部及びヘッド駆動部12を制御して半導体チップを他の半導体チップに接合し、プローブ13を介して半導体チップにテスト信号を供給して導通検査を行う。
【選択図】図1

Description

本発明は、半導体デバイス製造装置に関する。
近年、半導体デバイスのより一層の高集積化にともない、半導体チップの電極と回路基板の電極との間をはんだにより直接接続するフリップチップ接続が使用されるようになった。
また、半導体チップの実装密度のより一層の向上を図るために、複数の半導体チップを積層し、半導体チップ間をTSV(Through Silicon Via)を介して電気的に接続する三次元実装技術も開発されている。
三次元実装技術で用いられるフリップチップボンディングでは、半導体チップを積層する方法として、フリップチップボンダを使用して回路基板の上にTSVが設けられた半導体チップを1個ずつ積層していく方法が主に検討されている。
特開2010−219334号公報 特開平11−102945号公報
半導体チップのボンディングと導通検査とを短時間で行う半導体デバイス製造装置を提供することを目的とする。
開示の技術の一観点によれば、加熱部が設けられたボンディングヘッドと、前記ボンディングヘッドを駆動するヘッド駆動部と、前記ボンディングヘッドに取り付けられて半導体チップを吸着するアタッチメントと、前記アタッチメントから突出して前記半導体チップの電極に接触するプローブと、前記加熱部及び前記ヘッド駆動部を制御して前記半導体チップを他の半導体チップの上に接合し、前記プローブを介して前記半導体チップにテスト信号を供給して導通検査を行う制御部とを有する半導体デバイス製造装置が提供される。
上記一観点に係る半導体デバイス製造装置によれば、1つの装置で半導体チップの接合と導通検査とを行うので、製造及び検査に要する時間が短縮される。これにより、半導体デバイスの製造コストが低減されるという効果を奏する。
また、実施形態で開示した方法においては、半導体チップの接続中に導通検査できるので、時間短縮によるコスト減だけでなく、複数の半導体チップを積層する場合、いち早く不良判定ができ、接続不良チップの上に良品チップを積層することがなくなる。その結果、半導体チップの効率的使用が可能となり、製造コストが低減される。
図1は、第1の実施形態に係る半導体デバイス製造装置の構成を示すブロック図である。 図2は、同じくその半導体デバイス製造装置のボンディングヘッド及びその近傍の状態を示す模式的断面図である。 図3は、半導体デバイスの製造方法を示すフローチャートである。 図4は、半導体デバイスの製造方法をステップ毎に示す模式図(その1)である。 図5は、半導体デバイスの製造方法をステップ毎に示す模式図(その2)である。 図6は、半導体デバイスの製造方法をステップ毎に示す模式図(その3)である。 図7(a),(b)は、ボンディングヘッド及びその近傍の状態を示す模式断面図である。 図8は、接触子としてコイルばねを用いたプローブの例を示す模式図である。 図9は、図8のプローブがアタッチメントに固定された状態を示す模式断面図である。 図10は、第2の実施形態に係る半導体デバイス製造装置のボンディングヘッド及びその近傍の状態を示す模式図である。 図11は、同じくその半導体デバイス製造装置のプローブを示す模式図である。 図12は、冷却部内を通流する冷却媒体を示す模式図である。
以下、実施形態について説明する前に、実施形態の理解を容易にするための予備的事項について説明する。
前述したように、三次元実装技術では、フリップチップボンダを使用して回路基板の上に半導体チップを1個ずつ積層していく、フリップチップボンディングの手法が開発されている。この半導体チップの積層工程では、位置ずれや半導体チップの反りなどの原因により接続不良が発生するおそれがある。そこで、半導体チップの積層工程が完了した後、検査装置を使用して導通検査を行い、接続状態の良否を判定している。
この導通検査で不良と判定された半導体デバイスでは、積層した全ての半導体チップが無駄となってしまう。積層する半導体チップの数が多くなるほど不良が発生する確率は高くなり、製造コストが急激に上昇する。
このような問題を回避するために、半導体チップを積層するたびに導通検査を行い、不良が検出された半導体デバイスでは、その後の積層工程を中止することが考えられる。しかし、その場合は製造途中の半導体デバイスをボンディング装置と検査装置との間に頻繁に移動させることになり、製造に要する時間が著しく長くなって製造コストが上昇するという新たな問題が発生する。
以下の実施形態では、半導体チップのボンディングと導通検査とを短時間で行う半導体デバイス製造装置について説明する。
(第1の実施形態)
図1は、第1の実施形態に係る半導体デバイス製造装置の構成を示すブロック図である。また、図2は、同じくその半導体デバイス製造装置のボンディングヘッド及びその近傍の状態を示す模式的断面図である。
本実施形態に係る半導体デバイス製造装置は、図1に示すように、制御部10、ボンディングヘッド11、ヘッド駆動部12、プローブ13、プローブ駆動部14、フリッパ15、フリッパ駆動部16、スライダ17、スライダ駆動部18、ピッカ19、ピッカ駆動部20、真空吸着制御機構21及び加熱制御機構22を有する。
図2に示すように、ボンディングヘッド11の下側には、ヒータ(図示せず)が内蔵された加熱部31が配置されている。加熱部31には、ボンディングヘッド11の下側に開口する吸着穴32が設けられている。この吸着穴32は真空吸着制御機構21を介して真空ポンプ(図示せず)に接続される。
ボンディングヘッド11の下には、アタッチメント33が取り付けられる。このアタッチメント33は、例えばセラミックにより形成されている。アタッチメント33にはボンディングヘッド11の吸着穴32に接続する吸着穴33a,33bが設けられており、これらの吸着穴33a,33bを介してアタッチメント33の下に半導体チップを吸着するようになっている。
また、アタッチメント33の内部には、プローブ13が配置される空間が設けられている。本実施形態では、プローブ13として、図2に示すように板ばね状の部材の先端に針状の接触子が設けられた構造を有するカンチレバー型プローブを使用する。プローブ13は例えばタングステン又はタングステン合金により形成されており、プローブ駆動部14により駆動されてプローブ13の長手方向(横方向)及び上下方向に移動する。
使用されるプローブの材質に関しては、上記の材質の他に、例えばレニウム・タングステン(ReW)、ベリリウム・カッパー(BeCu)、及びパラジウム(Pd)合金等がある。
ここで、アタッチメント33に設けられた吸着穴33aは後述する検査工程においてプローブ13の先端が配置される吸着穴であり、吸着穴33bはプローブ13の先端が配置されない吸着穴である。アタッチメント33は半導体チップに応じて複数種類用意されており、積層する半導体チップに対応するアタッチメント33がボンディングヘッド11に取り付けられる。
制御部10は、ヘッド駆動部12を介してボンディングヘッド11の位置を制御したり、ボンディング時にボンディングヘッド11を介して半導体チップに印加される圧力を制御したりする。また、制御部10は、プローブ駆動部14を介してプローブ13を半導体チップの電極に接触させて、導通検査を行う。更に、制御部10は、プリッパ駆動部16、スライダ駆動部18及びピッカ駆動部20を介してフリッパ15、スライダ17及びピッカ19を駆動する。
更にまた、制御部10は、真空吸着制御機構21を介して半導体チップの吸着・脱着を制御する。更にまた、制御部10は、加熱制御機構22を介してボンディングヘッド11の加熱部31に設けられたヒータや、半導体チップが載置されるステージに設けられたヒータを駆動制御する。
図3は、上述の半導体デバイス製造装置を使用した半導体デバイスの製造方法を示すフローチャートである。また、図4〜図6は、同じくその半導体デバイスの製造方法をステップ毎に示す模式図である。更に、図7(a),(b)はボンディングヘッド及びその近傍の状態を示す図である。ここでは、ステージ上に載置された半導体チップ40aの上に別の半導体チップ40bを積層する場合について説明している。
まず、ステップS11において、図4(a)に示すように、ボンディングヘッド11の下側にアタッチメント33が取り付けられる。その後、ステップS12において、図4(b)に示すように、制御部10はプローブ駆動部14を制御してプローブ13をその長手方向に移動し、プローブ13をアタッチメント33内に挿入する。
図7(a)は、ボンディングヘッド11の下側に取り付けたアタッチメント33内にプローブ13を挿入した状態を示している。なお、図4(b)では2方向からアタッチメント33の側部にプローブ13を挿入しているが、4方向からアタッチメント33の側部にプローブ13を挿入することにより、より多くのプローブ13を使用した導通検査を行うことができる。
次に、ステップS13において、図4(c)に示すように、制御部10は、フリッパ駆動部16を制御して、ウェハシート41(又はトレイ)から半導体チップ40bをピックアップする。
次に、ステップS14において、図4(d)に示すように、制御部10は、フリッパ駆動部16を制御してフリッパ15を反転させ、フリッパ15の上側に半導体チップ40bが配置された状態とする。そして、制御部10は、ピッカ駆動部20を制御してピッカ19の下に半導体チップ40bを吸着することにより、半導体チップ40bをフリッパ15からピッカ19に移動させる。
次に、ステップS15において、制御部10はピッカ駆動部20及びスライダ駆動部18を制御して、図5(a)に示すように、半導体チップ40bをピッカ19からスライダ17に移動させる。そして、ステップS16において、図5(b)に示すように、制御部10は、スライダ駆動部18を制御してスライダ17を移動し、半導体チップ40bをボンディングヘッド11の下方に配置する。
次に、ステップS17において、図5(c)に示すように、制御部10はスライダ駆動部18を制御してスライダ17を移動し、例えばカメラを使用して、プローブ13の接触子と半導体チップ40bの表面の電極との位置合わせを行う。その後、ステップS18において、制御部10は、真空吸着制御機構21を制御して、アタッチメント33に半導体チップ40bを吸着する。
次に、ステップS19において、図5(d)に示すように、制御部10は、ヘッド駆動部12を制御して、半導体チップ40aの上までボンディングヘッド11を移動し、半導体チップ40aと半導体チップ40bとの位置合わせを行う。
次に、ステップS20において、制御部10は、図6(a)に示すようにヘッド駆動部12を制御してボンディングヘッド11を下降し、半導体チップ40aと半導体チップ40bの電極上に付着しているはんだを接触させる。その後、制御部10は、加熱制御機構22を介してボンディングヘッド11の加熱部21及び半導体チップ40aを載置したステージに内蔵されたヒータに通電して半導体チップ40a,40bを加熱する。これにより各半導体チップ40a,40bの電極上のはんだを溶融した後、接合したまま窒素ガス等を吹き付けるなどの方法ではんだの凝固温度以下まで冷却する。これにより、半導体チップ40a,40bの電極が相互に電気的且つ機械的に接続(はんだ付け)される。
次に、ステップS21に移行し、制御部10は、図7(b)に示すように、プローブ駆動部14を制御してプローブ13を下側に移動し、プローブ13の先端を半導体チップ40bの電極43bに接触させる。
なお、図7(b)において、符号42aは半導体チップ40aの配線層に設けられた配線を模式的に示し、符号42bは半導体チップ40aの上側に設けられた電極を模式的に示している。また、符号43aは半導体チップ40bの下側に設けられた電極を模式的に示しており、符号43bは半導体チップ40bの上側に設けられた電極を模式的に示している。更に、符号44は半導体チップ40aに設けられたTSVを示しており、符号45は電極42b,43a間を接続するはんだを示している。
その後、制御部10は、プローブ13を介して半導体チップ40bの電極43bにテスト信号を供給し、導通検査を実施する。
次に、ステップS22に移行し、図6(b)のように制御部10は真空吸着制御機構21を制御して半導体チップ40bの吸着を停止した後、ヘッド駆動部12を制御してボンディングヘッド11を上昇させる。
次に、ステップS23に移行し、導通検査の結果が良か否かを判定する。ステップS23で不良と判定された場合(NOの場合)、不良と判定された半導体デバイスについては、以降の積層処理を中止し、それ以降の段の積層を行わない。そのため、ステップS23からステップS25に移行する。
一方、ステップS23で良と判定された場合(YESの場合)は、ステップS24に移行する。ステップS24において、制御部10は、次の段の積層の有無、すなわち所定数の積層が終了したか否かを判定する。ここで、制御部10が所定数の積層が終了していないと判定した場合(NOの場合)はステップS13に戻り、上述した処理を繰り返して半導体チップ40bの上に他の半導体チップを積層する。
ステップS24で制御部10が所定数の積層が終了したと判定した場合(YESの場合)は、ステップS25に移行する。
ステップS25では、規定数の半導体デバイスの製造が終了しているかを判定する。ここで、規定数に達していないと制御部10が判定した場合(NOの場合)は、次の半導体デバイスの製造を開始するためにステップS13に戻り、フリッパ15で次の半導体チップをピックアップし、ステップS14からステップS24までの各ステップを繰り返す。
ステップS25で規定数の半導体デバイスの製造が完了したと制御部10が判定した場合(YESの場合)は、ステップS26に移行し、図6(c)に示すように、制御部10はプローブ駆動部14を制御して、アタッチメント33からプローブ13を取り出す。
次いで、ステップS27において、図6(d)に示すように、ボンディングヘッド11からアタッチメント33が取り外される。
ステージ上に並べた複数の半導体チップに対して、積層するチップが全て一つのアタッチメントに対応している場合は、上記プロセスのように一つの半導体デバイスにおける所定数のチップを全て積層し、次の半導体デバイスの積層を開始する。または、ステージ上の全ての半導体デバイスの1段目のチップを積層した後、2段目、3段目と同様に積層し、所定数に達するまで積層していく。
それに対して積層するチップが異なり、対応するアタッチメントが違う場合、例えば1段目と2段目で異なるアタッチメントを使用する必要がある場合は、ステージ上の全てのチップに1段目のチップを積層した後、一度ボンディングを終了し、アタッチメントを交換した後に2段目のボンディングを再開する。一つのチップに対して、アタッチメントの交換をしながら所定数の積層を完了させ、次のチップの積層を行うという方法もある。
このようにして、ボンディングを繰り返すことで、複数の半導体チップが積層された半導体デバイスの製造が完了する。
完成した半導体デバイスはモールドで固定するなどの加工を施した後、回路基板に実装される。
本実施形態では、上述したようにボンディングヘッド11に取り付けられたアタッチメント33内にプローブ13を挿入し、半導体チップ40bを積層するたびに導通検査を実施する。そして、導通検査で不良と判定された半導体デバイスについては、その後の工程を実施しない。このため、半導体チップを無駄に消費することがなく、所定数の半導体チップの積層が完了してから導通検査を実施する方法に比べて、製造コストを低減することができる。
また、本実施形態では、半導体チップをボンディングした装置で導通検査を実施するので、製造途中の半導体デバイスをボンディング装置と検査装置との間に何度も移動させる必要はない。このため、製造及び検査に要する時間が短縮されるという利点がある。
(変形例)
上述の第1の実施形態では、半導体チップ40bを半導体チップ40a上にボンディングした後、窒素ガス等を吹き付けて冷却することにより、半導体チップ40aの温度がある程度低下してから導通検査を実施している。これは、高温環境で導通検査を行うとプローブ13の接触子が急激に劣化して検査の信頼性が低下することを防止するとともに、半導体チップ40bの電極表面にダメージを与えることを防止するためである。
そのようなおそれがない場合は、図8に示すように、接触子46aとしてコイルばねを用いたプローブ46を使用してもよい。この場合、接触子46a自体が弾力性を有するため、図9に示すようにプローブ46の先端を除く部分がアタッチメント33に固定されていてもよい。
(第2の実施形態)
図10は、第2の実施形態に係る半導体デバイス製造装置のボンディングヘッド及びその近傍を示す模式図である。なお、図10において、図2と同一物には同一符号を付している。
図10に示すように、ボンディングヘッド11の上部には、冷却部51が設けられている。また、プローブ52は、図11に模式的に示すように、棒状に形成された接触子52a及びリード部52cと、接触子52aとリード部52cとの間に配置されたコイルばね52bとを有する。接触子52aはその下端部が半導体チップの電極に接触する。また、リード部52cは、冷却部51を挿通して制御部10に電気的に接続される。
これらの接触子52a、リード部52b、及びコイルばね52cは、例えば銅又は銅合金により形成されている。また、図10に示すように、コイルばね52cは加熱部31よりも上方であって冷却部51の近傍に配置される。
プローブ52は、ヘッド11(冷却部51及び加熱部33を含む)及びアタッチメント33を挿通する孔内に挿入される。
冷却部51内には、図12に模式的に示すように冷却媒体53が通流する。冷却媒体53として気体又は液体を使用することができる。本実施形態では、冷却媒体53として、水にエチレングリコール等の凍結防止剤とリン酸塩系の防錆剤とを添加した冷却液を使用する。
本実施形態においても、第1の実施形態と同様に、半導体チップを積層するたびに導通検査を行う。そして、導通検査で不良と判定された半導体デバイスについては、その後の工程を実施しない。これにより、半導体チップの無駄な消費が回避され、製造コストが低減される。
また、本実施形態においても、第1の実施形態と同様に半導体チップをボンディングした装置で導通検査を実施するので、製造及び検査に要する時間が短縮される。
更に、本実施形態に係る半導体デバイス製造装置では、冷却部51内に流れる冷却媒体によりプローブ52を冷却するため、ボンディング時にプローブ52及びTSVにかかる熱負荷が低減される。このため、ボンディングと同時に導通検査を行うことができる。そして、ボンディングと同時に導通検査を行うことにより、加熱時の抵抗変化を測定することができるため、半導体デバイスのより詳細な検証が可能となる。
更にまた、本実施形態では、冷却部51の近傍にプローブ52のコイルばね52cが配置されるため、熱によるコイルばね52cのばね特性の劣化を防ぐことができる。
以上の諸実施形態に関し、更に以下の付記を開示する。
(付記1)加熱部が設けられたボンディングヘッドと、
前記ボンディングヘッドを駆動するヘッド駆動部と、
前記ボンディングヘッドに取り付けられて半導体チップを吸着するアタッチメントと、
前記アタッチメントから突出して前記半導体チップの電極に接触するプローブと、
前記加熱部及び前記ヘッド駆動部を制御して前記半導体チップを他の半導体チップの上に接合し、前記プローブを介して前記半導体チップにテスト信号を供給して導通検査を行う制御部と
を有することを特徴とする半導体デバイス製造装置。
(付記2)更に、前記制御部により制御され、前記プローブを前記アタッチメントに設けられた空間内に挿入し、前記半導体チップに離接する方向に移動するプローブ駆動部を有することを特徴とする付記1に記載の半導体デバイス製造装置。
(付記3)前記アタッチメントは真空吸着機構に接続される吸着穴を有し、前記プローブの先端が前記吸着穴に配置されることを特徴とする付記2に記載の半導体デバイス製造装置。
(付記4)前記プローブが、前記アタッチメントに固定されていることを特徴とする付記1に記載の半導体デバイス製造装置。
(付記5)前記制御部は、前記半導体チップを前記他の半導体チップに接合した後、前記半導体チップの温度が所定の温度以下になるまで冷却した後、前記導通検査を行うことを特徴とする付記1乃至4のいずれか1項に記載の半導体デバイス製造装置。
(付記6)前記プローブが、前記ボンディングヘッド及び前記アタッチメントを挿通する孔内に配置されることを特徴とする付記1に記載の半導体デバイス製造装置。
(付記7)前記ボンディングヘッドには、前記プローブを冷却する冷却部が設けられていることを特徴とする付記1に記載の半導体デバイス製造装置。
(付記8)前記制御部は、前記半導体チップと前記他の半導体チップとの接合と同時に前記導通検査を実施することを特徴とする付記6又は7に記載の半導体デバイス製造装置。
(付記9)前記アタッチメントが、前記半導体チップに応じて交換可能であることを特徴とする付記1乃至8のいずれか1項に記載の半導体デバイス製造装置。
10…制御部、11…ボンディングヘッド、12…ヘッド駆動部、13,46,52…プローブ、14…プローブ駆動部、15…フリッパ、16…フリッパ駆動部、17…スライダ、18…スライダ駆動部、19…ピッカ、20…ピッカ駆動部、21…真空吸着制御機構、22…加熱制御機構、31…加熱部、33…アタッチメント、40a,40b…半導体チップ、42a…配線、42b,43a,43b…電極、44…TSV、51…冷却部、53…冷却媒体。

Claims (5)

  1. 加熱部が設けられたボンディングヘッドと、
    前記ボンディングヘッドを駆動するヘッド駆動部と、
    前記ボンディングヘッドに取り付けられて半導体チップを吸着するアタッチメントと、
    前記アタッチメントから突出して前記半導体チップの電極に接触するプローブと、
    前記加熱部及び前記ヘッド駆動部を制御して前記半導体チップを他の半導体チップの上に接合し、前記プローブを介して前記半導体チップにテスト信号を供給して導通検査を行う制御部と
    を有することを特徴とする半導体デバイス製造装置。
  2. 更に、前記制御部により制御され、前記プローブを前記アタッチメントに設けられた空間内に挿入し、前記半導体チップに離接する方向に移動するプローブ駆動部を有することを特徴とする請求項1に記載の半導体デバイス製造装置。
  3. 前記プローブが、前記ボンディングヘッド及び前記アタッチメントを挿通する孔内に配置されることを特徴とする請求項1に記載の半導体デバイス製造装置。
  4. 前記ボンディングヘッドには、前記プローブを冷却する冷却部が設けられていることを特徴とする請求項1に記載の半導体デバイス製造装置。
  5. 前記アタッチメントが、前記半導体チップに応じて交換可能であることを特徴とする請求項1乃至4のいずれか1項に記載の半導体デバイス製造装置。
JP2013208996A 2013-10-04 2013-10-04 半導体デバイス製造装置 Pending JP2015072236A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013208996A JP2015072236A (ja) 2013-10-04 2013-10-04 半導体デバイス製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013208996A JP2015072236A (ja) 2013-10-04 2013-10-04 半導体デバイス製造装置

Publications (1)

Publication Number Publication Date
JP2015072236A true JP2015072236A (ja) 2015-04-16

Family

ID=53014695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013208996A Pending JP2015072236A (ja) 2013-10-04 2013-10-04 半導体デバイス製造装置

Country Status (1)

Country Link
JP (1) JP2015072236A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284535A (ja) * 1997-04-11 1998-10-23 Toshiba Corp 半導体装置の製造方法及び半導体部品
JP2000028681A (ja) * 1998-07-15 2000-01-28 Shinano Electronics:Kk Icテストハンドラ
JP2000028641A (ja) * 1998-07-14 2000-01-28 Toshiba Microelectronics Corp プローブカード

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284535A (ja) * 1997-04-11 1998-10-23 Toshiba Corp 半導体装置の製造方法及び半導体部品
JP2000028641A (ja) * 1998-07-14 2000-01-28 Toshiba Microelectronics Corp プローブカード
JP2000028681A (ja) * 1998-07-15 2000-01-28 Shinano Electronics:Kk Icテストハンドラ

Similar Documents

Publication Publication Date Title
JP6823103B2 (ja) 実装方法および実装装置
US6984996B2 (en) Wafer probing that conditions devices for flip-chip bonding
CN101520470B (zh) 探测卡及其制造方法和半导体检测装置及其制造方法
US7592565B2 (en) Probe positioning and bonding device and probe bonding method
US20100194423A1 (en) Apparatus and method for testing semiconductor and semiconductor device to be tested
JP2002005960A (ja) プローブカードおよびその製造方法
JP3741927B2 (ja) 半導体チップ又はパッケージ検査装置及びその検査方法
JP2010177604A (ja) 半導体製造方法及び製造装置
JP6176542B2 (ja) 電子部品ボンディングヘッド
JP4797894B2 (ja) 電子部品搭載装置および電子部品実装方法
TWI418800B (zh) A conductive member, a connecting member, a test apparatus, and a method of repairing the connecting member
JP2010153672A (ja) 半導体装置の製造装置およびその製造方法
US11408926B2 (en) Electrical connecting device, inspection apparatus, and method for electrical connection between contact target and contact member
US6245582B1 (en) Process for manufacturing semiconductor device and semiconductor component
JP4384724B2 (ja) プローブカードの製造方法
JP5551396B2 (ja) 検査用プローブおよび検査用プローブの製造方法
JP2006339456A (ja) 電子デバイス製造方法およびプローブカード製造方法
JP2008177215A (ja) 基板貼り合わせ方法および基板貼り合わせ装置
JP2011022001A (ja) プローブカード
JP2015072236A (ja) 半導体デバイス製造装置
JP2014007329A (ja) ボンディング装置
JP2006525516A (ja) マッチングデバイスを利用するデバイスのプロービング
KR20120059543A (ko) 칩 다이들의 선발 및 위치화를 위한 시스템 및 방법
JP2013007603A (ja) 半導体装置の製造方法
JP2009212258A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170822