JP2008177215A - 基板貼り合わせ方法および基板貼り合わせ装置 - Google Patents

Abstract

【課題】アライメント実施後の基板貼り合わせ時の機械精度による位置ずれを、事前に直接確認して、位置ずれ量が許容値以上であった場合、基板の貼り合わせをやり直すことができる基板貼り合わせ方法を提供する。
【解決手段】貫通電極基板を半導体基板に仮保持した状態で、測定部によって、上記貫通電極基板の貫通電極と上記半導体基板のバンプと間の位置ずれを、確認する。
【選択図】図３

Description

この発明は、基板貼り合わせ方法および基板貼り合わせ装置に関する。

半導体装置のパッケージの一つとして、複数のＬＳＩ（Large Scale Integration）デバイスを単一パッケージに形成したＳＩＰ（System in Package）が知られている。ＳＩＰには、複数の半導体装置を共通の配線基板（インターポーザ）に実装してパッケージ形態にしたものがある。

また、配線基板として、これに実装される半導体装置よりも大径の半導体装置を採用したＣＯＣ（Chip On Chip）型のＳＩＰもある。これらＳＩＰの中でも、近年、更なる高集積化のために、同様の機能を有する半導体チップ同士又は異なる機能を有する半導体チップを積層し、各半導体チップ間の電気的接続をとることで、半導体チップの高密度実装を図る三次元実装技術が注目されている。

そして、このような三次元実装技術を用いた半導体チップは、その表面と裏面とに電極が形成されるとともに、チップを貫通して設けられた貫通孔を有しており、係る貫通孔に充填された導電部材（貫通電極）を介して表裏面の上記電極同士を導電接続した電極構造を具備している。このような電極構造を具備した半導体チップを積層することで、積層された半導体チップ間の配線接続を容易に行うことができる。

また、これら三次元技術を用いた半導体装置のアプリケーションとして代表的なものは、メモリなど同一サイズのチップを積層するものである。この場合、上記貫通電極を形成したウェハ同士をウェハレベルで積層することで、最終的な半導体装置の一括積層が可能になる。

図４は、従来の基板貼り合わせ時の概略図を示し、図５は、従来の基板貼り合わせ時の実装フローを示す。

図４に示す従来の基板貼り合わせに用いる半導体基板１１は、例えばシリコンからなり、一方の表面に、例えば電解メッキからなるバンプ１３が形成されている。バンプ１３を構成する材料は、Ａｕが一般的であるが、これに限るものではなく、また、バンプ１３の構成材料とは異なる金属、例えばＳｎなどを、バンプ１３の表面にメッキしてもよい。また、上記半導体基板１１に貼り合わせる他方の半導体基板には、例えばＣｕなどの導電材料を電解めっきで充填した貫通電極１４が形成された貫通電極基板１２を用いている。

上記貫通電極基板１２と上記半導体装置１１とは、上記貫通電極１４と上記バンプ１３とを位置あわせして、貼り合わせた後、例えば熱圧着方式により、上記貫通電極１４と上記バンプ１３とを加熱したまま加圧して、例えばＣｕ−Ｓｎ金属間化合物を形成することで、上記貫通電極１４と上記バンプ１３とが接合される。

図５に示す従来の基板貼り合わせフローを、図４を参照しながら説明する。

まず、図４に示すように上記半導体基板１１を基板貼り合わせ装置のステージ１７上に載置し、図示しない真空源による吸着により固定するとともに、上記貫通電極基板１２を図示しない真空源による吸着により、ツール１８に保持させる。

次に、上記ステージ１７の上方に、上記半導体基板１１と対向する状態で、上記貫通電極基板１２を配置する。このとき、上記バンプ１３や図示しない位置合わせパターンを用いた画像認識処理などによって、上記半導体装置１１のバンプ１３と上記貫通電極基板１２の貫通電極１４との位置合わせ（アライメント）を行う。

次いで、上記ツール１８を下降させることにより、上記半導体基板１１のバンプ１３を、上記貫通電極基板１２の貫通電極１４に接触させる。この接触状態で、上記ツール１８から荷重をかけるとともに、図示しないヒータからの加熱により、上記ツール１８を所定の温度に加熱して、上記貫通電極１４および上記バンプ１３同士を接合させる。

このような従来の基板貼り合わせ方法においては、貼り合わせを行う際に、貼り合わせる上記半導体基板１１および上記貫通電極基板１２の電極の位置合わせにずれが生じないよう、画像認識処理やダミーウェハなどを用いて位置合わせの確認を行っている。

しかし、現在の基板貼り合わせ装置の位置合わせ精度では、位置合わせを行った後、上記半導体基板１１に上記貫通電極基板１２を貼り合わせる際に、裏面から突出させた上記貫通電極１４の中心位置に対して、上記半導体基板１１のバンプ１３の中心位置ずれが数μｍ程度発生してしまう。

このような位置ずれが発生すると、上記貫通電極１４と上記バンプ１３との接触面積が小さくなるため、熱と荷重がかかった際に、単位面積あたりの荷重が増大して、上記バンプ１３の変形量が大きくなり、上記貫通電極基板１２の貫通電極１４の中心位置に対する上記半導体基板１１のバンプ１３の中心位置のずれ、すなわち、バンプ全体の位置ずれが大きくなってしまう。さらに、隣接するバンプのリークなどの問題が発生する恐れもある。また、接触面積の縮小によって抵抗値が高くなるなどの不良を招く恐れもある。

このように、僅かな位置合わせのずれがバンプの接合性、さらには半導体装置の電気的な特性に大きな影響を与えてしまう。一方、最終的に製造される半導体装置の小型化が進むに従い、半導体基板のバンプピッチも狭くなってきており、研究開発のレベルでは１０μｍピッチのものも登場してきている。

これらのことから僅かな位置合わせのずれがもたらすバンプの接合性および半導体装置の電気的特性の不具合を防止するために、位置合わせを極めて精度よく行う必要がある。以上の背景から、これまでにも、位置ずれを補正するための様々な方法が検討されてきている。例えば、位置合わせ精度を、サブμｍオーダーに補正する方法がある（特開２００５−２５１９７２号公報：特許文献１参照）。
特開２００５−２５１９７２号公報

しかしながら、この方法においても、アライメントマーク同士を精度よく位置合わせすることはできても、アライメントマークを合わせた後、貼り合わせる際の機械精度によるずれは補正できず、そのまま貼り合わせてしまった場合、修復できず、歩留まりが悪くなる恐れがあった。

そこで、この発明の課題は、アライメント実施後の基板貼り合わせ時の機械精度による位置ずれを、事前に直接確認して、位置ずれ量が許容値以上であった場合、基板の貼り合わせをやり直すことができる基板貼り合わせ方法、および、基板貼り合わせ装置を提供することにある。

上記課題を解決するため、この発明の基板貼り合わせ方法は、
複数の電極が形成された第１の基板および第２の基板を厚さ方向に重ねあわせ、上記第１の基板および上記第２の基板のそれぞれに形成された上記電極同士を接合する基板貼り合わせ方法であって、
上記第１の基板および上記第２の基板のそれぞれに形成された上記電極同士を対向し、上記第１の基板および上記第２の基板を位置決めし、上記第１の基板と上記第２の基板との間にクーロン力を発生させて、上記第１の基板および上記第２の基板を仮保持する仮保持工程と、
上記第１の基板および上記第２の基板のそれぞれに形成された上記電極同士の位置ずれを測定する測定工程と
を備えることを特徴としている。

この発明の基板貼り合わせ方法によれば、上記仮保持工程と上記測定工程とを備えるので、上記第１の基板および上記第２の基板を仮保持してから、上記第１の基板および上記第２の基板の位置ずれを確認できて、この位置ずれが許容範囲を超えている場合、上記第１の基板および上記第２の基板の仮保持を解除して、上記第１の基板および上記第２の基板の位置決めをやり直すことができる。したがって、機械精度による位置ずれによる不良の発生を防ぎ、歩留まりを向上させることができる。

また、この発明の基板貼り合わせ装置は、
複数の電極が形成された第１の基板および第２の基板を厚さ方向に重ねあわせ、上記第１の基板および上記第２の基板のそれぞれに形成された上記電極同士を接合する基板貼り合わせ装置であって、
上記第１の基板および上記第２の基板のそれぞれに形成された上記電極同士を対向し、上記第１の基板および上記第２の基板を位置決めする位置決め機構と、
上記第１の基板を吸着保持すると共に上記第１の基板を上記第２の基板にボンディングするボンディング機構と、
上記第１の基板と上記第２の基板との間に電圧を印加して、上記第１の基板と上記第２の基板との間にクーロン力を発生させる印加機構と、
上記第１の基板および上記第２の基板のそれぞれに形成された上記電極同士の位置ずれを測定する測定機構と
を備えることを特徴としている。

この発明の基板貼り合わせ装置によれば、上記位置決め機構と上記ボンディング機構と上記印加機構と上記測定機構とを備えるので、上記印加機構によって上記第１の基板と上記第２の基板との間にクーロン力を発生させて、上記第１の基板および上記第２の基板を仮保持してから、上記測定機構によって上記第１の基板および上記第２の基板の位置ずれを確認できて、この位置ずれが許容範囲を超えている場合、上記第１の基板および上記第２の基板の仮保持を解除して、上記第１の基板および上記第２の基板の位置決めをやり直すことができる。したがって、機械精度による位置ずれによる不良の発生を防ぎ、歩留まりを向上させることができる。

また、一実施形態の基板貼り合わせ装置では、
上記ボンディング機構は、
ツール本体部と、
このツール本体部に着脱自在に取り付けられると共に上記第１の基板と接触するツール先端部と
を有している。

この実施形態の基板貼り合わせ装置によれば、上記ボンディング機構は、ツール本体部と、このツール本体部に着脱自在に取り付けられると共に上記第１の基板と接触するツール先端部とを有するので、上記第１の基板および上記第２の基板を仮保持した後、上記ツール先端部を上記ツール本体部から離脱して、上記測定機構によって、上記第１の基板および上記第２の基板の位置ずれを確認するのが容易になり、作業性が向上する。

また、一実施形態の基板貼り合わせ装置では、上記ツール先端部の上記第１の基板に接触する接触面は、導電材料からなる。

この実施形態の基板貼り合わせ装置によれば、上記ツール先端部の上記第１の基板に接触する接触面は、導電材料からなるので、上記第１の基板と上記第２の基板との間に確実にクーロン力を発生させ、上記第１の基板および上記第２の基板を仮保持することができる。

この発明の基板貼り合わせ方法によれば、上記第１の基板と上記第２の基板との間にクーロン力を発生させて、上記第１の基板および上記第２の基板を仮保持する仮保持工程と、上記第１の基板および上記第２の基板のそれぞれに形成された上記電極同士の位置ずれを測定する測定工程とを備えるので、上記第１の基板および上記第２の基板の位置ずれが許容範囲を超えている場合、上記第１の基板および上記第２の基板の位置決めをやり直すことができる。

この発明の基板貼り合わせ装置によれば、上記位置決め機構と上記ボンディング機構と上記印加機構と上記測定機構とを備えるので、上記第１の基板および上記第２の基板の位置ずれが許容範囲を超えている場合、上記第１の基板および上記第２の基板の位置決めをやり直すことができる。

以下、この発明を図示の実施の形態により詳細に説明する。

図１は、本発明の基板貼り合わせ装置の一実施形態である概略構成図を示し、図２は、貼り合わせ後仮保持時の概略構成図を示し、図３は、本発明の実装フローを示す。

図１と図２に示すように、基板の実装構造体は、ＣＯＣ構造の例を示すものであり、シリコンから構成される半導体基板１０１上の厚さ方向に、同じくシリコンから構成される貫通電極基板１０３が貼り合わせられ、最終的に熱圧着方式により実装される。

上記半導体基板１０１には、最終的に形成される半導体素子の外周に電解Ｓｎメッキなどによって形成されたバンプ１０７が配置されている。このバンプ１０７は、上記半導体基板１０１の（図示しない）配線に接続されて、（図示しない）外部接続端子を介して、外部回路と電気的に導通している。

また、上記半導体基板１０１に貼り合わせられる半導体基板としては、予めＣｕなどの導電材料を埋め込んだ貫通電極１０５が形成された貫通電極基板１０３を用いている。

上記貫通電極１０５は、予めＲＩＥなどで形成した貫通孔の側壁にＳｉＯ_２などからなる絶縁膜を形成した後、電解Ｃｕめっきなどで導電材料を充填することで形成される。上記貫通電極１０５は、上記貫通電極基板１０３内の（図示しない）配線に接続されている。上記貫通電極１０５は、接続端子として使用すべく、上記貫通電極基板１０３の表面より５μｍ程度突出させている。

上記バンプ１０７および上記貫通電極１０５の幅および高さは、一般的に用いられるものであればよく、一例として、上記バンプ１０５の幅は、２０μｍ×２０μｍであり、上記バンプ１０５の高さは、５μｍであり、上記貫通電極１０５の幅は、２０μｍ×２０μｍであり、上記貫通電極基板１０３より突出した部分の高さは５μｍとする。

次に、本発明の半導体基板貼り合わせ方法について、図１と図３を用いて説明する。まず、上記半導体基板１０１を、上記バンプ１０７を上方に向けるようにして、基板貼り合わせ装置のステージ１０２上に載置し、（図示しない）真空源と接続された上記ステージ１０２の吸着穴を介して、吸着により固定する。

上記貫通電極基板１０３を、ツール１１１に吸着する。つまり、上記貫通電極基板１０３を、（図示しない）真空源に接続されたツール先端部１１３の吸着穴を介して、上記貫通電極１０５の上記貫通電極基板１０３より突出させた部分を下方に向けるようにして、吸着保持する。上記ツール先端部１１３は、上記半導体基板１０１の吸着用とは別の（図示しない）真空源からの吸着により、ツール本体部１１５に着脱自在に吸着されている。

このとき、上記半導体基板１０１と上記貫通電極基板１０３との間に、（図示しない）カメラユニットが配置され、このカメラユニットの信号に基づいて、制御部１１７が、上記ステージ１０２内の（図示しない）駆動部を制御することで、上記半導体基板１０１および上記貫通電極基板１０３の位置合わせ（アライメント）を行う。

その後、上記ツール本体部１１５を下降させ、上記半導体基板１０１のバンプ１０７と上記貫通電極基板１０３の貫通電極１０５との位置が、基板貼り合わせ装置の機械精度によりずれた場合、図２に示すように、上記貫通電極１０５と上記バンプ１０７とは、中心位置がずれた状態となる。

通常、この状態で、上記ツール本体部１１５を介してさらに荷重をかけ、次いで、（図示しない）ヒータからの加熱により、上記貫通電極１０５と上記バンプ１０７との接合温度を上昇させ、上記貫通電極１０５と上記バンプ１０７との間に、金属間化合物を介した接合を形成させることで、上記貫通電極基板１０３を上記半導体基板１０１に実装する。

しかし、上記貫通電極１０５と上記バンプ１０７との中心位置がずれた状態で、金属間化合物が一旦形成されると、ボンディング後に、ＩＲ顕微鏡などの測定部１１８での観察などによって、位置ずれが発生していることが分かっても、修復は不可能となる。

そこで、本発明の半導体基板貼り合わせ方法では、図２と図３に示すように、上記貫通電極１０５と上記バンプ１０７とが接触した状態で、上記ツール先端部１１３と上記ツール本体部１１５との吸着を、（図示しない）真空源を切ることによって、解除し、上記ツール先端部１１３のみを残した状態とする。

上記ツール先端部１１３は、表面を、ＩＴＯ等の導電材料からなる導電体層１１０で覆われた石英からなり、上記導電体層１１０と上記貫通電極基板１０３の裏面とは、電気的に導通している。

このような構造であるため、ボンディング時は、上記導電体層１１０に、（図示しない）導体配線を通じて電圧を印加して、そのジュール熱によって、加熱することも可能である。

また、上記導電体層１１０を、（図示しない）導体配線と経由してグランドに落とすとともに、上記ステージ１０２は、スイッチ１１４を介して、電源１１６に接続しておくものとする。

この状態で、上記スイッチ１１４をオンにすることで、上記電源１１６により、例えばシリコンからなる上記半導体基板１０１は、上記ステージ１０２と同電位になる一方、上記貫通電極基板１０３は、上記導電体層１１０と同電位になって、上記半導体基板１０１と上記貫通電極基板１０３との間に、クーロン力が発生し、上記半導体基板１０１と上記貫通電極基板１０３との間が保持される。

なお、上記貫通電極基板１０３の裏面と上記半導体基板１０１との間の電圧が、大きすぎると、上記半導体基板１０１および上記貫通電極基板１０３が、破壊される恐れがあるため、５０Ｖ程度までとすることが望ましい。

一例として、５０Ｖの電圧を印加し、シリコンからなる上記半導体基板１０１と上記貫通電極基板１０３との間を１０μｍとし、上記貫通電極基板１０３および上記半導体基板１０１を８インチウェハで外形面積を０．１×０．１×３．１４とし、空気の誘電率を８．８５×１０^−１２（Ｆ／ｍ）とした場合、以下の［式１］より、上記貫通電極基板１０３および上記半導体基板１０１に働くクーロン力は、３．５Ｎとなる。

［式１］
Ｆ（極板間の力）＝ε（誘電率）×Ｓ（外形面積）×Ｖ^２（電圧）／２ｄ^２（配線基板と 半導体装置間）
＝８．８５×１０^−１２×０．１×０．１×３．１４×５０×５０
／２／（１０×１０^−６）／（１０×１０^−６）
≒３．５Ｎ
このように、上記貫通電極基板１０３を上記半導体基板１０１に仮保持した状態で、例えばＩＲ顕微鏡などの上記測定部１１８によって、上記貫通電極１０５と上記バンプ１０７と間の位置ずれを、確認する。

この位置ずれ量が、許容範囲を超えていれば、上記ツール本体部１１５を下降して、上記貫通電極基板１０３を再吸着し、上記スイッチ１１４をＯＦＦにして、上記貫通電極基板１０３と上記半導体基板１０１との仮保持を解除する。その後、上記ツール１１１を上昇して、上記貫通電極１０５と上記バンプ１０７とのアライメントからやり直す。

一方、上記貫通電極１０５と上記バンプ１０７との間の位置ずれ量を確認した結果、位置ずれ量が許容範囲であった場合、そのまま、上記ツール本体部１１５を再度降下させて、再び、上記ツール先端部１１３に接触させて、図示しない真空源からの真空吸着で上記ツール先端部１１３を保持し、上記ツール本体部１１５を通してさらに荷重をかける。

その後、（図示しない）ヒータからの加熱により、上記貫通電極１０５と上記バンプ１０７との接合温度を上昇させ、上記貫通電極１０５と上記バンプ１０７との間に、金属間化合物を介した接合を形成させる。これによって、上記貫通電極基板１０３および上記半導体基板１０１を実装する。

要するに、本発明の基板貼り合わせ装置は、複数の電極が形成された第１の基板および第２の基板を厚さ方向に重ねあわせ、上記第１の基板および上記第２の基板のそれぞれに形成された上記電極同士を接合する。上記電極の一例として、上記バンプ１０７や上記貫通電極１０５である。上記第１の基板の一例として、上記貫通電極基板１０３である。上記第２の基板として、上記半導体基板１０１である。

そして、基板貼り合わせ装置は、上記第１の基板および上記第２の基板のそれぞれに形成された上記電極同士を対向し、上記第１の基板および上記第２の基板を位置決めする位置決め機構と、上記第１の基板を吸着保持すると共に上記第１の基板を上記第２の基板にボンディングするボンディング機構と、上記第１の基板と上記第２の基板との間に電圧を印加して、上記第１の基板と上記第２の基板との間にクーロン力を発生させる印加機構と、上記第１の基板および上記第２の基板のそれぞれに形成された上記電極同士の位置ずれを測定する測定機構とを有する。

上記位置決め機構の一例として、上記カメラユニット、上記ステージ１０２の駆動部、および、上記制御部１１７を含む。上記ボンディング機構の一例として、上記ツール１１１を含む。上記印加機構の一例として、上記スイッチ１１４および上記電源１１６を含む。上記測定機構の一例として、上記第１の基板や上記第２の基板を透過して上記電極同士の位置ずれを計測する（ＩＲ顕微鏡やＸ線透過装置等の）上記測定部１１８を含む。

上記ボンディング機構は、上記ツール本体部１１５と、このツール本体部１１５に着脱自在に取り付けられると共に上記第１の基板と接触する上記ツール先端部１１３とを有する。上記ツール先端部１１３の上記第１の基板に接触する接触面は、導電材料からなる。

また、本発明の基板貼り合わせ方法は、複数の上記電極が形成された上記第１の基板および上記第２の基板を厚さ方向に重ねあわせ、上記第１の基板および上記第２の基板のそれぞれに形成された上記電極同士を接合する。

そして、本発明の基板貼り合わせ方法は、上記第１の基板および上記第２の基板のそれぞれに形成された上記電極同士を対向し、上記第１の基板および上記第２の基板を位置決めし、上記第１の基板と上記第２の基板との間にクーロン力を発生させて、上記第１の基板および上記第２の基板を仮保持する仮保持工程と、上記第１の基板および上記第２の基板のそれぞれに形成された上記電極同士の位置ずれを測定する測定工程とを有する。

上記構成の基板貼り合わせ装置によれば、上記位置決め機構と上記ボンディング機構と上記印加機構と上記測定機構とを有するので、上記印加機構によって上記第１の基板と上記第２の基板との間にクーロン力を発生させて、上記第１の基板および上記第２の基板を仮保持してから、上記測定機構によって上記第１の基板および上記第２の基板の位置ずれを確認できて、この位置ずれが許容範囲を超えている場合、上記第１の基板および上記第２の基板の仮保持を解除して、上記第１の基板および上記第２の基板の位置決めをやり直すことができる。したがって、機械精度による位置ずれによる不良の発生を防ぎ、歩留まりを向上させることができる。

また、上記ボンディング機構は、ツール本体部と、このツール本体部に着脱自在に取り付けられると共に上記第１の基板と接触するツール先端部とを有するので、上記第１の基板および上記第２の基板を仮保持した後、上記ツール先端部を上記ツール本体部から離脱して、上記測定機構によって、上記第１の基板および上記第２の基板の位置ずれを確認するのが容易になり、作業性が向上する。

また、上記ツール先端部の上記第１の基板に接触する接触面は、導電材料からなるので、上記第１の基板と上記第２の基板との間に確実にクーロン力を発生させ、上記第１の基板および上記第２の基板を仮保持することができる。

上記構成の基板貼り合わせ方法によれば、上記仮保持工程と上記測定工程とを有するので、上記第１の基板および上記第２の基板を仮保持してから、上記第１の基板および上記第２の基板の位置ずれを確認できて、この位置ずれが許容範囲を超えている場合、上記第１の基板および上記第２の基板の仮保持を解除して、上記第１の基板および上記第２の基板の位置決めをやり直すことができる。したがって、機械精度による位置ずれによる不良の発生を防ぎ、歩留まりを向上させることができる。

なお、この発明は上述の実施形態に限定されない。例えば、上記半導体基板１０１や上記貫通電極１０５の構成材料としては、シリコン、ゲルマニウムやガリウム砒素などが一般的であるが、特にこれらに限定されるものではない。また、上記バンプ１０７や上記貫通電極１０５の構成材料としては、Ａｕ、ＣｕやＳｎなどが一般的であるが、特にこれらに限定されるものではない。また、上記バンプ１０７上に、異種金属がメッキされていてもよい。また、上記貫通電極基板１０３には、上記貫通電極１０５に変えて、バンプを形成してもよい。

本発明の基板貼り合わせ装置の一実施形態を示す簡略構成図である。 基板貼り合わせ後仮保持時の簡略構成図である。 本発明の基板貼り合わせ方法のフローである。 従来の半導体基板貼り合わせ装置の簡略構成図である。 従来の半導体基板貼り合わせ方法のフローである。

符号の説明

１１ 半導体基板
１２ 貫通電極基板
１３ バンプ
１４ 貫通電極
１７ ステージ
１８ ツール
１０１ 半導体基板（第２の基板）
１０２ ステージ
１０３ 貫通電極基板（第１の基板）
１０５ 貫通電極
１０７ バンプ
１１０ 導電体層
１１１ ツール
１１３ ツール先端部
１１４ スイッチ
１１５ ツール本体部
１１６ 電源
１１７ 制御部
１１８ 測定部

Claims (4)

1. 複数の電極が形成された第１の基板および第２の基板を厚さ方向に重ねあわせ、上記第１の基板および上記第２の基板のそれぞれに形成された上記電極同士を接合する基板貼り合わせ方法であって、
   上記第１の基板および上記第２の基板のそれぞれに形成された上記電極同士を対向し、上記第１の基板および上記第２の基板を位置決めし、上記第１の基板と上記第２の基板との間にクーロン力を発生させて、上記第１の基板および上記第２の基板を仮保持する仮保持工程と、
   上記第１の基板および上記第２の基板のそれぞれに形成された上記電極同士の位置ずれを測定する測定工程と
   を備えることを特徴とする基板貼り合わせ方法。
2. 複数の電極が形成された第１の基板および第２の基板を厚さ方向に重ねあわせ、上記第１の基板および上記第２の基板のそれぞれに形成された上記電極同士を接合する基板貼り合わせ装置であって、
   上記第１の基板および上記第２の基板のそれぞれに形成された上記電極同士を対向し、上記第１の基板および上記第２の基板を位置決めする位置決め機構と、
   上記第１の基板を吸着保持すると共に上記第１の基板を上記第２の基板にボンディングするボンディング機構と、
   上記第１の基板と上記第２の基板との間に電圧を印加して、上記第１の基板と上記第２の基板との間にクーロン力を発生させる印加機構と、
   上記第１の基板および上記第２の基板のそれぞれに形成された上記電極同士の位置ずれを測定する測定機構と
   を備えることを特徴とする基板貼り合わせ装置。
3. 請求項２に記載の基板貼り合わせ装置において、
   上記ボンディング機構は、
   ツール本体部と、
   このツール本体部に着脱自在に取り付けられると共に上記第１の基板と接触するツール先端部と
   を有することを特徴とする基板貼り合わせ装置。
4. 請求項３に記載の基板貼り合わせ装置において、
   上記ツール先端部の上記第１の基板に接触する接触面は、導電材料からなることを特徴とする基板貼り合わせ装置。

Images