JP2006339456A - 電子デバイス製造方法およびプローブカード製造方法 - Google Patents

電子デバイス製造方法およびプローブカード製造方法 Download PDF

Info

Publication number
JP2006339456A
JP2006339456A JP2005163154A JP2005163154A JP2006339456A JP 2006339456 A JP2006339456 A JP 2006339456A JP 2005163154 A JP2005163154 A JP 2005163154A JP 2005163154 A JP2005163154 A JP 2005163154A JP 2006339456 A JP2006339456 A JP 2006339456A
Authority
JP
Japan
Prior art keywords
probe
inspection
chip
pad
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005163154A
Other languages
English (en)
Inventor
Noboru Mori
昇 森
Yasuhiro Haino
泰宏 灰野
Kazunobu Miki
一伸 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005163154A priority Critical patent/JP2006339456A/ja
Publication of JP2006339456A publication Critical patent/JP2006339456A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】 プローブテストにおいてパッドにプローブを接触させる際の針圧を小さくかつ均一に制御する。
【解決手段】 チップ上のパッドにプローブを接触させて行う電気的な検査を含む電子デバイス製造方法であって、チップが複数形成されたウエハを、検査温度に調整し、ウエハに形成された複数のチップのうち、検査対象外である検査外チップを選択し、検査外チップのパッドに、プローブを接触させて、プローブの温度を調節する。その後、複数のチップのうち、検査対象となる検査チップを選択し、検査チップのパッドにプローブを接触させて、パッドに電圧をかけ、検査チップの電気的な検査を行う。
【選択図】 図6

Description

この発明は電子デバイス製造方法およびプローブカード製造方法に関する。更に具体的には、半導体ウエハに形成されたチップ上のパッドにプローブを接触させて行う電気的な検査を含む電子デバイス製造方法およびこの検査に用いるプローブカードの製造方法に関するものである。
従来、例えば、特開2003−344498号公報(特許文献1)に示されるように、半導体装置等の電子デバイスの製造工程においては、そのデバイスの電気的特性を検査するプローブテストが行われている。プローブテストにおいては、プローブをチップ上のパッドに接触させ、予め登録されているプログラムに基づいて、プローブからパッドに電圧をかけて通電試験を行う。また、プローブテストは、電子デバイスが用いられる製品を使用する際の温度環境に応じて、高温あるいは低温の環境下で実行される場合もある。
ところで、上述したように、プローブテストにおいてはプローブをパッドに接触させて通電試験を行う。このためプローブテストの際には、各プローブをパッド全てに確実に接触させる必要がある。また、プローブテストにおいてパッドにかかるストレスを考慮すると、プローブをパッドに押付ける際の接触圧力(針圧)は、全体になるべく均一に保たれる必要がある。したがってプローブカードは、各プローブが互いにほぼ同一の針圧でパッドに接触するように、プローブ先端の位置(高さ)や、プローブの形状がほぼ等しくなるように設定されている。
また、特許文献1において、以下のように記載されている。プローブは高温においては伸び、低温においては縮む傾向にある。したがって、高温あるいは低温の環境下では、プローブ先端の位置が変化する。このため、テスト前に、プリヒートを行い、そのテスト温度に応じて、予めプローブを加熱あるいは冷却しておく必要がある。プリヒートにおけるプローブの温度調節が不十分である場合、プローブテストを開始した後に、プローブの温度が、テスト中に接近するウエハの温度によって変化する。このためプローブテスト中に、パッド上でプローブ先端の位置が変化することが考えられる。その結果、テスト中にパッドに対する針圧が変化し、安定した電気的接触を得ることができず、正確に検査を行うことが困難となる。
このため、特許文献1のプローブテスト装置は、プローブを接触させて高温にするためのヒートブロックを有する。この装置において、プローブテスト前のプリヒートの際には、ヒートブロックにプローブを接触させることにより、検査対象のウエハと同じ温度にプローブの温度を調整する。これにより上記従来技術によれば、検査中にパッド上でプローブが伸縮するのを抑えることができるものとしている。
また、例えば、特開平11−230989号公報(特許文献2)に開示されるように、プローブテストの際、プローブに酸化アルミニウム等の異物が付着する場合がある。プローブに付着した異物は、プローブとパッドとの接触を妨げる場合がある。このため、異物の付着したプローブを使用しつづけると、パッドとプローブとの間に必要な電気的接触を確保できなくなり、正確なプローブテストを行うこと困難な状態となる。したがって、プローブの先端に付着した異物を除去するため、プローブのクリーニング作業が行われる。
プローブのクリーニングが繰り返し行われると、プローブが変形する場合がある。その結果、各プローブ間で高さに変化が生じ、テスト時にパッドとプローブとを十分に接触させることができず、正確なテストを行うことができなくなる。特許文献2においては、クリーニング時のプローブの形状変化を抑えるため、プローブの洗浄液として燐酸を含む洗浄液を用いて、この洗浄液にプローブを侵食した状態で洗浄液に振動を与えてプローブを洗浄する。このような洗浄方法を用いることで特許文献2によれば、プローブの先端形状の磨耗や変形を抑えることができるものとしている。
特開2003−344498号公報 特開平11−230989号公報
近年、電子デバイスの小型化、高集積化に対応するため、チップ内のアクティブ素子上の領域を有効に利用するべく、アクティブ素子上にパッドを配置する場合がある。このようなチップにおいて、プローブテストにおいてプローブをパッドに接触させた際にパッドとアクティブ素子間の絶縁膜にクラックが発生すると、層間配線の断線や短絡、あるいはアクティブ素子の損傷や特性変化を生じさせる可能性があり、デバイスの信頼性を低下させることとなる。
また、半導体チップの配線容量低減等のため、チップの層間絶縁膜として低誘電率絶縁膜(以下、「low-k膜」と称する)を用いる場合がある。low-k膜は、比誘電率kがシリコン酸化膜の比誘電率よりも小さい膜をいい、一般的にその比誘電率kは、k≦3.2である。一般に、絶縁膜の誘電率が小さくなるにつれて、膜自体の強度は弱くなる傾向がある。このため層間絶縁膜にlow-k膜が用いられているようなチップのプローブテストにおいては、プローブの針圧によるストレスにより、low-k膜にクラックが生じやすい。その結果、電位の異なる配線間での導通を起こしやすく、またパッド剥がれを起こしやすくなり、電子デバイスの信頼性を低下させることとなる。しかし、プローブから加える圧力を過剰に低下させることは、プローブとパッドとの電気的な接続を不安定にする要因となり好ましくない。
このため、特に、アクティブ素子上にパッドが配置された構造のチップや、チップ内にlow-k膜を用いているチップのプローブテストにおいては、プローブをパッドに接触させる際の針圧を、全パッドにおいてなるべく均一にすると共に、パッドに過度なストレスがかからないように許容範囲に保つ必要がある。
したがって、この発明は、上記の問題を解決するため、検査対象の電子デバイスのパッドにかかる針圧の許容範囲を考慮して、プローブの針圧がその許容範囲に収まるように改良した電子デバイスの検査方法およびプローブカードの製造方法を提供することを目的とする。
この発明の電子デバイス製造方法は、
パッドを有するチップが複数形成された半導体ウエハを準備する工程と、
前記半導体ウエハを、検査温度に調整するウエハ温調工程と、
前記複数のチップのうち、検査対象外である検査外チップを選択する検査外チップ選択工程と、
前記検査外チップのパッドに、前記プローブを接触させて、前記プローブの温度を調節するプローブ温調工程と、
前記複数のチップのうち、検査対象となる検査チップを選択する検査チップ選択工程と、
前記検査チップのパッドに前記プローブを接触させて、前記パッドに電圧をかけ、前記検査チップの電気的な検査を行う検査工程と、
を備える。
あるいは、この発明の電子デバイス製造方法は、
パッドを有するチップが複数形成された半導体ウエハを準備する工程と、
前記チップが形成された半導体ウエハを、検査温度に調整するウエハ温調工程と、
前記検査温度に加熱されることにより前記プローブの高さが変化した場合に、前記チップの表面と前記プローブとが接触しない範囲で、前記チップ表面と前記プローブ先端との接近許容間隔を設定する接近許容間隔設定工程と、
前記プローブを、前記チップ表面から前記接近許容間隔を空けた位置に接近させて、前記プローブの温度と調節するプローブ温調工程と、
前記チップのパッドに前記プローブを接触させて、前記パッドに電圧をかけ、前記チップの電気的な検査を行う検査工程と、
を備える。
あるいは、この発明の電子デバイス製造方法は、
先端の最大曲率半径が、3μm〜30μmの範囲内であるプローブを準備する工程と、
前記プローブの先端を、前記プローブよりも柔らかい材料からなるマットに、研磨粒子を混入させた研磨シートを用いてクリーニングを行うクリーニング工程と、
半導体能動素子と、前記半導体能動素子の上部に配置され、前記半導体能動素子に電気的に接続するパッドとを有する半導体基板を準備する工程と、
前記クリーニング工程の後に、前記プローブを前記パッドに接触させて、前記半導体能動素子の電気的な検査を行う工程と、
を備える。
あるいは、この発明のプローブカードの製造方法は、
チップ上のパッドにプローブを接触させて行う電子デバイス検査において用いるプローブカードの製造方法であって、
前記プローブカードの複数のプローブを、それぞれ対応する前記パッドに接触させる際の針圧許容範囲を、前記パッド下にクラックを発生させない範囲の上限値と、前記パッドと前記プローブとの電気的接続を得るために必要な範囲の下限値とで設定する針圧許容範囲設定工程と、
前記プローブカードの全てのプローブの針圧が、前記針圧許容範囲内に収まるかを検査する検査工程と、
を備える。
この発明の電子デバイス製造方法においては、チップの電気的な検査の前に、予め、検査外チップのパッドに、検査用のプローブを接触させて、プローブおよびプローブカードの温度を調節する。したがって、検査中にウエハの熱により、プローブの位置が変化するのを抑えることができる。したがってパッドに想定外のストレスがかかるのを抑えることができ、パッド下でのクラックの発生を防ぐことができる。
また、この発明の電子デバイス製造方法においては、チップの電気的な検査の前に、検査温度に加熱されることによるプローブの高さ変化を考慮して設定された、チップ表面とプローブ先端との接近許容間隔を空けた位置にまで、プローブを接近させて、プローブの温度と調節する。したがって、検査中にウエハの熱により、プローブの位置が変化するのを小さく抑えることができる。したがってパッドに想定外のストレスがかかるのを抑えることができ、パッド下でのクラックの発生を防ぐことができる。
また、この発明の電子デバイス製造方法においては、プローブがパッドと接触する部分の曲率半径が、3μm〜30μmの範囲内であるプローブを選択し、かつ、プローブよりも柔らかい材料からなるマットに、研磨粒子を混入させた研磨シートを用いて、プローブのクリーニングを行った後に、このプローブを用いて半導体素子の電気的な検査を行う。したがって、洗浄によるプローブの形状の変化を小さく抑えることができる。したがって、パッドにかかるプローブの針圧の変化を小さく抑えることができ、パッド下でのクラックの発生を防ぐことができる。
また、この発明のプローブカード製造方法においては、プローブの針圧許容範囲を、パッド下にクラックを発生させない範囲の上限値と、パッドとプローブとの電気的接続を得るために必要な範囲の下限値とで設定し、プローブ使用前に、プローブの針圧が、針圧許容範囲内に収まるかを検査する。したがって、プローブ針の形状や高さのばらつきによる針圧のばらつきを抑えて、パッドにかかる針圧を許容範囲内に収めることができる。したがって、パッド下でのクラックの発生を防ぐことができる。
以下、図面を参照して本発明の実施の形態について説明する。なお、各図において、同一または相当する部分には同一符号を付してその説明を簡略化ないし省略する。
実施の形態1.
[プローブテスト装置のシステム構成について]
図1は、この発明の実施の形態1におけるプローブテスト装置の構成を説明するための模式図である。図1に示すように、プローブテスト装置はテスタ本体2を備える。テスタ本体2は、プローブテストに必要な電気信号を発するためのプログラム等を記憶する。プローブテスト装置はプロ−バ4を備える。プロ−バ4には、テストヘッド6が設けられている。テストヘッド6は通信ケーブル8を介してテスタ本体2に接続されている。テストヘッド6とテスタ本体2とは、通信ケーブル8を介して電気的な信号を送受信することができる。
プロ−バ4内には、ウエハステージ10が設けられている。プローブテストの際には、プローブテストの対象となる検査ウエハ12がウエハステージ10に配置される。またプロ−バ4内には、ウエハカセット14が配置されている。ウエハカセット14内には、テスト待ち、あるいはテスト済みのウエハ16が保管される。プローバ4内には、ウエハカセット14とウエハステージ10との間でウエハを搬送する自動搬送装置(図示せず)が設けられている。
図2は、プロ−バ4の拡大図を示す。図2に示すように、ウエハステージ10には、プローブ用のアライメントカメラ18が設置されている。ウエハステージ10上方には、ウエハ用のアライメントカメラ20が設置されている。ウエハステージ10内には、ヒータ22が設置され、ヒータ22にはヒータ制御装置24が接続されている。ヒータ制御装置24はヒータ22を制御することにより、ウエハステージ10とその上に配置される検査ウエハ12を、テストに要求される温度に制御する。
一方、テストヘッド6には、テスタピン28が設けられている。テスタピン28にはプローブカード30が電気的に接続されている。プローブカード30は、プローブカード基板32を有する。プローブカード基板32には、ウエハステージ10に向けて(即ち、図2においては、下方に向けて)、プローブ34が突出するように配置されている。プローブ34はプローブ固定部36によりプローブカード30に固定されている。
ウエハステージ10は、図2の矢印に示すように、上下左右に駆動する。プローブ用のアライメントカメラ18は、プローブテストにおけるアライメントの際、プローブ34の先端の高さ、および水平方向の位置を観察することができる。またウエハ用アライメントカメラ20は、ウエハステージ10に載置された検査ウエハ12の表面の高さ、および水平方向の位置を検知することができる。アライメントカメラ18、20によりプローブ34と検査ウエハ12表面との位置関係を観察した後に、ウエハステージ10を駆動することにより、アライメントを行うことができる。
[検査対象のチップについて]
図3は、この発明の実施の形態1における被検査ウエハ12内に形成された半導体チップについて説明するための模式図であり、半導体チップの一部を拡大して表している。被検査ウエハ12内には、図3に示すような半導体チップ40が複数形成されている。各半導体チップ40は、アルミパッド42を複数有する。半導体チップ40内には、M1〜M5のメタル層が積層されている。これらの配線は、互いに電気的に分離された配線を含む。具体的に、M1層およびM2層はローカル配線層であり、M3層およびM4層は電源線である。即ち、実施の形態1においては、アルミパッド42の下には、電源電位を供給する配線44と、グランド電位を供給する配線46を有し、それらは互いに電気的に分離されている。また、アルミパッド42の下には、アクティブ素子48が形成されている。実施の形態1におけるアクティブ素子48は、シリコン基板上に形成されたMOS型半導体素子である。。このように構成された多層配線層の上方に、層間絶縁膜50を介してアルミパッド42が配置されている。また半導体チップ40の表面は全体にガラスコート52が施され、アルミパッド42上において開口部54が形成されている。この開口部54において、プローブテストの際にはプローブ34とアルミパッド42が接触する。また、その後のワイヤボンディングの際には開口部54においてアルミパッド42にワイヤがボンディングされる。
[従来のプリヒートとプローブ先端の位置の変化について]
プローブテストは、そのチップが用いられる製品の使用環境に合わせて、高温あるいは低温で行う場合がある。高温テストの際には、ヒータ22によりウエハステージ10を加熱することにより、被検査ウエハ12を高温にした状態でテストを行う。また加熱によるプローブ34の高さの変化を抑えるため、プローブカードはプリヒートによりテスト前に予め加熱される。
図4は、高温テスト時におけるプローブ34の高さの変化を説明するための模式図であり、図4(a)はプリヒート前の状態であり、図4(b)はプリヒート後の状態を表す。図4(a)に示すように、高温下でのプローブテストの際には、一般には被検査ウエハ12とプローブ34の先端との間の間隔を、約500μm以上の所定の間隔に保った状態で一定時間維持する。これによりプローブカード30はウエハステージ10から発せられる熱により加熱される。その結果、図4(b)に示すように、プローブ基板32が湾曲し、プローブが伸びる場合がある。これによりプローブ34と被検査ウエハ12表面との距離は、図4(a)の加熱前の状態よりもΔd短くなる。
図5は、プリヒート後、高温テストの際のプローブの高さ変化を説明するための模式図であり、図5(a)はテスト開始直後、図5(b)はテスト開始後ある程度の時間が経過した後の状態を表す。上述したように、プリヒートの際には、アルミパッド42とプローブ34との距離はある程度大きく開けられている。このため、プリヒート時には検査ウエハ12と同じ温度にまではプローブ34が昇温していない。したがって、プローブテストを開始し、図5(a)に示すように、プローブ34をアルミパッド42に接触させると、アルミパッド42からプローブ34に伝達される熱により、更に、プローブ34が伸縮することが考えられる。またウエハ12との間隔が短くなるため、プローブ基板32が湾曲することが考えられる。このため、テスト時間の経過に伴って、プローブ34先端の高さが変化することが考えられる。その結果、図5(a)のような接触状態から、次第にプローブ34のオーバードライブ量が増加し、図5(b)に示すように、当初の設定よりもアルミパッド42に対する針圧が大きくなる結果となる。これにより、層間絶縁膜50にはクラックが生じることが考えられる。
[実施の形態1のプローブテストにおけるプリヒートについて]
プローブテストにおいて、アルミパッド42に接触するプローブ34の針圧が小さ過ぎる場合、プローブ34とアルミパッド42と電気的接触が不完全となり、正確な検査を行うことが困難となる。一方、上記針圧が大きくなり過ぎる場合、アルミパッド42とアクティブ素子48との間の層間絶縁膜にクラックが生じることが考えられる。特に、半導体チップ40のように、アルミパッド42直下にアクティブ素子48や、配線層が形成されているようなチップの層間絶縁膜にクラックが発生した場合、配線の断線や、短絡、あるいはアクティブ素子48の特性変動や破損などの問題を起こす可能性がある。したがって、半導体チップ40のような、アルミパッド42の下方に配線層やアクティブ素子48が形成されているようなチップについてプローブテストを行う場合には、プローブ34をアルミパッド42に押圧する際の針圧を、許容範囲内に納めるよう特に十分に管理すると共に、かつ検査中の針圧の変化を抑える必要がある。
図6は、実施の形態1における検査ウエハ12の表面を説明するための模式図である。実施の形態1における検査ウエハ12表面には、検査対象となる検査チップ40aの他に、検査対象外の検査外チップ40bが形成されている。検査チップ40aは、図3に説明した半導体チップ40に示すような、アルミパッド42直下にアクティブ素子48が形成された構成を有する。また、検査対象外の検査外チップ40bは、例えば、検査ウエハ12の外周付近に配置され、実際には製品化されない半導体チップ、あるいは、それ以前のテストにおいて欠陥とされている半導体チップである。検査外チップ40bの構造は、検査チップ40aと同じ構造を有する必要はないが、少なくとも、検査外チップ40bの表面には、検査チップ40aと同じ配置でアルミパッドが配置されている。
高温テストにおけるプローブカード30のプリヒートの際には、検査外チップ40bの表面に形成されたアルミパッドにプローブ34を接触させた状態で、所定時間維持する。これによりプローブ34は検査チップ40aをテストする際に上昇する最高温度とほぼ同じ温度にまで加熱される。したがって、実際のテストにおいて被検査チップ40に接触した場合にも、検査ウエハ12から伝達される熱により、プローブ基板32が湾曲しあるいはプローブ34が伸縮するのを抑えることができる。したがって、高温テスト中におけるプローブ34の針圧の変化を抑えることができる。なお、実施の形態1においてプローバ4は、検査対象の検査チップ40aの位置座標と共に、プリヒート用に用いる検査外チップ40bの位置座標のデータを記憶している。
[実施の形態1のシステムの制御について]
図7は、この発明の実施の形態1において実行するプローブテストについて説明するためのフローチャートである。図7に示すように、ステップS102において、プローブテストが高温テストとなるか否かを判別し、高温テストを行うと判別された場合には、次に、検査ウエハ12の加熱を開始する(ステップS104)。ヒータ制御装置24は、ヒータ22を制御することにより、ウエハステージ10を所定の温度に加熱し、これによりウエハステージ10上の検査ウエハ12を高温テストの加熱をおこなう。その結果、検査ウエハ12は、高温テストに要求される温度にまで加熱される。
次に、プリヒート用のアライメントを行う(ステップS106)。プローバ4に予め記憶された検査外チップ40bの位置座標を読み込んで、その検査外チップ40bのパッドの位置とプローブ34との位置のアライメントを行う。具体的には、アライメントカメラ18、20によりプローブ34とアルミパッドとの位置とをそれぞれ観察し、その位置に併せて、ウエハステージ10の位置を上下左右に駆動する。これにより、プローブ34と検査外チップ40bのパッドとがアライメントされる。
アライメント完了後、プリヒートを行う(ステップS108)。プリヒートは、ウエハステージ10を駆動し、検査外チップ40bのパッドに、プローブ34を押付けることにより行う。これにより、検査外40bのパッドの温度がプローブ34に伝達されると共に、プローブカード30が検査ウエハ12から発せられる熱を受けて、プローブカード30全体が加熱される。
ステップS110におけるプリヒート時間Tが、完了判定時間Tpre1に達したか否かを判別する(ステップS110)。ここで、完了判定時間Tpre1は、プローブカード30の温度上昇が飽和、もしくは飽和に近づき、十分に安定するのに要する時間である。温度上昇が飽和することにより、後に高温テストを行った際にプローブカードが加熱される最高温度にまで、予めプローブカード30が加熱される。なお、完了判定時間Tpre1は高温テストの際の温度やプローブカード30の材質によって様々に設定されるものであるが、プローブ34を検査外チップ40bにコンタクトさせてプリヒートする事によって、30分以下の短い時間にて十分にプローブカード30の温度を安定させる事ができる。本実施の形態においては、一例として、20分という短い時間でプリヒートを行う。
ステップS110において、プリヒート時間T≧完了判定時間Tpre1の成立が認められた場合には、プリヒート終了後のプローブ34の位置のアライメントを行う(ステップS112)。すなわち、プリヒートによってプローブ34、およびプローブカード30が加熱されて熱膨張した結果生じたプローブ34先端の位置ずれを確認し、プローブ34位置に補正をかける。プローブ34のアライメントは、アライメントカメラ18を用いてプローブ34の位置を観察し、プリヒート前のプローブ34先端からのずれに基づいて補正をかける。一方、プリヒート時間T≧完了判定時間Tpre1の成立が認められない場合には、引き続きプリヒートを行う(ステップS108)。
次に、プローブテストを実行する(ステップS114)。プローブテストにおいては、ウエハステージ10を駆動し、検査チップ40aのアルミパッド42にプローブ34を所定の針圧で接触させる。その後、テスタ本体2からテスタヘッド6にテスト信号を送信し、プローブ34からアルミパッド42にテスト用の電圧をかける。その結果流れた電流をプローブ34により受信し、テスタヘッド6および通信ケーブル8を介して、テスタ本体2に返信する。テスタ本体2はこの信号を解析することで、検査チップ40aの電気的特性が正常か否かをテストする。
次に、検査ウエハ12に形成され、上述の高温テストが必要な全ての検査チップ40aについて、高温テストが完了しているか否かを判別する(ステップS116)。全てのチップ40のテストが完了していないと判断された場合には、ステップS118において、テスト開始後、設定時間が経過しているか否かを判別する。テスト開始後、設定時間が経過していると判断された場合には、ステップS112に戻り、プローブ34のアライメントを行い、プローブ34に位置ずれが発生している場合には補正をかける。一方、ステップS118において、テスト開始後、設定時間が経過していない場合には、ウエハステージ10を駆動して、テスト未完了のチップ40とプローブ34を接触させて、引き続きプローブテストを行う(ステップS114)。一方、全ての検査チップ40aのテストが完了していると判断された場合には、一旦このルーチンを終了する。また、プリヒートによって、プローブ34、およびプローブカード30が十分加熱され、テスト中のプローブ34の位置ずれが無視できる場合には、ステップS118における設定時間を無限大などに設定し、テスト中の再アライメントを行わないようにする事もできる。
以上のように、実施の形態1においては、検査ウエハ12の外周部分の製品対象外領域に形成されたチップや欠陥チップである検査外チップ40bを、プリヒートに用いる。アルミパッド42にプローブ34を接触させた状態でプリヒートを行うと、プローブカード30の熱変形に伴って、プローブ34からアルミパッド42に印可される加重が変化し、アルミパッド42の下にダメージを及ぼす可能性がある。実施の形態1においては、製品対象外である検査外チップ40bにプローブ34をコンタクトさせた状態でプリヒートを行うので、仮にプローブ34と接触するアルミパッド42や、その下の素子(アクティブ素子48等)に損傷を及ぼしたとしても、製品となる検査チップ40aへの影響を排除する事ができる。
また、プローブ34をアルミパッド42に接触させた状態でプリヒートを行うため、プローブ34およびプローブカード30の温度が十分安定する程度まで、短時間でプリヒートを行う事ができる。したがって、その後に高温テストが繰り返し行われた場合にも、検査ウエハ12の熱の影響によりプローブカードが更に昇温して変形するのを抑えることができる。このため、高温テスト中における針圧の変化を抑えることができ、アルミパッド42に想定外の針圧がかかるのを防ぐことができる。したがって、アルミパッド42下におけるクラックの発生を抑えることができ、クラック発生による配線の断線や、短絡、あるいはアクティブ素子48の特性変動や破損などの問題を防ぐことができる。したがって、半導体チップ40の信頼性の低下を抑えるとともに、プローブテストに起因する歩留まりの低下を抑えることができる。
図8は、実施の形態1において検査対象となる他の半導体チップ140を示す。図8に示す半導体チップ140は、アルミパッド42直下にアクティブ素子48を有するものではない点、また、M1〜M3メタル層の層間絶縁膜として、low-k膜142を用いている点において、図3に示す半導体チップ40と異なっている。
low-k膜142は、シリコン酸化膜よりも誘電率が低く、比誘電率k≦3.2程度である。このように誘電率が低いlow-k膜は、一般に膜自体の強度が弱く脆弱である。したがって、プローブ34からの針圧によりクラックを生じやすく、これによりアルミパッド42がパッド剥がれ等を起こしやすい状態となる。このため、図8に示すような半導体チップ140に対しても、図3の半導体チップ40と同様に、プローブテスト時における針圧を十分に管理する必要がある。したがって、図8の半導体チップ140に対しても、上述した実施の形態1のプローブテストを適用して高温テストを行うことが好ましい。これにより、プローブテスト中にアルミパッド42に対する針圧が想定外に高くなることを避け、強度の弱いlow-k膜142においても、クラックの発生を抑えることができる。
なお、実施の形態1においては図3、図8において検査対象となる半導体チップ40、140の構造について説明したが、この発明において検査対象となる半導体チップはこれらに限るものではない。実施の形態1において説明したプローブテストのシステムによれば、パッドにかかる針圧変化を必要最低限の範囲に管理することができるため、他の半導体チップに対しても効果的である。特にこの方法は、図3、図8に示すような、アルミパッド42の下部の構造によりクラックの発生抑える必要があるものや、アルミパッド42下部の強度が弱いものに適用することが有効であり、図3、図8の半導体チップの他に、例えば、図3の半導体チップ40の層間絶縁膜としてlow-k膜を用いているものなどに適用することもできる。
また、実施の形態1においては、アクティブ素子48が、シリコン基板上に形成されたMOS型半導体素子である場合について説明した。しかし、この発明においてアクティブ素子48はこれに限る物ではなく、例えば化合物半導体基板上に形成されたバイポーラ型半導体素子や、SOI(Silicon On Insulator)基板上に形成された半導体素子など、半導体基板上に何らかの半導体能動素子が形成されている場合を含む。
また、実施の形態1においては、高温テストを行う場合について説明した。しかし、実施の形態1のプローブテストは、低温テストの場合にも適用することができる。また、アライメントのシステムやテストヘッダの構成等は必ずしも実施の形態1において説明したものにかぎるものではなく、この発明の範囲内において他の構成を有するものを用いてもよい。
また、実施の形態1においては、高温下におけるプローブテストの方法およびこれを実行するための装置について説明したが、この発明はプローブテスト方法および装置に限らず、例えば、このようなプローブテスト方法を含む電子デバイスの製造方法としても捉えることができる。また、プローブテスト方法を実行するための制御システムとして捕らえることも可能である。
即ち、この制御システムは、チップ上のパッドにプローブを接触させて行う電気的な検査を実行する制御システムであって、
前記チップが複数形成されたウエハを、検査温度に調整するウエハ温調手段と、
前記ウエハに形成された複数のチップのうち、検査対象外である検査外チップを選択する検査外チップ選択手段と、
前記検査外チップのパッドに、前記プローブを接触させて、前記プローブの温度を調節するプローブ温調手段と、
前記複数のチップのうち、検査対象となる検査チップを選択する検査チップ選択手段と、
前記検査チップのパッドに前記プローブを接触させて、前記パッドに電圧をかけ、前記検査チップの電気的な検査を行う検査手段と、
を備える。
なお、例えば、実施の形態1においては、ステップS104を実行することにより、この発明の「ウエハ温調工程」あるいは「ウエハ温調手段」が実現し、ステップS106を実行することにより「検査外選択工程」あるいは「検査外チップ選択手段」が実現し、ステップS108を実行することにより「プローブ温調工程」あるいは「プローブ温調手段」が実現し、ステップS112を実行することにより「検査チップ選択工程」あるいは「検査チップ選択手段」が実現し、ステップS114を実行することにより「検査工程」あるいは「検査手段」が実現する。
実施の形態2.
図9は、この発明の実施の形態2におけるプローブテストについて説明するための模式図である。実施の形態2のプローブテストにおいて用いるシステムのハードウェア構成は、図1および図2に示すものと同様である。また、検査対象となる半導体チップも図3あるいは図8に示すものと同様である。実施の形態2におけるプローブテストの方法は、プリヒートの方法においてのみ実施の形態1において説明したプローブテストの方法と異なっている。
図9に示すように、実施の形態2のプリヒートは、検査対象外の検査外チップ40bにプローブ34を接触させて行うものではなく、いわゆるセパレートプリヒートを行う。セパレートプリヒートは、プローブカード30を、プローブ34とアルミパッド42とが接触しない範囲で所定の間隔を空けて、ウエハステージ10上方に維持し、ウエハステージ10からの熱により、プローブカード30を加熱する方法である。
上述したように従来のセパレートプリヒートにおいては、プローブ34の先端とアルミパッド42との間に、500μm以上の間隔が空くようにした状態で所定時間維持する。これにより、プローブカード30は、ウエハステージ10からの熱により加熱されてプリヒートされる。しかしながら、その後のプローブテストでは、検査ウエハ12にプローブカード30が更に接近する。したがって、プローブテスト中に、更にプローブカード30の温度が上昇すると考えられる。このテスト中の温度上昇は、プリヒート時の間隔が500μm以上の場合、比較的大きいものと考えられる。したがって、プローブテスト中に、プローブカード30は更に変形し、アルミパッド42に対する針圧が想定外に変化することが考えられる。
これに対して、実施の形態2においては、プリヒート時のプローブ34先端とアルミパッド42表面との距離を最短にする接近許容間隔を設定する。この接近許容間隔は、ウエハステージ10から受ける温度との関係により決定される。即ち、高温テストに要求される温度によりウエハステージ10の温度が決定され、その温度によりプリヒートした場合のプローブカード30の変形が予想される。更に、その変形からプローブ34先端の高さの変化とその誤差とが予想される。接近許容間隔は、例えば、予想されるプローブ34先端の誤差を含む変化量の最大値分、プローブ34先端の位置が変化した場合にも、アルミパッド42とプローブ34の先端とが接触しない範囲で、最短の値に設定される。
具体的な値としては、接近許容間隔は数十μmとなる。より具体的に、実施の形態2においては、接近許容間隔を最小50μmと設定する。このようにプローブカード30を検査ウエハ12に可能な限り接近させることにより、実際にプローブテストを開始した場合のプローブカード30の変形による針圧の変化を最小限に抑えることができる。
図10は、実施の形態2において実行するプローブテストを説明するためのフローチャートである。図10に示すプローブテストは、実施の形態1のステップS106〜S110に代えて、ステップS202〜S206を実行する点を除き、実施の形態1のプローブテストと同様である。
ステップS102において高温テストの判断がされ、ステップS104において検査ウエハ12が加熱された後、接近許容間隔の設定を行う(ステップS202)。接近許容間隔は上述したように、高温テストに要求される温度からプローブ34の高さの変化を予測して、これに応じて設定する。次に、設定された接近許容間隔に応じて、ウエハステージ10をセットする(ステップS204)。ここでは、アルミパッド42設定された接近許容間隔までアルミパッド42表面とプローブ34先端とが接近するようにアライメントを行う。これにより、ウエハステージ10から発する熱によりプローブカード30の加熱が開始され、プリヒートが開始されることとなる。
次に、プリヒート時間Tが、完了判定時間Tpre2を経過したか否かを判別する(ステップS206)。即ち、ステップS204においてウエハステージ10のセットが完了した後からの経過時間であるプリヒート時間Tが、プリヒート時間T≧完了判定時間Tpre2を満たすか否かが判断される。ここで、完了判定時間Tpre2は、プリヒートの位置においてプローブカード30の温度上昇が飽和するのに必要な時間である。即ち、プリヒート時間T≧完了判定時間Tpre2を満たす場合、プローブカード30はその位置ではこれ以上温度上昇しないまで十分に加熱されたと判断される。なお、完了判定時間Tpre2は高温テストに要求される温度やプローブカード30の材質によって様々に設定されるものであるが、実施の形態2においては20分程度の時間である。
プリヒート時間T≧完了判定時間Tpre2の成立が認められた場合には、プリヒートが完了したものと判断され、ステップS112〜S118に基づいて、プローブテストが実行される。一方、プリヒート時間T≧完了判定時間Tpre2が認められない場合には、ウエハステージ10の位置をそのままに維持し、プリヒートを継続する。
以上のように、ウエハステージ10とプローブカード30との距離を設定される接近許容間隔にまで近づけることにより、プローブカード30の温度を検査ウエハ12の温度に近づけることができる。したがって、その後のプローブテストにおいて、プローブカード30の変形を小さく抑えることができ、プローブテストにおけるアルミパッド42に対する針圧の変化を小さくすることができる。したがって、アルミパッド42下に生じるクラックの発生を防ぎ、信頼性の高い半導体チップを得ることができる。
なお、実施の形態2においては、アルミパッド42表面とプローブ34先端との距離を数十μmとする場合について説明したが、この発明はこれに限定されるものではない。このような接近許容間隔は、上述したように高温テストに要求される温度とプローブカード30の変形量とに応じて決定されるものである。しかしながら、プローブテスト時におけるプローブカード30の変形を許容範囲に納めるためには、接近許容間隔は、従来のプリヒート時における距離500μmよりも小さくし、より好ましくは、200μm以下とするのが良い。また、プローブ34とアルミパッド42とのプリヒート時における接触を防ぐことを考慮すると、接近許容間隔は、数十μm以上、より好ましくは50μm以上の距離とするのが良い。
また、実施の形態1と同様に、実施の形態2のプローブテストは、低温テストにも適用することができる。また、検査対象のチップについても実施の形態1で説明したように、他のチップであってもよい。更に、実施の形態2においてもプローブテストの方法およびシステムとして説明したが、この発明はこれに限るものではなく、このプローブテストを利用した電子デバイスの製造方法として捉えることもできる。また、同様に、プローブテストを実行するための制御システムとして捕らえることができる。
即ち、この制御システムは、チップ上のパッドにプローブを接触させて行う電気的な検査を行う制御システムであって、
前記チップが形成されたウエハを、検査温度に調整するウエハ温調手段と、
前記検査温度に加熱されることにより前記プローブの高さが変化した場合に、前記チップの表面と前記プローブとが接触しない範囲で、前記チップ表面と前記プローブ先端との接近許容間隔を設定する接近許容間隔設定手段と、
前記プローブを、前記チップ表面から前記接近許容間隔を空けた位置に接近させて、前記プローブの温度と調節するプローブ温調手段と、
前記チップのパッドに前記プローブを接触させて、前記パッドに電圧をかけ、前記チップの電気的な検査を行う検査手段と、
を備える。
なお、例えば、実施の形態2においては、ステップS104を実行することにより、この発明の「ウエハ温調工程」あるいは「ウエハ温調手段」が実現し、ステップS202を実行することにより「接近許容間隔設定工程」あるいは「接近許容間隔設定手段」が実現し、ステップS204〜S206を実行することにより「プローブ温調工程」あるいは「プローブ温調手段」が実現し、ステップS114を実行することにより「検査工程」あるいは「検査手段」が実現する。
実施の形態3.
図11は、この発明の実施の形態3におけるプローブカードを説明するための模式図である。実施の形態3において用いるプローブテスト装置は、図1,2に示す装置のプローブカード30に代えて、プローブカード60を用いる点を除き、図1、2に示す装置と同様の構成を有する。
図11に示すように、プローブカード60のプローブ基板62には、プローブ64が、プローブ固定部66を介して取り付けられている。また、プローブ基板62のプローブ64とは反対側の面の中央部には補強板68が設けられている。補強板68は、中央部分に円形に配置されており、ステンレスなどの素材でできている。補強板68は、高温あるいは低温テスト時においてプローブカード60の温度上昇した場合に、プローブ基板62が変形するのを防止する。このためプローブテスト中のプローブ基板62の変形を小さく抑え、プローブ64の針圧の変化をおさえることができる。したがって、図3、図8に示すような半導体チップ40、140のプローブテストに用いた場合にも、層間絶縁膜にクラックが発生するのを抑えることができる。
図12は、実施の形態3における他のプローブカードの例を説明するための模式図である。図12のプローブカード360は、プローブ基板362と補強板368の形状が異なる点を除き、図11に示すプローブカード60と同じものである。即ち、図11における補強板68はプローブ基板62中央部において、プローブ基板62に重ねて配置されていたのに対して、図12のプローブ基板362は中央部に開口を有する。そして、この開口は補強板368が埋め込まれている。補強板368は、プローブ基板362の開口部とその周辺の一部に配置されている。このように補強板368を配置することによっても、同様に、高温あるいは低温テスト時のプローブカードの変形を抑えることができる。
なお、この発明におけるプローブカードは、図11、図12に説明したものに限るものではない。この発明におけるプローブカードは、プローブテスト時においてプローブカードに生じやすい中央部の変形を確実に補強できるものであれば、他の構造であっても良い。
なお、実施の形態3のプローブカードは、実施の形態1、2において説明したプローブテストにおいても、また、従来のプローブテストにおいても用いることができる。従来のプローブテストと同様にプローブテストを行う場合にも、このように補強されたプローブカードを用いることにより針圧の変化をある程度小さくすることができる。
実施の形態4.
図13は、プローブテストにおいて用いるプローブの形状について説明するための模式図であり、図14は、各プローブを繰り返し洗浄した後のプローブの形状を表す模式図である。実施の形態4において用いるプローブテスト装置は図1、図2に示したものと同様の構成を有する。
プローブテストにおいては、プローブをアルミパッドに接触させる。このためアルミパッドが削れ、プローブの先端には酸化アルミ等の異物が付着する。その結果、異物によりプローブとパッドとの電通が阻害される場合がある。したがって、異物が付着した状態のままプローブテストを繰り返すと、電気的なテストを正確に行うことができない事態となる。通常、このような事態を避けるため必要に応じてプローブの洗浄が行われる。
ところで、プローブの先端形状は様々なものがある。例えば、図13(a)に示すプローブ34aは、先端全体がカーブを有する。また、図13(b)に示すプローブ34bは、その先端がフラットに削られている。
一方、プローブの洗浄方法については、セラミック板を用いるものとクリーニングシート(研磨シート)を用いるものがある。セラミック板を用いる洗浄方法は、セラミック板にプローブの先端を押付けて研磨することにより、プローブ先端に付着した異物を除去するものである。このため、セラミック板による洗浄を繰り返した後のプローブの形状は、もとのプローブが、図13(a)のプローブ34aのようにカーブを有するもの、および図13(b)のプローブ34bのようにフラットの、のいずれの形状のものであっても、図14(a)のプローブ34cのように先端がフラットなものとなる。
先端がフラットに研磨された場合、プローブテスト時における単位面積当たりの針圧は低下する。したがって、アルミパッド42下にクラックが発生するのを抑えることができる。しかしながら、十分な接触圧力を確保できなくなる場合がある。また、プローブ34a、34bの先端は、次第にプローブ34cのように太くなるため、プローブテスト後にアルミパッドに残るプローブ痕が大きくなる。プローブ痕が大きくなると、その後のワイヤボンディングの際、アルミパッド42上への合金の形成が不安定になり、ワイヤボールの接続強度の不足を引き起こす可能性がある。
特に、図3に示す半導体チップ40のように、アルミパッド42下にアクティブ素子48が配置するような構造の場合、チップ縮小化のため、パッド面積も最小限に抑えられていることが多い。このような場合、パッドに大きくプローブ痕があくと、ワイヤボールの接続強度の確保は更に困難となる。このため、プローブ先端が太くなる洗浄方法は好ましいものではない。
一方、クリーニングシートを用いた洗浄方法は、ウレタンマットに研磨粒子を混入させたクリーニングシート中に、プローブの先端を刺して、異物を除去する方法である。このため、クリーニングを繰り返した後のプローブの先端の形状は、もとのプローブが、図13(a)のプローブ34aのようにカーブを有するもの、および図13(b)のプローブ34bのようにフラットの、のいずれの形状のものであっても、図14(a)に示すプローブ34dのように、先端がカーブを有するものとなる。
プローブ34bのように先端がフラットな針を用いる場合には、フラットな形状に合わせて、プローブテスト時の針圧が設定されている。このため、クリーニングシートによる洗浄方法により、先端がカーブを有する形状に変わったプローブ34dをプローブテストにそのまま用いると、アルミパッド42との接触面積が小さくなる。その結果、プローブ34dとアルミパッド42との単位面積当たりの針圧が増大し、アルミパッド42下のクラックの発生率は増加することが考えられる。
以上より、実施の形態4においては、プローブ先端の形状とその洗浄方法を制限する。即ち、まずプローブテストにおけるプローブ痕を考慮して、半導体チップ40や半導体チップ140のようなチップの検査においては、先端全体にカーブを有するプローブ34aを用いる。具体的に、洗浄前のプローブ34aの先端の最大曲率半径Rは、3μm≦R≦30μmを満たすものを選択する。また、上記のクリーニングシートにより洗浄する事により、洗浄後のプローブ34aの先端の最大曲率半径Rも、3μm≦R≦30μmの範囲に収める事ができる。
このようなプローブ34aに対して、洗浄方法はクリーニングシートを用いるものを採用する。また、具体的にクリーニングシートとしては、ウレタンに、プローブ34aよりも硬い材料の研磨粒子を混入させたものを用いる。研磨粒子の粒径Xは、プローブの材質により設定すればよいが、タングステンを用いたプローブの場合には、0.5μm≦X≦3μmを満たすものを選択するのが、プローブ先端の形状を維持する上で好ましい。
実施の形態4においては、以上のようにプローブ形状と洗浄方法とを特定することにより、プローブ34a先端の形状変化を小さくする。洗浄の繰り返しにより針長さは変化するものの、針の長さの変化による針圧の変化は、アライメントによるオーバードライブ量の調節により対応することができる。
具体的に、プローブ34aとして、プローブの根元部分の直径110μm、先端のカーブの根元部分の直径20μmのプローブ34aを用いて、上記の洗浄方法を繰り返した場合、オーバードライブ量が60μmとすると、針圧はプローブ1本につき2.5g〜5g程度の範囲に収まるように、針圧のばらつきが抑えられる。またピッチ70μmのアルミパッド42に形成されるプローブ痕は20〜30μmに抑えることができる。このように、実施の形態4によれば、繰り返し洗浄を行った場合であっても、プローブの針圧の変化およびプローブ痕の拡大を抑えることができる。
なお、実施の形態4においては、クリーニングシートとして、ウレタンに研磨粒子を混入させたものを用いた。しかし、この発明はこれに限るものではなく、プローブよりも柔らかいマットに、プローブより硬い研磨粒子を混入したものであればよい。また、研磨粒子の粒径Xは、0.5μm≦X≦3μmとしたが、この発明はこれに限るものではない。研磨粒子の粒径は、プローブの材質や研磨粒子の材質に従うものであるため、これらに応じて決定することができる。但し、洗浄前のプローブ34aの最大曲率半径は、3μm≦R≦30μmを満たすものを選択し、洗浄を繰り返した後のプローブの曲率半径が、3μm≦R≦30μmを満たすものであることが好ましい。
なお、実施の形態4の洗浄方法により洗浄されたプローブを用いたプローブテストの方法は、実施の形態1、2のようなテスト方法であってもよいが、従来のプローブテストのシステムにおいて広く用いることができる。
また、実施の形態4においては、プローブの洗浄方法について説明したが、この発明はこのような洗浄方法を含むプローブテストの方法、あるいは、これを用いた電子デバイスの製造方法として捉えることもできる。
実施の形態5.
図15は、アルミパッド42の下に配線層が配置するような構造のパッドにおいて、従来のプローブとパッドとの関係を説明するための模式図である。プローブテストの際には、半導体チップ40に形成されたすべてのアルミパッド42にプローブ34が所定の値以下の針圧で接触する必要がある。しかし、実際にはプローブ基板32やプローブ34の変形等により、プローブ34の高さが一定とならず、その結果、図15に示すように、最初にパッド46とプローブ34とが接触したアルミパッド42が受ける針圧は、他のパッドに比べて大きくなる。プローブ34の高さに大きく違いがある場合には、この針圧の差が大きくなり、最初に接触したパッド46下においてクラックの発生率が高くなる。
特に、図3に示すような、アルミパッド42下にアクティブ素子48が形成されている半導体チップ40や、図8のように層間絶縁膜にlow-k膜142が用いられている半導体チップ140のプローブテストにおいて用いられるプローブ34については、その針圧を厳密に管理する必要がある。
図16は、実施の形態5におけるプローブの針圧と、針の高さについて説明するための図である。
また、同じ設計に基づいて製造したプローブ34間でも、実際にはプローブ形状やプローブ先端の高さが異なる場合がある。従って、プローブ34製造後においては、プローブ34の使用前あるいはプローブカードの製造委託元への納品前に、図16のように針圧や先端径が所定のばらつき以内で製造されているか否かを厳密に検査する。
以上のように、実施の形態5においては、図3、図8に示すような半導体チップ40、140のプローブテストにおいて用いるプローブ34については、プローブカード30の製造の際、プローブ34の高さ、長さ、太さを、検査対象に応じて設定する。またプローブカード製造後において、使用前に、実際に針圧や先端径が所定の規格を満たすか否かの検査を行う。このようにすることにより、特にクラックの発生を抑える必要があるチップについて、プローブのばらつき等が原因となるクラックの発生をより確実に抑えることができる。
以上の実施の形態において各要素の個数、数量、量、範囲等の数に言及している場合、特に明示した場合や原理的に明らかにその数に特定される場合を除いて、その言及した数に限定されるものではない。また、実施の形態において説明する構造や、方法におけるステップ等は、特に明示した場合や明らかに原理的にそれに特定される場合を除いて、この発明に必ずしも必須のものではない。
この発明の実施の形態1におけるプローブテスト装置を説明するための模式図である。 この発明の実施の形態1におけるプローブテスト装置を説明するための模式図である。 この発明の実施の形態1におけるプローブテストの対象となる半導体チップについて説明するための模式図である。 プローブテストにおけるプリヒート後のプローブカードの形状変化について説明するための模式図である。 プローブテストにおけるパッドとプローブとの状態を説明するための模式図である。 この発明の実施の形態1においてプローブテストの対象となるウエハについて説明するための模式図である。 この発明の実施の形態1におけるプローブテストについて説明するためのフローチャートである。 この発明の実施の形態1においてプローブテストの対象となる半導体チップの他の例について説明するための模式図である。 この発明の実施の形態2におけるプローブテストの状態を説明するための模式図である。 この発明の実施の形態2におけるプローブテストについて説明するためのフローチャートである。 この発明の実施の形態3におけるプローブカードを説明するための模式図である。 この発明の実施の形態3における他のプローブカードの例を説明するための模式図である。 プローブの形状を説明するための模式図である。 繰り返し洗浄した後のプローブの先端形状を説明するための模式図である。 従来のプローブテストにおけるプローブとパッドとの接触状態を説明するための模式図である。 この発明の実施の形態5におけるプローブとパッドとの接触状態を説明するための模式図である。
符号の説明
2 テスタ本体
4 プローバ
6 テストヘッド
8 通信ケーブル
10 ウエハステージ
12 検査ウエハ
14 ウエハカセット
16 ウエハ
18 プローブ用アライメントカメラ
20 ウエハ用アライメントカメラ
22 ヒータ
24 ヒータ制御装置
28 テスタピン
30 プローブカード
32 プローブ基板
34 プローブ
34a 先端形状が球形のプローブ
34b 先端形状がフラットのプローブ
34c セラミック板により洗浄した後のプローブ
34d クリーニングシートにより洗浄した後のプローブ
36 プローブ固定部
40、140 半導体チップ
40a 検査チップ
40b 検査外チップ
42 アルミパッド
44、46 配線
48 アクティブ素子
50 層間絶縁膜
52 ガラスコート
54 開口部
142 low-k膜
60、360 プローブカード
62、362 プローブ基板
64 プローブ
66 プローブ固定部
68、368 補強板

Claims (11)

  1. パッドを有するチップが複数形成された半導体ウエハを準備する工程と、
    前記半導体ウエハを、検査温度に調整するウエハ温調工程と、
    前記複数のチップのうち、検査対象外である検査外チップを選択する検査外チップ選択工程と、
    前記検査外チップのパッドに、前記プローブを接触させて、前記プローブの温度を調節するプローブ温調工程と、
    前記複数のチップのうち、検査対象となる検査チップを選択する検査チップ選択工程と、
    前記検査チップのパッドに前記プローブを接触させて、前記パッドに電圧をかけ、前記検査チップの電気的な検査を行う検査工程と、
    を備えることを特徴とする電子デバイス製造方法。
  2. 前記検査外チップは、前記半導体ウエハの外周部分に配置され、かつ、前記検査チップと同様に配置されたパッドを有するチップであることを特徴とする請求項1に記載の電子デバイス製造方法。
  3. 前記プローブ温調工程は、30分以下の時間で行うことを特徴とする請求項1または2に記載の電子デバイス製造方法。
  4. パッドを有するチップが複数形成された半導体ウエハを準備する工程と、
    前記チップが形成された半導体ウエハを、検査温度に調整するウエハ温調工程と、
    前記検査温度に加熱されることにより前記プローブの高さが変化した場合に、前記チップの表面と前記プローブとが接触しない範囲で、前記チップ表面と前記プローブ先端との接近許容間隔を設定する接近許容間隔設定工程と、
    前記プローブを、前記チップ表面から前記接近許容間隔を空けた位置に接近させて、前記プローブの温度と調節するプローブ温調工程と、
    前記チップのパッドに前記プローブを接触させて、前記パッドに電圧をかけ、前記チップの電気的な検査を行う検査工程と、
    を備えることを特徴とする電子デバイス製造方法。
  5. 前記接近許容間隔は、50μm〜200μmの範囲内であることを特徴とする請求項3に記載の電子デバイス製造方法。
  6. 前記プローブ温調工程は、20分以上行うことを特徴とする請求項4または5のいずれかに記載の電子デバイス製造方法。
  7. 先端の最大曲率半径が、3μm〜30μmの範囲内であるプローブを準備する工程と、
    前記プローブの先端を、前記プローブよりも柔らかい材料からなるマットに、研磨粒子を混入させた研磨シートを用いてクリーニングを行うクリーニング工程と、
    半導体能動素子と、前記半導体能動素子の上部に配置され、前記半導体能動素子に電気的に接続するパッドとを有する半導体基板を準備する工程と、
    前記クリーニング工程の後に、前記プローブを前記パッドに接触させて、前記半導体能動素子の電気的な検査を行う工程と、
    を備えることを特徴とする電子デバイス製造方法。
  8. 前記マットは、ウレタンであり、
    前記研磨シートは、前記ウレタンに、0.5μm〜3μmの大きさの研磨粒子を混入させたものであることを特徴とする請求項7に記載の電子デバイス製造方法。
  9. チップ上のパッドにプローブを接触させて行う電子デバイス検査において用いるプローブカードの製造方法であって、
    前記プローブカードの複数のプローブを、それぞれ対応する前記パッドに接触させる際の針圧許容範囲を、前記パッド下にクラックを発生させない範囲の上限値と、前記パッドと前記プローブとの電気的接続を得るために必要な範囲の下限値とで設定する針圧許容範囲設定工程と、
    前記プローブカードの全てのプローブの針圧が、前記針圧許容範囲内に収まるかを検査する検査工程と、
    を備えることを特徴とするプローブカードの製造方法。
  10. 前記針圧許容範囲設定工程は、前記針圧許容範囲内に前記針圧が収まるように、前記プローブの長さおよび太さを決定し、
    前記検査工程は、前記プローブの形状が、前記長さおよび太さの条件を満たしているかを検査することを特徴とする請求項9に記載のプローブカードの製造方法。
  11. 前記針圧許容範囲設定工程は、前記プローブを前記パッドに接触させた際のオーバードライブ量が、前記針圧許容範囲に応じて決定されるオーバードライブ量に収まるように、前記プローブの高さのばらつき許容範囲を設定し、
    前記検査工程は、前記プローブの高さのばらつきが、前記ばらつき許容範囲内であるかを検査することを特徴とする請求項9または10に記載のプローブカード製造方法。
JP2005163154A 2005-06-02 2005-06-02 電子デバイス製造方法およびプローブカード製造方法 Pending JP2006339456A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005163154A JP2006339456A (ja) 2005-06-02 2005-06-02 電子デバイス製造方法およびプローブカード製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005163154A JP2006339456A (ja) 2005-06-02 2005-06-02 電子デバイス製造方法およびプローブカード製造方法

Publications (1)

Publication Number Publication Date
JP2006339456A true JP2006339456A (ja) 2006-12-14

Family

ID=37559736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005163154A Pending JP2006339456A (ja) 2005-06-02 2005-06-02 電子デバイス製造方法およびプローブカード製造方法

Country Status (1)

Country Link
JP (1) JP2006339456A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011027519A (ja) * 2009-07-24 2011-02-10 Fujitsu Semiconductor Ltd コンタクタ、半導体集積回路の試験方法及び試験装置
KR101746292B1 (ko) * 2015-10-29 2017-06-12 세메스 주식회사 프로브 카드 정렬 방법
EP3436833A4 (en) * 2016-04-01 2020-01-08 FormFactor Beaverton, Inc. PROBE SYSTEMS, STORAGE MEDIA, AND WAFER-LEVEL TEST METHODS OVER EXTENDED TEMPERATURE RANGES
CN112881886A (zh) * 2021-01-13 2021-06-01 上海华岭集成电路技术股份有限公司 多工位探针卡及晶圆测试的方法
CN114265376A (zh) * 2021-12-07 2022-04-01 中国电子科技集团公司第四十八研究所 一种zmd31050芯片的调试方法和批量调试系统
CN115308457A (zh) * 2022-06-30 2022-11-08 上海泽丰半导体科技有限公司 用于高低温测试的探针卡制作方法及探针卡

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011027519A (ja) * 2009-07-24 2011-02-10 Fujitsu Semiconductor Ltd コンタクタ、半導体集積回路の試験方法及び試験装置
KR101746292B1 (ko) * 2015-10-29 2017-06-12 세메스 주식회사 프로브 카드 정렬 방법
EP3436833A4 (en) * 2016-04-01 2020-01-08 FormFactor Beaverton, Inc. PROBE SYSTEMS, STORAGE MEDIA, AND WAFER-LEVEL TEST METHODS OVER EXTENDED TEMPERATURE RANGES
CN112881886A (zh) * 2021-01-13 2021-06-01 上海华岭集成电路技术股份有限公司 多工位探针卡及晶圆测试的方法
CN114265376A (zh) * 2021-12-07 2022-04-01 中国电子科技集团公司第四十八研究所 一种zmd31050芯片的调试方法和批量调试系统
CN114265376B (zh) * 2021-12-07 2023-09-01 中国电子科技集团公司第四十八研究所 一种zmd31050芯片的调试方法和批量调试系统
CN115308457A (zh) * 2022-06-30 2022-11-08 上海泽丰半导体科技有限公司 用于高低温测试的探针卡制作方法及探针卡
CN115308457B (zh) * 2022-06-30 2023-12-22 上海泽丰半导体科技有限公司 用于高低温测试的探针卡制作方法及探针卡

Similar Documents

Publication Publication Date Title
US6984996B2 (en) Wafer probing that conditions devices for flip-chip bonding
EP0999451A2 (en) Connecting apparatus, method of fabricating wiring film with holder, inspection system and method of fabricating semiconductor element
US7621045B2 (en) Method of producing a probe with a trapezoidal contactor
JP4187718B2 (ja) プローブカード
KR20080076849A (ko) 반도체 집적 회로 장치의 제조 방법
JP2006339456A (ja) 電子デバイス製造方法およびプローブカード製造方法
US20100301884A1 (en) Thin-film probe sheet and method of manufacturing the same, probe card, and semiconductor chip inspection apparatus
JP2006032593A (ja) プローブカセット、半導体検査装置および半導体装置の製造方法
JP4372785B2 (ja) 半導体集積回路装置の製造方法
JP2023525528A (ja) 熱伝導性ウエハーを使用してプローブ要素を熱安定化するデバイス及び方法。
US7537943B2 (en) Method of manufacturing a semiconductor integrated circuit device
US8305102B2 (en) Probe card, method for manufacturing probe card, and prober apparatus
JP2004015030A (ja) 半導体装置の製造方法
JP2007212472A (ja) 半導体集積回路の製造方法及びプローブカード
JP2006525516A (ja) マッチングデバイスを利用するデバイスのプロービング
JP2013007603A (ja) 半導体装置の製造方法
KR100971732B1 (ko) 프로브 본딩 방법과 이를 포함하는 프로브 카드의 리페어방법
JP2007317681A (ja) プローブカードおよびそれを用いた半導体素子検査方法
JP2009098153A (ja) 薄膜プローブの製造方法
JPH09297154A (ja) 半導体ウエハの検査方法
JP2007121152A (ja) 半導体集積回路装置の製造方法およびプローブカードの製造方法
JP2006071486A (ja) 接続装置、半導体チップ検査装置および半導体装置の製造方法
JPH11190748A (ja) プローブカード
KR20090092935A (ko) 프로브 본딩 방법
JP2005164473A (ja) プローブカード及びその製造方法