CN112881886A - 多工位探针卡及晶圆测试的方法 - Google Patents

多工位探针卡及晶圆测试的方法 Download PDF

Info

Publication number
CN112881886A
CN112881886A CN202110042147.7A CN202110042147A CN112881886A CN 112881886 A CN112881886 A CN 112881886A CN 202110042147 A CN202110042147 A CN 202110042147A CN 112881886 A CN112881886 A CN 112881886A
Authority
CN
China
Prior art keywords
probe
station
substrate
probe card
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110042147.7A
Other languages
English (en)
Inventor
罗斌
刘远华
王锦
崔孝叶
范文萱
季海英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sino IC Technology Co Ltd
Original Assignee
Sino IC Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sino IC Technology Co Ltd filed Critical Sino IC Technology Co Ltd
Priority to CN202110042147.7A priority Critical patent/CN112881886A/zh
Publication of CN112881886A publication Critical patent/CN112881886A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

本发明提供了一种多工位探针卡及晶圆测试的方法,包括:基板,开设有若干通孔;加强板,位于所述基板的上表面,且具有一导热片,所述导热片以将外部的温度传导至所述基板上;若干探针,周向分布于每个所述通孔外,所述探针的一端与所述基板的下表面连接,所述探针的另一端从所述基板的下表面向外伸出,所述通孔与其周向分布的探针构成一个探针工位。本发明可以提高晶圆的测试准确度及测试良率。

Description

多工位探针卡及晶圆测试的方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种多工位探针卡及晶圆测试的方法。
背景技术
晶圆测试是集成电路整个加工环节中的一个重要环节,是为了检验集成电路设计规格的一致性而在晶圆切割之前进行的电参数测量与性能测试。晶圆测试根据产品参数与性能测试制定测试方案,在制定测试方案过程中,测试硬件的处理是重中之重,主要包括几个方面:测试机、测试探针卡及测试硬件等。测试机与探针台通常为通用机台,探针卡作为测试机与晶圆待测器件之间的核心接口,最能体现一个产品的测试方案。典型的探针卡通常是一个带有探针的印刷电路板,探针与待测器件进行物理与电学接触,印刷电路板与测试机相通。从而构成一个完整测试环境,实现集成电路在晶圆级的电参数与性能测试。
随着全新的材料以及工艺的运用,半导体集成电路的线宽开始降低,集成度也不断的提升,其对于集成电路可靠性也提出了更加严格的要求,如在面对高温、高压、高频、辐射强以及大功率的环境等恶劣环境中应用,集成电路面对的是日益严峻的可靠性问题。特别是在高温环境下晶圆级的微老化高可靠筛选及测试,面临在高并行下测试良率、测试PAD针迹控制、不同工位测试一致性及测试信号串扰等问题和难点。
在现有技术中,通常采用的常规方法如下:通过晶圆载物台对探针进行加热,只要探针离开载物台表面一定时间,就在特定区域对探针卡进行预热处理,时间根据需要通常在5分钟到30分钟。然而,该种方式存在的主要问题一是需要预热的次数过多时间过长,使整片晶圆测试时间过长,测试效率低;二是每次预热后探针与晶圆管脚的接触情况、针迹等会随时出现问题,导致测试良率低。请参阅图1,为正常情况下的探针在晶圆的焊垫或凸块留下的针迹示意图,针迹位于焊垫或凸块的正中心,属于理想状态下的针迹;请参阅图2,为探针针尖针位偏移接触晶圆时的针迹示意图,及请参阅图3,为探针针尖形变过大接触晶圆时的针迹示意图,从图2和图3可以看出针迹针位偏移和针尖形变过大都易使探针的针迹滑出焊垫或凸块,滑出焊垫或凸块存在损坏其它的互连线的风险,或是接触不良导致测试良率低;请参阅图4,为常规高温测试下的MAP图,图中黑色部分为常规晶圆测试下晶圆中测试失效的芯片,能够看出晶圆中芯片的失效率高,测试良率低。
另外,请参考图5,常规晶圆测试的方法从晶圆上1位置开始,探针卡需要把晶圆每行的芯片均逐行测试。测试过程中,在每行换行处,总会有部分探针处于晶圆外,从而操作不同位置探针受热不同,针位与测试稳定性受影响。为保持测试稳定,需要在每次换行处进行预热。而预热需要时间和监控针迹情况,效率偏低且效果不理想。另外,由于晶圆生产工艺的原因,晶圆的边缘区域的表面比较粗糙,在探针卡与晶圆的边缘区域的焊垫或凸块接触时,探针卡上的探针容易被磨损,并且探针卡的价格较为昂贵,若探针卡上的探针被磨损,会导致其它位置测试不准确,且降低探针卡的使用寿命。
发明内容
本发明的目的在于提供一种多工位探针卡及晶圆测试的方法,以提高测试准确度及测试良率。
为了达到上述目的,本发明提供了一种多工位探针卡,包括:
基板,开设有若干通孔;
加强板,位于所述基板的上表面,且具有一导热片,所述导热片以将外部的温度传导至所述基板上;
若干探针,周向分布于每个所述通孔外,所述探针的一端与所述基板的下表面连接,所述探针的另一端从所述基板的下表面向外伸出,所述通孔与其周向分布的探针构成一个探针工位。
可选的,还包括屏蔽层,所述屏蔽层位于所述基板的下表面与所述探针的连接处,以屏蔽不同所述探针工位并行工作时的信号串扰。
可选的,所述屏蔽层包括绝缘层和导电层,所述绝缘层覆盖所述基板的下表面与所述探针的连接处,所述导电层覆盖所述绝缘层,且所述导电层接地。
可选的,所述绝缘层的材质为环氧树脂。
可选的,若干所述探针工位均设置有所述屏蔽层且不同所述探针工位的所述屏蔽层均不接触。
可选的,所述加强板覆盖所有所述探针工位。
可选的,所述导热片位于所述加强板与所述基板之间,且与所述加强板及所述基板紧贴设置。
可选的,所述导热片的材质包括金、银、铜、铝、硅或碳中的一种或多种。
可选的,还包括探针位置检测模块,所述探针位置检测模块位于所述基板的下表面与所述探针的连接处,所述探针位置检测模块与所述基板上的电路电连接,用于检测所述探针的针位变化量。
本发明还提供一种利用上述的多工位探针卡进行晶圆测试的方法,所述多工位探针卡包括N个探针工位,晶圆上第i行具有Mi个芯片,Mi大于N,默认第i行的首尾分别具有ji1和ji2个不良芯片,其中,(Mi-ji1-ji2)/N=Ki,Ki大于或等于1,所述方法包括:
逐行对晶圆上的芯片进行测试,第i行芯片在测试时,所述多工位探针卡测试Ki次,每次均测试N个芯片,且每次测试的N个芯片均不是所述不良芯片。
在本发明提供的一种多工位探针卡中,基板上开设有若干通孔,加强板位于基板的上表面,且具有一导热片,导热片以将外部的温度传导至基板上,外部的温度被传导至探针上,使探针的温度稳定,探针的温度稳定能够减轻由于探针的温度大幅度变化引起的探针针位形变,探针针位形变可能会超出晶圆的焊垫或凸块损坏其它线路,导致测试中的良率降低,因此使探针的温度稳定能够减轻探针针位形变,以提高晶圆测试的准确度和测试良率;若干探针周向分布于每个所述通孔外,探针的一端与基板的下表面连接,探针的另一端从基板的下表面向外伸出,通孔与其周向分布的探针构成一个探针工位,在基板上形成有若干探针工位,探针卡上具有若干探针工位实现多工位并行测试,能够提高晶圆测试效率。
在本发明提供的一种晶圆测试的方法中,默认晶圆的边缘区域的若干芯片为不良芯片,放弃不良芯片的测试,测试时探针卡上全部探针均温度保持稳定,使在测试过程中探针形状将保持稳定,针迹与测试状态稳定,从而实现提高芯片整体的测试良率与稳定性,并且避免探针与晶圆边缘接触,提高探针卡的使用寿命。
附图说明
图1为正常状态下探针针尖接触晶圆时的针迹示意图;
图2为探针针尖针位偏移接触晶圆时的针迹示意图;
图3为探针针尖形变过大接触晶圆时的针迹示意图;
图4为常规高温测试下的MAP图;
图5为常规晶圆测试的方法;
图6为本发明一实施例提供的多工位探针卡的结构示意图;
图7为本发明一实施例提供的晶圆测试的方法;
图8为本发明一实施例提供的高温测试下的MAP图;
其中,附图标记为:
11-基板;12-加强板;13-探针;14-屏蔽层;T-探针工位。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
图6为本实施例提供的多工位探针卡的结构示意图;图7为本实施例提供的晶圆测试的方法;图8为本实施例提供的高温测试下的MAP图。本实施例提供了一种多工位探针卡,以提高测试准确度及测试良率,包括基板、若干探针、加强板及屏蔽层。
请参考图6,其中基板11为印刷电路板,在一个完整的晶圆测试方案中,测试硬件主要包括测试机、探针卡、探针台及晶圆承载台,其中探针卡是一种测试接口,主要对晶圆进行测试,通过将探针卡上的探针直接与芯片上的焊垫或凸块直接接触,引出芯片讯号,再配合测试机与软件控制对芯片参数进行测试,因此测试机与探针卡连接,探针台用于支撑探针卡,晶圆承载台用于支撑晶圆。基板11与测试机相连接,测试机驱动基板11上的硬件电路工作以使探针去接触晶圆上的焊垫或凸块。在本实施例中,为了实现多工位,在基板11上开设有若干通孔。
加强板12位于基板11的上表面,且具有一导热片,导热片以将外部的温度传导至基板11上,加强板12覆盖所有探针工位T。在本实施例中,导热片位于加强板12与基板11之间,且与加强板12及基板11紧贴设置。导热片与加强板12组合在一起,可以一个整体导热片覆盖于若干探针工位T上,也可以每个探针工位T对应一个导热片,导热片的材质包括金、银、铜、铝、硅或碳中的一种或多种,但不限于这些材质。在晶圆测试中,晶圆级的测试需要在高温80℃~125℃下进行测试。在探针卡工作时,将探针卡置于测试机提供的高温环境下,导热片具有较好的导热作用,将热能导入到基板11上,使基板11的温度稳定。
若干探针13周向分布于每个通孔外,探针13的一端与基板11的下表面连接,探针13的另一端从基板11的下表面向外伸出,此端为接触晶圆上的焊垫或凸块的自由端,且若干探针13的自由端的方向可以是垂直向下,也可以是沿每个探针工位T的通孔中心延伸;通孔与其周向分布的探针13构成一个探针工位T,即每一个通孔及周围围绕的若干探针13组成一个探针工位T,在基板11上开设若干通孔,以构成若干探针工位T,以提高测试效率。由于探针13与基板11相连,由导热板导入的热能,通过基板11传导在探针13上,使探针13保持高温,且温度稳定,若探针13上的温度变化频率较高会导致探针13产生较大的形变,导致针迹变化严重,严重情况下,探针13可能会划出晶圆的焊垫或是凸块,损坏其它线路,从而导致在测试过程中损坏芯片,良率降低。因此使探针13的高温保持稳定以减轻探针13针迹的形变,避免损坏其它线路造成芯片损坏,提高芯片的测试良率。
由于本实施例提供的探针卡具有若干探针工位T,可实现若干探针工位T并行测试若干晶圆上的芯片,以提高测试效率,但是多工位并行测试会导致不同工位之间的信号串扰,从而降低测试的准确度和一致性,为了避免不同工位之间的信号串扰,在基板11的下表面与探针的连接处设置屏蔽层14,屏蔽层14能够屏蔽不同探针工位T并行工作时的信号串扰。具体的,在本实施例中,屏蔽层14包括绝缘层和导电层,其中绝缘层覆盖若干探针13与基板11的下表面连接处的表面且填充于若干探针13之间的空隙处;导电层覆盖绝缘层的表面,导电层与基板11上的地线连接,导电层能够吸收杂散的信号波,并且若干探针工位T均设置有屏蔽层14且不同探针工位T的屏蔽层14均不接触,从而降低不同工位之间的信号串扰,提高检测准确度。在本实施例中,绝缘材料层的材质为环氧树脂,但不限于此材质,也可为其它耐热性和电绝缘性好的材质。
进一步地,在探针13与基板11的下表面的连接处设置有探针位置检测模块,探针位置检测模块与基板11上的电路电连接用于检测探针13的针位变化量。常规晶圆高温测试时,探针卡在测试前进行预热,而探针13随温度升高,探针13针位将逐渐延出针方向发生形变,在预热过程中,随着测试探针13温度的升高,测试探针13针尖位置变化,会造成针位偏移出晶圆上焊垫与凸块的中心点,严重情况下针迹将滑出焊垫与凸块,因此在探针13与基板11的连接处设置有探针位置检测模块,在测试机的驱动下,通过探针位置检测模块去检测探针13的位移量,以晶圆上焊垫与凸块的中心点为中心来计算探针13的位移量,然后将检测到的结果返回给测试机,根据测试机中测试程序的算法,测试机判断探针13的位移量,若超出设定的安全位移范围,则测试机驱动调整探针13针尖的出针方向,改善探针13因受热形变造成的针位偏移,使探针卡在充分预热后,探针13针尖与管脚接触与位置良好。
本实施例还提供了一种利用上述的多工位探针卡进行晶圆测试的方法,以提高测试准确度及测试良率。设多工位探针卡包括N个探针工位,晶圆上第i行具有Mi个芯片,Mi大于N,默认第i行的首尾分别具有ji1和ji2个不良芯片,不良芯片为晶圆边缘区域的芯片,默认的不良芯片的个数可由经验设定或任意设定;其中,(Mi-ji1-ji2)/N=Ki,Ki大于或等于1,i大于1,j大于等于1,Ki为多工位探针卡需要走位测试的次数。
本实施例提供的晶圆测试的方法包括:逐行对晶圆上的芯片进行测试,第i行芯片在测试时,多工位探针卡测试Ki次,且每次均测试N个芯片,每次测试的N个芯片均不是默认的不良芯片。在本实施例中提供的晶圆测试的方法利用了上述的多工位探针卡,但不限于此多工位探针卡,也可用于其它探针卡。
请参考图7,多工位探针卡先从晶圆上1位置到2位置,再到3位置,以此类推,测试时探针卡上全部探针均温度保持稳定,使在测试过程中探针形状将保持稳定,针迹与测试状态稳定,从而实现提高芯片整体的测试良率与稳定性。默认的不良芯片为图中虚框中的芯片,在常理得知,晶圆的边缘区域的芯片良率较低,用探针卡去测试晶圆的边缘区域易造成探针的损坏,因此默认晶圆的边缘区域的若干芯片为不良芯片,放弃不良芯片的测试,只测试晶圆非边缘区域的芯片能够提高测试效率,并且提高探针卡的使用寿命。
请参考图8,采用本实施例提供的多工位探针卡以及晶圆测试的方法,图中黑色部分为晶圆中测试失效的芯片,与常规的探针卡及晶圆测试的方法相比,能够看出黑色部分较少,本实施例提供的多工位探针卡以及晶圆测试的方法测试得出的晶圆测试良率高,测试准确率高。
综上,在本发明提供的一种多工位探针卡及晶圆测试的方法中,基板上开设有若干通孔,加强板位于基板的上表面,且具有一导热片,导热片以将外部的温度传导至基板上,外部的温度被传导至探针上,使探针的温度稳定,探针的温度稳定能够减轻由于探针的温度大幅度变化引起的探针针位形变,探针针位形变可能会超出晶圆的焊垫或凸块损坏其它线路,导致测试中的良率降低,因此使探针的温度稳定能够减轻探针针位形变,以提高晶圆测试的准确度和测试良率;若干探针轴向分布于每个所述通孔外,探针的一端与基板的下表面连接,探针的另一端从基板的下表面向外伸出,通孔与其周向分布的探针构成一个探针工位,在基板上形成有若干探针工位,探针卡上具有若干探针工位实现多工位并行测试,能够提高晶圆测试效率;屏蔽层设置于基板的下表面与探针的连接处,以屏蔽不同探针工位并行工作时的信号串扰,由于探针卡是多工位并行测试,测试时不同工位之间易发生信号干扰,而导致测试一致性低及测试准确度低,设置屏蔽层可以降低不同工位之间的信号串扰。默认晶圆的边缘区域的若干芯片为不良芯片,放弃不良芯片的测试,测试时探针卡上全部探针均温度保持稳定,使在测试过程中探针形状将保持稳定,针迹与测试状态稳定,从而实现提高芯片整体的测试良率与稳定性,并且避免探针与晶圆边缘接触,提高探针卡的使用寿命。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。

Claims (10)

1.一种多工位探针卡,其特征在于,包括:
基板,开设有若干通孔;
加强板,位于所述基板的上表面,且具有一导热片,所述导热片以将外部的温度传导至所述基板上;
若干探针,周向分布于每个所述通孔外,所述探针的一端与所述基板的下表面连接,另一端从所述基板的下表面向外伸出,所述通孔与其周向分布的探针构成一个探针工位。
2.如权利要求1所述的多工位探针卡,其特征在于,还包括屏蔽层,所述屏蔽层位于所述基板的下表面与所述探针的连接处,以屏蔽不同所述探针工位并行工作时的信号串扰。
3.如权利要求2所述的多工位探针卡,其特征在于,所述屏蔽层包括绝缘层和导电层,所述绝缘层覆盖所述基板的下表面与所述探针的连接处,所述导电层覆盖所述绝缘层,且所述导电层接地。
4.如权利要求3所述的多工位探针卡,其特征在于,所述绝缘层的材质为环氧树脂。
5.如权利要求2-4中任一项所述的多工位探针卡,其特征在于,若干所述探针工位均设置有所述屏蔽层且不同所述探针工位的所述屏蔽层均不接触。
6.如权利要求1所述的多工位探针卡,其特征在于,所述加强板覆盖所有所述探针工位。
7.如权利要求6所述的多工位探针卡,其特征在于,所述导热片位于所述加强板与所述基板之间,且与所述加强板及所述基板紧贴设置。
8.如权利要求7所述的多工位探针卡,其特征在于,所述导热片的材质包括金、银、铜、铝、硅或碳中的一种或多种。
9.如权利要求1所述的多工位探针卡,其特征在于,还包括探针位置检测模块,所述探针位置检测模块位于所述基板的下表面与所述探针的连接处,所述探针位置检测模块与所述基板上的电路电连接,用于检测所述探针的针位变化量。
10.一种利用如权利要求1-9任一项所述的多工位探针卡进行晶圆测试的方法,其特征在于,所述多工位探针卡包括N个探针工位,晶圆上第i行具有Mi个芯片,Mi大于N,默认第i行的首尾分别具有ji1和ji2个不良芯片,其中,(Mi-ji1-ji2)/N=Ki,Ki大于或等于1,所述方法包括:
逐行对晶圆上的芯片进行测试,第i行芯片在测试时,所述多工位探针卡测试Ki次,每次均测试N个芯片,且每次测试的N个芯片均不是所述不良芯片。
CN202110042147.7A 2021-01-13 2021-01-13 多工位探针卡及晶圆测试的方法 Pending CN112881886A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110042147.7A CN112881886A (zh) 2021-01-13 2021-01-13 多工位探针卡及晶圆测试的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110042147.7A CN112881886A (zh) 2021-01-13 2021-01-13 多工位探针卡及晶圆测试的方法

Publications (1)

Publication Number Publication Date
CN112881886A true CN112881886A (zh) 2021-06-01

Family

ID=76045347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110042147.7A Pending CN112881886A (zh) 2021-01-13 2021-01-13 多工位探针卡及晶圆测试的方法

Country Status (1)

Country Link
CN (1) CN112881886A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111293048A (zh) * 2018-12-07 2020-06-16 紫光同芯微电子有限公司 一种晶圆测试系统及其方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000241454A (ja) * 1999-02-23 2000-09-08 Mitsubishi Electric Corp 高温テスト用プローブカード及びテスト装置
JP2006339456A (ja) * 2005-06-02 2006-12-14 Renesas Technology Corp 電子デバイス製造方法およびプローブカード製造方法
CN101943709A (zh) * 2009-07-07 2011-01-12 瑞萨电子株式会社 探针卡、测试装置和测试方法
CN203849299U (zh) * 2014-05-09 2014-09-24 中芯国际集成电路制造(北京)有限公司 一种高温测试探针卡
CN104655883A (zh) * 2013-11-26 2015-05-27 北京确安科技股份有限公司 一种晶圆高温测试针痕控制的方法
CN105445509A (zh) * 2015-11-23 2016-03-30 上海华岭集成电路技术股份有限公司 一种应用于多颗射频芯片并行测试的悬臂式探针系统
CN106124964A (zh) * 2016-07-01 2016-11-16 上海华岭集成电路技术股份有限公司 探针卡高温测试装置
TW201806051A (zh) * 2016-03-28 2018-02-16 東京精密股份有限公司 探針機台及探針機台的操作方法
CN208013259U (zh) * 2018-01-18 2018-10-26 德淮半导体有限公司 一种高温测试探针卡加热控制系统
CN109545719A (zh) * 2018-11-29 2019-03-29 德淮半导体有限公司 探针测试装置以及探针测试装置的工作方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000241454A (ja) * 1999-02-23 2000-09-08 Mitsubishi Electric Corp 高温テスト用プローブカード及びテスト装置
JP2006339456A (ja) * 2005-06-02 2006-12-14 Renesas Technology Corp 電子デバイス製造方法およびプローブカード製造方法
CN101943709A (zh) * 2009-07-07 2011-01-12 瑞萨电子株式会社 探针卡、测试装置和测试方法
CN104655883A (zh) * 2013-11-26 2015-05-27 北京确安科技股份有限公司 一种晶圆高温测试针痕控制的方法
CN203849299U (zh) * 2014-05-09 2014-09-24 中芯国际集成电路制造(北京)有限公司 一种高温测试探针卡
CN105445509A (zh) * 2015-11-23 2016-03-30 上海华岭集成电路技术股份有限公司 一种应用于多颗射频芯片并行测试的悬臂式探针系统
TW201806051A (zh) * 2016-03-28 2018-02-16 東京精密股份有限公司 探針機台及探針機台的操作方法
CN106124964A (zh) * 2016-07-01 2016-11-16 上海华岭集成电路技术股份有限公司 探针卡高温测试装置
CN208013259U (zh) * 2018-01-18 2018-10-26 德淮半导体有限公司 一种高温测试探针卡加热控制系统
CN109545719A (zh) * 2018-11-29 2019-03-29 德淮半导体有限公司 探针测试装置以及探针测试装置的工作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111293048A (zh) * 2018-12-07 2020-06-16 紫光同芯微电子有限公司 一种晶圆测试系统及其方法

Similar Documents

Publication Publication Date Title
US9230938B2 (en) Method of manufacturing semiconductor device
US8445295B2 (en) Semiconductor device and method for manufacturing the same
US8241926B2 (en) Semiconductor integrated circuit test method
US8791711B2 (en) Testing of electronic devices through capacitive interface
JP2000306961A (ja) プローブカード及び半導体装置の試験方法
US10718809B1 (en) History management pad of semiconductor test socket, manufacturing method thereof, and semiconductor test device including history management pad
US7262617B2 (en) Method for testing integrated circuit, and wafer
CN112881886A (zh) 多工位探针卡及晶圆测试的方法
JPH11148949A (ja) 半導体装置をテストするためのプローブカード
US5565767A (en) Base substrate of multichip module and method for inspecting the same
KR20050106581A (ko) 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법
JP2007071699A (ja) 垂直型プローブカード
EP0374466A1 (en) In-line process monitors for thin film wiring
KR100630756B1 (ko) 개선된 패드 구조를 갖는 반도체 장치
US11784100B2 (en) Method of manufacturing a molded flip chip package to facilitate electrical testing
CN109425810B (zh) 半导体测试装置、半导体测试系统以及半导体测试方法
KR102366589B1 (ko) 시스템 보드의 dut 특성 분석용 일체형 인터포저
KR20030078659A (ko) 프로브 카드 및 그것을 제조하기 위한 기판
CN114280458A (zh) 一种转接板的测试方法
JP2011038930A (ja) プローブカード及び被検査装置のテスト方法
US8823407B2 (en) Test assembly for verifying heat spreader grounding in a production test
JP3596500B2 (ja) 半導体検査装置の製造方法、半導体検査装置および半導体装置の検査方法
JP4728628B2 (ja) 半導体装置
CN104181336A (zh) 测试模块
JPH05343489A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination