JP6424719B2 - 半導体試験治具、半導体装置の試験方法 - Google Patents

半導体試験治具、半導体装置の試験方法 Download PDF

Info

Publication number
JP6424719B2
JP6424719B2 JP2015077780A JP2015077780A JP6424719B2 JP 6424719 B2 JP6424719 B2 JP 6424719B2 JP 2015077780 A JP2015077780 A JP 2015077780A JP 2015077780 A JP2015077780 A JP 2015077780A JP 6424719 B2 JP6424719 B2 JP 6424719B2
Authority
JP
Japan
Prior art keywords
base
frame
test jig
hole
semiconductor test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015077780A
Other languages
English (en)
Other versions
JP2016197689A (ja
Inventor
岡田 章
章 岡田
貴也 野口
貴也 野口
肇 秋山
肇 秋山
欽也 山下
欽也 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015077780A priority Critical patent/JP6424719B2/ja
Publication of JP2016197689A publication Critical patent/JP2016197689A/ja
Application granted granted Critical
Publication of JP6424719B2 publication Critical patent/JP6424719B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、半導体装置の電気的特性の評価等に用いる半導体試験治具、半導体装置の試験方法に関する。
複数の半導体装置が形成されたウエハの電気的特性を評価する際は、まず真空吸着等によりウエハの下面を真空チャック(ステージ)の表面に接触させてウエハを固定する。その後、ウエハの上面に電気的な入出力を行うためのプローブピンを接触させて半導体装置の電気的特性を測定する。大電流及び高電圧を印加する場合は多数のプローブピンを半導体装置に接触させる。
被測定物の評価中に部分放電現象等が起こると被測定物がダメージを受ける。被測定物がウエハであれば、ウエハに形成された個々の半導体装置がダメージを受ける。被測定物がダメージを受けたことに伴い、真空チャックの表面に荒れが生じたり、被測定物の一部が真空チャックの表面に密着したり、埋め込まれたりすることがある。真空チャック表面の不具合は、その後の評価における被測定物と真空チャックの密着性を悪化させたり、被測定物に傷又は欠けを生じさせたりするので、評価の精度又は歩留まりに悪影響を与える。そのため、真空チャックの表面を保護することは重要である。
特許文献1、2には、個片化した半導体装置の電気的特性を測定する技術が開示されている。具体的には、矩形のチップトレイに個片化された半導体装置をセットしたうえで、半導体装置の評価を行なう。
実願昭54-131743号公報 特開平6−13454号公報
略円形のウエハを搬送するためのウエハ搬送系、及びウエハを真空吸着する真空チャックを用いて、個片化(チップ化)された半導体装置の電気的特性を試験することが望ましい。
しかしながら、特許文献1では矩形のチップトレイで半導体装置を運ぶので、ウエハ搬送系を用いることができない。矩形のチップトレイを搬送するための特殊な機構が必要となる。特許文献2のトレイは、特定の大きさ又は形状の半導体装置の専用品であるので、半導体装置の大きさ又は形状毎にトレイを多数用意する必要がありコスト高となる問題があった。
本発明は、上述のような課題を解決するためになされたもので、ウエハの評価に用いられる搬送系と真空チャックを用いて、個片化された半導体装置の電気的特性を評価できる半導体試験治具と半導体装置の試験方法を提供することを目的とする。
本願の発明に係る半導体試験治具は、複数の基台貫通穴が形成された板状の基台と、該基台貫通穴より大きい枠部貫通穴が複数形成され、該基台の上面に重ねられた枠部と、該枠部貫通穴と該基台貫通穴をつなげるように、該基台と該枠部の位置を定める位置調整部と、を備え、該枠部は該基台に着脱可能に取り付けられ、平面視で円状の輪郭を有し、複数の該基台貫通穴の少なくとも1つは、該枠部貫通穴とつながらず、該枠部の直下に位置することを特徴とする。
本願の発明に係る半導体装置の試験方法は、複数の基台貫通穴が形成された板状の基台の上に、該基台貫通穴より大きい枠部貫通穴が複数形成された枠部を、該枠部貫通穴と該基台貫通穴がつながるように、重ねる重ね合わせ工程と、該基台のうち該枠部貫通穴により露出した部分に半導体装置をのせ、該半導体装置の下面を該基台貫通穴の上に位置させる半導体搭載工程と、該基台と該枠部を有する半導体試験治具を、真空チャックの上にのせる治具搭載工程と、該真空チャックにより、該基台貫通穴の空気を吸引することで、該半導体装置を該基台に密着させる密着工程と、該半導体装置の上面にプローブピンをあてて、該半導体装置の電気的特性を測定する測定工程と、を備え、該半導体試験治具は平面視で円状の輪郭を有し、複数の該基台貫通穴の少なくとも1つは、該枠部貫通穴とつながらず、該枠部の直下に位置することを特徴とする。
本発明によれば、個片化された半導体装置をのせる半導体試験治具をウエハと類似形状としたので、ウエハの評価に用いられる搬送系と真空チャックを用いて、半導体装置を測定できる。
実施の形態1に係る半導体試験治具を含む半導体評価装置の構成図である。 半導体試験治具の断面図である。 枠部の平面図である。 基台の平面図である。 半導体試験治具の平面図である。 半導体試験治具の外周部における断面図である。 真空チャックの平面図である。 フローチャートである。 半導体試験治具と、それに設置された半導体装置の断面図である。 治具搭載工程後の半導体試験治具等の断面図である。 枠部交換後の半導体試験治具の平面図である。 変形例に係る半導体試験治具等の断面図である。 実施の形態2に係る半導体試験治具等の断面図である。 実施の形態3に係る基台と枠部の平面図である。 クランプが取り付けられた半導体試験治具の断面図である。 クランプを取り付けた半導体試験治具の平面図である。 図16のB−B破線における断面図である。 実施の形態4に係る半導体試験治具の断面図である。 実施の形態4に係る半導体試験治具の断面図である。 実施の形態5に係る半導体試験治具の断面図である。
本発明の実施の形態に係る半導体試験治具と半導体装置の試験方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、実施の形態1に係る半導体試験治具20を含む半導体評価装置10の構成図である。この半導体評価装置10は真空チャック12を備えている。真空チャック12は、ウエハを真空吸着するために設けられたものである。真空チャック12の平面形状は例えば円形となっている。真空チャック12の上には半導体試験治具20がある。半導体試験治具20は、基台16と、基台16の上に設けられた枠部14と、基台16の下に設けられた密着部18を備えている。
半導体試験治具20の上方には基板32がある。この基板32は例えばプローブカードである。基板32はアーム30に保持され、アーム30により任意の方向へ移動可能となっている。ここでは、1つのアーム30で基板32を保持する構成としたが、安定的に基板32を保持するために、複数のアームで基板32を保持してもよい。また、測定時に基板32を移動するのではなく、真空チャック12を移動させてもよい。
基板32にはプローブピン34が取り付けられている。プローブピン34は基板32に設けられた金属板により接続部36に接続されている。接続部36は信号線38を介して制御部40に接続されている。なお、プローブピン34は、大電流を印加することを想定して、個々の半導体装置に対して複数用意することが好ましい。
真空チャック12の側面には接続部42が設けられている。真空チャック12の表面は、この接続部42と、接続部42に取り付けられた信号線44を介して、制御部40に接続されている。測定時における複数のプローブピン34の電流密度を略一致させるために、接続部36から接続部42までの電流経路長が、どのプローブピン34を介しても略一致する位置に各接続部を設けるのがよい。具体的には、プローブピン34を介して接続部36と接続部42を対向させることが望ましい。
半導体評価装置10はウエハ搬送系50を備えている。ウエハ搬送系50は、平面視で略円形のウエハを搬送するための周知の機構である。ウエハ搬送系50は、例えばU字型の板材に真空吸着穴を複数備えるU字型アームを備える。
図2は、半導体試験治具20の断面図である。基台16には複数の基台貫通穴16aが形成されている。基台16の上面には枠部14が重ねられている。枠部14の材料は例えばPPSなどの絶縁性樹脂である。したがって、枠部14は成形加工により容易に作成できる。枠部14には、基台貫通穴16aより大きい枠部貫通穴14aが複数形成されている。基台16と枠部14は板状の形状である。
図3は、枠部14の平面図である。枠部14は平面視で略円形の輪郭を有している。枠部14には、複数の枠部貫通穴14aとともに、穴14bが形成されている。枠部14の下面外周部には溝14cが設けられている。図3において溝14cは破線で示され、枠部14の外周部と穴14bの間に設けられている。なお、溝14cの位置については、これに限定されない。
図4は、基台16の平面図である。基台16は平面視で略円形の輪郭を有している。基台16には、複数の基台貫通穴16aとともに、凸部16bが設けられている。凸部16bは切削加工で形成してもよいが、ねじ式の凸部を基台に設けたねじ穴に取り付けてもよい。基台16は半導体装置をのせる部分であるので、バリ又は突起などで半導体装置にダメージを与えないように、洗浄又は研磨を施しフラットな面を確保することが望ましい。
図4の破線部分は基台16の下面に設けられた密着部18を表している。密着部18は、基台16の下面外周部に沿って設けられた環状のテープである。密着部18の材料は、例えばテフロン(登録商標)などの柔軟性を有するものとすることが望ましい。密着部18の厚みは例えば数十μm程度である。
ところで、実施の形態1では、半導体装置の縦方向、つまり半導体装置の上面と下面の間で大きな電流を流す縦型構造の半導体装置の電気的特性を測定する。縦型構造の半導体装置を測定する場合、基台16と真空チャック12に電流を流すので、基台16は例えば銅又はアルミニウムのような導電性を有する材料で作製する。基台16は機械加工で作成できる。
図5は、図2(図5のA−A線における断面図)の半導体試験治具20の平面図である。基台16の凸部16bが枠部14の穴14bに収容されることで、枠部14を基台16に嵌め、これらが一体化されている。凸部16bが穴14bに収容されたことで、基台16の予め定められた場所に枠部14が設けられる。具体的には、枠部貫通穴14aと基台貫通穴16aをつなげるように、基台16と枠部14の位置を定めることができる。枠部14は基台16に着脱可能に取り付けられている。枠部貫通穴14aにより、基台16と、基台16に形成された基台貫通穴16aが露出している。1つの枠部貫通穴14aには少なくとも1つの基台貫通穴16aが露出するようにする。なお、枠部貫通穴14aの中央に基台貫通穴16aがなくてもよい。
半導体試験治具20は、枠部貫通穴14aにより露出した基台16の上面に半導体装置を配置し、その電気的特性を評価する際に真空チャック12上に半導体装置を安定して固定するための治具である。なお、枠部貫通穴14aの数は測定対象とする半導体装置の個数に応じて変化させることができ、32個に限定されない。枠部貫通穴14aの数は、例えば、測定対象となる半導体装置の大きさ及び形状に応じて決定する。
半導体試験治具20は平面視で円状の輪郭を有している。半導体試験治具20の平面形状をウエハの平面形状と一致又は類似させる。例えば、半導体評価装置10(真空チャック12とウエハ搬送系50)が300mmウエハに適合したものであれば、半導体試験治具20の平面形状を、300mmウエハの平面形状に一致させる。
図6は、半導体試験治具20の外周部における断面図である。枠部14に形成された溝14cにより、基台16の上面と枠部14の下面の間に空隙58が形成されている。枠部14を基台16から取り外す際には、この空隙58に例えば薄板状の金属片又はマイナスドライバなどの治具52を差込み上に枠部14を持ち上げる。そうすると、枠部14を基台16から容易に取り外すことができる。基台16の上面と枠部14の下面の間に空隙58を提供することで上記要領での枠部14の取り外しが可能となる。空隙を提供するための溝は、枠部14の外周部ではなく、基台16の外周部に設けてもよい。
図7は、真空チャック12の平面図である。真空チャック12の上面には吸着溝12aが形成されている。吸着溝12aは、複数のX方向に延びる吸着溝12aとY方向に延びる吸着溝12aで構成されている。X方向に延びる吸着溝12aとY方向に延びる吸着溝12aとが交差する場所に複数の吸着穴12bが形成されている。吸着穴12bは吸着溝12aよりもZ負方向に伸びる孔であり、吸着溝12aとつながっている。吸着穴12bが外部に設けられた真空ポンプにより真空引きされることで、吸着溝12aも真空に引かれる。なお、吸着穴12bは、真空チャック12の下面に達するように形成されてもよいし、真空チャック12の内部において屈曲させてもよい。
次に図8のフローチャートに沿って、本発明の実施の形態1に係る半導体装置の試験方法を説明する。まず、使用する枠部を選択する(ステップS1)。この工程では測定対象とする半導体装置の形状及び大きさ、並びに個数に適合した枠部を選択する。
次いで、選択した枠部14を基台16に設置する(ステップS2)。この工程では、基台16の上に、枠部14を、枠部貫通穴14aと基台貫通穴16aがつながるように、重ねる。具体的な作業は、基台16の凸部16bを枠部14の穴14bに挿入するだけである。凸部16bを穴14bに挿入すると枠部貫通穴14aと基台貫通穴16aがつながる。この工程を重ね合わせ工程という。
次いで、半導体試験治具20に半導体装置60を設置する(ステップS3)。図9は、半導体試験治具と、それに設置された半導体装置60の断面図である。この工程では、基台16のうち枠部貫通穴14aにより露出した部分に半導体装置60をのせ、半導体装置60の下面を基台貫通穴16aの上に位置させる。この工程を半導体搭載工程という。枠部貫通穴14aを囲む枠部14の壁面は、枠部14の上面側から枠部14の下面側に向かって枠部貫通穴14aが小さくなるように、傾斜面14dとなっている。したがって、この傾斜面14dをガイドとして、半導体装置60を滑らすことで、半導体装置60を基台16に容易に設置することができる。
半導体搭載工程を終えると、半導体装置60の下面は基台16に接し、側面は枠部14の側壁に対向する。複数の基台貫通穴16aの少なくとも1つは、枠部貫通穴14aとつながらず、枠部14の直下に位置する。
次いで、基台16と枠部14を有する半導体試験治具20を、真空チャック12の上にのせる(ステップS4)。この工程を治具搭載工程という。治具搭載工程では、図1のウエハ搬送系50を用いて半導体試験治具20を運び、吸着溝12aの直上に基台貫通穴16aが位置するように、半導体試験治具20を真空チャック12の上にのせる。図10は、治具搭載工程後の半導体試験治具20等の断面図である。真空チャック12の吸着溝12aと吸着穴12bが、基台貫通穴16aにつながっている。
基台貫通穴16aの大きさは、基台16の上面側より基台16の下面側で大きくなる。つまり、基台貫通穴16aは、基台16の上面側より下面側で面積が大きくなるテーパー形状となっている。基台貫通穴16aは基台16の下面側で比較的大きな面積であるので、基台貫通穴16aと真空チャック12の吸着溝12aとの位置合わせが容易となる。
次いで、真空チャック12により、基台貫通穴16aの空気を吸引することで、半導体装置60を基台16に密着(真空吸着)させる(ステップS5)。この工程を、密着工程という。この工程では、真空チャック12の吸着機能により、吸着穴12b、吸着溝12a、及び基台貫通穴16aの中の空気を吸引する。これにより、密着部18及び基台16の下面が、真空チャック12の上面に真空吸着し、半導体装置60及び枠部14が基台16に真空吸着する。
真空チャック12に半導体ウエハを設置し真空吸着する場合は、半導体ウエハが多少撓んだ状態で真空チャック12に密着する。しかし、金属製の薄板である基台16は真空吸着されても半導体ウエハほどは撓まない。そのため、基台16と真空チャック12の間の間隙が原因となり、基台貫通穴16aの空気を十分に真空引きできない場合がある。そこで、本発明の実施の形態1では、基台16の下面外周に沿って密着部18を設けることで、不所望部分の真空引き(吸着漏れ)を防止している。
次いで、半導体装置の電気的特性を測定する(ステップS6)。この工程では、半導体装置60の上面にプローブピン34をあてて、半導体装置60の電気的特性を測定する。この工程を測定工程という。一方の電極は、半導体装置60の上面の接続パッドに接触するプローブピン34であり、他方の電極は半導体装置60の下面と半導体試験治具20を介して接触する真空チャック12の上面である。枠部14を絶縁性の材料で形成したので、半導体装置60と枠部14の間の放電を抑制できる。また、半導体装置同士が導通することも回避できる。
測定工程では、半導体試験治具20に設置した全ての半導体装置60の電気的特性を測定する。半導体装置60が基台16に密着し、基台16が真空チャック12に密着しているので、電気的な抵抗成分を抑制することができる。
プローブピン34は半導体装置60に対しある程度の圧力を及ぼすので、プローブピン34の直下における基台貫通穴16aが大きいと、この圧力により半導体装置60がダメージを受けるおそれがある。本発明の実施の形態1では、図9に示すように基台貫通穴16aの大きさが、基台16の上面側より下面側で大きくなるようにした。つまり、基台貫通穴16aは基台16の上面側では比較的小さな面積となる。そのため、プローブピン34の直下に基台貫通穴16aが位置する可能性を減らすことができ、プローブピン34の直下に基台貫通穴16aがある場合でもその穴が小さいので半導体装置60へのダメージを低減できる。
次いで、測定工程終了後、プローブピン34を退避させる。そして、真空吸引を解除した後、ウエハ搬送系50により、半導体試験治具20を真空チャック12から退避させる(ステップS7)。
次いで、制御部40が、予定されていた測定が終了したか判断する(ステップS8)。予定されていた測定が終了した場合は処理を終了する。他方、予定された測定が終了していない場合は、枠部を変更する必要は無いか判断する(ステップS9)。例えば、次回測定の対象となる半導体装置が前回測定対象とした半導体装置より大きい場合には、大きい枠部貫通穴を有する枠部に変更する必要がある。ステップS9では、このように、次回測定の対象となる半導体装置の大きさ、形状及び数のデータから、現在基台に取り付けられた枠部を変更する必要が無いか判断する。
枠部の変更が不要であれば、測定済みの半導体装置を半導体試験治具20から取り出し、新たに測定するする半導体装置を半導体試験治具20に設置する。その後、上記したとおりの手順で、半導体装置の電気的特性を測定する。
他方、枠部の変更が必要な場合は、次に使用すべき枠部を選択する(ステップS1)。例えば、大きい半導体装置を設置できる枠部を選択する。枠部を交換する際には、まず、図6に示す要領で枠部14を基台16から取り外し、前回使用した基台の上に次回使用する枠部をのせる。図11は、枠部交換後の半導体試験治具の平面図である。次回測定の半導体装置が大型のチップの場合、図11に示すように比較的大きい枠部貫通穴14aを有する枠部14を用いる。この例では枠部14の1つの枠部貫通穴14aには9つの基台貫通穴16aがつながっている。
このように基台16を変更することなく枠部14だけを変更することができる。したがって、枠部14と基台16の何れか一方が破損した場合には破損した部品だけを交換すればよいので、低コストで運用できる。
その後、上記したとおりの手順で、半導体装置の電気的特性を測定する。このように枠部を交換するだけで、大きさの異なる半導体装置の評価が可能となる。なお、予め、次回測定対象となる半導体装置を搭載した半導体試験治具を用意しておき、その半導体試験治具を、測定を終えた半導体試験治具と交換してもよい。
上記の各処理は、例えば制御部40のプロセッサがメモリに記憶されたプログラムを実行することで実現される。なお、制御部の構成については、CPU又はシステムLSIなどの処理回路を複数設け、それらが連携して上記機能を実行してもよい。
このように、本発明の実施の形態1に係る半導体試験治具20は、その形状を略円形とし、半導体ウエハの形状(平面視で略円形)と略一致させたので、ウエハ搬送系50を用いて搬送できる。それだけではなく、ウエハを吸着するために設けられた真空チャック12及びプローブピン34をそのまま利用して、個片化(チップ化)された半導体装置を測定できる。したがって、個片化された半導体装置を測定するために新たな装置を導入する必要がなく低コストである。また、密着部18により、真空チャック12の表面を保護するので、真空チャック12の表面にダメージを与えることもない。
図12は、変形例に係る半導体試験治具等の断面図である。基台16の下面に導電性シート70が設けられている。この導電性シート70により、基台16の下面と真空チャック12の上面の密着性を向上させつつ、両部位の電気的な導通を図ることができる。基台貫通穴16aは、真空チャック12の表面の吸着溝12aの上に位置するようにする。
枠部貫通穴14aと基台貫通穴16aをつなげるために、基台16と枠部14の位置を定める位置調整部が必要である。実施の形態1では、枠部14の穴14bと基台16の凸部16bが、この位置調整部に相当する。ただ、これに限定されず枠部14側に凸部を設けて、基台16に穴を設けてもよい。つまり、基台16と枠部14の一方に凸部を設け、基台16と枠部14の他方に凸部を収容する穴部を設ければよい。
なお、測定対象として、半導体装置の一面において電気的入出力を行う横型構造の半導体装置だけを想定する場合は、基台16に電流を流す必要が無い。その場合、基台16は絶縁性を有する材料で形成してもよい。例えば樹脂材料を成形加工して基台を作成することができる。
これらの変形は以下の実施の形態に係る半導体試験治具及び半導体装置の試験方法に適宜応用できる。なお、以下の実施の形態に係る半導体試験治具、及び半導体装置の試験方法は実施の形態1との類似点が多いので、実施の形態1との相違点を中心に説明する。
実施の形態2.
図13は、実施の形態2に係る半導体試験治具等の断面図である。枠部貫通穴14aを囲む枠部14の壁面は、上端部分が曲面14d´となっている。よって、枠部14に角ができ、そこに電荷が集中し放電の原因となることを回避できる。また、この曲面14d´により半導体装置60を容易に基台16に載せることができ、しかも、その際に半導体装置60が枠部14に接触し半導体装置60にキズがつくことを防止できる。なお、枠部の壁面の上端部分以外の部分を、実施の形態1で説明した斜面にしてもよい。
基台16の下面には基台貫通穴16aにつながる溝である基台溝72が形成されている。基台溝72を設けることで、基台貫通穴16aの直下に真空チャック12の吸着溝12aがない場合でも、基台溝72の何れかの箇所が吸着溝12aと接すれば、基台溝72を介して基台貫通穴16aと吸着溝12aをつなげることができる。これにより、吸着溝12aの直上に基台貫通穴16aを位置させる位置あわせが不要となり、治具搭載工程の作業が容易となる。
実施の形態3.
図14は、実施の形態3に係る基台16と基台16の上に設けられた枠部14の平面図である。基台16と枠部14の外周部には切り欠き14eが形成されている。切り欠きとは、基台16と枠部14の側面に形成された凹形状の部分である。切り欠き14eは、基台16と枠部14の外周に等間隔に4つ設けられている。枠部14の上面には、収容凹部14fが形成されている。収容凹部14fは切り欠き14eの隣に設けられている。
切り欠き14eと収容凹部14fは、基台16と枠部14を一体化させるクランプの一部を収容するために設けられている。図15は、クランプ100が取り付けられた半導体試験治具の断面図である。クランプ100は、枠部14の上面に接する枠部接触部100Aと、基台16の下面に接する基台接触部100Bと、基台接触部100Bと枠部接触部100Aを接続する接続部100Cを備えている。
枠部接触部100Aと基台接触部100Bとで、基台16と枠部14を挟みこんでこれらを固定する。下に凸となる枠部接触部100Aの先端部100aが、枠部14の収容凹部14fに収容されることで、枠部14を基台16の予め定められた位置に位置決めできる。これにより、クランプ100の枠部14に対する位置ずれ、クランプ100の基台16及び枠部14に対する抜け落ち、及び枠部14の回転ずれを防止することができる。
基台接触部100Bが基台16の下面よりも下方にあるとウエハ搬送系50による半導体試験治具の搬送が困難になる場合がある。そこで、基台の下面に溝16cを形成し、この溝16cに基台接触部100Bを収容した。これにより、基台接触部100Bの下面と基台16の下面が1つの平面を構成するので、ウエハの搬送と変わらない条件下でウエハ搬送系50を用いた搬送ができる。また、測定対象が縦型構造の半導体装置である場合は、真空チャック12を電極として使用するために、基台16と真空チャック12を接触させる必要がある。その場合、クランプ100の基台接触部100Bが基台16の下面より下にないようにするべきである。そうすることで、基台16の吸着漏れを回避できる。
図16は、クランプ100を取り付けた半導体試験治具の平面図である。クランプ100の接続部100Cが、切り欠き(図14の切り欠き14e参照)の中に収容されることで、半導体試験治具は平面視で略円形となっている。半導体試験治具をウエハと同形状である略円形とすることで、略円形のウエハを搬送するウエハ搬送系50等を利用できる。基台16と枠部14に切り欠きを形成しない場合、クランプの接続部100Cが基台と枠部よりも外側に突出し、半導体試験治具が平面視で略円形とならない。そうするとウエハ搬送系での搬送ができなくなる場合がある。
既に説明した図15は図16のA−A破線における断面図である。図17は、図16のB−B破線における断面図である。基台16の溝16cに基台接触部100Bが収容されることで、基台接触部100Bが基台16よりも下方に位置することを防止している。
クランプ100の先端部100aを収容凹部14fに収容する必要があるため、クランプ100は剛体ではなくある程度の柔軟性(バネ性)を有する材料で作成する。クランプ100の材料はそのようなバネ性を確保できれば、金属材料でもよいし樹脂材料でもよい。クランプ100を金属材料で形成する場合は板金加工で容易に薄いクランプを製作できる。クランプ100を樹脂材料で形成する場合は成型加工で容易に製作できる。クランプ100の厚さは概ね1mm程度とすることが好ましい。
クランプ100は、枠部貫通穴14aと基台貫通穴16aをつなげるように基台16と枠部14の位置を定める位置調整部として機能する。基台16と枠部14にクランプ100を取り付けた後に、半導体試験治具に被測定物である半導体装置をのせ、真空チャック12の上に半導体試験治具を固定し、半導体装置の電気的特性を測定する。
本発明の実施の形態3に係る半導体試験治具は様々な変形が可能である。例えば、切り欠きを省略したうえでクランプを設けても、半導体試験治具の平面形状が略円形を維持できる場合は、ウエハ搬送系を使用できる。切り欠きを省略する場合は、クランプを十分薄くすることが好ましい。また、クランプの数は4つに限定されない。クランプの数は、半導体試験治具の大きさに応じて増減させるのが好ましい。クランプの一部を収容する収容凹部14fは、枠部14の上面ではなく、基台16の下面に形成してもよい。
実施の形態4.
図18は、実施の形態4に係る半導体試験治具の一部断面図である。図18は、図16のクランプとは異なるクランプを用いる半導体試験治具に関するものであるが、その断面位置は図16のA−A線に対応する。クランプ150は、基台接触部150Bと枠部接触部150Aにこれらを近接させる力を及ぼすコイルバネ150Dを備えている。コイルバネ150Dは接続部150Cに取り付けられている。クランプ150はこのコイルバネ150Dを支点として開閉する開閉機構を構成している。コイルバネ150Dの弾性力により枠部14を基台16に密着させることができるので、測定時又は搬送時に枠部14が基台16から離れたり、枠部14が基台16からずれたりすることを防止できる。
基台16の側面には挿入穴16dが形成されている。この挿入穴16dには、基台接触部150Bが収容(挿入)されている。図19は、実施の形態4の半導体試験治具の一部断面図である。図19の断面位置は、図16のB−B線に対応する。クランプの基台接触部150Bが挿入穴16dの中に挿入されている。これにより、クランプが基台16の下面よりも下方に位置することを防止できる。そのため、半導体試験治具を安定して搬送することができ、しかも基台16を真空チャック12に密着させることができる。
基台接触部150Bを基台16の挿入穴16dに収容することで、基台16の下面の任意の場所に密着部18を設けることができる。クランプ150による基台16と枠部14の一体化は以下の手順で行う。まず、クランプ150を開いた状態(枠部接触部150Aと基台接触部150Bが離れた状態)とし、基台接触部150Bを挿入穴16dに挿入する。その後、クランプ150を閉じ、枠部接触部150Aの先端部150aを枠部14の上面に設けた収容凹部14fに入れる。こうして、基台16と枠部14を一体化させる。
クランプ150は、開閉機構を備える別の構成に置き換えることができる。例えばねじの巻き加減に応じて開閉状態が変化する構成のクランプを採用してもよい。
実施の形態5.
図20は、実施の形態5に係る半導体試験治具の断面図である。基台16の下面には、外周部に沿って下に凸となるリブ部分200が設けられている。リブ部分200は平面視で環状となっている。また、基台16の下面には、リブ部分200よりも内側に位置する環状のテープ(密着部18)が設けられている。
近年、半導体装置の薄厚化に伴い、ウエハの外周部分にウエハの中央部よりも厚いリブ部を設けることがある。リブ付きウエハの電気的特性は、厚みが一定のウエハとは異なる搬送系と真空チャックを利用して、評価される。本発明の実施の形態5では、リブ付きウエハの評価に用いられるウエハ搬送系と真空チャックを利用して個片化された半導体装置を評価するために、半導体試験治具にリブ部分200を設けた。
リブ部分200は、リブ付きウエハのリブと類似の形状を有するように作成する。リブ部分200は、基台16が金属であれば、基台16の裏面に切削加工を施すことで形成できる。基台16とは別にリブ部分を作成し、そのリブ部分を基台16に接着してもよい。基台とは別部品のリブ部分はたとえば板金加工で作製することができる。
なお、密着部18の有無に関わらず、基台16の下面にリブ部分200よりも内側に位置する導電性シートを設けてもよい。ここまでに説明した各実施の形態の特徴は適宜に組み合わせて用いてもよい。
10 半導体評価装置、 12 真空チャック、 12a 吸着溝、 12b 吸着穴、 14 枠部、 14a 枠部貫通穴、 14b 穴、 14c 溝、 14d 傾斜面、 14d´ 曲面、 14e 切り欠き、 14f 収容凹部、 16 基台、 16a 基台貫通穴、 16b 凸部、 16c 溝、 16d 挿入穴、 18 密着部、 20 半導体試験治具、 50 ウエハ搬送系、 58 空隙、 60 半導体装置、 70 導電性シート、 72 基台溝、 100 クランプ、 100A 枠部接触部、 100B 基台接触部、 100C 接続部、 150D コイルバネ、 200 リブ部分

Claims (24)

  1. 複数の基台貫通穴が形成された板状の基台と、
    前記基台貫通穴より大きい枠部貫通穴が複数形成され、前記基台の上面に重ねられた枠部と、
    前記枠部貫通穴と前記基台貫通穴をつなげるように、前記基台と前記枠部の位置を定める位置調整部と、を備え、
    前記枠部は前記基台に着脱可能に取り付けられ、
    平面視で円状の輪郭を有し、
    複数の前記基台貫通穴の少なくとも1つは、前記枠部貫通穴とつながらず、前記枠部の直下に位置することを特徴とする半導体試験治具。
  2. 前記位置調整部は、
    前記基台と前記枠部の一方に設けられた凸部と、
    前記基台と前記枠部の他方に設けられ、前記凸部を収容する穴部と、を有することを特徴とする請求項1に記載の半導体試験治具。
  3. 前記位置調整部は、前記基台の下面に接する基台接触部と、前記枠部の上面に接する枠部接触部とで、前記基台と前記枠部を挟みこんで固定するクランプを備えたことを特徴とする請求項1に記載の半導体試験治具。
  4. 前記基台の下面には溝が形成され、
    前記基台接触部が前記溝に収容されることで、前記基台接触部の下面と前記基台の下面が1つの平面を構成することを特徴とする請求項3に記載の半導体試験治具。
  5. 前記基台の側面には挿入穴が形成され、
    前記基台接触部が前記挿入穴に収容されることを特徴とする請求項3に記載の半導体試験治具。
  6. 前記基台の下面又は前記枠部の上面には前記クランプの一部を収容する収容凹部が設けられたことを特徴とする請求項3〜5のいずれか1項に記載の半導体試験治具。
  7. 前記クランプは、前記基台接触部と前記枠部接触部を接続する接続部を備え、
    前記枠部と前記基台の外周部には切り欠きが形成され、
    前記接続部は前記切り欠きの中に収容されることを特徴とする請求項3〜6のいずれか1項に記載の半導体試験治具。
  8. 前記クランプは、前記基台接触部と前記枠部接触部にこれらを近接させる力を及ぼすコイルバネを備えたことを特徴とする請求項3〜7のいずれか1項に記載の半導体試験治具。
  9. 前記クランプは金属で形成されたことを特徴とする請求項3〜8のいずれか1項に記載の半導体試験治具。
  10. 前記クランプは樹脂で形成されたことを特徴とする請求項3〜8のいずれか1項に記載の半導体試験治具。
  11. 前記基台は導電性を有することを特徴とする請求項1〜10のいずれか1項に記載の半導体試験治具。
  12. 前記基台は絶縁性を有することを特徴とする請求項1〜10のいずれか1項に記載の半導体試験治具。
  13. 前記枠部貫通穴を囲む前記枠部の壁面は、前記枠部の上面側から前記枠部の下面側に向かって前記枠部貫通穴が小さくなるように、傾斜面となっていることを特徴とする請求項1〜12のいずれか1項に記載の半導体試験治具。
  14. 前記枠部貫通穴を囲む前記枠部の壁面は、上端部分が曲面となっていることを特徴とする請求項1〜13のいずれか1項に記載の半導体試験治具。
  15. 前記基台貫通穴の大きさは、前記基台の上面側より前記基台の下面側で大きくなることを特徴とする請求項1〜14のいずれか1項に記載の半導体試験治具。
  16. 前記枠部の外周部又は前記基台の外周部は、前記基台の上面と前記枠部の下面の間に空隙を提供する形状であることを特徴とする請求項1〜15のいずれか1項に記載の半導体試験治具。
  17. 前記基台の下面には、外周部に沿って下に凸となるリブ部分が設けられたことを特徴とする請求項1〜16のいずれか1項に記載の半導体試験治具。
  18. 前記基台の下面には、前記リブ部分よりも内側に位置する環状のテープが設けられたことを特徴とする請求項17に記載の半導体試験治具。
  19. 前記基台の下面には、前記リブ部分よりも内側に位置する導電性シートが設けられたことを特徴とする請求項17に記載の半導体試験治具。
  20. 前記基台の下面外周部に沿って設けられた環状のテープを備えたことを特徴とする請求項1〜16のいずれか1項に記載の半導体試験治具。
  21. 前記基台の下面に設けられた導電性シートを備えたことを特徴とする請求項1〜16のいずれか1項に記載の半導体試験治具。
  22. 複数の基台貫通穴が形成された板状の基台の上に、前記基台貫通穴より大きい枠部貫通穴が複数形成された枠部を、前記枠部貫通穴と前記基台貫通穴がつながるように、重ねる重ね合わせ工程と、
    前記基台のうち前記枠部貫通穴により露出した部分に半導体装置をのせ、前記半導体装置の下面を前記基台貫通穴の上に位置させる半導体搭載工程と、
    前記基台と前記枠部を有する半導体試験治具を、真空チャックの上にのせる治具搭載工程と、
    前記真空チャックにより、前記基台貫通穴の空気を吸引することで、前記半導体装置を前記基台に密着させる密着工程と、
    前記半導体装置の上面にプローブピンをあてて、前記半導体装置の電気的特性を測定する測定工程と、を備え、
    前記半導体試験治具は平面視で円状の輪郭を有し、
    複数の前記基台貫通穴の少なくとも1つは、前記枠部貫通穴とつながらず、前記枠部の直下に位置することを特徴とする半導体装置の試験方法。
  23. 前記真空チャックの上面には吸着溝が形成され、前記治具搭載工程では、前記吸着溝の直上に前記基台貫通穴を位置させることを特徴とする請求項22に記載の半導体装置の試験方法。
  24. 前記基台の下面には、前記基台貫通穴につながる溝である基台溝が形成されたことを特徴とする請求項22又は23に記載の半導体装置の試験方法。
JP2015077780A 2015-04-06 2015-04-06 半導体試験治具、半導体装置の試験方法 Active JP6424719B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015077780A JP6424719B2 (ja) 2015-04-06 2015-04-06 半導体試験治具、半導体装置の試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015077780A JP6424719B2 (ja) 2015-04-06 2015-04-06 半導体試験治具、半導体装置の試験方法

Publications (2)

Publication Number Publication Date
JP2016197689A JP2016197689A (ja) 2016-11-24
JP6424719B2 true JP6424719B2 (ja) 2018-11-21

Family

ID=57358492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015077780A Active JP6424719B2 (ja) 2015-04-06 2015-04-06 半導体試験治具、半導体装置の試験方法

Country Status (1)

Country Link
JP (1) JP6424719B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7230679B2 (ja) * 2019-05-15 2023-03-01 住友電気工業株式会社 半導体素子の製造方法
US11808808B2 (en) * 2021-12-08 2023-11-07 International Business Machines Corporation Testing a single chip in a wafer probing system
CN114620488B (zh) * 2022-03-24 2023-06-02 业泓科技(成都)有限公司 电子组件模块的取片治具及其操作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738307Y2 (ja) * 1990-06-07 1995-08-30 株式会社中央製作所 板状被処理物の保持装置
JPH04160722A (ja) * 1990-10-23 1992-06-04 Nec Corp 電極クリップ治具
JPH0798361A (ja) * 1993-06-19 1995-04-11 Tokyo Electron Ltd 被検査体の収納具及びプローブ装置
JPH0837225A (ja) * 1994-07-26 1996-02-06 Hitachi Ltd 半導体製造用治具および前記治具を使用した検査装置
JPH11267986A (ja) * 1998-03-23 1999-10-05 Murata Mfg Co Ltd シート吸着板
JP2001004699A (ja) * 1999-06-24 2001-01-12 Hitachi Ltd 半導体装置の製造方法及び検査用治具
JP3351395B2 (ja) * 1999-07-19 2002-11-25 日本電気株式会社 チップトレイを用いたフリップチップ形成方法
JP4459412B2 (ja) * 2000-08-21 2010-04-28 Okiセミコンダクタ株式会社 チップトレイ及び電子部品の搬送方法
JP4440694B2 (ja) * 2004-04-14 2010-03-24 三菱電機株式会社 半導体素子用トレイ
JP4020938B2 (ja) * 2005-08-22 2007-12-12 東京エレクトロン株式会社 半導体ウェハ用搬送トレイおよび半導体ウェハ搬送システム
JP2007109764A (ja) * 2005-10-12 2007-04-26 Seiko Epson Corp 半導体チップ収容トレイ及び半導体チップの搬送方法
JP2007109878A (ja) * 2005-10-13 2007-04-26 Seiko Epson Corp 半導体チップ搬送体、トレイ固定部材、及び半導体チップ収容トレイの固定方法。
JP4832207B2 (ja) * 2006-08-09 2011-12-07 富士通セミコンダクター株式会社 プローバ装置用搬送トレイ
JP2009013502A (ja) * 2008-08-12 2009-01-22 Mitsumura Printing Co Ltd 搬送装置および搬送装置の作製方法
JP2010073748A (ja) * 2008-09-16 2010-04-02 Sharp Corp ウエハトレイ、それを用いた検査装置および検査方法
JP2012012042A (ja) * 2010-06-29 2012-01-19 Toyota Motor Corp チップデバイスを収納する収納容器
JP5901110B2 (ja) * 2010-10-06 2016-04-06 三木ポリマー株式会社 面実装電子部品の搬送用トレー
JP5523436B2 (ja) * 2011-12-19 2014-06-18 三菱電機株式会社 半導体清浄装置および半導体清浄方法
JP6062703B2 (ja) * 2012-10-16 2017-01-18 東洋精密工業株式会社 薄型ワーククランプトレイ

Also Published As

Publication number Publication date
JP2016197689A (ja) 2016-11-24

Similar Documents

Publication Publication Date Title
JP7465854B2 (ja) 試験用キャリア
US7609052B2 (en) Contact pusher, contact arm, and electronic device handling apparatus
JP6440587B2 (ja) 吸着プレート、半導体装置の試験装置および半導体装置の試験方法
US9664706B2 (en) Semiconductor chip testing apparatus for picking up and testing a semiconductor chip
JP6424719B2 (ja) 半導体試験治具、半導体装置の試験方法
WO2018154941A1 (ja) テストシステム
JPWO2004051292A1 (ja) 押圧部材および電子部品ハンドリング装置
KR20110018856A (ko) 슬라이딩가능하게 배열된 판을 포함하는 전자 부품을 정렬하기 위한 지지체
TWI605254B (zh) 測試裝置
US20110043231A1 (en) System for post-processing of electronic components
JP2007178132A (ja) 半導体検査装置および半導体検査方法
JP2014195016A (ja) 半導体検査装置
TW201822283A (zh) 具有移動載體容納裝置的移動裝置之裝配機
JP2007333697A (ja) 電子部品試験装置のキャリブレーション方法
JP2006317346A (ja) プロービングシステム及びプローバ
KR20170142610A (ko) 반도체 소자를 수납하기 위한 인서트 조립체 및 이를 구비하는 테스트 트레이
JP6266386B2 (ja) 半導体試験システム
CN107490733B (zh) 将探针销与电子设备的位置对准的方法及装置
JP4088401B2 (ja) ウェハカセット装置
KR20150019262A (ko) 반도체 패키지의 검사 방법
US11408913B2 (en) Method for testing semiconductor devices
US9062968B2 (en) PCB loading apparatus for measuring thickness of printed circuit board stack
JP6680176B2 (ja) 評価装置および半導体チップの評価方法
JP4907513B2 (ja) ウェハカセット装置
KR102014334B1 (ko) 기판 검사 카트리지 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181008

R150 Certificate of patent or registration of utility model

Ref document number: 6424719

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250