JP7230679B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP7230679B2
JP7230679B2 JP2019092201A JP2019092201A JP7230679B2 JP 7230679 B2 JP7230679 B2 JP 7230679B2 JP 2019092201 A JP2019092201 A JP 2019092201A JP 2019092201 A JP2019092201 A JP 2019092201A JP 7230679 B2 JP7230679 B2 JP 7230679B2
Authority
JP
Japan
Prior art keywords
metal plate
susceptor
opening
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019092201A
Other languages
English (en)
Other versions
JP2020188148A (ja
Inventor
健彦 菊地
伸彦 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2019092201A priority Critical patent/JP7230679B2/ja
Priority to US16/859,128 priority patent/US20200365445A1/en
Publication of JP2020188148A publication Critical patent/JP2020188148A/ja
Application granted granted Critical
Publication of JP7230679B2 publication Critical patent/JP7230679B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting substrates others than wafers, e.g. chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0218—Substrates comprising semiconducting materials from different groups of the periodic system than the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1028—Coupling to elements in the cavity, e.g. coupling to waveguides adjacent the active region, e.g. forward coupled [DFC] structures
    • H01S5/1032—Coupling to elements comprising an optical axis that is not aligned with the optical axis of the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1053—Comprising an active region having a varying composition or cross-section in a specific direction
    • H01S5/1064—Comprising an active region having a varying composition or cross-section in a specific direction varying width along the optical axis

Description

本発明は半導体素子の製造方法に関するものである。
化合物半導体基板から取得した発光素子などを含む小片と、導波路を形成したシリコンウェハとを接合し、半導体素子を製造する技術が知られている（例えば非特許文献１）。
シアンシュ・ルオら（Xianshu. Luo et al.） フロンティアーズ・イン・マテリアルズ（frontiers in MATERIALS） Vol.2, No.28, 2015
化合物半導体の小片を接着剤などで支持基板に接着し、支持基板とシリコンウェハとを対向させ、接着剤を取り除くことで、小片をシリコンウェハに転写する。しかし接着剤が小片とシリコンウェハとの界面に付着し、半導体素子の特性に悪影響を及ぼす恐れがある。
そこで、支持基板に代えてサセプタを用いる。小片をサセプタの窪みに配置し、サセプタからシリコンウェハへと小片を転写する。接着剤を用いないため汚染も抑制される。しかし、窪みの深さがばらつくことでサセプタの高さも不均一になり、接合の歩留まりが低下する。そこで、小片の高さのばらつきを低減することが可能な半導体素子の製造方法を提供することを目的とする。
本発明に係るサセプタは、第１金属板と、前記第１金属板の表面に接合された第２金属板と、を具備し、前記第２金属板は複数の第１開口部を有し、前記複数の第１開口部から前記第１金属板の表面が露出するサセプタである。
本発明に係る半導体素子の製造方法は、化合物半導体基板の上に複数の化合物半導体層を積層する工程と、前記化合物半導体層を積層する工程の後、前記化合物半導体基板を分割することで、前記化合物半導体基板から小片を形成する工程と、上記のサセプタの第１開口部に前記小片を配置する工程と、シリコンを含む第１基板に導波路メサを形成する工程と、前記サセプタと前記第１基板とを対向させ、前記小片と前記第１基板とを接合する工程と、を有する半導体素子の製造方法である。
上記発明によれば、小片の高さのばらつきを低減することが可能である。
図１（ａ）は実施例１に係るサセプタを例示する平面図であり、図１（ｂ）はサセプタを例示する断面図である。 図２（ａ）および図２（ｂ）は金属板を例示する平面図である。 図３（ａ）は半導体素子を例示する斜視図である。図３（ｂ）は半導体素子を例示する断面図である。 図４（ａ）は半導体素子の製造方法を例示する平面図であり、図４（ｂ）は半導体素子の製造方法を例示する断面図である。 図５は半導体素子の製造方法を例示する平面図である。 図６（ａ）は半導体素子の製造方法を例示する斜視図であり、図６（ｂ）および図６（ｃ）は半導体素子の製造方法を例示する断面図である。 図７（ａ）および図７（ｂ）は半導体素子の製造方法を例示する断面図であり、図７（ｃ）は半導体素子の製造方法を例示する斜視図である。 図８（ａ）は実施例２に係るサセプタを例示する平面図であり、図８（ｂ）および図８（ｃ）はマークの拡大図である。 図９は実施例３に係るサセプタを例示する平面図である。 図１０は実施例４に係るサセプタを例示する断面図である。 図１１（ａ）および図１１（ｂ）は金属板を例示する平面図である。 図１２（ａ）および図１２（ｂ）は金属板を例示する平面図である。
[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。
本願発明の一形態は、（１）第１金属板と、前記第１金属板の表面に接合された第２金属板と、を具備し、前記第２金属板は複数の第１開口部を有し、前記複数の第１開口部から前記第１金属板の表面が露出するサセプタである。第１金属板および第２金属板を精度高く加工することができ、第１金属板の厚さのばらつきを抑制することができる。したがって小片の高さのばらつきを低減することができる。
（２）前記第１金属板と前記第２の金属板とは金属拡散接合により接合されてもよい。接着剤を用いないため、接着剤に起因する汚染が抑制される。
（３）前記第１金属板および前記第２金属板はステンレス鋼の板でもよい。ステンレス鋼を精度高く加工することが可能であるため、厚さのばらつきを抑制することができる。したがって小片の高さのばらつきを低減することができる。
（４）前記第１金属板の厚さのばらつきは０．０１０ｍｍ以下でもよい。小片の高さのばらつきを効果的に低減することができる。
（５）前記第２金属板は、前記第１金属板との接合面とは反対側の面にマークを有してもよい。マークを位置合わせに用いることで、サセプタのアライメントを精度高く行うことができる。
（６）前記第２金属板は前記第１開口部と連続する第２開口部を有してもよい。小片の配置を容易に行うことができる。
（７）前記第１金属板は前記第１開口部と重なる位置に第３開口部を有してもよい。第３開口部を介して第１開口部内を吸引することで小片をサセプタ内に吸着して、固定することができる。
（８）化合物半導体基板の上に複数の化合物半導体層を積層する工程と、前記化合物半導体層を積層する工程の後、前記化合物半導体基板を分割することで、前記化合物半導体基板から小片を形成する工程と、上記のサセプタの第１開口部に前記小片を配置する工程と、シリコンを含む第１基板に導波路メサを形成する工程と、前記サセプタと前記第１基板とを対向させ、前記小片と前記第１基板とを接合する工程と、を有する半導体素子の製造方法である。第１金属板および第２金属板を精度高く加工することができ、第１金属板の厚さのばらつきを抑制することができる。したがって小片の高さのばらつきを低減することができる。
［本願発明の実施形態の詳細］
本願発明の実施形態に係るサセプタおよび半導体素子の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
（サセプタ）
図１（ａ）は実施例１に係るサセプタ１００を例示する平面図である。図１（ｂ）はサセプタ１００を例示する断面図であり、図１（ａ）の線Ａ－Ａに沿った断面を図示する。
図１（ａ）に示すようにサセプタ１００は例えば円形の金属板であり、オリエンテーションフラット６３、および複数の開口部６２ａ（第１開口部）を有する。開口部６２ａは例えば正方形であり、幅Ｗ１は例えば２．２ｍｍである。隣り合う開口部６２ａ間の距離は例えば２ｍｍである。図１（ａ）の例では開口部６２ａの個数は３６個であるが、３６個以上でもよいし３６個未満でもよい。サセプタ１００の直径Ｄ１は例えば５０ｍｍである。オリエンテーションフラット６３の長さＬ１は例えば１６ｍｍである。
図１（ｂ）に示すように、サセプタ１００は金属板６０（第１金属板）と金属板６２（第２金属板）とを含む。図２（ａ）は金属板６０を例示する平面図であり、図２（ｂ）は金属板６２を例示する平面図である。金属板６０および６２は上面から見たとき互いに等しい形状を有する。金属板６０および６２は例えばＳＵＳ３１６Ｌなどのステンレス鋼で形成されている。金属板６０の１つの面と、金属板６２の１つの面とは例えば金属拡散接合で接合されている。複数の開口部６２ａは金属板６２に設けられ、金属板６２を厚さ方向に貫通する。開口部６２ａからは金属板６０が露出する。金属板６０の厚さＴ１は例えば０．５ｍｍであり、金属板６２の厚さＴ２は例えば０．２ｍｍである。厚さＴ１およびＴ２それぞれの平面内でのばらつきは例えば０．００３ｍｍである。
（サセプタの製造方法）
図２（ａ）に示すように、ステンレス鋼の板から金属板６０を形成する。金属板６０の表面を研磨し、厚さＴ１を０．５±０．００３ｍｍとする。図２（ｂ）に示すように、ステンレス鋼の板から金属板６２を形成する。例えばフォトエッチング法などで金属板６２に複数の開口部６２ａを形成する。開口部６２ａは金属板６２を貫通する。金属板６２の表面を研磨し、厚さＴ２を０．２±０．００３ｍｍとする。金属板６０および６２の表面を研磨して平坦にする。平坦な面同士を接触させ、接着剤などを用いずに金属拡散接合により接合する。これによりサセプタ１００を形成する。
金属板６２の開口部６２ａと金属板６０の表面とが、サセプタ１００の窪みを形成する。サセプタ１００の窪みに、接合のための小片が搭載されることになる。サセプタ１００では、金属板６０の高精度に研磨された表面が窪みの底面となる。この底面は、金属板６０が金属であって板状の形状を有するときに研磨されることで形成される。したがって当該底面は、例えばカーボンの座繰り加工で形成される窪みの底面に比べて、凹凸の少ない高精度の面である。これにより、サセプタ１００の窪みの底面に搭載された小片の上面の高さばらつきが低減される。
金属板６２の開口部６２ａは、金属板６２が板状の形状を有するときに貫通加工される。したがって開口部６２ａの幅の精度は、座繰り加工で形成される窪みの開口部に比べて高くなる。これにより、窪みに小片を搭載したときに、窪みの側面と小片との間に適切なクリアランスをもたせることができる。
サセプタ１００は、金属板６０と金属板６２の金属拡散接合により製造される。サセプタ１００の製造に接着剤を用いないので、接着剤が小片を汚染することがない。
（半導体素子）
次にサセプタ１００を用いて製造される半導体素子について説明する。図３（ａ）は半導体素子１１０を例示する斜視図であり、図３（ｂ）は半導体素子１１０を例示する断面図であり、図３（ａ）の線Ｂ－Ｂに沿った断面を図示する。図３（ａ）および図３（ｂ）に示すように、半導体素子１１０は、基板４０、ＳｉＯ２層４２、Ｓｉ層４４、メサ３０、絶縁膜５４、ｐ型配線５６およびｎ型配線５８を備える。
Ｓｉの基板４０、ＳｉＯ２層４２およびＳｉ層４４はＳＯＩ（シリコン・オン・インシュレータ）基板を形成する。Ｓｉ層４４には、壁４５、導波路メサ４６、溝４７およびテラス４８が設けられている。
図３（ａ）に示すようにメサ３０は両端が先細りのテーパ形状を有し、図３（ｂ）に示すようにｐ型コンタクト層１６、ｐ型クラッド層１８および活性層２０により形成されている。メサ３０の先端は導波路メサ４６の上に位置する。活性層２０とＳｉ層４４との間にはｎ型コンタクト層２２が設けられている。後述するように、ＳＯＩウェハと、活性層２０などを含む化合物半導体の小片とが接合されることで、半導体素子１１０が形成される。
絶縁膜５４はＳｉ層４４、ｎ型コンタクト層２２およびメサ３０を覆う。絶縁膜５４はメサ３０上に開口部５４ａを有し、ｎ型コンタクト層２２の上に開口部５４ｂを有する。開口部５４ａ内であってｐ型コンタクト層１６の上面に、ｐ型電極５３が設けられている。開口部５４ａ内から絶縁膜５４の上面にかけてｐ型配線５６が設けられ、ｐ型配線５６はｐ型電極５３に接触する。
開口部５４ｂ内であってｎ型コンタクト層２２の上面にｎ型電極５５が設けられている。開口部５４ｂ内から絶縁膜５４の上面にかけてｎ型配線５８が設けられ、ｎ型配線５８はｎ型電極５５に接触する。
半導体素子１１０は、能動素子である小片３２と受動素子を有するＳＯＩ基板とが接合し、エバネッセント光結合したハイブリッドレーザとして機能する。例えば波長１．５５μｍを中心とした波長分布を有する自然放出光が活性層２０から出射し、メサ３０の先端から出力され、導波路メサ４６を伝搬する。活性層２０を挟むように、例えばリング共振器やＤＢＲ（Distributed Bragg Reflector）で構成された波長選択性のある光反射機構を設けることによって、波長１．５５μｍの光のみが活性層２０の内部で共振し、レーザ光として半導体素子１１０から出射される。
（半導体素子の製造方法）
図４（ａ）および図５は半導体素子１１０の製造方法を例示する平面図である。図４（ｂ）、図６（ｂ）から図７（ｂ）は半導体素子１１０の製造方法を例示する断面図である。図６（ａ）および図７（ｃ）は半導体素子１１０の製造方法を例示する斜視図である。
（化合物半導体）
図４（ａ）および図４（ｂ）は化合物半導体のウェハ１１に行われる工程を示す。ウェハ１１は半導体基板１０で形成されている。例えば有機金属気相成長法（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）または分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）などで、半導体基板１０の上に、エッチングストップ層１２および１４、ｐ型コンタクト層１６、ｐ型クラッド層１８、活性層２０、ｎ型コンタクト層２２を順にエピタキシャル成長する。
半導体基板１０は例えば厚さ３５０μｍのｐ型インジウムリン（ＩｎＰ）で形成された化合物半導体基板であり、図４（ａ）に示すように例えば２インチのウェハ１１である。ウェハ１１の表面全体に上記の化合物半導体層を積層する。
エッチングストップ層１２は例えばアンドープのガリウムインジウム砒素（ＧａＩｎＡｓ）で形成され、エッチングストップ層１４は例えばアンドープのインジウムリン（ＩｎＰ）で形成されている。ｐ型コンタクト層１６は例えば厚さ１００ｎｍのｐ型ＧａＩｎＡｓで形成されている。ｐ型クラッド層１８は例えば厚さ１８００ｎｍのｐ型ＩｎＰで形成されている。ｐ型の層には例えば亜鉛（Ｚｎ）などがドープされている。活性層２０は例えば厚さ９０ｎｍの多重量子井戸層（ＭＱＷ：Multi Quantum Well）であり、ＧａＩｎＡｓＰの井戸層およびバリア層がそれぞれ５層ずつ積層されている。ｎ型コンタクト層２２は例えば厚さ５０ｎｍのｎ型ＩｎＰで形成され、例えばシリコン（Ｓｉ）などがドープされている。
エピタキシャル成長後、図４（ａ）に点線で示すスクライブライン１１ａに沿ってウェハ１１を切断することで、ウェハ１１から複数の小片３２を形成する。小片３２は矩形であり、一辺の長さは例えば２ｍｍである。
（ＳＯＩ基板）
図５から図６（ｃ）はウェハ４１に行われる工程を示す。図６（ｂ）は図６（ａ）の線Ｃ－Ｃに沿った断面図であり、図６（ｃ）は線Ｄ－Ｄに沿った断面図である。図５に示すウェハ４１は例えば８インチのウェハであり、図６（ａ）に示すようにＳｉの基板４０、ＳｉＯ２層４２およびＳｉ層４４を含むＳＯＩ（シリコン・オン・インシュレータ）基板である。例えば、基板４０の厚さは５２０μｍ、ＳｉＯ２層４２の厚さは３μｍ、Ｓｉ層の厚さは２２０ｎｍである。
図５から図６（ｂ）に示すように、例えばドライエッチングにより、Ｓｉ層４４に複数の溝４７を形成する。Ｓｉ層４４のうちドライエッチングされない部分は導波路メサ４６、壁４５およびテラス４８となる。１つの導波路メサ４６の両側に溝４７が形成され、１つの導波路メサ４６および２つの溝４７の両側にテラス４８が形成される。導波路メサ４６および溝４７は同じ方向に延伸する。溝４７のそれぞれには複数の壁４５が設けられている。壁４５は導波路メサ４６および溝４７に交差し、溝４７を横断し導波路メサ４６およびテラス４８に接続する。
溝４７の幅は例えば３μｍ、壁４５の厚さは例えば１μｍである。壁４５間の距離は小片３２の長さより小さい。図６（ｂ）に示すように、壁４５、導波路メサ４６およびテラス４８は同じ高さを有し、これらの上面は同一平面に位置する。導波路メサ４６は直線状であるが、Ｓｉ層４４には例えばテーパ導波路、リング共振器、ＤＢＲ反射鏡（回折格子）などの光回路が形成されてもよい。
（接合およびそれ以降の工程）
図７（ａ）および図７（ｂ）は接合の工程を示す断面図であり、図７（ｃ）は接合後の状態を示す斜視図である。図７（ａ）に示すように、サセプタ１００の複数の開口部６２ａの内部に小片３２を配置する。小片３２のサセプタ１００への配置に際して、ピンセットで小片３２を把持してもよいし、コレットで小片３２を吸着および搬送してもよい。小片３２の下面は金属板６０の表面に接触し、小片３２の上面は金属板６２の上面から突出する。小片３２の下面は図４（ｂ）に示した半導体基板１０の表面であり、上面はｎ型コンタクト層２２の表面である。小片３２の高さＨ１は例えば０．３５ｍｍである。小片３２と金属板６０との間に接着剤は設けず、また小片３２の上面にも接着剤を塗布しない。
小片３２の配置の後、小片３２にＮ２プラズマを照射し、ｎ型コンタクト層２２の表面を活性化して原子の未結合手を生成する。ウェハ４１にもＮ２プラズマを照射し、Ｓｉ層４４の表面を活性化する。
図７（ｂ）に示すように、サセプタ１００とウェハ４１とを対向させる。小片３２が図６（ｂ）に示す導波路メサ４６に重なるように、サセプタ１００とウェハ４１との位置合わせを行う。小片３２の上面をウェハ４１の表面に接触させ、荷重をかけながら１５０℃に昇温し、２時間のアニールを行う。これにより未結合手同士が結合し、ウェハ４１と小片３２が接合される。プラズマ照射により活性化された面同士が接触することで、小片３２とウェハ４１とは、接着剤を用いずに強固に接合される。図７（ｃ）に示すように、小片３２は導波路メサ４６および壁４５に重なる。
接合後、エッチングによる半導体基板１０の除去、メサ３０の形成、絶縁膜および電極の形成などを行い、図３（ａ）および図３（ｂ）に示す半導体素子１１０を形成する。
実施例１に係るサセプタ１００は、図１（ａ）および図１（ｂ）に示されるように、金属板６０と金属板６２とを接合したものである。金属板６０の表面が開口部６２ａの底面となる。金属板６０および６２は例えばカーボンなどでよく用いられる座繰り加工によって形成された溝に比べて高い精度での加工が可能であり、厚さ（サセプタ１００の窪みの底面からサセプタ１００の裏面までの距離Ｔ１）のばらつきが小さくなる。したがって小片３２を平坦な面に配置することができ、小片の上面の高さＨ１のばらつきが小さくなる。この結果、小片３２のウェハ４１への接合における歩留まりが向上する。
サセプタ１００の金属板６０の厚さおよび加工精度は例えばＪＩＳ規格Ｇ４３０４で規定される。例えば直径５０ｍｍのサセプタ１００において、金属板６０の厚さのばらつきは０．００３ｍｍ以下であり、０．０１０ｍｍ以下などでもよい。小片３２の高さのばらつきも厚さばらつきと同程度まで小さくなり、小片３２のウェハ４１への接合における歩留まりが向上する。
金属板６０と金属板６２とは金属拡散接合により接合されており、接着剤は用いない。このため、例えば小片３２とウェハ４１とのプラズマ活性化接合でサセプタ１００が高温および高真空にさらされても不純物が発生しにくい。接着剤による不純物が飛散して小片３２や導波路メサ４６に付着すると、活性層２０が出射した波長１．５５μｍの光が不純物により吸収され、半導体素子１１０（ハイブリッドレーザ）の光出力が低下する。また、不純物がｐ型電極５３、ｎ型電極５５、ｐ型配線５６およびｎ型配線５８に付着すると、電気的な短絡が発生する恐れがある。サセプタ１００を用いると、不純物による半導体素子１１０の特性の劣化が抑制される。
金属板６０および金属板６２は例えばＳＵＳ３１６Ｌなどのステンレス鋼で形成されている。ステンレス鋼を研磨することで、厚さのばらつきを低減することができる。また、ステンレス鋼はプラズマの照射によりスパッタリングされにくい。特に、スパッタリングされにくいニッケル、クロムおよびモリブデン（Ｎｉ、ＣｒおよびＭｏ）を含むＳＵＳ３１６Ｌを材料とすることが好ましい。
小片３２および開口部６２ａは正方形としたが、例えば長方形、多角形、円形など他の形状でもよい。小片３２を開口部６２ａに収納するため、開口部６２ａの形状と小片３２の形状とは例えば相似であることが好ましく、また開口部６２ａの幅Ｗ１は小片３２の幅よりも例えば０．２ｍｍ程度大きいことが好ましい。小片３２をウェハ４１に接合するため、小片３２の高さＨ１は金属板６２よりも大きい。開口部６２ａの数は、サセプタ１００に配置する小片３２の数に応じて変更することができる。
図８（ａ）は実施例２に係るサセプタ２００を例示する平面図であり、図８（ｂ）はマーク７０の拡大図であり、図８（ｃ）はマーク７２の拡大図である。実施例１と同じ構成については説明を省略する。
図８（ａ）に示すようにサセプタ２００はマーク７０および７２を有する。複数のマーク７０はサセプタ２００の外周付近に設けられ、マーク７２は中心に設けられる。マーク７０および７２は金属板６２に設けられた溝であり、例えば開口部６２ａと同様にフォトエッチングにより形成される。
図８（ｂ）に示すように、マーク７０は溝７０ａおよび７０ｂを含む。１つの溝７０ｂがサセプタ２００の端部から中央側に向けて延伸する。複数の溝７０ａは溝７０ｂに直交し、溝７０ｂに接続する。複数の溝７０ａは互いに離間し、溝７０ａ間の距離Ｄ２は例えば０．１ｍｍである。溝７０ａの幅Ｗ２および溝７０ｂの幅Ｗ３は例えば０．１ｍｍである。マーク７０の長さＬ２は例えば０．５ｍｍである。
図８（ｃ）に示すようにマーク７２は十字型であり、互いに直交する溝７２ａおよび７２ｂで形成される、溝７２ａの幅Ｗ４および溝７２ｂの幅Ｗ５は例えば０．１ｍｍである。マーク７２の長さＬ３は例えば０．５ｍｍである。
実施例２によれば、実施例１と同様に、金属板６０の厚さのばらつきが小さくなる。したがって小片３２の高さのばらつきが小さくなり、小片３２のウェハ４１への接合における歩留まりが向上する。
また、マーク７０および７２を、サセプタ２００とウェハ４１とのアライメントに用いる。例えば、マーク７０の複数の溝７０ａを目盛りとして用いることができる。また、マーク７２をウェハ４１の中心に重ねる。これにより位置合わせの精度が向上し、小片３２をウェハ４１内の所望の位置に接合することができる。
図９は実施例３に係るサセプタ３００を例示する平面図である。サセプタ３００は複数の開口部６２ａおよび６２ｂを有する。開口部６２ｂ（第２開口部）は金属板６２に形成され、開口部６２ａの両側に位置する。開口部６２ｂは矩形であり、開口部６２ａに接続する。複数の開口部６２ａおよび６５は１つの横長の開口部を形成する。開口部６２ｂの幅Ｗ６は開口部６２ａの幅Ｗ１より小さく、例えば１．５ｍｍである。他の構成は実施例１と同じである。開口部６２ｂは、開口部６２ａと同様にフォトエッチングにより形成される。なお、サセプタ３００に図８（ａ）に示したマーク７０および７２を設けてもよい。
実施例３によれば、実施例１と同様に、小片３２の高さのばらつきが小さくなる。また、開口部６２ｂが開口部６２ａに隣接しているため、小片３２の開口部６２ａへの配置および取り出しが容易になり、小片３２の破損が抑制される。特に、ピンセットで把持した小片３２を開口部６２ａに配置する際に、開口部６２ｂにピンセットを挿入することで作業が容易になる。
図１０は実施例４に係るサセプタ４００を例示する断面図である。図１０に示すように、サセプタ４００は、下から順に積層された金属板６４、６６、６０および６２を含む。金属板同士は金属拡散接合により接合されている。
図１１（ａ）は金属板６４を例示する平面図であり、図１１（ｂ）は金属板６６を例示する平面図であり、図１２（ａ）は金属板６０を例示する平面図であり、図１２（ｂ）は金属板６２を例示する平面図である。図１０および図１１（ａ）に示すように、金属板６４（第３金属板）は１つの開口部６４ａ（第３開口部）を有する。開口部６４ａは金属板６４の中心に位置し、厚さ方向に金属板６４を貫通する。図１０および図１１（ｂ）に示すように、金属板６６（第３金属板）は１つの開口部６６ａ（第３開口部）を有する。開口部６６ａは例えば矩形であり、金属板６６を貫通する。図１０および図１２（ａ）に示すように、金属板６０は複数の開口部６０ａを有する。開口部６０ａは円形であり、金属板６０を貫通する。図１０および図１２（ｂ）に示すように、金属板６２は複数の開口部６２ａを有する。開口部６２ａは金属板６２を貫通する。
図１０に示すように、開口部６２ａは開口部６０ａよりも大きく、１つの開口部６２ａは１つの開口部６０ａに重なる。小片３２は、開口部６２ａ内に配置され、開口部６０ａを塞ぐ。開口部６６ａは開口部６０ａ、６２ａおよび６４ａよりも大きく、すべての開口部６０ａ、すべての開口部６２ａおよび開口部６４ａに重なる。開口部６４ａには吸引部７４が接続されている。吸引部７４は例えば真空ポンプなど気体を吸引する装置であり、開口部６４ａ、６６ａ、６０ａおよび６２ａの内部を吸引する。これにより、開口部６２ａ内に配置された小片３２が金属板６０に吸着される。
実施例４によれば、開口部６４ａ、６６ａおよび６０ａを介して小片３２を吸着することで、小片３２をサセプタ４００に強く固定することができる。このため、例えばサセプタ４００に小片３２を搭載した状態で超音波洗浄などを行っても、小片３２の位置ずれが抑制される。超音波洗浄後に、サセプタ４００から小片３２をウェハ４１に接合することができる。開口部６０ａおよび６２ａの数は、サセプタ４００に配置する小片３２の数に応じて変更することができる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 半導体基板
１１、４１ ウェハ
１１ａ スクライブライン
１２、１４ エッチングストップ層
１６ ｐ型コンタクト層
１８ ｐ型クラッド層
２０ 活性層
２２ ｎ型コンタクト層
３０ メサ
３２ 小片
４０ 基板
４２ ＳｉＯ２層
４４ Ｓｉ層
４５ 壁
４６ 導波路メサ
４７ 溝
４８ テラス
５３ ｐ型電極
５４ 絶縁膜
５５ ｎ型電極
５６ ｐ型配線
５８ ｎ型配線
６０、６２、６４，６６ 金属板
６０ａ、６２ａ、６４ａ、６６ａ 開口部
７０、７２ マーク
７０ａ、７０ｂ、７２ａ、７２ｂ 溝
７４ 吸引部
１００、２００、３００、４００ サセプタ
１１０ 半導体素子

Claims (7)

  1. サセプタを用いる半導体素子の製造方法であって、
    前記サセプタは、
    第１金属板と、
    前記第１金属板の表面に接合された第２金属板と、を具備し、
    前記第２金属板は複数の第１開口部を有し、
    前記複数の第１開口部から前記第１金属板の表面が露出し、
    前記製造方法は、
    化合物半導体基板の上に複数の化合物半導体層を積層する工程と、
    前記化合物半導体層を積層する工程の後、前記化合物半導体基板を分割することで、前記化合物半導体基板から小片を形成する工程と、
    前記サセプタの前記第１開口部に前記小片を配置する工程と、
    シリコンを含む第１基板に導波路メサを形成する工程と、
    前記サセプタと前記第１基板とを対向させ、前記小片と前記第１基板とを接合する工程と、を有する半導体素子の製造方法。
  2. 前記第１金属板と前記第２の金属板とは金属拡散接合により接合されている請求項１に記載の半導体素子の製造方法。
  3. 前記第１金属板および前記第２金属板はステンレスの板である請求項１または請求項２に記載の半導体素子の製造方法。
  4. 前記第１金属板の厚さのばらつきは０．０１０ｍｍ以下である請求項１から請求項３のいずれか一項に記載の半導体素子の製造方法。
  5. 前記第２金属板は、前記第１金属板との接合面とは反対側の面にマークを有する請求項１から請求項４のいずれか一項に記載の半導体素子の製造方法。
  6. 前記第２金属板は前記第１開口部と連続する第２開口部を有する請求項１から請求項５のいずれか一項に記載の半導体素子の製造方法。
  7. 前記第１金属板は前記第１開口部と重なる位置に第３開口部を有する請求項１から請求項６のいずれか一項に記載の半導体素子の製造方法。
JP2019092201A 2019-05-15 2019-05-15 半導体素子の製造方法 Active JP7230679B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019092201A JP7230679B2 (ja) 2019-05-15 2019-05-15 半導体素子の製造方法
US16/859,128 US20200365445A1 (en) 2019-05-15 2020-04-27 Susceptor and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019092201A JP7230679B2 (ja) 2019-05-15 2019-05-15 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2020188148A JP2020188148A (ja) 2020-11-19
JP7230679B2 true JP7230679B2 (ja) 2023-03-01

Family

ID=73221047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019092201A Active JP7230679B2 (ja) 2019-05-15 2019-05-15 半導体素子の製造方法

Country Status (2)

Country Link
US (1) US20200365445A1 (ja)
JP (1) JP7230679B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014116331A (ja) 2011-11-30 2014-06-26 Dowa Electronics Materials Co Ltd 結晶成長装置、結晶成長方法及びサセプタ
JP2015164148A (ja) 2014-02-28 2015-09-10 古河電気工業株式会社 集積型半導体光素子、及び集積型半導体光素子の製造方法
JP2016197689A (ja) 2015-04-06 2016-11-24 三菱電機株式会社 半導体試験治具、半導体装置の試験方法
JP2018022728A (ja) 2016-08-02 2018-02-08 東洋精密工業株式会社 部品一体型クランプトレイ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3745969A (en) * 1971-04-19 1973-07-17 Motorola Inc Offset top ejection vapor deposition apparatus
JPH03111577A (ja) * 1989-09-26 1991-05-13 Idemitsu Petrochem Co Ltd マイクロ波プラズマ発生装置およびそれを利用するダイヤモンド膜の製造方法
JPH07254637A (ja) * 1994-03-15 1995-10-03 Fujitsu Ltd 半導体チップトレー
US5531835A (en) * 1994-05-18 1996-07-02 Applied Materials, Inc. Patterned susceptor to reduce electrostatic force in a CVD chamber
US6090705A (en) * 1998-01-20 2000-07-18 Tokyo Electron Limited Method of eliminating edge effect in chemical vapor deposition of a metal
JPH11274202A (ja) * 1998-03-24 1999-10-08 Fuji Xerox Co Ltd バンプ形成装置およびバンプ形成に使用されるチップトレイ
GB0002775D0 (en) * 2000-02-07 2000-03-29 Univ Glasgow Improved integrated optical devices
US9245760B2 (en) * 2010-09-30 2016-01-26 Infineon Technologies Ag Methods of forming epitaxial layers on a porous semiconductor layer
US20120148760A1 (en) * 2010-12-08 2012-06-14 Glen Eric Egami Induction Heating for Substrate Processing
TW201239124A (en) * 2011-03-22 2012-10-01 Chi Mei Lighting Tech Corp Wafer susceptor and chemical vapor deposition apparatus
KR102193326B1 (ko) * 2016-03-25 2020-12-22 가부시키가이샤 코쿠사이 엘렉트릭 기판 지지대, 기판 처리 장치 및 반도체 장치의 제조 방법
TWI671429B (zh) * 2016-07-02 2019-09-11 美商應用材料股份有限公司 在空間ald處理腔室中用以增加沉積均勻性的裝置
US10501844B2 (en) * 2016-07-25 2019-12-10 Applied Materials, Inc. Fine leveling of large carousel based susceptor
JP6857749B2 (ja) * 2017-12-06 2021-04-14 日本たばこ産業株式会社 エアロゾル吸引器用カートリッジ、エアロゾル吸引器、およびエアロゾル吸引器用金属ヒータ
US10844490B2 (en) * 2018-06-11 2020-11-24 Hermes-Epitek Corp. Vapor phase film deposition apparatus
KR20220043195A (ko) * 2019-09-19 2022-04-05 필립모리스 프로덕츠 에스.에이. 중앙 및 주변 서셉터를 포함하는 유도 히터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014116331A (ja) 2011-11-30 2014-06-26 Dowa Electronics Materials Co Ltd 結晶成長装置、結晶成長方法及びサセプタ
JP2015164148A (ja) 2014-02-28 2015-09-10 古河電気工業株式会社 集積型半導体光素子、及び集積型半導体光素子の製造方法
JP2016197689A (ja) 2015-04-06 2016-11-24 三菱電機株式会社 半導体試験治具、半導体装置の試験方法
JP2018022728A (ja) 2016-08-02 2018-02-08 東洋精密工業株式会社 部品一体型クランプトレイ

Also Published As

Publication number Publication date
US20200365445A1 (en) 2020-11-19
JP2020188148A (ja) 2020-11-19

Similar Documents

Publication Publication Date Title
JP3822976B2 (ja) 半導体装置およびその製造方法
US8062959B2 (en) Method of manufacturing semiconductor element
CN100524986C (zh) 集成型半导体激光元件及其制造方法
EP0896405A2 (en) Method for fabricating surface-emitting semiconductor device, surface-emitting semiconductor device fabricated by the method, and display device using the device
JP4573863B2 (ja) 窒化物系半導体素子の製造方法
US20080137692A1 (en) Long wavelength vertical cavity surface emitting laser device and method of fabricating the same
US11698488B2 (en) Method for fabricating a heterostructure comprising active or passive elementary structure made of III-V material on the surface of a silicon-based substrate
US20110281382A1 (en) Nitride-based semiconductor device and method of fabricating the same
JP2011014624A (ja) 半導体レーザ素子の製造方法および半導体レーザ素子
JP2006278661A (ja) 光半導体素子及びその製造方法並びに光半導体装置
WO2002045223A1 (en) Nitride compound semiconductor vertical-cavity surface-emitting laser
WO2019151044A1 (ja) 光半導体素子及び光モジュール
JP2006278694A (ja) 光半導体装置
US20100054292A1 (en) Semiconductor laser device and manufacturing method thereof
JP7230679B2 (ja) 半導体素子の製造方法
US8889445B2 (en) Method for manufacturing semiconductor optical device and semiconductor optical device
JPH1084167A (ja) 窒化ガリウム系化合物半導体発光デバイス及びその製造方法
JP2009212179A (ja) 半導体レーザ素子および半導体レーザ素子の製造方法
JP4614715B2 (ja) 半導体レーザ装置およびその製造方法
JP3928695B2 (ja) 面発光型の半導体発光装置およびその製造方法
KR100854282B1 (ko) 레이저 다이오드 바 및 그 제조 방법
JP7159750B2 (ja) 光半導体素子およびその製造方法
US7901966B2 (en) Method for manufacturing nitride semiconductor device
JP5292443B2 (ja) 光半導体素子の製造方法
JP2010258050A (ja) 半導体レーザ素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230130

R150 Certificate of patent or registration of utility model

Ref document number: 7230679

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150