JP4440694B2 - 半導体素子用トレイ - Google Patents

半導体素子用トレイ Download PDF

Info

Publication number
JP4440694B2
JP4440694B2 JP2004118487A JP2004118487A JP4440694B2 JP 4440694 B2 JP4440694 B2 JP 4440694B2 JP 2004118487 A JP2004118487 A JP 2004118487A JP 2004118487 A JP2004118487 A JP 2004118487A JP 4440694 B2 JP4440694 B2 JP 4440694B2
Authority
JP
Japan
Prior art keywords
semiconductor element
tray
pocket
reference example
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004118487A
Other languages
English (en)
Other versions
JP2005303097A (ja
Inventor
佳弘 野谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004118487A priority Critical patent/JP4440694B2/ja
Publication of JP2005303097A publication Critical patent/JP2005303097A/ja
Application granted granted Critical
Publication of JP4440694B2 publication Critical patent/JP4440694B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、半導体素子を収納して搬送する半導体素子収納用トレイに関するものである。
半導体素子の収納、運搬などには、半導体素子用トレイが用いられる(例えば、特許文献1参照)。図8(a)は、従来の半導体素子用トレイを示す斜視図、図8(b)は、従来の半導体素子用トレイに半導体素子を収納し、カバーを施した状態を示す断面図である。
図示のように、従来の半導体素子用トレイは、樹脂材などから構成された四角形のトレイ本体81に、四角形の凹部からなる、半導体素子を収納するための複数のポケット82が形成されたものである。
このポケット82に、半導体素子83が個別に収納され、カバー84で覆った状態で、運搬、保管される。このポケット82の縦、横寸法は、収納する半導体素子83より、通常、数100μmから数mm大きくしている。また、ポケット82の探さは、半導体素子用トレイに半導体素子83を収納して作業する場合に、作業時の振動により半導体素子83がポケット82から飛び出すのを防止するため、収納する半導体素子83の厚みより、通常、数100μm深くしている。
特開2001−97349号公報
以上のような構成をした従来の半導体素子用トレイは、半導体素子83を収納し運搬するとき、運搬時の振動等により半導体素子83がポケット82内で縦、横、高さ方向に動き、ポケット82の内壁やカバー84に衝突し、半導体素子端部が欠け、その欠けた欠片が半導体素子83上に付着するという問題があった。特に、半導体素子83の裏面端部が欠けることが多く、半導体素子裏面に金などの金属膜が施されている場合は、半導体素子上に導電性ごみが付着していた。
本発明は、上述のような課題を解決するためになされたもので、その目的は、作業時や運搬時の振動による半導体素子端部の欠けを低減し、欠けた欠片の半導体素子上への付着を低減することができる半導体素子用トレイを得るものである。
本発明に係る半導体素子用トレイは、半導体素子を収納するためのポケットを有し、前記ポケットが互いに対向する第1の辺と第2の辺を持つトレイ本体と、前記ポケットの前記第1の辺側に設けられ、前記ポケットの一部を覆うひさし部と、前記トレイ本体を覆うカバーとを有し、前記カバーは、前記トレイ本体を覆った際に、前記ポケットの前記第2の辺側において、前記ひさし部の下方へ収納した前記半導体素子と前記ポケットの側壁との間に挿入される突起部を有する。本発明のその他の特徴は以下に明らかにする。
本発明により、作業時や運搬時の振動による半導体素子端部の欠けを低減し、欠けた欠片の半導体素子上への付着を低減することができる。
参考例1.
本発明の参考例1に係る半導体素子用トレイについて、斜視図を図1(a)に示し、図1(a)のA−A’の断面図を図1(b)に示し、ポケット部分の拡大断面図を図1(c)に示す。
参考例1に係る半導体素子用トレイは、図示のように、樹脂材などから構成される四角形の板状基板であるトレイ本体11を有する。そして、トレイ本体11の上面には、四角形の凹部からなる、半導体素子を収納するための複数のポケット12がマトリックス状に形成されている。このポケット12には、半導体素子13が個別に収納される。そして、トレイ本体11をカバー14で覆った状態で、半導体素子13は、運搬、保管される。
ポケット12の底面の周囲、即ち、ポケット12の内壁との境界部分に、深さ0.1mm程度の溝15が形成されている。ここで、ポケット12の幅をa、半導体素子13の幅をbとすると、溝15の幅wは、w>(a−b)という条件を満たすように形成される。即ち、溝15の幅wは、ポケット12の幅aと半導体素子13の幅bの差よりも大きい。
また、半導体素子用トレイは、所望のポケット寸法になるように加工した金属型に、加熱溶融した樹脂材を流し込んで形成する、いわゆる射出成形により形成される。従って、ポケット12などの加工精度は、通常50μm程度である。そこで、例えば(a−b)が60μmの場合、Wは60μmより大きい寸法、例えば100μm程度にする。
これにより、半導体素子13を半導体素子用トレイに収納し搬送するとき、振動により半導体素子13がポケット12内で上下左右に移動しても、半導体素子13の下面端部は、溝15上に位置するため、ポケット12の底面と接触することがない。
よって、本参考例1に係る半導体素子用トレイによれば、作業時や運搬時の振動による半導体素子端部の欠けを低減し、欠けた欠片の半導体素子上への付着を低減することができる。
実施の形態.
本発明の実施の形態に係る半導体素子用トレイについて、断面図を図2(a)に示し、ポケット部分の拡大上面図を図2(b)に示し、ポケット部分の拡大断面図を図2(c)に示す。
本実施の形態において、トレイ本体21は、樹脂材などから構成される四角形の第1のトレイ構成部22と、第1のトレイ構成部22上に形成された第2のトレイ構成部23とから構成される。この第1のトレイ構成部22と第2のトレイ構成部23は、射出成形などの加工法により別々に形成された後、接着剤等で張り合わせられたものである。
第2のトレイ構成部23は、四角形の開口部がマトリックス状に形成されたポケット24と、このポケット24の一部を覆う、「コ」の字形に形成されたひさし部25を有する。
この半導体素子用トレイに半導体素子13を収納する場合は、まず、ポケット24のひさし部25で覆われていない部分にチップを搭載する。次に、半導体素子用トレイを少し傾け、半導体素子13をポケット24内で滑らせるようにして、ひさし部25の下部に配置させる。
こうして、ポケット24に半導体素子13を収納すると、ひさし部25により半導体素子13の一部が覆われる。ただし、ひさし部25と半導体素子13の間の隙間が100μm程度以下になるように構成する。これにより、作業時や運搬時の振動による半導体素子13のポケット24からの飛び出しや高さ方向の振動幅を抑制することができる。
また、この時、ポケット24のひさし部25で覆われていない部分において、半導体素子13とポケット24の内壁との間に空隙部27が形成される。そこで、トレイ本体21を覆うカバー28に、下方に伸びた突起部29を設けている。この突起部29は、カバー28でトレイ本体21を覆った際に、ひさし部25の下方へ収納した半導体素子13とポケット24の側壁との間に挿入される。これにより、作業時や運搬時の振動による半導体素子13の横方向の振動幅を低減することができる。
よって、本実施の形態に係る半導体素子用トレイによれば、作業時や運搬時の振動による半導体素子端部の欠けを低減し、欠けた欠片の半導体素子上への付着を低減することができる。
参考例2.
本発明の参考例2に係る半導体素子用トレイについて、斜視図を図3(a)に示し、ポケット部分の拡大断面図を図3(b)に示す。
参考例2に係る半導体素子用トレイは、図示のように、樹脂材などから構成される四角形のトレイ本体31と、このトレイ本体31に着脱可能に取り付けられる枠体32を有する。
トレイ本体31の上面には、四角形の凹部からなる、半導体素子を収納するための複数のポケット33がマトリックス状に形成されている。このポケット33の深さは、収納する半導体素子13の厚みより50〜100μm深くしてある。即ち、ポケット33の深さを従来の半導体素子用トレイより浅くしている。
また、枠体32は、ポケット33と同じ寸法及び配置となるように形成された開口部35を有する。そして、トレイ本体31には 枠体32の開口部35をポケット33に位置合せするために位置決め用突起36が設けられ、枠体32には、位置決め用突起36と対応する位置に位置決め用穴37が設けられている。
半導体素子13を半導体素子用トレイに収納する時などの作業時には、位置決め用突起36と位置決め用穴37が勘合するようにトレイ本体31に枠体32を取り付ける。そして、位置合わせされたポケット33と開口部35により、ポケット深さが深くなる。従って、作業時にポケット33からの半導体素子13の飛び出しを防止することができる。
一方、作業時以外の運搬、保管時には、枠体32を取り外す。そして、トレイ本体31をカバー(不図示)で覆う。ここで、ポケット33の深さを従来の半導体素子用トレイより浅くできるため、深さ方向の半導体素子13の振動幅を低減することができる。
よって、本参考例2に係る半導体素子用トレイによれば、作業時や運搬時の振動による半導体素子端部の欠けを低減し、欠けた欠片の半導体素子上への付着を低減することができる。
また、半導体素子用トレイから半導体素子13を真空吸着でピックアップする際に、ポケット33が深いと、ピックアップノズルと半導体素子13の間隔が大きくなり、ピックアップできなくなる。しかし、上記の構成により、ポケット33の深さを従来の半導体素子用トレイより浅くできるため、このような問題は生じない。具体的には、半導体素子13の厚みが100μmの場合、ポケット33の深さを0.6mm以下にするのが好ましい。
参考例3.
本発明の参考例3に係る半導体素子用トレイについて、全体の断面図を図4(a)に示し、ポケット部分の拡大断面図を図4(b)に示す。
参考例3に係る半導体素子用トレイは、図示のように、樹脂材などから構成される四角形のトレイ本体41と、このトレイ本体41の下側に取り付けられた補助板42を有する。
トレイ本体41の上面には、四角形の凹部からなる、半導体素子を収納するための複数のポケット43がマトリックス状に形成されている。そして、ポケット43の底面からトレイ本体41の下面まで貫通するように吸着用穴44が形成されている。
また、トレイ本体41と補助板42の間に空間45が形成される。そして、補助板42には、真空引き用穴46が形成されている。空間45は、吸着用穴44及び真空引き用穴46のみを通して外部と通気することができる。
半導体素子13をポケット43に収納し、トレイ本体41をカバーで覆って、真空引き用穴46から真空引きを行って、ポケット43に収納した半導体素子13を真空固定する。その後、真空引き用穴46をテープ等で塞ぐ。これにより、半導体素子13はトレイ本体41に真空固定され、ポケット43内で上下左右に移動することがない。
よって、本参考例3に係る半導体素子用トレイによれば、作業時や運搬時の振動による半導体素子端部の欠けを低減し、欠けた欠片の半導体素子上への付着を低減することができる。
また、上記のような補助板を設けただけの簡単な構造により、上記の効果を得ることができる。そして、真空引き用穴から真空引きすることにより、各ポケットに設けた吸着用穴から一括して真空引きすることができる。
参考例4.
本発明の参考例4に係る半導体素子用トレイについて、断面図を図5(a)、(b)に示し下面図を図5(c)に示す。
参考例4に係る半導体素子用トレイは、図示のように、樹脂材などから構成される四角形のトレイ本体51と、このトレイ本体51の下側に取り付けられた弾性シート52と、弾性シート52をトレイ本体51の下側へ引っ張るための取っ手53を有する。
トレイ本体51の上面には、四角形の凹部からなる、半導体素子を収納するための複数のポケット54がマトリックス状に形成されている。そして、ポケット54の底面からトレイ本体51の下面まで貫通するように吸着用穴55が形成されている。
弾性シート52は、トレイ本体51の下面を覆い、トレイ本体51の下面の外周部に接着剤等で貼付けられている。また、弾性シート52の中央部に取っ手53が、回転可能に取り付けられている。そして、このトレイ本体51の下面であって弾性シート52が貼付けられた部分よりも外側に、下方に突出した枠部57が設けられている。
以上の構成を有する半導体素子用トレイの使用方法について説明する。まず、取っ手53を引っ張っていない図5(a)の状態で、半導体素子13を半導体素子用トレイのポケット54全てに収納する。この状態では、弾性シート52は、トレイ本体51の下面の全面に密着している。
次に、取っ手53を下方に引っ張った状態で、取っ手53を図5(c)の点線の位置から実線の位置まで回転させ、図5(b)に示すように、取っ手53を枠部57に引っ掛ける。これにより、取っ手53を下方に引っ張った状態で固定することができる。この状態では、弾性シート52とトレイ本体51の下面は、外周部以外では離間している。
これにより、半導体素子13下側の吸着用穴55と弾性シート52内部の圧力が外部に比べて低下し、半導体素子13はトレイ本体51に固定され、ポケット43内で上下左右に移動することがない。
よって、本参考例4に係る半導体素子用トレイによれば、作業時や運搬時の振動による半導体素子端部の欠けを低減し、欠けた欠片の半導体素子上への付着を低減することができる。
また、参考例4に係る半導体素子用トレイの変形例について、断面図を図5(d)に示す。この半導体素子用トレイでは、弾性シート52は、トレイ本体51の下面を覆い、各吸着用穴55の周囲に接着剤等で貼付けられている。
そして、接続用板56が、各吸着用穴55の下方部分で弾性シート52に接着剤等で貼付けられている。また、接続用板56の中央部に取っ手53が、回転可能に取り付けられている。
そして、取っ手53を用いて接続用板56を下方に引っ張ると、弾性シート52も下方に引っ張られ、吸着用穴55ごとにトレイ本体51と弾性シート52の間に1つの空間が形成される。
このため、ポケット54全てに半導体素子13が収納されていない場合でも、半導体素子13が収納されたポケット54の下側の吸着用穴55と弾性シート52内部の圧力が外部に比べて低下し、半導体素子13が吸着用穴55に固定される。よって、ポケット54全てに半導体素子13が収納されていない場合でも、上記と同様の効果を奏する。
なお、具体的な吸引力は次の通りである。図5(a)〜(c)の場合では、半導体素子が3mm平方、厚み0.1mm、ポケットの数100個、吸着用穴の直径0.3mm、穴深さ2mmとし、弾性シートを引っ張ったときの形状が四角錘形状になると仮定した場合、弾性シートを引っ張ることによりトレイ本体の下面に出来る空間の体積は、吸着用穴の体積の約6倍になる。従って、内部の圧力は約1/6に下がり、大気圧との差により発生する吸引力は、半導体素子の重量約5mgの約100倍になる。また、図5(d)の場合では、弾性シートを前例の半分引っ張ると仮定すると、吸引力は半導体素子の重量の約70倍になる。よって、両方の場合ともに、半導体素子を充分に保持することができる。
参考例5.
本発明の参考例5に係る半導体素子用トレイの断面図を図6(a)に示し、半導体素子の断面図を図6(b)に示す。
参考例5に係る半導体素子用トレイは、図示のように、樹脂材などから構成される四角形のトレイ本体61と、このトレイ本体61の下側に着脱可能にテープ等で取り付けられた板状の磁石62を有する。そして、トレイ本体61の上面には、四角形の凹部からなる、半導体素子を収納するための複数のポケット63がマトリックス状に形成されている。
また、この半導体素子用トレイに収納される半導体素子64は、下面に磁性体65が取り付けられ、その磁性体65を覆うようにAuメッキ層66が形成されている。ここで、磁性体65は、例えば、半導体素子64の下面にNiをメッキすることで形成される。そして、Auメッキ層66を形成することで、Niなどの磁性体の酸化を防止することができ、後工程における半田付け性が確保される。
上記半導体素子用トレイに上記の半導体素子64を収納した場合、半導体素子64に形成された磁性体65が磁石62の磁力に引きつけられる。これにより、半導体素子64はトレイ本体61に固定され、ポケット63内で上下左右に移動することがない。
よって、本参考例5に係る半導体素子用トレイによれば、作業時や運搬時の振動による半導体素子端部の欠けを低減し、欠けた欠片の半導体素子上への付着を低減することができる。
参考例6.
本発明の参考例6に係る半導体素子用トレイの断面図を図7に示す。樹脂材などから構成される四角形のトレイ本体71の上面には、四角形の凹部からなる、半導体素子を収納するための複数のポケット72がマトリックス状に形成されている。そして、ポケット72内を不活性液体73で充填する。この不活性液体73としては、例えば、米国のスリーエム社製のフロリナート(フッ素不活性液体)を用いることができる。そして、搬送中などに不活性液体73が漏れるのを防止するパッキン74と、トレイ本体71を覆うカバー75を有する。
このように、ポケット72内を不活性液体73で充填することにより、ポケット72内に収納した半導体素子13は、ポケット72内での移動速度が軽減される。
よって、本参考例6に係る半導体素子用トレイによれば、作業時や運搬時の振動による半導体素子端部の欠けを低減し、欠けた欠片の半導体素子上への付着を低減することができる。
本発明の参考例1に係る半導体素子用トレイを示す斜視図(a)、断面図(b)、ポケット部分の拡大断面図(c)である。 本発明の実施の形態に係る半導体素子用トレイを示す断面図(a)、ポケット部分の拡大上面図(b)、ポケット部分の拡大断面図(c)である。 本発明の参考例2に係る半導体素子用トレイを示す斜視図(a)、ポケット部分の拡大断面図(b)である。 本発明の参考例3に係る半導体素子用トレイを示す断面図(a)、ポケット部分の拡大断面図(b)である。 本発明の参考例4に係る半導体素子用トレイを示す断面図(a)、(b)、変形例の断面図(c)、下面図(d)である。 本発明の参考例5に係る半導体素子用トレイを示す断面図(a)、半導体素子の断面図(b)である。 本発明の参考例6に係る半導体素子用トレイを示す断面図である。 従来の半導体素子用トレイを示す斜視図(a)、断面図(b)である。
11,21,31,41,51,61,71 トレイ本体
12,24,33,43,54,63,72 ポケット
13,64 半導体素子
14,28,75 カバー
15 溝
22 第1のトレイ構成部
23 第2のトレイ構成部
25 ひさし部
27 空隙部
29 突起部
32 枠体
35 開口部
36 位置決め用突起
37 位置決め用穴
42 補助板
44,55 吸着用穴
45 空間
46 真空引き用穴
52 弾性シート
53 取っ手
56 接続用板
57 枠部
62 磁石
65 磁性体
66 メッキ層
73 不活性液体
74 パッキン
81 トレイ本体
82 ポケット
83 半導体素子
84 カバー

Claims (1)

  1. 半導体素子を収納するためのポケットを有し、前記ポケットが互いに対向する第1の辺と第2の辺を持つトレイ本体と、
    前記ポケットの前記第1の辺側に設けられ、前記ポケットの一部を覆うひさし部と、
    前記トレイ本体を覆うカバーとを有し、
    前記カバーは、前記トレイ本体を覆った際に、前記ポケットの前記第2の辺側において、前記ひさし部の下方へ収納した前記半導体素子と前記ポケットの側壁との間に挿入される突起部を有することを特徴とする半導体素子収納用トレイ。
JP2004118487A 2004-04-14 2004-04-14 半導体素子用トレイ Expired - Fee Related JP4440694B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004118487A JP4440694B2 (ja) 2004-04-14 2004-04-14 半導体素子用トレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004118487A JP4440694B2 (ja) 2004-04-14 2004-04-14 半導体素子用トレイ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009193972A Division JP2010013189A (ja) 2009-08-25 2009-08-25 半導体素子用トレイ

Publications (2)

Publication Number Publication Date
JP2005303097A JP2005303097A (ja) 2005-10-27
JP4440694B2 true JP4440694B2 (ja) 2010-03-24

Family

ID=35334218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004118487A Expired - Fee Related JP4440694B2 (ja) 2004-04-14 2004-04-14 半導体素子用トレイ

Country Status (1)

Country Link
JP (1) JP4440694B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235340A (ja) * 2006-02-28 2007-09-13 Kyocera Kinseki Corp 圧電デバイス及び圧電デバイスの製造方法
MY166008A (en) * 2010-03-12 2018-05-21 Illinois Tool Works A strippable hybrid tray system for electronic devices
JP6424719B2 (ja) * 2015-04-06 2018-11-21 三菱電機株式会社 半導体試験治具、半導体装置の試験方法

Also Published As

Publication number Publication date
JP2005303097A (ja) 2005-10-27

Similar Documents

Publication Publication Date Title
JPH07101461A (ja) エンボスキャリアテープ
JPS5848425B2 (ja) 電子部品の包装方法
JP2007036153A (ja) ウエーハの保護テープ貼着方法および貼着装置
JP4440694B2 (ja) 半導体素子用トレイ
KR101817784B1 (ko) 작동형 적층스토퍼 적용 진공성형 트레이금형
KR100882863B1 (ko) 반도체장치와 이를 생산하는 방법 및 장치
JP2007184465A (ja) 半導体チップトレイ
JP2010013189A (ja) 半導体素子用トレイ
JPH11227870A (ja) キャリアテープ、その製造方法、その製造装置およびキャリアテープ体
KR101804239B1 (ko) 적층스토퍼 적용 진공성형 트레이금형
JP2021066457A (ja) 電子部品連およびベーステープ
US11217467B2 (en) Transport system
JP2019057612A (ja) リングスペーサー
JP2009224364A (ja) 半導体チップの収納容器及び半導体装置の製造方法
KR20040057921A (ko) 유리기판 반송용 박스
JP6747280B2 (ja) 半導体装置の製造方法
JP3360551B2 (ja) 角形チップ部品の搬送容器
JP3247662B2 (ja) キャリアテープ
JPH04267356A (ja) 半導体素子搬送容器
US6809936B2 (en) Integrated circuit component carrier with angled supporting and retaining surfaces
JPH08244877A (ja) 半導体素子の搬送及び保管用トレイ
JP2682151B2 (ja) 両面収納型キャリア
JPH08316301A (ja) 収納容器
JP2001225864A (ja) エンボスキャリアテープ
JP4234958B2 (ja) キャリアテープ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees