JP4088401B2 - ウェハカセット装置 - Google Patents
ウェハカセット装置 Download PDFInfo
- Publication number
- JP4088401B2 JP4088401B2 JP2000157853A JP2000157853A JP4088401B2 JP 4088401 B2 JP4088401 B2 JP 4088401B2 JP 2000157853 A JP2000157853 A JP 2000157853A JP 2000157853 A JP2000157853 A JP 2000157853A JP 4088401 B2 JP4088401 B2 JP 4088401B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- vacuum
- semiconductor wafer
- tray
- sealed space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、半導体ウェハ上に形成された複数チップの集積回路をウェハ状態で同時に検査できるするためのウェハカセット装置に関する。
【0002】
【従来の技術】
従来、半導体集積回路では、半導体集積回路素子とリードフレームとがボンディングワイヤによって電気的に接続され、その後、半導体集積回路素子とリードフレームのリードとが樹脂又はセラミックにより封止された状態で供給され、プリント基板に実装される。
【0003】
しかし、今日では、電子機器の小型化及び低価格化の要求から、半導体集積回路を半導体ウェハから切り出したままのベアチップ状態で回路基板に実装する方法が開発されており、品質が保証されたベアチップを低価格で供給することが望まれる。
【0004】
ベアチップに対して品質保証を行うためには、半導体集積回路素子の電気的特性をウェハ状態で一括してバーンインを行うことが、低コスト化の点で望ましい。このため、半導体ウェハ上に形成された複数の半導体集積回路素子の各検査用電極と接続されるプローブ端子を有するコンタクタを用いて、半導体ウェハ上に形成された複数の半導体集積回路に対してウェハ状態で一括してバーンインを行う検査方法が採用される。
【0005】
図6はウェハ状態で一括して検査する場合のウェハカセット装置の要部構成を示す。同図に示すように、半導体ウェハ20は、ステージ21上のウェハトレイ22内の真空溝22aを真空状態にすることにより、ウェハトレイ22の上面に吸着固定される。ガラス配線基板23には弾性体24が接着され、メンブレンシート25にはりプローブ端子(図示せず)が半導体ウェハ20の検査用電極20aに固定される。ウェハトレイ22と基板23、及び側方に配置したシールリング26とによって囲まれる密閉空間sは、ウェハトレイ22に形成した真空通路22bにより真空状態にされて、半導体ウェハ20上の検査用電極20aとプローブ端子との接触を可能にしている。
【0006】
【発明が解決しようとする課題】
しかしながら、前記従来のウェハカセット装置では、次の5つの欠点がある。第1に、自動でウェハカセット装置の運搬、保管、ウェハ上の半導体集積回路素子の電気的検査、及びウェハ取出しを行なう場合には、ウェハカセット装置の前記ウェハトレイ22の真空溝22aに接続する真空接続装置の位置が、半導体ウェハ20を基準にアライメントを行なっているため、x-y-θ精度によるバラツキが発生し、前記自動化が困難又は複雑化する。
【0007】
第2に、密閉空間sの真空圧力が減圧された状態でウェハカセット装置を運搬又は保管したりする際や、電気的検査時に真空接続装置と前記真空溝22aとの接続を外す際に、作業ミス等によって真空漏れが拡大又は発生すると、ウェハカセット装置の密閉空間sの真空容量が少量であるために、微少な真空漏れであっても真空圧力は急激に低下し、その結果、半導体ウェハとのアライメントズレが生じて、プローブ端子が半導体ウェハにキズを付けたり、作業をやり直さなければならないことがある。
【0008】
第3に、半導体ウェハ20をウェハトレイ22に吸着する際には、半導体ウェハ20の真空溝22aの上方に位置する部分が真空溝22aに沈降するため、プローブ端子と半導体ウェハ20の検査用電極20aとのコンタクト時にコンタクト不良を生じさせる要因となる。特に、半導体ウェハは今後益々薄形になるため、プローブ端子とのコンタクト時に半導体ウェハの破損を招かないようにする必要がある。
【0009】
第4に、ウェハトレイ22の真空通路22aと真空コネクタとの接続の着脱は、従来では固定ネジで行っているため、時間を要し、作業負担が大きい。また、半導体ウェハ20の交換毎に真空コネクタを着脱する際や、アライメント後のウェハカセット装置を運搬、保管したり半導体ウェハ20の半導体集積回路素子の容量など測定検査時には、密閉空間sを真空状態に保持する必要があるものの、真空コネクタとの着脱時には真空漏れを起す場合がある。
【0010】
第5に、半導体ウェハ20に対する一連の処理が終わった後に、半導体ウェハ20をウェハトレイ22から取り外す際には、半導体ウェハ20が薄いために、人手で半導体ウェハ20を取り出す作業は困難である。
【0011】
本発明は、前記問題を解消するためになされたもので、その目的は、真空コネクタと接続するウェハカセット装置の接続口を所定の位置に固定して、真空コネクタとの接続の着脱を容易に行い得るようにすることにある。
【0012】
【課題を解決するための手段】
前記目的を達成するために、請求項1記載の発明のウェハカセット装置は、上面に半導体ウェハを保持するウェハ保持部を有するウェハトレイと、前記ウェハトレイの上方に前記ウェハ保持部と対向するように設けられたプローブカードと、前記ウェハトレイ上面のウェハ保持部の外方に設けられ、前記プローブカードと共に密閉空間を形成するシール部材とを備え、前記プローブカードは、前記ウェハトレイ上の半導体ウェハと前記プローブカードとのアライメント後の運搬、保管時及び検査時に前記密閉空間の真空状態を維持するための接続口を持つことを特徴とする。
【0013】
以上の構成により、請求項1記載の発明では、内部の密閉空間を真空に保持のための接続口がプローブカードに設けられているので、x-y-θ精度によるバラツキは小さく、この真空保持用接続口を所定の位置に正確に固定できる。従って、前記接続口と真空コネクタとの接続の着脱を容易に行うことが可能になり、自動でウェハカセット装置の運搬及び保管、ウェハ状態での検査、ウェハ取出しを行なうことができる。
【0014】
【発明の実施の形態】
以下、発明の実施の形態を図面に基づいて説明する。
【0015】
(第1の実施の形態)
図1は、本発明の第1の実施の形態のウェハカセットの構造を示す断面図を示す。
【0016】
図1において、4は被検査対象の半導体ウェハであって、その半導体ウェハ4上には、多数の集積回路素子を有する複数個の半導体チップが形成され、これら半導体チップは各々上面に複数のALパッド4aを有する。6はウェハトレイであって、このウェハトレイ6上面は、前記半導体ウェハ4を保持するウェハ保持部6aとなる。
【0017】
また、1は、前記半導体ウェハ4上の多数の集積回路素子の電気的特性を検査するためのプローブカードであって、前記ウェハトレイ6の上方の位置に前記ウェハ保持部6aと対向するように配置される。このプローブカード1は、前記半導体ウェハ4の各ALパッド4aと接触するためのプローブ端子(図示せず)が固定されたメンブレン1aと、前記メンブレン1aの上方に配置されたPCR(弾性体)1bと、前記PCR1bの上方に配置されてPCR1bを介して前記プローブ端子に接続される配線1eを有するガラス配線基板1cと、前記ガラス配線基板1cの上方に配置されて、前記配線1eと外部取り出し電極1fを介して接続される配線1gを有するエポキシDUT基板1dとを備える。
【0018】
また、5はシールリングゴム(シール部材)5であって、前記ウェハトレイ6のウェハ保持部6aの半径方向外方に配置されていて、その下端は前記ウェハトレイ6の周端部に位置し、その上端は前記プローブカード1のガラス配線基板1cの端部に位置して、前記ウェハトレイ6とガラス配線基板1cとシールリングゴム5とにより、メンブレン1a及び半導体ウェハ4を含む密閉空間sが形成されている。
【0019】
そして、前記プローブカード1のガラス配線基板1c及びエポキシDUT基板1dには、前記密閉空間s内に一端が臨む真空通路2aが挿入されていて、この真空通路2aの他端は、DUT基板1d上方に配置した減圧用の接続口(ワンタッチカプラ)2に接続されている。前記接続口2は、前記ウェハトレイ6上面に吸着された半導体ウェハ4と前記プローブカード1のメンブレン1aとのアライメント後、本ウェハカセット装置の運搬、保管及び半導体ウェハ4の状態での電気的特性の検査時に、前記密閉空間sの真空状態を維持するために使用されるものである。
【0020】
従って、本実施の形態では、密閉空間sの真空保持用の接続口2がプローブカード1のエポキシDUT基板1d上に設けられているので、この接続口2を所定の位置に位置付ける際には、その位置のx-y-θ精度によるバラツキは小さく、所定の位置に正確に固定できる。
【0021】
尚、前記接続口2は設備に合わせてどの位置にでも設置することが可能である。また、1箇所だけでなく、設備にあわせて複数箇所準備してもよい。
【0022】
(第1の参考例)
次に、本発明の第1の参考例を図2を用いて説明する。図2は、本発明の第1の参考例のウェハカセット装置の構造を示す断面図である。尚、図1と同様の構成については、同一の符号を付してその説明を省略する。この同一部分の説明は第2の参考例以降でも同様に省略する。
【0023】
図2において、ウェハトレイ6とガラス配線基板1cとシールリングゴム5とによって囲まれる密閉空間sには、DUT基板1d及びガラス配線基板1cとに形成した真空通路7aの一端が開口している。前記DUT基板1d上には、タンク7が配置され、このタンク7には、前記真空通路7aの他端が開口している。前記タンク7の容量は、前記密閉空間sの真空容量に比較して大きい。このタンク7の容量は、密閉空間sの真空状態を保持すべき時間によって決定することができる。
【0024】
尚、図2において、6bはウェハトレイ6に設けられた真空通路であって、密閉空間sを減圧して真空にするために使用される。
【0025】
従って、本参考例では、密閉空間sの真空容量が少量であっても、この密閉空間sとこの空間sに連通するタンク7との合計容量は大きくなるので、密閉空間sの真空漏れが発生した際にも、真空圧力の急激な低下が有効に抑制される。その結果、従来のように真空圧力の低下に起因して半導体ウェハ4とメンブレン1aとの良好なアライメントがズレを生じることが小さく抑制される。
【0026】
(第2の参考例)
次に、本発明の第2の参考例について図3を用いて説明する。
【0027】
ウェハトレイ6のウェハ保持部6aには、ポーラス材料10が配置される。前記ポーラス材料10は、組織中に多数のポア(気孔)を有するポーラス(多孔質)構造の材料である。このポーラス材料10の上面には、前記半導体ウェハ4が配置されると共に、このポーラス材料10の図3左側方には、ウェハトレイ6に横方向に延びる真空通路6cが形成され、ポーラス材料10の端部は前記真空通路6cにつながる。
【0028】
従って、前記真空通路6cから排気すると、前記ポーラス材料10の組織中の多数のポアがこの真空通路6c排出されて、ポーラス材料10の全体が均一に縮小しながら、半導体ウェハ4の下面がポーラス材料10に真空吸着されることになる。ポーラス材料10の組織中のポアは半導体ウェハ4の下面のみに存在し、真空が漏れることはない。
【0029】
よって、半導体ウェハ4をウェハトレイ6上に真空吸着する際には、半導体ウェハ4の部分的な沈下を抑制して、半導体ウェハ4の平面度を高精度に確保できるので、たとえ半導体ウェハ4が薄型で強度の低いものであっても、メンブレン1aのプローブ端子と半導体ウェハ4のALパッド4aとのコンタクト不良を有効に防止することができる。
【0030】
尚、ポーラス材料10は、半導体ウェハ4をウェハトレイ6に吸着するのに十分な真空圧力が得られるものであれば、特に限定されない。
【0031】
(第3の参考例)
更に、本発明の第3の参考例について図4を用いて説明する。本参考例は、密閉空間sを真空状態にするために用いる真空コネクタの形状に関するものである。本参考例では、図2及び図3に示すように、密閉空間sに一端がつながる真空通路6bが形成されたウェハトレイ6を持つウェハカセット装置が前提である。
【0032】
図4(a)、(b)及び(c)において、8は前記ウェハトレイ6の真空通路6bの他端につながる真空コネクタである。また、36は真空コネクタ本体であって、このコネクタ本体36は、前記真空コネクタ8に挿入されるバルブ差込部37を持つ。また、前記真空コネクタ本体36の外周には、ツメ32が形成される。このツメ32は、支点ピン31により支持されて、所定角度開くことが可能である。更に、前記ツメ32にはツメ外し用押さえ34が固定され、この押さえ34は、圧縮バネ33により外方に押さえ付けられていて、前記ツメ32を図4(b)で水平に保持する。
【0033】
前記ツメ32の先端部はテーパ面32aに形成される。一方、ウェハトレイ6の真空コネクタ8には、バルブ固定部35が設けられる。このバルブ固定部35には、前記ツメ32先端のテーパ面32aと同傾斜のテーパ面35aと、このテーパ面35aの内方に位置して前記ツメ部32をチャックする凹部35bとが設けられている。
【0034】
従って、本参考例では、真空コネクタ本体36を真空コネクタ8に接続する場合には、最初、ツメ32は閉じているが、ツメ32先端のテーパ面32aがバルブ固定部35のテーパ面35aに接触し、更に荷重がウェハトレイ6の中心方向に作用すると、ツメ32先端部が支点ピン31を中心に開き、その後、図4(a)に示すように、ツメ32の先端がバルブ固定部35の凹部35bにチャックされると、真空コネクタ本体36は真空コネクタ8に確実に接続されて、ツメ32は外れることがない。従って、真空漏れの心配はない。
【0035】
次に、真空コネクタ本体36を真空コネクタ8から外す場合には、図4(c)に示すように、真空コネクタ本体36のツメ外し用押さえ34を手動で又は装置内の治具により圧縮バネ33に抗して押さえ、ツメ32の先端部を開いてバルブ固定部35の凹部35bから外し、後方に移動させる。
【0036】
以上のように、ウェハトレイ6のウェハ支持部6aに支持された半導体ウェハ4に外部から応力を与えることなく、真空コネクタ本体36をウェハトレイ6の真空コネクタ8に容易に取り付け及び取り外しできるので、半導体ウェハ4とプローブカード1とのアライメント後に真空コネクタ本体36を取り外す際には、ウェハカセット装置内の密閉空間sからの真空漏れを有効に防止できる。よって、密閉空間sを真空状態に保持しながら、ウェハカセット装置を運搬、保管したり、半導体ウェハ4に対し電気的計測、測定することが可能である。
【0037】
(第4の参考例)
続いて、本発明の第4の参考例について図5を用いて説明する。
【0038】
ウェハトレイ6の上面の周囲には、半導体ウェハ4の周囲下方に位置する部分に、図5(a)及び(b)に示すように、前後左右の4箇所にピンセットなどの半導体ウェハ4の端部を把持する治具の先端が挿入可能な溝11が形成されている。
【0039】
従って、本参考例では、半導体ウェハ4とプローブカード1とのアライメントを行う前及び後には、例えばピンセットの先端を溝11の下に挿入して、半導体ウェハ4を把持する。よって、半導体ウェハ4の取り出しが容易になる。また、前記溝11は、自動化を行う場合のチャックの逃げとしても利用することができる。
【0040】
本参考例では、半導体ウェハ4を把持する治具としてピンセットをあげたが、半導体ウェハ4の表面に損傷を与えることなく溝11に挿入できる治具であれば、特に限定されるものではない。
【0041】
【発明の効果】
以上説明したように、請求項1記載のウェハカセット装置によれば、内部の密閉空間を真空に保持のための接続口をプローブカードに設けたので、x-y-θ精度によるバラツキを小さくして、真空保持用接続口を所定の位置に正確に固定でき、前記接続口と真空コネクタとの接続の着脱を容易に行うことができる。よって、自動でウェハカセット装置の運搬及び保管、ウェハ状態での検査、ウェハ取出しを行なう場合に、バーンイン装置、取出し装置、保管装置、運搬装置などの関連設備との真空接続口の着脱を容易にできる。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態のウェハカセットの断面図である。
【図2】 本発明の第1の参考例のウェハカセットの断面図である。
【図3】 本発明の第2の参考例のウェハカセットの断面図である。
【図4】 本発明の第3の参考例のウェハカセットの断面図である
【図5】 本発明の第4の参考例のウェハカセットの断面図である
【図6】 従来例を示すウェハカセットの断面図である。
【符号の説明】
1 プローブカード
1a メンブレン
1b PCR
1c ガラス配線基板
1d エポキシDUT基板
2 カプラ(接続口)
2a 真空通路
4 半導体ウェハ
4a ALパッド
5 シールリングゴム(シール部材)
6 ウェハトレイ
6a ウェハ支持部
6b、6c 真空通路
s 密閉空間
7 タンク
8 真空コネクタ
10 ポーラス材料
11 溝
31 支点ピン
32 ツメ
33 圧縮バネ
34 ツメ外し用押さえ
35 バルブ固定部
36 コネクタ本体
37 バルブ差し込み部
Claims (1)
- 上面に半導体ウェハを保持するウェハ保持部を有するウェハトレイと、
前記ウェハトレイの上方に前記ウェハ保持部と対向するように設けられたプローブカードと、
前記ウェハトレイ上面のウェハ保持部の外方に設けられ、前記プローブカードと共に密閉空間を形成するシール部材とを備え、
前記プローブカードは、前記ウェハトレイ上の半導体ウェハと前記プローブカードとのアライメント後の運搬、保管時及び検査時に前記密閉空間の真空状態を維持するための接続口を持つ
ことを特徴とするウェハカセット装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000157853A JP4088401B2 (ja) | 2000-05-29 | 2000-05-29 | ウェハカセット装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000157853A JP4088401B2 (ja) | 2000-05-29 | 2000-05-29 | ウェハカセット装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007339038A Division JP4907513B2 (ja) | 2007-12-28 | 2007-12-28 | ウェハカセット装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001338952A JP2001338952A (ja) | 2001-12-07 |
JP4088401B2 true JP4088401B2 (ja) | 2008-05-21 |
Family
ID=18662411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000157853A Expired - Fee Related JP4088401B2 (ja) | 2000-05-29 | 2000-05-29 | ウェハカセット装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4088401B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4020938B2 (ja) * | 2005-08-22 | 2007-12-12 | 東京エレクトロン株式会社 | 半導体ウェハ用搬送トレイおよび半導体ウェハ搬送システム |
JP5100217B2 (ja) * | 2007-06-22 | 2012-12-19 | 株式会社アドバンテスト | プローブカード及び電子部品試験装置 |
JP2009099630A (ja) * | 2007-10-12 | 2009-05-07 | Japan Electronic Materials Corp | 半導体検査装置 |
JP5952645B2 (ja) | 2012-06-06 | 2016-07-13 | 東京エレクトロン株式会社 | ウエハ検査用インターフェース及びウエハ検査装置 |
JP6099347B2 (ja) * | 2012-10-03 | 2017-03-22 | 東京エレクトロン株式会社 | ウエハ取り付け方法及びウエハ検査装置 |
JP7308776B2 (ja) * | 2020-02-17 | 2023-07-14 | 東京エレクトロン株式会社 | プローブカード保持装置及び検査装置 |
CN117471134A (zh) * | 2023-12-28 | 2024-01-30 | 成都天成电科科技有限公司 | 一种芯片测试夹具 |
-
2000
- 2000-05-29 JP JP2000157853A patent/JP4088401B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001338952A (ja) | 2001-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11226366B2 (en) | Wafer inspection device and maintenance method for same | |
US5757199A (en) | Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit | |
JP2002175859A (ja) | スパイラルコンタクタ、これを用いた半導体検査装置及び電子部品 | |
JPH08330372A (ja) | 半導体装置の検査方法 | |
KR100745861B1 (ko) | 재치대의 정전기 제거 기구 및 검사 장치 | |
JP4088401B2 (ja) | ウェハカセット装置 | |
KR100690514B1 (ko) | 반도체 기판 시험 장치 및 반도체 기판 시험 방법 | |
TW522438B (en) | Method for producing semiconductor device | |
JP4907513B2 (ja) | ウェハカセット装置 | |
JP2023102503A (ja) | プローブカードおよび検査システム | |
US11385283B2 (en) | Chuck top, inspection apparatus, and chuck top recovery method | |
JP5616047B2 (ja) | 製造装置、試験装置、製造方法および集積回路パッケージ | |
US6358852B1 (en) | Decapsulation techniques for multi-chip (MCP) devices | |
JP2004288761A (ja) | 半導体素子のテスト方法 | |
JP5345161B2 (ja) | パワーデバイス用のウエハキャリア及びこのウエハキャリアを用いる検査装置 | |
US6307390B1 (en) | Aligner and method for inspecting semiconductor wafer using shell | |
US6859057B2 (en) | Die carrier | |
KR102287237B1 (ko) | 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이 | |
JPH11238770A (ja) | 半導体集積回路の検査装置 | |
KR20150019262A (ko) | 반도체 패키지의 검사 방법 | |
KR101948033B1 (ko) | 멀티 프로브 시스템 | |
US7112975B1 (en) | Advanced probe card and method of fabricating same | |
JP3783074B2 (ja) | ウエハ検査装置 | |
US7303929B2 (en) | Reloading of die carriers without removal of die carriers from sockets on test boards | |
JPH11121548A (ja) | ウェハカセット |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080225 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |