JPH02281158A - 半導体検査装置 - Google Patents

半導体検査装置

Info

Publication number
JPH02281158A
JPH02281158A JP1102976A JP10297689A JPH02281158A JP H02281158 A JPH02281158 A JP H02281158A JP 1102976 A JP1102976 A JP 1102976A JP 10297689 A JP10297689 A JP 10297689A JP H02281158 A JPH02281158 A JP H02281158A
Authority
JP
Japan
Prior art keywords
tray
trays
chips
receiving
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1102976A
Other languages
English (en)
Inventor
Shuji Akiyama
収司 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP1102976A priority Critical patent/JPH02281158A/ja
Publication of JPH02281158A publication Critical patent/JPH02281158A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は半導体検査装置に関する。
(従来の技術) 従来、パッケージング済みの半導体の電気的緒特性を検
査する工程では、半導体素子のパッケジが多種多用にわ
たるため、夫々のパッケージの種類に合イつせた専用検
査装置(ICハンドラ)が必要とされていたが、近年の
半導体素子の多品種少量生産化に対応し、測定部のユニ
ット等を交換することで1台で多くの形状の半導体素子
の測定が可能ないわゆるユニバーサルハンドラが開発さ
れている。
このようなユニバーサルハンドラへの半導体素子供給形
態として、トレ一方式が知られている。
このトレ一方式のICハンドラは、トレー上に多数例え
ば格子状に素子収容部を設け、この素子収容部内にパッ
ケージ済みの半導体素子例えばQFP、SOP等を収容
し、該トレーから半導体素子を1つずつ取出して、IC
ハンドラのテストヘッドに設けられたプローブ針等の検
査端子に上記トレー上の各半導体素子を順次当接して検
査するように構成されている。
ところで、半導体素子の高集積化に伴い、このパッケー
ジングされた半導体素子の端子も多端子化、端子の狭ピ
ッチ化が進んでおり、このような多端子化、狭ピッチ化
された半導体素子の測定を行う場合には、高精度の位置
合せが必要とされ、上述のように、各半導体素子を1個
ずつ搬送して位置合せすることが必要とされる。
(発明が解決しようとする課題) 上述したように、近年半導体製造装置においては、半導
体素子の高集積化に伴う端子の狭ピッチ化に対応するた
め、各半導体素子を1個ずつ搬送して高精度で位置合せ
することが必要とされている。
しかしながら、このような半導体検査装置においても、
高い位置合せ精度を確保しつつ、高スループツト化を実
現することが当然要求される。
本発明は、かかる従来の事情に対処してなされたもので
、高い位置合せ精度を有し、かつ、高スループツトの半
導体検査装置を提供しようとするものである。
[発明の構成] (課題を解決するための手段) すなわち、本発明の半導体検査装置は、半導体素子を複
数搭載するトレーから該半導体素子を測定ステージ上に
移載し、前記半導体素子のリドに測定端子を接触させて
電気的な測定を行う半導体検査装置において、前記半導
体素子を搭載する前記トレーを、複数枚収容可能に構成
されたトレー収容機構と、前記半導体素子の移載が終了
し空になった前記トレーを、前記トレー収容機構がらア
ンロードするトレー搬送機構とを備えたことを特徴とす
る。
(作 用) 上記構成の本発明の半導体検査装置では、トレー収容機
構に、半導体素子を複数搭載するトレーを複数枚収容し
、トレー搬送機構により、このこのトレー収容機構から
空になったトレーをアンロードすることによって、多数
の半導体素子の検査を連続的、かつ自動的に行うことが
できる。
したがって、半導体素子を一つずつ搬送、位置決めする
ことにより、高い位置合せ精度を確保しつつ、高スルー
プツト化を実現することができる。
(実施例) 以下、本発明装置をフラットパッケージ型チップの検査
に適用した一実施例を図面を参照して説明する。
この実施例の半導体検査装置は、ローダ−系1と、測定
ステージ系2とから構成されており、これらは、防振機
能を有する複数の接続部材3によって接続されている。
上記ローダ−系1には、検査測定を行う半導体素子(以
下、チップと呼ぶ)4を多数収容したトレー5を多数棚
積み積層する如く収容する昇降自在のセンダー機構6、
空のトレー5を一時保管するトレーバッファ機構7、検
査の終了したチップ4を収容したトレー5を多数棚積み
積層する如く収容する昇降自在のレシーバ機構8が、図
示矢印Y方向に沿って直線上に設けられている。
また、上記センダー機構6、トレーバッファ機構7、レ
シーバ機構8の上部には、これらの配列方向(Y方向)
に沿って、基台9が設けられており、この基台9には、
基台9の長手方向に′沿って空トレー5を搬送するトレ
ー搬送機構10が配設されている。
すなわち、第2図に示すように、基台9の前側(測定ス
テージ系2と反対側)には、その長手方向(図示Y方向
)に沿って設けられたLMガイド30、モータ31、駆
動ベルト32によってY方向に移動自在とされた支持板
33が設けられている。また、この支持板33には、ガ
イド板34を貫通する如く設けられた2本のガイド軸3
5およびガイド板34に固定されたシリンダ36によっ
て上下動自在とされたフレーム37が支持されている。
そして、このフレーム37には、トレー5を例えば真空
チャックにより吸着保持するための複数例えば4つの保
持部38が設けられている。
なお、第3図に示すように、保持部38はフレム37の
XおよびY方向に設けられた長穴37aによって固定位
置を調節可能に構成されており、異なった大きさのトレ
ー5に対応可能に構成されている。また、トレー5を保
持する機構としては、真空チャックの他に例えばメカニ
カルクランプ等も用いることができる。さらに、モータ
3]の動力を伝達するための原動ベルト50にテンショ
ンを与えるため、第4図にも示すように、例えば基体5
]内に設けられたスプリング52によってイ・j勢され
たローラ53によって原動ベルl−50を押圧するアイ
ドラ機構54が設けられており、原動ベルト50の伸び
を自動的に補正し、バックラッシュを除去して繰返し粘
度の向」二か図られている。
さらに、基台9には、支持板33をセンダー機構6、ト
レーバッファ機構7、レシーバ機構8の上部で停止トさ
せるための3つの停止位置検出センサ39と、支持板3
3の存在位置を認識するための2つの位置認識用センサ
40が設けられている。
これらのセンサ39.40は、例えば発光素子と受光素
子等から構成されており、3つの停止位置検出センサ3
9は、それぞれセンダー機構6、トレーバッファ機構7
、レシーバ機構8の上部に設けられている。また、2つ
の位置認識用センサ40は、所定の間隔を設けて配置さ
れており、支持板33に固定された長板41が常に少な
くとも一方の位置認識用センサ40にかかり、この位置
認識用センサ40によって検出されるよう構成されてい
る。すなわち、これらの位置認識用センサ40は、例え
ば電源投入時等に、支持板33の存在位置を認識するた
めのもので、例えば2つの位置認識用センサ40か両方
長板4コを検出した時は、支持板33は中央部に存白ニ
し、どちらか一方の位置認識用センサ40のみが長板4
1を検出した時は、支持板33は、その位置認識用セン
サ40側に存在するものとして認識する。
また、第1図に示すように、基台9のセンダ機構6側端
部には、センダー機構6の最上段に棚積みされたトレー
5から一つずつチップ4を保持してプリアライメントス
テージ11へ搬送するチップ搬入機構12が設けられて
おり、−刃基台9のレシーバ機構8側端部には、アンロ
ードステジ13上に設けられた検査の終了したチップ4
を保持してレシーバ機構8の最上段に棚積みされたトレ
ー5へ搬送するチップ搬出機構14が設けられている。
これらチップ搬入機構12およびチップ搬出機構1−4
は、夫々、Y方向へ突出した搬送腕15をX−Z方向に
移動させるだめの例えばLMガイドとボールスクリュー
またはペルー・タイミング等から構成されるX−Zステ
ージ]6と、搬送腕15の側面にY方向に対して移動自
在に設けられチップ4を例えば真空チャックにより吸着
保持する保持部]7とから構成されている。
さらに、上記基台9の測定ステージ系2側には、チップ
4を例えば真空チャックにより吸着保持する 2つの保
持部18a、18bが所定の間隔を設けて配置されたダ
ブル移載機構18が配設されている。すなわち、基台9
の7Illl定ステージ系2側には、前述のトレー搬送
機構10と同様に構成されたY方向への駆動機構が設け
られており、この駆動機構と例えばシリンダ等からなる
Z方向への駆動機構により、上記保持部18a、18b
は、Y−Z方向に移動自在とされている。そして、保持
部18aでプリアライメントステージ11上のチップ4
を吸着保持するとともに、保持部1.8 bて測定ステ
ージ19上のチップ4を吸着保持し、プリアライメント
ステージ11から/l111定ステージ]9へのロード
と、測定ステージ19からアンロドステージ]3へのア
ンロードを同時に実行することができるよう構成されて
いる。
また、測定ステージ系2は、チップ4を載置され、x−
y−z−〇方向に移動可能に構成された測定ステージ1
9と、チップ4のリードに合せて多数の検査端子を設け
られたコンタクタ(4図示せず)が固定される検査部2
0が設けられている。
次に、上記構成のこの実施例の半導体検査装置の動作に
ついて説明する。
ます、チップ搬入機構12の保持部17で、トレー5上
のチップ4を吸着保持し、このチップ4をプリアライメ
ントステージ11上に搬送移載する。
次に、プリアライメントステージ11上に設けられたプ
リアライメント用画像認識機構21によりチップ4の画
像を撮像して正規の基準位置とのすれ量を検出する。
]0 この後、ダブル移載機構18の一方のチップ保持部18
aにてプリアライメントステージ1]上のチップ4を吸
着保持し、7111定ステージ19上へと搬送移載する
。この時、既に検査を終了したチップ4が測定ステージ
19上に載置されている場合は、同時にこの検査終了済
みチップ4を他方のチップ保持部18bにて吸希保持し
、アンロードステージ13上へ搬送移載する。
またこの時、測定ステージ19は予め所定の受渡し位置
すなわち基台9の中央下部にて待機しているが、上記プ
リアライメント用画像認識機構21によりチップ4の位
置ずれが検出された場合には、この位置ずれ情報に基づ
いて、チップ4か測定ステージ19の予め定められた基
準位置上に載置されるように位置ずれ分秒動補正して待
機している。
この後、ファインアライメント用画像認識機構22によ
って測定ステージ19上のチップ4を撮像し、例えばチ
ップ4のリードの位置の所定位置からのずれを認識する
]] しかる後、測定ステージ19を、検査部20に移動させ
、上記ファインアライメント用画像認識機構22によっ
て認識されたずれに応じてallllll−ジ19の位
置調整を行った状態で測定ステージ19を上昇させ、検
査部20に固定されたコンタクタの検査端子にチップ4
のリード列を接触させ、電気的な導通を得て図示しない
テスタによってチップ4の検査を行う。
また、アンロードステージ13上の検査済みチップ4は
、チップ搬出機構14の保持部17によって吸着保持し
、レシーバ機構8のトレー5に移載するが、このとき、
検査により不良と判定されたチップ4は、チップ搬出機
構14の搬送経路の下方に配置された不良品収容箱23
内に落とされる。
上述した一連の動作を繰返すことにより、センダー機構
6のトレー5に収容されたチップ4が順次検査されてレ
シーバ機構8のトレー5へと収容される。
また、センダー機構6のトレー5上のチップ4が全て取
り出され、空になると、この空トレー5をトレー搬送機
構10により吸希保持し、トレーバッファ機構7上まで
搬送して、ここで待機する。
そして、レシーバ機構8のトレー5かチップ4を満載し
た状態となると、この空トレー5をレシバ機構8のチッ
プ4を満載したトレー5上に載置する。ここで、不良の
°チップ4が多数存在し、レシーバ機構8のトレー5が
チップ4を満載した状態となる前にセンダー機構6の次
のトレー5が空となった場合は、トレー搬送機構]0は
、トレーバッファ機構7内に空トレー5を落下させて、
センダー機構6の空トレー5を保持搬送し、トレーバッ
ファ機構7上にて待機する。
すなわち、この実施例の半導体検査装置では、チップ4
を1つずつ搬送し、プリアライメント用画像認識機構2
1およびファインアライメント用画像認識機構22を用
いて位置決めするので、正確な位置決めを行うことがで
き、狭ピッチのチップ4に対応することかできる。また
、センダー機構6にチップ4を多数搭載したトレー5を
複数枚]3 収容しておけば、トレー搬送機構10により、センダー
機)ト)6からから空になったl・レー5をアンロード
することにより、多数のチップ4の検査を連続的、かつ
自動的に行うことができる。上記実施例では、フラット
パッケージに適用した例について説明したが、ウェハか
ら切断分離したチップの測定、LCD基板などいずれで
もよい。
[発明の効果] 以上説明したように、本発明の半導体検査装置によれば
、高い位置合せ精度を確保しつつ、高スループツト化を
実現することができる。
【図面の簡単な説明】
第1図は本発明の一実施例の半導体検査装置の全体構成
を示す図、第2図は第1図の半導体検査装置のトレー搬
送機構の構成を示す図、第3図は第2図のトレー搬送機
構のフレームを示す図、第4図は第2図のトレー搬送機
構のアイドラ機構を示す図である。 1・・・・・・ローダ−系、2・・・・・・測定ステー
ジ系、3・・・・・・接続部祠、4・・・・・・チップ
、5・・・・・・トレー 6・・・・センダー機構、7
・・・・ トレーバッファ機構、8・・・・・・レシー
バ機構、9・・・・基台、]0・・ ・1・し搬送機構
、]]・・・・・プリアライメントステージ、12・・
・・・チップ搬入機構、]3・・・・・・アンロードス
テージ、]4・・・・チップ搬出機構、]5・・・・搬
送腕、]6・・・・X−Zステージ、17・・・・・保
持部、18・・・・ダブル移載機構、1.8 a、18
b・・・・・保持部、1つ・・・・測定ステージ、20
・・・・・測定部、21・・・・プリアライメント用画
像認識機構、22・・・・ファインアライメント用画像
認識機構、23・・・・・・不良品収容箱、30・・・
・LMガイド、31・・モータ、32・・・駆動ベルト
、33・・・支持板、34・・・・・ガイド板、35・
・・ ガイド軸36・・・・37・・・・・・フレーム
、38・・・・・・保持部、3つ・・・・・停止位置検
出センサ、40・・・・・位置認識用センサ、41・・
・・・長板、50・・・・・原動ヘルド、54・・・・
アイドラ機構。

Claims (1)

    【特許請求の範囲】
  1. (1)半導体素子を複数搭載するトレーから該半導体素
    子を測定ステージ上に移載し、前記半導体素子のリード
    に測定端子を接触させて電気的な測定を行う半導体検査
    装置において、 前記半導体素子を搭載する前記トレーを、複数枚収容可
    能に構成されたトレー収容機構と、前記半導体素子の移
    載が終了し空になった前記トレーを、前記トレー収容機
    構からアンロードするトレー搬送機構とを備えたことを
    特徴とする半導体検査装置。
JP1102976A 1989-04-21 1989-04-21 半導体検査装置 Pending JPH02281158A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1102976A JPH02281158A (ja) 1989-04-21 1989-04-21 半導体検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1102976A JPH02281158A (ja) 1989-04-21 1989-04-21 半導体検査装置

Publications (1)

Publication Number Publication Date
JPH02281158A true JPH02281158A (ja) 1990-11-16

Family

ID=14341772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1102976A Pending JPH02281158A (ja) 1989-04-21 1989-04-21 半導体検査装置

Country Status (1)

Country Link
JP (1) JPH02281158A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6295000A (ja) * 1985-10-22 1987-05-01 日本電気株式会社 ピン・グリツド・アレイ型icのハンドリング装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6295000A (ja) * 1985-10-22 1987-05-01 日本電気株式会社 ピン・グリツド・アレイ型icのハンドリング装置

Similar Documents

Publication Publication Date Title
US6900459B2 (en) Apparatus for automatically positioning electronic dice within component packages
WO2019080342A1 (zh) 一种电子器件检测装置
KR101365097B1 (ko) 기판검사장치
JPWO2007083356A1 (ja) 電子部品試験装置及び電子部品の試験方法
KR100304254B1 (ko) 모듈외관검사설비
KR20070018524A (ko) 웨이퍼 레벨 반도체 소자용 외관 검사 및 분류 설비
JPH08248095A (ja) 検査装置
JP4222442B2 (ja) 電子部品試験装置用インサート
JP3099235B2 (ja) ウエハ検査装置
JPH05136219A (ja) 検査装置
TWI387761B (zh) 用於檢測微型sd裝置的方法
KR101187306B1 (ko) 반송장치 및 전자부품 핸들링 장치
JP2750448B2 (ja) 半導体検査装置
JPH02281158A (ja) 半導体検査装置
JPH0329335A (ja) 半導体チッププローバ
JPH02281157A (ja) 半導体検査装置
JPH0266474A (ja) 半導体素子の検査方法
JP3080845B2 (ja) 検査装置及びその方法
JPH07111395A (ja) Icデバイスの移載装置
JP2652711B2 (ja) 半導体検査装置及び検査方法
JPH03141657A (ja) 検査装置
JP2687010B2 (ja) 半導体検査装置
US11915955B1 (en) Workpiece inspection apparatus
KR20110024963A (ko) 소자검사장치 및 검사방법
JP7393594B1 (ja) ワーク搬送装置及びワーク検査装置