JP2003260587A - はんだ - Google Patents

はんだ

Info

Publication number
JP2003260587A
JP2003260587A JP2002064251A JP2002064251A JP2003260587A JP 2003260587 A JP2003260587 A JP 2003260587A JP 2002064251 A JP2002064251 A JP 2002064251A JP 2002064251 A JP2002064251 A JP 2002064251A JP 2003260587 A JP2003260587 A JP 2003260587A
Authority
JP
Japan
Prior art keywords
solder
balls
ball
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002064251A
Other languages
English (en)
Other versions
JP3757881B2 (ja
Inventor
Tasao Soga
太佐男 曽我
Hideyoshi Shimokawa
英恵 下川
Tetsuya Nakatsuka
哲也 中塚
Mikio Negishi
幹夫 根岸
Koichi Nakajima
浩一 中嶋
Tsuneo Endo
恒雄 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2002064251A priority Critical patent/JP3757881B2/ja
Priority to TW092104874A priority patent/TWI230105B/zh
Priority to KR1020030014207A priority patent/KR100548855B1/ko
Priority to US10/384,931 priority patent/US6872465B2/en
Priority to CN2008101451474A priority patent/CN101337308B/zh
Priority to CNB031201504A priority patent/CN100421861C/zh
Publication of JP2003260587A publication Critical patent/JP2003260587A/ja
Application granted granted Critical
Publication of JP3757881B2 publication Critical patent/JP3757881B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B23K35/025—Pastes, creams, slurries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12181—Composite powder [e.g., coated, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y10T428/12715—Next to Group IB metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y10T428/12722—Next to Group VIII metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12736—Al-base component
    • Y10T428/1275—Next to Group VIII or IB metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12889—Au-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12896—Ag-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y10T428/1291—Next to Co-, Cu-, or Ni-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Powder Metallurgy (AREA)

Abstract

(57)【要約】 【課題】新規なはんだ接続による電子機器を提供するこ
とにある。特に温度階層接続における高温側のはんだ接
続を実現することにある。 【解決手段】半導体装置と基板の接続部が、Ｃｕ等の金
属ボールおよび該金属ボールとＳｎの化合物からなり、
該金属ボールは該化合物により連結されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】鉛フリー半田（鉛を積極的に
含んでいない半田）技術に関する。特に、大気中で半田
接続可能なはんだ、および大気中における鉛フリー半田
材料を用いたはんだ接続技術に関する。また、電子機器
のモジュール実装等に有効な温度階層を用いてはんだ接
続する技術に関する。
【０００２】
【従来の技術】Sn-Pb系はんだにおいては、高温系はん
だとしてPbリッチのPb-5Sn(融点：314〜310℃)、Pb-10S
n(融点：302〜275℃)等を330〜350℃の温度ではんだ付
けし、その後、このはんだ付け部を溶かさないで、低温
系はんだのSn-37Pb共晶(183℃)で接続する温度階層接続
が行われてきた。このような温度階層接続は、チップを
ダイボンドするタイプの半導体装置や、フリップチップ
接続などの半導体装置などで適用されている。例えば、
ＢＧＡ、ＣＳＰ、ＷＬ−ＣＳＰ(Wafer Level CSP)、マルチ
チッフ゜モシ゛ュール(ＭＣＭと略す)などで温度階層接続が必要と
なる。すなわち、半導体装置内部で使用するはんだと、
半導体装置自身を基板に接続するはんだとの温度階層接
続できることがプロセスでも重要になっている。
【０００３】一方、製品によっては部品の耐熱性の限界
から290℃以下での接続が要求されるケースがでてい
る。従来のSn-Pb系の中でこれに適した高温用組成域と
してPb-15Sn(液相：285℃)近傍が考えられる。しかし、
Snが多くなると低温の共晶(183℃)が析出してくる。ま
た、これよりSnが少なくなると液相温度が高くなるた
め、290℃以下での接続が困難となる。このため、プリ
ント基板に接続する２次リフロー用はんだがSn-Pb 共晶
であっても、高温用はんだ継手が再溶融する問題が避け
られなくなった。２次リフローはんだがPbフリー化され
ると、Sn-Pb 共晶より更に約20〜30℃高い240〜250℃で
接続することになるため、更に、困難となる。
【０００４】即ち、はんだ付け温度が、330〜350℃もし
くは290℃レベルの温度階層可能な高温系のPbフリーは
んだ材料はないのが現状である。
【０００５】この状況を以下に詳しく記す。現在、はん
だは環境の問題からPbフリー化が進んでいる。プリント
基板にはんだ付けするPbフリーはんだの主流はSn-Ag共
晶系、Sn-Ag-Cu共晶系、Sn-Cu共晶系になりつつあり、
これに伴い、表面実装におけるはんだ付け温度は通常24
0〜250℃である。これらのはんだと組み合わせて使用で
きる高温側の温度階層用Pbフリーはんだはない。最も可
能性のある組成として、Sn-5Sb(240〜232℃)はあるが、
リフロー炉内の基板上の温度ばらつき等を考慮すると、
これを溶かさないで接続できる高信頼性の低温側のはん
だはない。他方、高温系のはんだとしてAu-20Sn(融点：
280℃)は知られているが、硬い材料であり、コスト高の
ために使用が限定される。特に、熱膨張係数が大きく異
なる材料へのSiチップの接続、あるいは大型Siチップの
接続では、はんだが硬いため、Siチップを破壊させる恐
れがあるため使用されていない。
【０００６】
【発明が解決しようとする課題】上記状況において、Pb
フリー化に対応でき、モジュール実装において部品の耐
熱性を越えない290℃以下で高温側のはんだで接続後(１
次リフロー)、更に該モジュールの端子を、プリント基
板等の外部接続端子にSn-3Ag-0.5Cu(融点：217〜221℃)
はんだで表面実装(２次リフロー)することが要求されて
いる。例えば、チップ部品と半導体チップとが搭載され
た携帯用製品のモジュール(一例として高周波モジュー
ル)が開発されており、チップ部品及び半導体チップは
高温系はんだによってモジュール基板に接続され、キャ
ップ封止、もしくは樹脂封止が要求されている。これら
のチップ部品は耐熱性の問題で、max290℃以下での接続
が要求されている。なお、高温側のはんだ接続温度は、
チップ部品の耐熱性の問題であるため、必ずしも290℃
に限定されるわけではない。該モジュールをSn-3Ag-0.5
Cuで２次リフローを行う場合、はんだ付け温度は240℃
前後に達する。従って、Sn系はんだの中で最も高融点で
あるSn-5Sbでも融点が232℃であること、また、チップ
電極めっきにPb等が含まれると更に融点が下がることか
ら、モジュール内のチップ部品のはんだ付け部が２次リ
フローで再溶融することは避けられない状況にある。こ
のため、はんだが、再溶融しても、問題が起こらないシ
ステム、プロセスが求められている。
【０００７】これまでは、モジュール基板に、Pb系のは
んだを用いてmax290℃でチップをダイボンドし、チップ
部品をリフローした。ワイヤボンドされたチップ上には
柔かいシリコーンゲルを塗布し、モジュール基板上面を
Al等のキャップで保護し、Sn-Pb共晶を用いた２次リフ
ローで対応してきた。このため、２次リフローではモジ
ュール継手のはんだの一部が溶融しても、応力がかから
ないのでチップは動かず、高周波特性で問題はない。し
かし、Pbフリーはんだによる２次リフローが要求され、
かつ、コスト低減化のため、樹脂封止型モジュールの開
発が必須になってきた。これをクリアするためには、以
下の課題を解決することが要求されている。 1)max290℃以下での大気中リフロー接続が可能であるこ
と〔チップ部品の耐熱保証温度；290℃〕。 2)２次リフロー(max260℃)で溶けないこと、もしくは溶
けてもチップが動かないこと（高周波特性に影響するた
め）。 3)２次リフロー時にモジュール内のはんだが再溶融して
も、チップ部品のはんだの体積膨張によるショートがな
いこと。
【０００８】具体的にＲＦ(Radio Frequency)モジュー
ルで評価した結果の課題を以下に示す。ＲＦモジュール
においてチップ部品とモジュール基板との接続に、従来
のPb系はんだ(245℃の固相線を持つはんだであるが、チ
ップ部品の接続端子はSn-Pb系のはんだめっきが施され
ている。このため、低温のSn-Pb系共晶が形成されるた
め再溶融する)で接続し、絶縁性で弾性率を変えた各種
樹脂を用いて一括で覆うように封止したモジュールの２
次実装リフロー後のはんだの流れ出しによるショート発
生率を調べた。
【０００９】図２はモジュールにおけるチップ部品の２
次実装リフロー時に、はんだ流れの原理を示す流れ出し
の説明図であり、図３は同じくチップ部品のはんだ流れ
の一例を示す斜視図である。
【００１０】はんだ流れ出しによるショートのメカニズ
ムはモジュール内のはんだの溶融膨張圧力により、チッ
プ部品と樹脂の界面、または樹脂とモジュール基板の界
面を剥離させ、そこにはんだがフラッシュ状に流れ込
み、表面実装部品の両端の端子が繋がって短絡に至るも
のである。
【００１１】この結果、はんだの流れ出しによるショー
ト発生率は樹脂の弾性率に比例して起きていることが分
かった。従来の高弾性エポキシ樹脂は不適合であり、柔
らかいシリコーン樹脂の場合は180℃(Sn-Pb共晶の融点)
における弾性率が低い場合に、ショートが発生しないこ
とも分かった。
【００１２】しかし、低弾性樹脂としては実用的にはシ
リコーン樹脂になるため、基板分割工程の時、樹脂の特
性から分割しきれないで残る場合があり、レーザ等の切
り込み部を入れる工程が新たに必要になる。他方、一般
のエポキシ系樹脂の場合、硬いためショートが発生し、
不適合であるが、機械的分割は可能である。但し、180
℃で短絡を起こさないくらいに柔かくすることは特性
上、難しい状況にある。機械的保護を兼ねて、かつ、は
んだの流れを防止できる樹脂封止が可能ならば、ケース
やキャップなどで覆う必要がないのでコスト低減化が図
れる。さらに、我々はＲＦモジュールをはじめとする電
子機器（電子装置）の鉛フリー半田材料を用いたはんだ
接続に関し、特に大気中であり、かつ高温（はんだ接続
温度：約240℃から300℃）のはんだ付けについてより実
験等検討を重ね、次のこと分かった。大気中の半田付け
は、不活性性ガス中（例えば窒素雰囲気中）と異なり、
高温系の鉛フリー半田材料の酸化が生じ、はんだ濡れ
性、はんだ接続信頼性の低下等のはんだ接続に大きな問
題を引き起こしていた。更には細かい金属粒子がはんだ
中に早く拡散するため、化合物化が促進されることによ
り融点が上昇するため、ガス放出によるはんだ変形がで
きず、ボイドを多く含むことが分かった。なお、これは
ＲＦモジュールの半田付けに限定されることではない。
【００１３】本発明の目的は、全く新規なはんだペース
ト、はんだ接続法、はんだ継手構造を提供することであ
る。特に大気中における鉛フリーはんだ接続を考慮した
はんだペースト、はんだ接続法、はんだ継手構造を提供
することである。また、本発明の他の目的は、高温時に
接続強度が維持できるはんだを用いた温度階層接続を提
供することである。特に鉛フリー半田材料のはんだ付け
を大気中で行った場合であっても、ボイド欠陥をすくな
くし、かつ高温側接続部の接続信頼性を維持した温度階
層接続を提供することである。また、本発明の他の目的
は、高温時に接続強度が維持できるはんだを用いた電子
機器を提供することにある。特に鉛フリー半田材料のは
んだ付けを大気中で行った場合であっても、高温側接続
部の接続信頼性が高い電子機器を提供することである。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本願において開示される発明のうち、代表的なもの
の概要を簡単に説明すれば、次の通りである。Ｓｎ系は
んだボールと該Ｓｎ系はんだより融点が高い金属ボール
を有するはんだであって、該金属ボールの表面はＮｉ層
で覆われ、該Ｎｉ層はＡｕ層で覆われているものであ
る。また、上記記載のはんだであって、前記金属ボール
の直径は５μｍから４０μｍであるものである。なお、
金属ボールにＮｉ層、Ａｕ層を被覆することでＣｕのは
んだ中へのくわれを阻止することができることから、５
μｍ以下の微細でも可能であることは言うまでもない。
また、ＣｕボールとＳｎボールとを有するはんだであっ
て、該Ｃｕボールの上にはＮｉ層が形成され、該Ｎｉ層
の上にはＡｕ層が形成されており、該Ｓｎの融点以上に
おいて、該はんだは該Ｃｕボールの一部と該Ｓｎボール
によりＣｕ６Ｓｎ５を含む化合物を形成し、該Ｃｕボー
ル同士はＣｕ６Ｓｎ５を含む化合物により結合されるも
のである。また、電子部品を搭載した一次基板がプリン
ト基板やマザーボード等の二次基板に実装されている電
子機器において、電子部品と一次基板との接続をCuボー
ルとSnはんだボールを有するはんだペーストをリフロー
することにより行い、一次基板と二次基板との接続をSn
-(2.0〜3.5)mass%Ag-(0.5〜1.0)mass%Cuはんだをリフロ
ーすることにより行うものである。
【００１５】例えば、温度階層接続を考えると、既に接
続した高温側のはんだは、一部が溶融しても、他の部分
が溶融しなければ、後付けのはんだ接続時のプロセスに
耐えられる強度を十分に確保できる。
【００１６】金属間化合物の融点は高く、金属間化合物
で結合された個所は300℃でも、接合強度を十分確保で
きるので、高温側の温度階層接続用として利用できる。
そこで、我々は、Cu(もしくはAg,Au,Al,プラスチック)
ボールもしくはこれらのボール表面にSn等のめっきを施
したものと、Sn系はんだボールとを体積比で約50%配合
したペーストを用いて接続した。これによって、Cuボー
ル同志が接するもしくは近接している個所は、その周り
の溶融したSnと反応してCu-Sn間の拡散によりCu6Sn5金
属間化合物が形成され、これによって、Cuボール間の接
続強度を高温で確保することができる。この化合物の融
点は高く、250℃のはんだ付け温度では十分な強度を確
保している(Snの部分のみ溶融する)ので、プリント回路
基板への２次リフロー実装時において剥がれたりするこ
とはない。従って、２次リフロー時におけるモジュール
のはんだ付け部は、高融点の化合物の連結による弾性的
結合力で高温強度を確保し、温度サイクル時には柔軟な
Snの柔かさで寿命を確保する機能を分担する複合材であ
り、高温の温度階層接続用として十分使用できるもので
ある。
【００１７】この他、望ましい融点を持つ硬い、剛性の
強いはんだ、例えばAn-20Sn、Au-(50〜55)Sn(融点：309
〜370℃)、An-12Ge(融点：356℃)等の場合でも、粒状の
粒子を使用し、柔かい、弾性のあるゴム粒子を分散混入
させ、もしくは低融点のSＮｉn等の柔かいはんだを該は
んだ間に分散混入させることにより、該はんだの固相線
温度以上でも接続強度を有し、変形に対しては金属粒子
間にある柔かいSnもしくはInもしくはゴムで緩和するこ
とにより、はんだの弱点を補完する新たな効果が期待で
きる。
【００１８】次に、樹脂封止したＲＦモジュール構造で
の解決手段を示す。はんだによる短絡の対策手段として
は、２次実装リフローにおいてモジュール内部のはん
だが溶融しない構造とするか、もしくはモジュール内
部のはんだが溶融してもはんだの溶融膨張圧力を小さく
して部品と樹脂の界面や樹脂とモジュール基板の界面で
の剥離を引き起こさない構造とするなどが考えられる
が、樹脂設計が難しい。
【００１９】他方、硬度の低いゲル状の樹脂などを用
いて溶融した内部のはんだの溶融膨張圧力を緩和するこ
とが考えられるが、保護力(機械的強度)が小さいため、
ケースやキャップで覆って保護することになり、これは
コストアップのため採用できない。
【００２０】図１３(後述)は樹脂封止構造とした場合に
おける現用はんだを用いた場合と、本案を用いた場合と
の溶融はんだの流れに対する見方の比較を示す。Pb系は
んだの体積膨張は3.6%である〔金属材料理工学；河上益
夫、p1442〕。本案継手構造では２次リフロー実装時の2
40℃前後ではSnのみ溶融するので、CuボールとSnボール
との体積比率は約50%であることを考慮すると、溶融直
後の体積膨張は1.4%であり、Pb系はんだの約1/2.5倍で
ある。他方、再溶融の状態を考慮すると、現用はんだは
再溶融すると、瞬時に3.6%膨張するため、硬い樹脂では
樹脂が変形できず、圧力が高まりチップ部品と樹脂の界
面に溶融はんだが流れ込むことになる。このため、樹脂
は柔らかいことが必要条件である。他方、本案では、図
１(後述)のチップ断面モデルでも分かるように、Cu粒子
間は主にCu6Sn5化合物で連結されている。Cu粒子間の隙
間にあるSnが溶融しても、Cu粒子が連結された構造のた
め動かないので、樹脂による圧力は連結されたCuの反発
力で拮抗し、溶融Snへの圧力はかかりにくい状況になっ
ている。更に、接合部の体積膨張は現用はんだの1/2.5
と低いことから、両者の相乗効果を考慮すると、Snがチ
ップ部品界面を伝わって流れる可能性は低いことが予想
される。従って、該モジュールを本案接続構造にするこ
とで、かつ、若干柔らかくしたエポキシ系樹脂で封止す
ることが可能で、容易に切断加工できる低コストのＲＦ
モジュールを提供することができる。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
【００２２】（実施例１）図１は、本発明における接続
構造の概念について示したものである。また、はんだ付
け前の状態と、はんだ付け後の状態とを示している。図
１(a)は、粒径約30μmのCuボール１(もしくはAg、Au、A
l、Cu-Sn合金等)、及び粒径約30μmのSn系はんだボール
２(融点：232℃)をフラックス４を介して適度に少量分
散させたペーストを用いた例である。このペーストを25
0℃以上でリフローするとSn系はんだボール２は溶融
し、溶融Sn３がCuボール１を濡れるように拡がり、Cuボ
ール１間に比較的均一に存在することとなる。その後、
Cuボール１と溶融したSnは反応し、Cuボール１同士はCu
とSnの化合物(Cu6Sn5を主とする)により接続されること
になる。なお、Cu、Snの粒子径はこれに限定されるもの
ではない。
【００２３】リフロー温度はできる限り高くすることに
より、Cu6Sn5化合物が短時間に形成されるので、化合物
形成のためのエージング工程は不要になる。Cu6Sn5化合
物の形成が不十分な場合、部品耐熱の範囲で短時間のエ
ージングを行い、Cuボール１間強度を確保する必要があ
る。この化合物の融点は約630℃と高く、機械的特性は
悪くないので、強度上の問題はない。高温で長時間エー
ジングしすぎるとCu3Sn化合物がCu側に成長する。Cu3Sn
の機械的性質は一般に硬く、脆いとみなされているが、
はんだ内部でCu粒子周囲にCu3Snが生成されても、温度
サイクル試験等に対して寿命に影響がなければ問題はな
い。実験では高温、短時間でCu3Snが十分生成されて
も、強度上での問題はなかった。これは、これまでも経
験してきたように、接合界面に長く沿って形成される場
合と、今回のように、個々の粒子の周囲に形成された場
合では、破壊に及ぼす影響も異なってくることが考えら
れる。今回のケースは化合物周囲の柔らかいSnによる補
完効果も大きいものと考えられる。
【００２４】Cuボール１間を化合物(Cu6Sn5)を介して接
合させるので、その後に240℃前後のリフロー炉を通る
としても、その接合部分(Cu6Sn5)、Cuボール１ともに溶
融せずに接続強度を確保することができる。なお、Cuボ
ール１間の接続信頼性からして、化合物(Cu6Sn5)は数μ
ｍ程度生成されることが好ましい。しかし、隣接Cu粒子
すべてが化合物で結合する必要はなく、むしろ、確率的
に、化合物による連結がない部分が存在することが、変
形の自由度があって望ましい。
【００２５】図１(b)は、前述のCuボール１にSnめっき
(厚さ：約0〜0.1μm以下)等を施した例である。Snめっ
きが薄いことによるSn量が不足する場合は、同一ボール
径のSn系はんだボールで補充する。CuにSnめっき処理を
することで溶融Sn３がボールに沿って濡れ拡がりやすく
なり、よりCuボール１間を均等の間隔にしやすくなる。
また、ボイドレス化に対しても大きな効果がある。な
お、はんだめっきはリフロー時に酸化被膜が破れて、表
面張力の作用でCuボール同志が吸引されるように接近し
て、Cu6Sn5化合物が形成される。なお、SnにBi等を微量
添加(1〜2％)することで、はんだの流動性を向上させ、
端子上へのぬれ性を向上させる効果がある、但し、Biが
多いと脆さがでてくるので望ましくない。(ａ)(ｂ)に示
されたはんだ（はんだ材料、はんだペースト）は、窒素
雰囲気中ではんだ付けする場合には非常に有効である。
または大気中であっても約２４０度以下ではんだ付けす
る場合には有効である。これは、２４０度以下ではＣｕ
ボール１、Ｓｎ系はんだボール２、フラックス４の酸化
現象はそれほど激しくないからである。Ｓｎ系はんだと
はＳｎ−（０〜４）Ａｇ−（０〜２）Ｃｕ、更に、これ
にＳｂ，Ｂｉ、Ｎｉ等が入った組成である。特に、フラ
ックスとしては洗浄しても残さの問題があるので、弱い
ロジン系フラックスを用いるのが一般的である。フラッ
クス４の酸化による接続信頼性への影響はそれほど大き
くない。しかし、大気中であって、かつ約２４０度を超
えてはんだ付けを行った場合（電子部品の耐熱性の問題
から２４０度から３００度ではんだ付けを行うのが望ま
しい）、Ｃｕボール１、Ｓｎ系はんだボール２、フラッ
クス４の酸化等により接続信頼性が低下する場合がある
ことが分かった。例えば、２９０度の大気中で上記(a)
(b)のはんだペースト（はんだ材料）を用いて半田接続
の実験を行った場合、半田接続部が酸化により変色し、
接続信頼性が低下していた。図２１は実験結果を示し、
耐熱性の基板に1005チップ部品を(a)が窒素中、(b)が大
気中で285℃でリフロー接続した外観である。大気中で
接続したものははんだ表面が酸化し、変色している。ま
た、ぬれ性も劣ることが分かる。なお、２９０度は実装
する半導体装置(半導体チップ)や電子部品の耐熱性を考
慮したものである。ただし、本実施例にかかるはんだの
リフロー温度の上限が２９０度であることを示すもので
はない。以下、検討結果につき具体的に説明する。上記
実施例(a)(b)に係るはんだペーストでは、リフローによ
りＣｕボール１、Ｓｎ系はんだボール２、フラックス４
の全てが酸化の対象になる。すなわち、フラックス４の
量が多い場合、Ｃｕボール１、Ｓｎ系はんだボール２は
フラックスの液中に存在するので大気に触れることはな
く、酸化されない。しかし、Ｃｕボール１、Ｓｎ系はん
だボール２を組合わせる本実施例に係るはんだでは、Ｃ
ｕボール１、Ｓｎ系はんだボール２の直径は数μｍから
数十μｍ（約５μｍから４０μｍ、Ｃｕくわれを制御で
きれば１〜５μｍも可能である）であるため、はんだペ
ーストに含まれるＣｕボール１、Ｓｎ系はんだボール２
全体の表面積は大きくなる。ペースト中のフラックス量
はペーストの性能維持のため限定される。従って、Ｃｕ
ボール１、Ｓｎ系はんだボール２の全てをフラックス４
で覆うことは困難であり、その一部がフラックス４から
露出した状態になる。従って、Ｃｕボール１、Ｓｎ系は
んだボール２が大気中では酸化される可能性が高い。特
に、Snは酸化されやすい。一方、Ｃｕボールに関して
は、リフロー時にＳｎ系はんだボール２が融解するとＣ
ｕボール１は溶融したSn系はんだ（溶融Sn系はんだ３）
により覆われるため、酸化されないように思える。しか
しＳｎ系はんだにより覆われる部分、またはＳｎ系はん
だとＣｕによる化合物が形成される部分はＣｕ系はんだ
がぬれ拡がらないためＣｕボールの表面全体ではなく、
Ｃｕボール１の一部は露出した状態になる。したがっ
て、Ｃｕボールは酸化される。また、Ｓｎ系はんだが融
解する(232℃に達する)までに、Ｃｕは予熱等によって
も酸化される。ここで、フラックス４はＣｕボールおよ
びＳｎボールの酸化を還元する作用がある。しかし、２
４０度以上ではフラックス自体も激しく酸化されている
こと、さらにはフラックス４の量が多くない場合は、フ
ラックス４全部が酸化され、フラックスの酸化還元力は
劣化していることにより、ＣｕボールおよびＳｎボール
の酸化を還元することはできない。また、ロジン系フラ
ックスは酸化銅を還元することはできるが、酸化された
錫を還元する効力はない。Ｃｕボールが酸化されると、
溶融Sn３がCuにぬれ広がりにくくなり、Ｓｎとの化合物
(Ｃｕ６Ｓｎ５)の形成が困難になり、高温系における半
田接続信頼性が低下する。特に(ａ)では、Ｃｕボール１
は裸の状態である（被膜されていない）ため、酸化され
やすい。また、（ｂ）ではＣｕボール１はＳｎにより被
膜されているが、0.1μｍ程度の薄いＳｎ膜ではＣｕボ
ールへの酸化を防止することはできない。ちなみに、数
十μｍのＣｕボール１の表面に数μｍのＳｎ膜を形成す
るのは技術的に困難である。また、薄いＳｎ膜でＣｕボ
ール１を覆った場合では、ＳｎとＣｕの化合物(Ｃｕ３
Ｓｎ)ができ易く形成され、そのＣｕ３Ｓｎが酸化され
る場合がある。ＣｕとＳｎの化合物の酸化は、Ｃｕおよ
びＳｎの酸化物よりも還元が難しい。なお、一旦Ｃｕ３
Ｓｎが形成されるとＳｎはＣｕボールにぬれない。この
ように上記(a)(b)では、大気中であり、かつ約２４０度
を超えてはんだ付けを行った場合、接続信頼性が問題に
なる。そこで、我々はこの点に関して、より一層検討を
重ねた結果、(c)のはんだペーストが上記条件において
も接続信頼性を確保できることが分かった。図１（ｃ）
のはんだペースト(はんだ材料)は、表面がNi/Auめっき1
24で覆われたCuボール１とＳｎ系はんだボール２とフラ
ックス４を有するものである。図２０(a)は表面にNi/Au
めっき124が形成されたCuボール１を示す。ここで、Au
はCuおよびNiの酸化を防止する。また、NiはAuのCuへの
拡散を防止し、また240度以上でリフローした場合に生
じるCuのSn中へのくわれ(溶け出し)を防止する。特にＣ
ｕ粒子を小さくすることで、高温になるとＣｕはＳｎ系
はんだ中に早く溶け出す。通常のはんだの場合、溶けて
フラックスによる反応ガス等を追い出し凝固が完了す
る。しかし、Ｃｕのはんだ中への拡散が早すぎると、Ｃ
ｕ−Ｓｎ化合物を形成して高融点化するのでガスを放出
できない状態で凝固が早く完了する。このため、チップ
と基板間の間隙そのままになると、見掛け上ボイドが多
くなる原因となる。このような弊害もＮｉをバリアとす
ることでＣｕがはんだ中へのくわれを阻止されること
で、正常なはんだ付けが可能になる。ちなみに、Cu3Sn
はＳｎがＣｕボール１の表面にぬれ広がることを妨げ、
またCu3Snの機械的性質は一般に硬く、脆い。なお、Ni
めっきは、AuのCuへ拡散を防止するので、高温でもＳｎ
がぬれない間はＡｕで酸化を防ぎ、はんだがぬれてしま
えばリフロー後に半田(Sn)に拡散される。AuがCuボール
１に拡散することを防止するためには、通常Niの厚さは
0.1μm以上必要である。一方、数十μmの粒子にめっき
形成できる膜厚は約１μmである。よって、Niの膜厚は
0.1μm以上1μm以下が望ましい。なお、Niめっき膜を厚
くして、Ni3Sn4の化合物を形成させてCu粒子同志を連結
させることも可能である。また、AuはNiおよびCuの酸化
を防止できる厚さであれば良く、表面に凸凹があるCuボ
ール全体を被膜することを考慮すると、0.01μm以上が
望ましい。一方、コストおよびめっき法（フラッシュめ
っき法）により形成できるAu膜厚を考慮すると0.05〜0.
1μmが望ましい。なお、AuがCuボールへ拡散することを
考慮し、予めAuめっきを厚膜形成するのであれば、必ず
しもNiめっき膜を形成する必要はない。しかし、コスト
およびAuめっき膜を厚く(0.1μm以上)形成することは技
術的に困難であることを考慮すると、Niめっき膜は形成
したほうがよい。また、図２０(ｂ)に示すように、Sn系
はんだボール２の表面はSnの酸化防止およびCuボールと
の激しい反応（Cu３Snの形成）を防止するために、保護
膜122を形成しておくことが望ましい。ここで保護膜と
してウレタン等のフラックス作用のある樹脂被膜、
グリセリン等のコーテイング膜、Ar等のプラズマクリー
ニング膜、Ar等のイオンまたは原子を用いたスパッタ
リング膜等を用いることができる。Sn系はんだボール２
は、表面が多少酸化しても、内部に清浄なSnが残ってい
るので、240℃以上でリフローした場合には、内部に清
浄なSnが酸化膜を破ってでてくる。従って、Sn系はんだ
ボール２表面への保護膜の形成は必須ではないが、保護
膜の形成することにより、Sn系はんだボールの酸化を最
小限に抑え、半田接続部の信頼性をより確保することが
できる。表面がNi/Auめっき124で覆われたCuボール１と
Sn系はんだボール２を含むはんだペースト(図１(c))は
リフロー後、図１(a)(b)と同様、Cuボール１同士はCuと
Snの化合物(Cu６Sn５)により結合される。このように図
１(c)のはんだによれば、大気中で、かつ約240℃以上で
も、接続信頼性に最も影響を与えるCuボール１の酸化を
防止でき、半田接続部の接続信頼性を確保することがで
きる。なお、予めCuボールとSn系はんだボールの他に、
CuとSnの金属化合物であるCu６Sn５ボールをはんだに含
ませてもよい。この場合、仮にCuボールおよびSn系はん
だボールの酸化が激しくても、CuボールはCu６Sn５によ
り結合されやすくなる。Cu６Sn５ボールはＣｕのＳｎ中
への溶け込みは少ないので、高温になってもCu６Sn５形
成し過ぎによる弾性的拘束の弊害はない。なお、図１
(a)から(c)のはんだペーストは各実施例に開示された電
子装置、電子部品の製造に用いることができることはい
うまでもない。
【００２６】次にこの接続構造を有するLSIパッケー
ジ、部品等の電子部品をプリント基板に実装する。この
際、温度階層接続が必要となる。例えば、プリント基板
の接続端子部にSn-3Ag-0.5Cu(融点：221〜217℃)はんだ
ペーストを印刷し、LSIパッケージ、部品等の電子部品
を搭載後、240℃で大気中、窒素中でリフローすること
ができる。特に、図１(c)のはんだであれば、大気中に
おいて、240℃以上で電子部品の耐熱温度まで(例えば24
0℃以上300℃以下)でリフローすることができる。このS
n-(2.0〜3.5)mass%Ag-(0.5〜1.0)mass%Cuはんだは、従
来のSn-Pb共晶はんだに置き換わる標準的なはんだとし
て取り扱われているが、Sn-Pb共晶はんだよりも融点が
高いことから、それに対応できる高温系Ｐｂフリーはん
だの開発が要求されている。前述の如く、既に接合され
ているCu-Cu6Sn5間で高温での強度を確保するととも
に、リフロー時のプリント基板の変形等で発生する応力
には十分耐えられるレベルになっている。従って、プリ
ント基板との２次リフローにSn-(2.0〜3.5)mass%Ag-(0.
5〜1.0)mass%Cuを用いても、高温用はんだとしての機能
を有することから、温度階層接続を実現することができ
る。なお、この場合のフラックスは洗浄レス用としてRM
A（Rosin Mild Activated）タイプもしくは洗浄用とし
てRA(Rosin Activated)タイプがあり、洗浄、無洗浄、
共に可能である。
【００２７】（実施例２）図２は素子13を中継基板14に
Au-20Snはんだ７等で接合し、ワイヤボンド８後、洗浄
レスタイプの上記ペーストを用い、AlもしくはFe-Ｎｉ
等にＮｉ-Auめっきを施したキャップ９周囲を中継基板
にリフローで接合10する。このとき、絶縁特性を重視す
ればフラックスは塩素の含まない系で窒素雰囲気での接
続が望ましいが、ぬれ性を確保できない場合、RMAタイ
プの弱活性ロジンで封止する方法がある。この素子は完
全な封止性を要求するものではなく、フラックスが十分
な絶縁特性を確保していれば、フラックスが存在する状
態でも長時間保持しても素子への影響はない。キャップ
封止の目的は主に機械的保護である。封止の方法として
は封止部をパルス電流による抵抗加熱体15等で加圧接合
することも可能である。この場合、封止部に沿ってデイ
スペンサーで塗布し、細い連続したパターン12を形成す
る(図２(b))。
【００２８】パターンの断面A-A′を拡大したモデルを
右側に示す。Cuボール1とSnボール２はフラックス４で
保持されている。この上からパルス電流による抵抗加熱
体15で加圧接合すると、ペーストは図２(c)のように平
坦化される。平坦化された断面B-B′を右側に拡大し
た。中継基板6とキャップ9間のはんだの接続部はこの場
合、30μmのCuボールを使用すると、１〜１.５個分(約5
0μm)の間隙になる。パルスヒータによる加圧接合条件
は最大350℃、5秒で行ったので、Cuボール１と中継基板
の端子6、Cuボール１とキャップ9との接触部はキャップ
表面にCu系もしくはＮｉ系のめっきが厚く形成されてい
る限り、容易にCu6Sn5もしくはＮｉ3Sn4の化合物を短時
間に形成するため、エージング工程は一般に不要であ
る。ペースト塗布幅は意図的に狭くとり、加圧により、
例えば、幅250μm×高さ120μmの断面で塗布されると、
加圧後、粒子１個乃至１.５個分の厚さになるので約750
μm 幅に広がることになる。
【００２９】この封止したパッケージには外部接続用端
子11として、予めSn-0.75Cu共晶はんだボールを供給し
ておき、プリント基板上には、はんだペーストが印刷さ
れた状態で、他の部品と同様に位置決めし、搭載され、
リフローで表面実装される。リフロー用はんだにはSn-3
Ag(融点：221℃、リフロー温度：250℃)、Sn-0.75Cu(融
点：228℃、リフロー温度：250℃)、Sn-3Ag-0.5Cu(融
点：221〜217℃、リフロー温度：240℃)等が使用され
る。これまでのSn-Pb共晶はんだの実績から、Cu-Cu6Sn5
間は十分な強度が確保されているため、リフロー時に封
止部等が剥がれることはない。なお、Cu箔同志をこのは
んだペーストで接合したラップ型継手を270℃でせん断
引張試験(引張速度：50mm/min)を行ったところ、約0.3k
gf/mm2の値が得られたことにより、高温での強度は十分
確保していることを確認した。
【００３０】キャップ部がＮｉ-AuめっきされたAlもし
くはFe-Ｎｉ系の場合、Ｎｉ膜厚が約3μm形成していれ
ば、Ｎｉ-Snの合金層成長速度は175℃以上ではCu-Snの
合金層成長速度より早いので(例えばD.Olsen他；Reliab
ility Physics,13th Annual Proc.,pp80-86,1975)、高
温エージングによりＮｉ3Sn4の合金層も十分形成され
る。但し、合金層の性質としてはCu6Sn5が優れるので、
Ｎｉに対しては厚く成長させることは望ましくないが、
高温エージング時間は長くできないので、成長しすぎて
脆化することを恐れる心配はない。Snよりも合金層成長
速度が遅く、かつ実績のあるSn-40Pbはんだのデータか
らSnの成長速度の概略を予測することができる。Sn-40P
bはんだのＮｉに対する成長速度は、短時間であれば280
℃でも10時間で1μm以下であり(170℃、8時間で1μmの
データもある)、脆化は問題にならない。NiめっきのSn
による合金層成長に関しては、電気めっき、化学めっき
等の種類で合金層成長速度が大きく異なることは知られ
ている事実である。むしろ、ここでは接合強度を確保す
る必要から速い合金層成長速度を望んでいる。他方、Sn
-40PbはんだのCuに対する成長速度として170℃、６時間
で1μmのデータがある(単純に固相状態と仮定して、変
換すると230℃、1時間で1μm成長することになる)。350
℃、5秒間での本接続実験ではCu粒子間では、max5μmの
Cu6Sn5が生成されている個所があることを観察できたこ
とから、高温ではんだ付けした場合、エージング工程は
一般に不要と思われる。
【００３１】このペースト方式ではボイドをなくすこと
が重要課題でもある。このため、Cu粒子に対してはんだ
のぬれ性を向上させること、及びはんだの流動性を良く
することが重要である。このため、CuボールへのSnめっ
き、Sn-Cuはんだめっき、Sn-Biはんだめっき、Sn-Agは
んだめっき、及びSn-0.7Cu共晶はんだボールの採用、は
んだボールへのBi添加などは効果のある手段である。
【００３２】また、はんだボールはSnに限らず、Sn-Cu
共晶系はんだボール、Sn-Ag共晶系はんだボール、Sn-Ag
-Cu共晶系はんだボールもしくはこれらにIn,Zn,Bi等の
いずれか一つ以上を添加したはんだボールであっても良
い。これらの場合もSnが大部分を占める組成となるの
で、所望の化合物を生成することができる。また、二種
類以上のはんだボールが混合しても良い。これらはSnよ
り融点が低い分、一般的には高温での合金層成長が速く
なる傾向がある。
【００３３】（実施例３）図２のダイボンド７も本案の
ペーストが使用できる。本案ペーストで接続後、洗浄し
て、ワイヤボンデイングを行う。なお、これまではダイ
ボンド用にAu-20Sn接合が使用されてきたが、信頼性の
観点から小さなチップに限定されていた。また、Pb系で
あればPb-10Sn等が使用されてきた。本案の接合はある
程度面積の広いものでも展開できる。接合部の間隙は厚
いほど寿命で高信頼性になるが、高融点金属のボール径
との応用が可能である。薄くする場合は粒子径を小さく
することで可能である。接続法によっては、粒子径を小
さくして厚くすることも可能である。Cu粒子径は5〜10
μmでも可能であり、更に微細粒が混入しても可能であ
る。Siチップ(裏面のメタライズとしてCr-Cu-Au、Ｎｉ
めっき他)とCuボール間、Cuボールと基板上の接続端子
間の化合物はSnとCu、SnとＮｉのいずれもあり得る。合
金層成長が少ないことから、脆化の問題はない。
【００３４】（実施例４）高温はんだの接続部分は、後
工程のリフロー時に耐えられれば良く、その時にかかる
応力は小さいと考えられる。そこで、金属ボールの替わ
り、接続端子の片面もしくは両面を荒らして、Cuもしく
はＮｉ等の突起を形成することにより、突起の接触部の
ところで確実に合金層を形成し、他の部分ははんだで接
合された状態になり、ボールと同じような効果がある。
はんだはデイスペンサーで片方の端子上に塗布し、上か
らパルス電流による抵抗加熱体で突起部を食い込ませな
がらはんだを溶融させ、高温でダイボンドすることで、
突起部のアンカー効果と接触部の化合物形成により、リ
フロー時に応力的に耐えるだけの強度を有することがで
きる。図３(a)は基板19のCuパッド18上に表面をエッチ
ング20で荒らし、その上にSn系のはんだ2ペーストを塗
布した接続部断面モデルである。この時、Sn系はんだの
中にCu微粒子等を混ぜても良い。部品端子部75の裏面は
平坦でも良いが、ここではCuもしくはＮｉめっき等を施
し、表面をエッチング20で荒らした。図３(b)は加熱加
圧で接合した状態で、高めの温度でリフローすることで
接触部は化合物が形成され強くなる。このため、外部接
続端子を基板の端子上に接続する後工程のリフローで
は、この部分が剥離することはない。
【００３５】（実施例５）エージングで拡散濃度を増
し、低温から高融点側に化合物が３段階くらいの変化が
あるAu-Sn接合は、比較的低い温度で、温度変化が少な
い範囲で各種の化合物が形成される。Au-Sn接合で、良
く知られている組成はAu-20Sn(280℃共晶)であるが、28
0℃の共晶温度を保持するSnの組成域は約10から37%の範
囲である。Snが多くなると脆くなる傾向はある。Auが少
ない系で実現できそうな組成領域として、Snは55から70
%までと考える。この組成範囲では252℃の相が現れるが
（Hansen;Constitution of Binary Alloys,McGRAW-HILL
1958）、前工程(１次リフロー)で接続した個所が後工
程(２次リフロー)の接続で252℃に達する可能性は低い
と考えられるので、この組成域でも温度階層接続の目的
は達成できるものと考える。化合物としてはAuSn2からA
uSn4が形成される範囲である。ダイボンドもしくはキャ
ップの封止部に適用することが可能である。更に安全サ
イドを考えるならSn:50〜55%で309℃の固相線、max370
℃の液相線になるので、252℃の相を析出をさけること
ができる。図４はSiチップ25裏面に予めＮｉ(2μm)-Au
めっき(0.1μm)を施し、例えばリードフレーム19上のタ
ブにはＮｉ(2μm)22-Snめっき(2〜3μm)23を施した断面
モデルである。窒素雰囲気で加熱、加圧のダイボンデイ
ングにより、更には必要に応じてエージングを加えるこ
とにより、Snの一部はＮｉ-Snの合金層に消費され、残
りはAu-Snの合金層を形成することになる。Snが多いとS
nと AuSn4の低い共晶点(217℃)が形成されるので、これ
を形成しないようにSn量を制御する必要がある。微細な
金属粒子とSn等とを混ぜたペーストを塗布しても良い。
Au-Snのダイボンドは350〜380℃の高温で行われるの
で、膜厚と温度と時間等を制御することで、AuSn2よりS
nが少ない化合物を作ることにより、252℃以上の融点を
確保できるので、後工程のリフロープロセスでは問題は
ないと考えられる。
【００３６】以上説明したように、Snの融点よりかなり
高い300℃レベルで溶かすことにより、拡散が活発にな
り化合物を形成させて、高温での強度を確保することが
でき、温度階層接続における高温側の高信頼接続を実現
することができた。
【００３７】なお、これまで説明してきた金属ボール
は、単体金属（例えば、Cu、Ag、Au、Al、Ｎｉ）、合金
（例えば、Cu合金、Cu-Sn合金、Ｎｉ-Sn合金）、化合物
（例えば、Cu6Sn5化合物）もしくはこれらの混合物を含
むボールのいずれかであれば良い。すなわち、溶融する
Snとの間で化合物を生成して金属ボール間の接続を確保
できるものであればよい。従って、一種類の金属ボール
に限らず、二種類以上の金属ボールを混合させてもよ
い。これらをAuめっき、もしくはＮｉ/Auめっき、もし
くはSnの単体金属めっき、もしくはSnを含む合金めっき
を用いて処理したものであってもよい。また、樹脂ボー
ルの表面をＮｉ/Au、Ｎｉ/Sn、Ｎｉ/Cu/Sn、Cu/Ｎｉ、C
u/Ｎｉ/Auのいずれかのめっきを施したものであっても
良い。樹脂ボールを混ぜることで応力緩和作用が期待で
きる。なお、表面にNiめっき層、Auめっき層を有する金
属ボール(単体金属、合金、化合物等)とSnボールを有す
るはんだであれば、大気中でありかつ240℃を超えるリ
フロー条件であっても、接続信頼性が高いはんだ接続部
を得ることができる。また、耐熱性樹脂ボールにCu,Ni
を厚くめっきし、表面にAuめっきしたものも可能であ
る。あるいは低熱膨張のボール同様にCu,Niを厚くめっ
きし、表面にAuめっきしたものでも良い。樹脂には熱衝
撃緩和作用があり、接合した後の熱疲労寿命向上に期待
できる。また、低熱膨張のボールの場合、はんだの熱膨
張係数が低下し、被接合材の熱膨張係数に近付くので、
これも熱疲労寿命向上に期待できる。
【００３８】（実施例６）次に、金属ボールとしてAlを
使用する場合を説明する。高融点の金属は一般に硬い
が、低コストで柔らかい金属として純Alがある。純Al(9
9.99%)は柔らかい（Hv17）が、通常はSnにぬれにくいの
でＮｉ/Auめっき、Ni/Cu/Auめっき、Auめっき、もしく
はＮｉ/Snめっき、Ｎｉ/Cu/Snめっき等を施すことによ
り、容易にSnをぬらすことができる。真空中で高温では
拡散し易いので、接続条件しだいではAg入りのSn系はん
だを使用すること等でAl等とのAl-Ag化合物を形成する
ことも可能となる。この場合は、Al表面へのメタライズ
は不要であり、コスト上でのメリットは大きい。Alに反
応し易いようにSnの中に微量のAg,Zn,Cu,Ｎｉ等を入れ
ても良い。Al表面を完全にぬらす場合と、まだら状にぬ
らすこともできる。まだら状にすることは応力がかかっ
た場合、接合強度を確保していれば、変形時に拘束が小
さくなることから変形し易く、かつ、ぬれていない部分
は摩擦損出としてエネルギーを吸収してくれるので、変
形能に優れた材料となる。20〜40μm位のAl線にSn、Ｎ
ｉ-Sn、Ag等のめっきを施し、切断して粒状にすること
も可能である。Al粒子は窒素中でアトマイズ法などで低
コストで多量に製造することが可能である。表面を酸化
させないで製造することは困難を伴うので、最初、酸化
されてもメタライズ処理を施すことで酸化膜を除去でき
る。また、Alボール同士の接合が難しいことを考慮する
と、表面にNi層を形成し、そのNi層上にCu層を厚く形成
し、さらに薄いNi層、その上に薄いAu層を施したAlボー
ルとSnボールを有するはんだ（はんだ材料、はんだペー
スト）を用いることは有効である。Cu層を設けることに
より、Cu層は融解したSnとCu−Sn化合物（主にCu６Sn
５）を形成し、Alボール同士はこのCu−Sn化合物により
結合される。Au層はCu層の酸化を防止する。具体的に
は、粒子同志の結合をNi3Sn4化合物で行うならば、Ni(1
〜5μm)/Au(0.1μm)のめっきを施せば良い。また、粒子
同志の結合をCu6Sn5化合物で行うならば、Ni(0.5μm)/C
u(3〜5μm)/ Ni(0.3μm)/Au(0.1μm)のめっきを施せば
良い。あるいはAu-Sn化合物で結合させるならばAl粒子
にAuを3μmレベルに厚くめっきすることで可能である。
Al同志間をAuSn2、AuSn等のSnの少ない化合物で結合さ
せることで、高温に耐える接合が得られる。表面にNi/A
u、Ni/Cu/Au、Ni/Cu/Ni/Au、Au層を有するAlボールとSn
ボールを含むはんだは、大気中であり、かつ240℃以上
で半田接続する場合に非常に有効である。またAlはCuに
比べ柔らかいため、AlとSnの化合物が硬くてもAlボール
とSnボールを含むはんだはCuボールとSnボールを含む半
田より柔軟性（応力緩和性）に富む。従って、温度サイ
クル試験等でも被接合体の破壊防止に効果がある。
【００３９】（実施例７）次に、Auボールについて説明
する。AuボールについてはSnは容易にぬれるので短時間
の接続ならばメタライズは不要である。但し、はんだ付
け時間が長いと、Snが顕著に拡散し、脆いAu-Sn化合物
の形成に不安が残る。このため、柔らかい構造とするに
はAu拡散の少ないInめっきなども有力であり、Ｎｉ、Ｎ
ｉ-Au等をバリアにしても良い。バリア層は極力薄くす
ることで、Auボールが変形し易くなる。Auとの合金層成
長が抑えられるメタライズ構成であれば、他の構成でも
良い。ダイボンドで短時間で接合させる場合、粒界に生
ずる合金層は薄いので、バリアを設けなくてもAuの柔軟
性による効果は大いに期待できる。AuボールとInはんだ
ボールの組み合わせも可能である。
【００４０】（実施例８）次に、Agボールについて説明
する。Agボールについても、Cuボール同様であるが、Ag
3Sn化合物の機械的性質の硬さ等は悪くはないので、通
常プロセスでAg粒子間を化合物で連結することも可能で
ある。Cu等の中に混ぜた使用も可能である。Agボールに
ついてもNi層およびAu層を設けても良いことはいうまで
もない。
【００４１】（実施例９）次に、金属ボールとして金属
材料を使用する場合を説明する。合金系の代表例として
Zn-Al系、Au-Sn系がある。Zn-Al系はんだの融点は330〜
370℃の範囲が主で、Sn-Ag-Cu、Sn-Ag、Sn-Cu系はんだ
との階層接続を行うには適した温度域にある。Zn-Al系
の代表例として、Zn-Al-Mg、Zn-Al-Mg-Ga、Zn-Al-Ge、Z
n-Al-Mg-Ge、更にはこれらにSn、In、Ag、Cu、Au、Ｎｉ
等のいずれか一つ以上を含有したものを含む。Zn-Al系
は酸化が激しいこと、はんだの剛性が高いこと等のた
め、Siを接合した場合Siチップに割れを起こす恐れが指
摘されており（清水他：「タ゛イアタッチ向けPbフリーはんだ用
Zn-Al-Mg-Ga合金」Mate99,1999-2）、単に金属ボールと
して使用するとこれらの課題を解決しなければならな
い。
【００４２】そこで、これらの課題をクリアする必要か
ら、はんだの剛性を下げるために、Ｎｉ/はんだめっ
き、Ｎｉ/Cu/はんだ、Ｎｉ/Ag/はんだ、もしくはAuめっ
きした耐熱性のプラスチックボールをZn-Al系ボールの
中に均一に分散させて、ヤング率の低減を図った。この
分散粒子はZn-Alボールに比べ、小さく均一に分散させ
ることが望ましい。変形時に柔らかい弾性を有する1μm
レベルのプラスチックボールが変形することにより、熱
衝撃緩和、機械的衝撃緩和の効果は大である。Zn-Al系
はんだボールのなかにゴムが分散されると、ヤング率が
低減する。Zn-Al系はんだのボール間にプラスチックボ
ールがほぼ均一に入るので、短時間の溶融ではこの分散
は大きくくずれない。熱分解温度が約400℃であるプラ
スチックボールであれば、抵抗加熱体による接合ではは
んだ内部で有機が分解することはない。
【００４３】Zn-Alは酸化され易いので、保管時のこと
も考慮すると、表面にCu置換のSnめっきを施すことが望
ましい。このSn、Cuは接続時に少量ならばZn-Alはんだ
に溶解する。Snが表面に存在することで、例えば、Cuス
テム上のＮｉ/Auめっき上への接続が容易である。200℃
以上の高温下においては、ＮｉとSnとの合金層(Ｎｉ3Sn
4)成長速度はCu6Sn5以上に大であることから、化合物形
成が不十分のために接合ができないようなことはない。
【００４４】なお、プラスチックボール以外に更にSnボ
ールを5〜50%混入することでZn-Al系はんだ間にSn層が
入り込み、一部はZn-Alボール同志が接合されるが、他
の部分は主に低温の比較的に柔らかいSn-Zn相、及び残
されたSn等が存在するので、変形はこのSn、Sn-Zn相と
プラスチックボールのゴムが吸収する。特にプラスチッ
クボールとSn層との複合作用により、更に剛性を緩和す
ることが期待できる。なお、この場合も、Zn-Al系はん
だの固相線温度は280℃以上を確保しているので、高温
での強度上の問題はない。
【００４５】また、Zn-Al系はんだボールにSnめっきを
施し、ボールに固溶しきれないSn相を意図的に残すこと
により、変形をSn層で吸収させることで、Zn-Alの剛性
を緩和させることもできる。更に剛性緩和のため、メタ
ライズとはんだで被覆した1μmレベルのプラスチックボ
ールを混ぜた状態で使用することにより、耐衝撃性が向
上し、ヤング率は低下する。Zn-Al系(Zn-Al-Mg,Zn-Al-G
e,Zn-Al-Mg-Ge,Zn-Al-Mg-Ga等)はんだボールにSＮｉn等
のボール、更にはSnめっきされたプラスチックボールの
ゴムを分散混入したペーストを用いることにより、同様
に耐温度サイクル性、耐衝撃性を緩和し、高信頼性を確
保することができる。Zn-Al系はんだのみでは硬く(約Hv
120〜160)、剛性が高いので大型Siチップは、破壊する
恐れがある。そこで、一部、ボール周辺に軟らかい低温
のSnの層、Inの層が存在することにより、また、ゴムが
ボール周囲に分散されることにより、変形させる効果が
でて剛性が低下する。
【００４６】(実施例１０)図５は携帯電話等に使用され
る信号処理用に使われる比較的出力の小さなモジュール
等が、□15mmを超える大型になった場合にモジュールと
プリント基板間の熱膨張係数差を、リードで緩和するフ
ラットパック型パッケージ構造をプリント基板に実装し
た一例を示す。この種の形態は熱伝導性に優れた中継基
板に素子裏面をダイボンドし、ワイヤボンドで中継基板
の端子部にひきまわされる方式が一般的である。数個の
チップと周囲にＲ，Ｃ等のチップ部品を配し、ＭＣＭ
(マルチ・チップ・モジュール)化している例が多い。従
来のＨＩＣ(Hybrid IC)、パワーＭＯＳＩＣ等は代表例
である。モジュール基板材料としてSi薄膜基板、低熱膨
張係数で高熱伝導のAlN基板、低熱膨張係数のガラスセ
ラミック基板、熱膨張係数がGaAsに近いAl2O3基板、高
耐熱性で熱伝導を向上させたCu等のメタルコア有機基板
等がある。
【００４７】図５(a)はSi基板35上にSiチップを実装し
た例である。Si基板35上ではR,C等は薄膜で形成できる
のでより高密度実装が可能であり、ここではSiチップ8
のフリップチップ実装構造を示した。Siチップをダイボ
ンデイングで接続し、端子をワイヤボンデイングで接続す
る方式も可能である。図５(b)はプリント基板49への実
装はQFP-LSI型モジュール構造とし、柔らかいCu系リー
ド29を採用した例である。Cuリード29上のメタライズは
Ｎｉ/Pd、Ｎｉ/Pd/Au、Ｎｉ/Sn等が一般的である。リー
ド29とSi基板35との接続は本案のペーストで加圧、加熱
接続したものである。リードの場合、端子列に一文字状
にテ゛イスヘ゜ンサーで供給したり、あるいは各端子ごとに印刷
で供給して、加圧、加熱により各端子に分離させること
は可能である。SiチップのAu、もしくはCuバンプ34はSi
中継基板35に本案のペーストを供給して接続する。ある
いは、基板側の端子にSnめっきして、Au-Sn、Cu-Sn接合
も可能である。また、他の接続方法としてAuのボールバ
ンプにして、基板上にはSnめっき端子の場合、熱圧着す
るとAu-Sn接合になり250℃のリフロー温度に十分耐えら
れる接合となる。また、耐熱性の導電ペーストの使用も
可能である。チップ上には保護のためシリコーンゲル2
6、もしくはフィラーあるいはフィラー及びシリコーン
等のゴムを混入して低熱膨張で、かつ、ある程度の柔軟
性を有し、流動性と硬化後の機械的強度を維持したエポ
キシ系樹脂、シリコーン樹脂等でリード端子部を含めて
保護、補強することが可能である。これによって、これ
までの大きな課題であった温度階層をつけた鉛フリーで
の接続を実現することができる。
【００４８】なお、Si基板に代えて、AlN基板、ガラス
セラミック基板、Al2O3基板等の厚膜基板を用いた場
合、R,C等はチップ部品での搭載が基本になる。また、
厚膜ペーストでレーザートリミングによる形成方法もあ
る。厚膜ペーストによるR,Cの場合、上記Si基板と同様
な実装方式が可能である。
【００４９】図５(b)はSiもしくはGaAs等のチップ8を熱
伝導性、機械的特性に優れるAl2O3基板19上にフェース
アップで搭載し、パルスの抵抗加熱体で加圧接続し、チ
ップ部品をリフロー接続後、洗浄し、ワイヤボンデイン
グする方式である。図５(a)と同様に樹脂封止が一般的
である。樹脂は図５(a)に示した石英フィラー及びシリ
コーン等のゴムを分散した低熱膨張で熱衝撃を緩和でき
るエポキシ樹脂、もしくはシリコーン樹脂、もしくは両
者が何らかの形で混ざった樹脂である。なお、ここでは
チップ、チップ部品搭載までは分割しない状態の大型基
板で行い、その後分割してリードを接合後、樹脂を被覆
する。GaAsとAl2O3とは熱膨張係数が近く、本ペースト
はんだはCuが約50%含まれ、しかも、Cu粒子で連結され
た構造なので、優れた熱伝導特性を有する構造でもあ
る。熱放散性を更に良くするためには、チップ直下部の
メタライズ下にサーマルビアを設けることで、基板の裏
面からの放熱も可能である。これらの端子への本案のペ
ースト供給は印刷、もしくはデイスペンサーで行う。リ
ード29とAl2O3基板との接続部分となるはんだ接合部33
にも、本案のペーストが使用できる。
【００５０】Alフィン接続の場合、無洗浄タイプが可能
ならば、フィンの周囲を取り巻く形状にデイスペンサ
ー、印刷でペーストを供給し、抵抗加熱体、レーザ、光
ビーム等で加圧接続するか、もしくはリフローでチップ
部品と同時に一括接続が可能である。Al材の場合はメタ
ライズとしてＮｉめっき等が施される。フィン接続の場
合、無洗浄化で実現するには箔に加工してN2雰囲気で抵
抗加熱体で加圧接続することになる。
【００５１】図５(c)はメタル39を内蔵するメタルコア
基板に実装し、Alフィン31で封止したモジュール構造の
一部を示す。チップ13はフェースダウン構造で、熱放散
用のダミー端子45を設けて、メタルコア基板のメタル39
に直接接続することもできる。接続はLGA(Lead Grid Ar
ray)方式で、チップ側電極はＮｉ/AuもしくはAg-Pt/Ｎ
ｉ/Auで、基板側電極はCu/Ｎｉ/Auで、本案のペースト
で接合したものである。低熱膨張で耐熱性のポリイミド
もしくは同様に耐熱性のあるビルドアップ基板を使用す
れば、素子13を本案のペースト36を用いて直接搭載する
温度階層を設けたモジュール実装が可能である。高発熱
チップの場合、熱はサーマルビアを介してメタル39に伝
導されることも可能である。サーマルビア中はCu粒子が
接触した状態で入っているので、熱がメタルに即伝導さ
れる熱伝導性に優れた構造である。ここでは、キャップ
31を接続する部分についても、本案のペースト36を用い
て接続してあり、これらのペースト36は一括して印刷す
ることが可能である。
【００５２】なお、本案の素子への実施例として、ＲＦ
モジュールの一例を取り上げたが、各種移動体通信機用
のバンドパスフィルタとして使用されているＳＡＷ(弾
性表面波)素子構造、ＰＡ(高周波電力増幅器)モジュー
ル、Ｌｉ電池監視用モジュール、他のモジュール、素子
等に対しても同様である。また、製品分野としては、モ
バイル製品を中心とする携帯電話、ノートパソコン等に
限らずデジタル化時代を迎え、新たな家電品等に使用で
きるモジュール実装品を含む。本案のはんだはPbフリー
はんだの高温階層用として使用できることは言うまでも
ない。
【００５３】(実施例１１)図６は一般的なプラスチック
パッケージに適用した例である。従来はSiチップ25裏面
が42Alloyのタブ53上に導電ペースト54で接着されてい
る。素子は金線8などによるワイヤボンデイングによりリ
ード29に繋がれ、樹脂5でモールドされる。その後、リ
ードにはPbフリー化に対応したSn系のめっきが施され
る。従来はプリント基板実装に対して、融点；183℃のS
n-37Pb共晶はんだが使用できたので、max220℃でリフロ
ー接続ができた。しかし、Pbフリー化になるとSn-3Ag-
0.5Cu(融点；217〜221℃)でリフロー接続を行うことに
なるので、リフロー温度は240℃前後となり、従来に比
べて最高温度が約20℃高くなる。このため、従来、Siチ
ップ25と42Alloyのタブ53の接続に使用されていた耐熱
性の導電ペーストでは、高温での接着力が低下し、信頼
性に影響を及ぼすことが予想される。そこで、導電ペー
ストの代わりに本案のはんだペーストを使用すること
で、ダイボンドで290℃前後で、Pbフリー化接続ができ
る。このプラスチックパッケージへの応用は、Siチップ
とタブとを接続するプラスチックパッケージ構造すべて
に適用できる。リードの形状については、構造上、Gull
Wingタイプ、Flatタイプ、J-Leadタイプ、Butt-Leadタ
イプ。Leadlessタイプがあるが、何れの場合にも適用可
能であることは言うまでもない。
【００５４】(実施例１２)図７は高周波用ＲＦモジュー
ル実装への応用を更に具体化したものである。図７(a)
はモジュールの断面図であり、図７(b)は上面のAlフィ
ン31を透かしてみた平面図のモデルである。
【００５５】実際の構造は、電波を発生する1x1.5mmチ
ップ13のMOSFET素子がマルチバンド化に対応するため、
数個フェースアップ接続で搭載されており、更に周辺に
は効率良く電波を発生させる高周波回路がR,C部品17等
で形成されている。チップ部品も小型化され、1005、06
03等が使用されていて、モジュールの縦横寸法も７×１
４程度の小型で高密度実装されている。
【００５６】ここでは、はんだの機能面のみを考慮し、
代表して素子を１個、チップ部品を１個搭載したモデル
の例で示す。なお、後述するようにチップ13、チップ部
品17は本案のはんだペーストにより基板43に接続されて
いる。Si(もしくはGaAs)チップ13の端子は基板43の有す
る電極にワイヤボンデイング8により接続され、さらにス
ルーホール44、配線45を介して基板裏面の外部接続部と
なる端子46と電気的に接続される。チップ部品17は基板
の有する電極とはんだ接続され、さらにスルーホール4
4、配線45を介して基板裏面の外部接続部となる端子46
と電気的に接続される。チップ13はシリコーンゲルで被
覆される場合が多い(この図では省略)。チップ下は熱放
散のためのサーマルビア44で裏面の熱放散用端子42に導
かれている。このサーマルビアはセラミック基板の場合
は熱伝導性に優れるCu系の厚膜ペーストで充填される。
比較的耐熱性に劣る有機基板を使用する場合は本案のペ
ーストを使用することにより、チップ裏面接続、チップ
部品接続、及びサーマルビア等に250〜290℃の範囲では
んだ付けが可能である。また、モジュール全体を覆うAl
フィン31と基板43とは、かしめ等で固定されている。本
モジュールは、プリント基板などに対して外部接続部と
なる端子46とのはんだ接続により実装されるものであ
り、温度階層接続が必要となるものである。
【００５７】図７(c)は、プリント基板49に、このＲＦ
モジュール以外に、ＢＧＡタイプの半導体装置及びチッ
プ部品17を搭載した例である。半導体装置は、半導体チ
ップ25を中継基板14上に本案のはんだペーストを用いて
フェースアップの状態で接続し、半導体チップ25の端子
と中継基板14の端子とをワイヤボンデイング8により接続
したものであり、その周りは樹脂封止されている。例え
ば、半導体チップ25は中継基板14に抵抗加熱体を用いて
290℃、5秒間ではんだペーストを溶融させてダイボンデ
イングを行う。また、中継基板14の裏側にははんだボー
ル端子30が形成されている。はんだボール端子30には、
例えば、Sn-3Ag-0.5Cuのはんだが用いられている。ま
た、基板49の裏面にも、ここではTSOP-LSI等の半導体装
置がはんだ接続されており、いわゆる両面実装の例とな
っている。
【００５８】この両面実装法としては、まず、プリント
基板49上の電極部分18に、例えばSn-3Ag-0.5Cuのはんだ
ペーストを印刷する。そして、TSOP-LSI50等の半導体装
置の搭載面側からはんだ接続を行うために、TSOP-LSI50
を搭載し、max240℃でリフロー接続する。次に、チップ
部品、モジュール、半導体装置を搭載し、max240℃でリ
フロー接続することで両面実装を実現する。このよう
に、先に耐熱性のある軽い部品をリフローし、後で、耐
熱性のない、重い部品を接続するのが一般的である。後
でリフロー接続する場合、最初に接続した側のはんだを
落下させないことが必要条件であり、再溶融させないこ
とが理想である。
【００５９】リフロー、リフローの両面実装の場合、既
に実装した裏面の継手温度がはんだの融点以上に達する
場合もあるが、部品が落下しなければ問題はない場合が
多い。リフローの場合は、基板面及び基板の上下面の温
度差が少ないため、基板の反りが少なく、軽量部品は溶
けても表面張力の作用で落下しない。なお、本案のCuボ
ール、Snの組合せを代表例で示したが、請求項で示した
他の組合せについても同様に有効であることは言うまで
もない。
【００６０】(実施例１３)次に、ＲＦモジュールを更に
低コスト化するために、本案のペーストを用いた樹脂封
止方式について以下に示す。図８は樹脂封止方式のＲＦ
モジュール組立工程(a)、とその後に、モジュールをプ
リント基板に実装する２次実装組立工程(b)を示す。図
９は図８に示したＲＦモジュール組立工程(a)の順を示
す断面モデルを示す。Al2O3多層セラミック基板43の寸
法は□100〜150mmと大きく、後でモジュール基板ごとに
分割するためのブレーク用のスリット62が設けられてい
る。Al2O3多層基板43上のSiチップ13がダイボンドされ
る位置にはキャビテイ(窪み)61が形成され、その面はCu
厚膜/Ｎｉ/Auめっき、もしくはAg-Pt/Ｎｉ/Auが施され
ている。ダイボンド直下には何本かのサーマルビア(Cu
厚膜導体等が充填されている)44が形成され、基板裏側
の電極45に繋がれ、多層プリント基板49を通して熱放散
される仕組みになっている〔図９(d)〕。これにより、
数ワットの高出力チップの発熱もスムーズに熱放散され
る。Al2O3多層基板43の電極材はAg-Pt厚膜導体を用い
た。中継基板(ここではAl2O3)の種類、製法によってはC
u厚膜導体(もしくはW-Ｎｉ、Ag-Pd導体も可能である)も
ある。チップ部品が搭載される電極部はAg-Pt厚膜/Ｎｉ
/Auめっきの構成である。なお、Siチップ側の裏面電極
は、ここではTi/Ｎｉ/Au薄膜を用いたが、これに限定さ
れるものではなく、Cr/Ｎｉ/Au等の一般に使用されてい
る薄膜でも可能である。
【００６１】Siチップ13のダイボンドとチップ部品17の
リフロー(詳細は後述)後、Al2O3多層基板洗浄後にワイ
ヤボンデイング8が行われる〔図９(b)〕。更に、樹脂を
印刷で供給し、図９(c)の断面を得る。樹脂はシリコー
ン樹脂、または低弾性エポキシ樹脂で一括で覆うよう
に、図１０に示すようにスキージ65を用いて印刷して、
Al2O3多層基板43上に一括封止部73を形成する。樹脂硬
化後、レーザ等により認識マークを入れ、基板を分割し
て特性チェックを行う。図１１はAl2O3多層基板を分割
して完成したモジュールをプリント基板に搭載し、リフ
ロー後の斜視図を示す。モジュールはLGA構造とするこ
とで、プリント基板への高密度実装を可能にする。
【００６２】図８(a)のモジュール組立工程順を参照し
ながら補足すると、本案のペーストはチップ部品に対し
ては印刷で供給し、キャビテイ部のチップ13 に対しては
デイスペンサーで供給する。まず、チップ抵抗、チップ
コンデンサー等の受動素子17を搭載する。次に、1x1.5m
m のチップ13を搭載すると同時に加熱体で290℃で、軽
く均等にSiチップを押し付けて平坦化をはかってダイボ
ンドを行う。Siチップ13のダイボンドとチップ部品17の
リフローは主にAl2O3多層基板下のヒーター加熱により
一連の工程で行われる。ボイドをなくすため、Cuボール
にはSnめっきしたものを使用した。290℃ではCuボール
は軟化気味で、Snは高温で流動性を良くさせ、Cu、Ｎｉ
との反応を活発化させる。Cu粒子同志、Cu粒子とメタラ
イズ間は接触している状態であれば、接触部分は化合物
が形成される。一度、化合物が形成されると化合物の融
点は高いので、２次リフローの250℃でも溶融すること
はない。また、ダイボンドでは２次リフロー温度よりも
高いので、Snは十分ぬれ拡がり、化合物化するので、２
次リフロー時には化合物層が高温での強度を十分確保す
るので、樹脂封止した構造でも、Siチップが動くことは
ない。また、低融点のSnが再溶融しても、既により高温
での熱履歴を受けているので、250℃でも流れだすこと
はない。このため、Siチップは２次リフロー時には、静
止状態のままであり、モジュール特性に影響を及ぼすこ
とはない。
【００６３】本案ペーストを用いた場合と、従来のPb系
はんだ(290℃でリフロー可能)用いた場合の樹脂が及ぼ
す影響について以下に記す。図１２は従来のPb系はんだ
(固相線：245℃)を用い、フィラー入りの高弾性エポキ
シ系樹脂(メタライズとして一般に使用されているSnも
しくはSn-Pbめっきチップ部品の場合、このはんだが再
溶融するときの融点は、Sn-Pbの共晶相が形成されるの
で約180℃に低下する。従って、この樹脂による圧力に
より、はんだの流れ出し温度である180℃における樹脂
の弾性率は1000MPaである)68を用いて封止したモジュー
ルを用いて、プリント基板にSn-Pb共晶はんだで２次リ
フロー(220℃)接続した場合に(図１１に示した実装状態
に近い構成で、はんだ30組成はここではSn-Pb共晶を使
用)、チップ部品17ではんだ流れ出し71によるショート
が起きた現象をモデル化したものである。Pb系はんだの
融点は固相線：245℃であるが、チップ部品電極にSn-Pb
はんだめっきが施され、かつ、基板側にはAuめっきが施
されており、融点は180℃前後になっている。従って、
２次リフロー(220℃)では再溶融状態になっている。Pb
系はんだが固体から液体に変化するとき、はんだは3.6%
の体積膨張が急激に起こる。チップ部品の側面のフィレ
ットを形成しているPb系はんだ76の再溶融膨張圧70と樹
脂圧力69とが強い力でバランスを保ち、構造上弱い個所
であるチップ上面の樹脂との界面を剥がし、はんだ流れ
出しにより、反対側の電極部への短絡が高い確率(70%)
で発生した。この短絡現象は高温(180℃)における樹脂
の弾性率を下げることで、その発生率を低減できること
も分かった。エポキシ系樹脂では柔らかくすることは限
界があるので、柔らかいシリコーン樹脂にフィラー等を
入れて弾性率を上げた検討を行った。この結果、180℃
での弾性率が10MPa以下の場合は、はんだの流れ出しが
ないことが分かった。更に弾性率を上げて、180℃で200
MPaにすると2%の発生があった。これより、再溶融する
はんだ構造では樹脂の弾性率として、180℃で200MPa以
下である必要がある。
【００６４】そこで、本案ペースト構造における流れ出
しに及ぼす影響について、従来はんだと比較考察結果を
図１３に示す。前述したように、本案ペーストで接合す
ると、溶融部分のSnが占める体積は約半分で、Sn自体の
値が小さいことも関係して、この体積膨張率は1.4%とな
り、Pb系はんだの1/2.6と比べて小さい値を示す。更に
は、図１３中の現象モデルで示すように、Cu粒子間が点
接触状態で接合されているので、Snは溶けても樹脂から
の圧力は拘束されているCu粒子の反作用にあい、つぶさ
れないので、溶融はんだの場合と全く異なった現象にな
ることが予想される。即ち、Snの流れ出しによる電極間
の短絡が起こる確率が低いことが予想される。このた
め、フィラーが入っても柔らかめに設計したエポキシ系
樹脂であても、はんだの流れ出しを防止できる。なお、
図１３の結果から、完全溶融したと仮定し、体積膨張率
に反比例した樹脂の弾性率が許容されると、単純に仮定
すると500MPaに相当する。実際はCu粒子による反発力の
効果が期待できるので更に、高い弾性率を有する樹脂で
も流れ出しは起こらないことが予想される。エポキシ系
樹脂で可能であれば、基板分割が機械的に可能のため、
レーザ等により樹脂にも切り込み部を設けなくても可能
で、量産性効率も向上する。
【００６５】上記モジュール実装は他のセラミック基
板、有機のメタルコア基板、ビルドアップ基板にも適用
できる。また、チップ素子はフェースアップ、フェース
ダウンでも良い。また、モジュールとしては弾性表面波
モジュール、パワーMOSIC、メモリモジュール、マルチ
チップモジュール等にも応用できるものである。
【００６６】(実施例１４)次に、モータドライバーIC等
の高出力チップの樹脂パッケージへの適用例を示す。図
１４(a)はリードフレーム51と熱拡散板52とを張り合わ
せてかしめた平面図である。図１４(b)はパッケージの
断面図であり、図１４(c)はその一部の拡大である。こ
れは、本案のはんだペーストを用いて熱拡散板(ヒート
シンク)52上に半導体チップ25を接合したものである。
そして、リード51と半導体チップ25の端子とをワイヤボ
ンデイング8により接続し樹脂封止している。リード材料
はCu系である。
【００６７】図１５はパッケージの工程図を示す。ま
ず、リードフレーム51と熱拡散板52とをかしめ接合す
る。そしてかしめ接合された熱拡散板52上にははんだペ
ースト36を供給して半導体チップ25をダイボンドする。
ダイボンド接続された半導体チップ25は、更に図示する
ように、リード51と金線8などによりワイヤボンデイング
される。その後、樹脂封止され、ダム切断後、Sn系はん
だめっきが施される。そして、リード切断成形され、熱
拡散板の切断が行われ完成する。Siチップの裏面電極
は、Cr-Ｎｉ-Au、Cr-Cu-Au、Ti-Pt-Au等の一般に使用さ
れるメタライズであれば可能である。Auが多い場合も、
Au-Snの融点の高いAuリッチ側の化合物が形成されれば
良い。ダイボンド接合については、はんだを印刷で供給
後、パルスの抵抗加熱体で、初期加圧1kgf、300℃で5秒
間で行った。
【００６８】大型のチップに対しては、特に硬いZn-Al
系の場合、ゴム、低膨張フィラーを入れて高信頼性にす
ることが好ましい。
【００６９】(実施例１５)図１６はＢＧＡ、ＣＳＰの例
で、チップ25と中継基板14とは270℃でも強度を確保で
きるCuボール80のPbフリー階層接続のパッケージであ
る。これまではチップとセラミック系の中継基板との接
続には、Pb-(5〜10)Snの高融点はんだを使用して階層を
確保したが、Pbフリー化になるとそれに代わるものがな
い。そこで、Sn系はんだを用い、化合物化することで、
リフロー時にはんだの部分は溶けても、接合している部
分は溶けず、接合強度を有する構造を提案するものであ
る。図１６(a)はＢＧＡ、ＣＳＰの断面モデルで、中継
基板としてはビルドアップ基板、メタルコア基板、セラ
ミック系ノ基板等ガ考えられるが、ここではビルドアッ
プ基板等の有機系基板を取り上げた。バンプ形状は(b)
はボール、(c)はワイヤボンドバンプ、(d)は変形し易い
構造のCuめっきバンプの拡大である。外部接続端子は、
CuパッドもしくはＮｉ/Auめっき83上にボールもしくは
ペーストでSn-Ag-Cu系はんだ30が供給される。
【００７０】図１６(a)の場合、Siチップ25側の薄膜電
極82上にSnを蒸着、めっき、ペースト、金属ボールとは
んだボールとを複合してなるペースト等で供給し、その
上にCu、Ag、Au等のボールもしくはAlにAuめっきしたボ
ール等の金属ボール80、もしくはメタライズした有機の
樹脂ボールを熱圧着し、薄膜電極材(Cu,Ｎｉ,Ag等)との
接触部84及びその近傍でSnとの金属間化合物84を形成さ
せることで、リフローに耐える接続を可能にできる。次
に、該チップに形成されたボール電極を、予め、金属ボ
ールとはんだ(Sn、Sn-Ag、Sn-Ag-Cu、Sn-Cu等にIn、B
i、Znを含むものでも可能）ボールとを混合してなるペ
ースト等でを供給した中継基板(Al2O3、AlN、有機、ヒ゛ル
ト゛アッフ゜、メタルコア)の電極上に位置決めし、熱圧着すること
で、同様に中継基板電極83とSnとの金属間化合物84を形
成させることで、280℃に耐える構造体となる。バンプ
高さのばらつきがあっても複合ペーストが吸収してくれ
る。そして、はんだバンプ部とSiチップ電極部への応力
負担が少なく、バンプの寿命向上、落下等の衝撃に対す
る機械的保護のため、ヤング率：50〜15000Mpa、熱膨張
係数：10〜60×10-6/℃の流動性に優れる無溶剤系の樹
脂81を充填した高信頼ＢＧＡ、ＣＳＰとすることができ
る。
【００７１】以下、図１６の(b)、(c)、(d)のプロセス
について記す。図１７は、図１６(b)に示したCuボール8
0方式におけるSiチップ25と中継基板14間の接続プロセ
スを示す。Siチップ20上の電極端子82はこの場合はTi/P
t/Auとしたが、特に限定されるものではない。ウエハプ
ロセスの段階で各チップ上の薄膜電極82にSnめっき、も
しくはSn-Ag-Cu系はんだ、もしくは金属ボールとはんだ
ボールとを複合したぺ−スト85等を供給する。Auは主に
表面酸化防止のためで約0.1μm以下と薄く、このため、
溶融後ははんだ中に固溶する。PtとSnとの化合物層はPt
3Sn、PtSn2等多種存在する。ボール径80が大きい場合
は、ボール固定用はんだ85を厚く供給できる印刷方式が
望ましい。なお、予め、ボールにはんだめっきしたもの
を使用しても良い。
【００７２】図１７(a)はSnめっき23された端子上にフ
ラックス4を塗布後、150μmの金属ボール(Cuボール)80
をメタルマスクのガイドで位置決め固定した状態であ
る。ウエハもしくはチップ上のどのボールも薄膜電極82
中央部に確実に接触するように、平坦なパルス電流の抵
抗加熱体等で290℃、5秒間で加圧溶融させる。チップ内
のCuボール寸法のばらつきにより、電極部と接触しない
ものが中にはあるが、高温におけるCuの塑性変形も関係
するが、接近していれば、合金層が形成する可能性は高
い。仮に合金層ができなくSn層で接触しているバンプが
幾つか発生しても、大多数のバンプが合金層を形成して
いれば、問題はない。複合ペースト34の場合は、Cuボー
ルが電極部に接触しなくても接続後はCuボールの連結で
電極部と繋がり、高温時にも強度を有する。
【００７３】溶融後の電極部の断面は図１７(b)にな
り、Cuボールは端子に接触し、接触した個所84はPt-S
n、Cu-Snとの化合物で連結される。この状態では完全に
化合物で連結されなくても、後工程での加熱、加圧等に
より合金層が成長し連結される場合もある。周辺にはSn
のフィレットが形成されるが、Cu全体にはぬれ広がらな
い場合が多い。ボールを接続後、ウエハもしくはチップ
ごとに洗浄後(ウエハの場合はチップごとに切断する)、
パルス電流の抵抗加熱体で該チップの裏面を吸着し、ボ
ール端子をビルドアップ中継基板14の電極端子83上の複
合ペースト36に位置決め固着し、窒素を吹き付けて290
℃、5秒間で加圧溶融させる。後工程で樹脂充填しない
場合はフラックスを用いても良い。
【００７４】図１７(c)は加圧溶融後の断面で、Siチッ
プ側の電極端子82から、中継基板側の電極端子83までは
高融点の金属、金属間化合物等41がシリーズに繋がって
いるので、この後のリフロー工程でも、剥がれることは
ない。ボールバンプの高さのばらつきで、中継基板上の
電極に接触しないバンプも中には存在するが、金属間化
合物で連結されるのでリフロー時でも問題はない。
【００７５】図１６(c)はSiチップ側のワイヤボンデイン
グ端子(Cr/Ｎｉ/Au等)48にCu、Ag、Au等のワイヤバンピ
ング端子86等で熱圧着(超音波を加える場合もある)で接
続した例である。ワイヤバンピング端子の特徴はキャピ
ラリーで変形した形状とネック部のちぎれである。ネッ
ク部のちぎれによる高さのばらつきは大きいが、加圧時
に平坦化されるものもあるが、CuとSnとの混合ペースト
で連結されるので問題はない。ワイヤバンピング端子と
して、Snに良くぬれて、かつ軟らかい材料であるAu、A
g、Cu、Alがある。Alの場合はAlにぬれるはんだに限定
されるので、選択幅は狭いが可能である。 (b)と同様
に、狭い間隙の洗浄は作業上困難を伴うので、洗浄レス
プロセスを前提とする。そして位置決め後、窒素を吹き
付けて熱圧着することで、同様に中継基板電極とSnとの
金属間化合物41を形成させることができる。(b)と同様
に、280℃に耐える接続構造となる。
【００７６】図１６(d)のプロセスを図１８に示す。ウ
エハプロセスで、Siチップ25の素子上にCu端子87とポリ
イミド絶縁膜90等でリロケーションし、Cuめっき88によ
りバンプを形成する方式である。ホトレジ89とCuめっき
88技術を用い、単調なバンプでなく、平面方向の応力に
対して変形し易く細いネック部を設けたCuめっきバンプ
構造91である。図１８(a)はウエハプロセスで形成する
断面モデルで、リロケーションした端子上で応力集中が
ないように、変形し易い構造をホトレジ89とめっきで形
成後、ホトレジを除去するとCuバンプが形成される。図
１８(b)は中継基板14上にCuとSnとの複合ペーストを塗
布後に該チップのCuバンプ91を位置決めし、窒素雰囲気
中、フラックスレスで加圧、加熱(290℃,5秒)すると、C
uバンプとCu端子間がCu6Sn5の金属間化合物84で結合さ
れた断面を示す。
【００７７】(実施例１６)次に、はんだペーストの金属
ボール(代表組成としてCuを選定)とはんだボール(代表
組成としてSnを選定)の適正比率を検討するため、Cuに
対するSnの重量比率 (Sn/Cu)をふった結果を図１９に示
す。評価法は、リフロー後の断面観察により、Cu粒子同
士の接触、接近状況等から、ペーストとしての適正配合
量を検討した。使用したフラックスは通常の洗浄レスタ
イプである。Cu、Snの粒径は、ここでは20〜40μmと比
較的大きな粒子を用いた。この結果、少なくともSn/Cu
比率として、0.6〜1.4の範囲が望ましく、更に絞ると0.
8〜1.0の範囲である。粒径は大きくても50μm以下でな
いと、ファイン化に対応できない。通常は20〜30μmレ
ベルが使い易い。ファイン化(ピッチ、端子径、間隙等)
に対して余裕のある粒径として、５〜10μmレベルの微
細粒も可能である。しかし、あまり微細化し過ぎると、
表面積が多くなるため、フラックスの還元能力に限界が
あり、はんだボール残留の問題、およびCu-Sn合金化が
加速されることにより、Snの柔らかい特性が失われる恐
れもある。はんだ(Sn)は最終的に溶けるので粒径には関
係しないが、ペーストの状態でCuとSnとを均一に分散さ
せる必要があるので、両者の粒径をそろえることが基本
である。なお、Cu粒子表面ははんだがぬれ易くするた
め、Snめっきを約１μm施すことが必要である。これに
より、フラックスへの負担を減らすことができる。
【００７８】複合はんだの剛性を低減させるためには、
金属とはんだの中にメタライズされた柔らかいプラスチ
ックボールを分散させることは効果がある。特に硬い金
属の場合には変形、熱衝撃に対して、変形を吸収してく
れるので信頼性向上に有効である。同様に、複合はんだ
にメタライズされたインバー、シリカ、アルミナ、Al
N、SIC等の低熱膨張を分散させることで、継手の応力を
低減させるので高信頼かが期待できる。なお、合金は機
械的特性よりも、融点をさげる新たな材料として注目さ
れるが、一般に硬い材料のため、メタライズされたAl等
の柔らかい金属ボール、プラスチックボール等を分散さ
せることで、改質を図ることができる。以上本発明者に
よってなされた発明を実施形態に基づき具体的に説明し
たが、本発明は上記実施形態に限定されるものではな
く、その要旨を逸脱しない範囲で種々変更可能であるこ
とはいうまでもない。また、上記実施例において開示し
た観点の代表的なものは次の通りである。 （１）Ｓｎ系はんだボールと該Ｓｎ系はんだより融点が
高い金属ボールを有するはんだであって、該金属ボール
の表面はＮｉ層で覆われ、該Ｎｉ層はＡｕ層で覆われて
いるものである。 （２）上記（１）に記載のはんだにおいて、前記金属ボ
ールはＣｕボールであるものである。 （３）上記（１）に記載のはんだにおいて、前記金属ボ
ールはＡｌボールであるものである。 （４）上記（１）に記載のはんだにおいて、前記金属ボ
ールはＡｇボールであるものである。 （５）上記（１）に記載のはんだにおいて、前記金属ボ
ールはＣｕ合金ボール、Ｃｕ―Ｓｎ合金ボール、Ｎｉ―
Ｓｎ合金ボール、Ｚｎ−Ａｌ系合金ボール、Ａｕ−Ｓｎ
系合金ボールのいずれかであるものである。 （６）上記（１）に記載のはんだにおいて、前記金属ボ
ールはＣｕボールおよびＣｕ―Ｓｎ合金ボールを含むも
のである。 （７）上記（１）から（６）のいずれかに記載のはんだ
であって、前記金属ボールの直径は５μｍから４０μｍ
であるものである。 （８）上記（１）から（７）のいずれかに記載のはんだ
であって、大気中でありかつ２４０度以上のはんだ付け
温度において、前記Ａｕ層は前記金属ボールの酸化を防
止する機能を有し、前記Ｎｉ層は該Ａｕ層の該金属ボー
ルへの拡散を防止する機能を有するものである。 （９）上記（８）に記載のはんだであって、前記金属ボ
ールはＣｕボールであり、前記Ｎｉ層はさらに前記Ｃｕ
ボールと前記Ｓｎ系はんだボールの反応によって生じる
Ｃｕ３Ｓｎ化合物の形成を防止する機能を有するもので
ある。 （１０）上記（１）から（６）のいずれかに記載のはん
だであって、前記Ｎｉ層の厚さが0.1μm以上1μm以下で
あるものである。 （１１）上記（１）から（６）のいずれかに記載のはん
だであって、前記Ａｕ層の厚さが0.01μm以上0.1μm以
下であるものである。 （１２）上記（１）から（６）のいずれかに記載のはん
だであって、前記Ｓｎ系はんだボールは表面に酸化防止
膜を有するものである。 （１３）上記（１）から（６）のいずれかに記載のはん
だであって、前記Ｓｎ系はんだボールと前記金属ボール
の比率が０．６から１．４であるものである。 （１４）上記（３）に記載のはんだであって、前記Ｎｉ
層と前記Ａｕ層の間にＣｕ層を有するものである。 （１５）上記（１）から（６）のいずれかに記載のはん
だであって、前記はんだはさらにロジン系のフラックス
を有するものである。 （１６）上記（１）から（６）のいずれかに記載のはん
だであって、前記Ｓｎの融点はSn−Ag−Cu系はんだの融
点より低く、該金属ボールの融点はSn−Ag−Cu系はんだ
の融点より高いものである。 （１７）上記（１）から（６）のいずれかに記載のはん
だであって、前記はんだは鉛フリー半田材料を用いて異
なる温度で電気部品を実装する温度階層接続において、
高温側のはんだ接続に用いられるものである。 （１８）上記（１７）に記載のはんだであって、前記は
んだは大気中であり、かつ２４０度以上のはんだ接続に
用いることが可能であるものである。 （１９）ＣｕボールとＳｎ系はんだボールとを有するは
んだであって、該Ｃｕボールの上にはＮｉ層が形成さ
れ、該Ｎｉ層の上にはＡｕ層が形成されており、該Ｓｎ
の融点以上において、該はんだは該Ｃｕボールの一部と
該Ｓｎ系はんだボールによりＣｕ６Ｓｎ５を含む化合物
を形成し、該Ｃｕボール同士はＣｕ６Ｓｎ５を含む化合
物により結合されているものである。 （２０）ＣｕボールとＳｎ系はんだボールを有するはん
だであって、該Ｃｕボールの上にはＮｉ層が形成され、
該Ｎｉ層の上にはＡｕ層が形成されており、該Ｓｎ系は
んだボールが融解したとき、該Ｓｎ系はんだは該Ｃｕボ
ールの隙間を埋め、かつ該Ｃｕボールの表面の少なくと
も一部にはＣｕ６Ｓｎ５を含む化合物が形成され、該Ｃ
ｕボール同士はＣｕ６Ｓｎ５を含む化合物により結合さ
れる状態となるものである。 （２１）上記（１９）または（２０）に記載のはんだで
あって、該Ｃｕボールの径は５μｍから４０μｍである
ものである。 （２２）上記（１９）または（２０）に記載のはんだで
あって、大気中でありかつ２４０度以上のはんだ付け温
度において、前記Ａｕ層は前記金属ボールの酸化を防止
する機能を有し、前記Ｎｉ層は該Ａｕ層の該金属ボール
への拡散を防止する機能を有するものである。 （２３）上記（１９）または（２０）に記載のはんだで
あって、記Ｎｉ層の厚さが0.1μm以上1μm以下であるも
のである。 （２４）上記（１９）または（２０）に記載のはんだで
あって、前記Ａｕ層の厚さが0.01μm以上0.1μm以下で
あるものである。
【発明の効果】本願発明によって開示される発明のう
ち、代表的なものによって得られる効果を簡単に説明す
れば以下の通りである。本発明によれば、温度階層接続
において、高温時に接続強度が維持できるはんだを提供
できる。特に大気中における鉛フリーはんだ接続を考慮
したはんだペースト、はんだ接続法、はんだ継手構造を
提供することができる。また、本発明によれば、高温時
に接続強度が維持できるはんだを用いた温度階層接続方
法を提供することができる。特に鉛フリー半田材料のは
んだ付けを大気中で行った場合であっても、高温側接続
部の接続信頼性を維持した温度階層接続を提供すること
ができる。また、本発明によれば、高温時に接続強度が
維持できるはんだを用いて接続された電子機器を提供す
ることができる。特に鉛フリー半田材料のはんだ付けを
大気中で行った場合であっても、高温側接続部の接続信
頼性が高い電子機器を提供することができる。
【図面の簡単な説明】
【図１】 接続用ペーストの材料、構成を示す断面モデ
ル図。
【図２】 適用例の断面モデルとペースト供給法と接合
状態のモデル図
【図３】 表面エッチングパターンに適用した場合の断
面図
【図４】 合金化しやすいめっきに適用した場合の接合
前の断面図
【図５】 モジュールをプリント基板に実装した断面モ
デルの図
【図６】 プラスチックパッケージの断面モデル図
【図７】 RFモジュール実装の断面のモデル図
【図８】 RFモジュール実装のプロセスフローチャート
図
【図９】 RFモジュールのプロセス順の断面モデル図
【図１０】 RFモジュールの実装基板への実装状態の斜
視図
【図１１】 RFモジュールの組立における樹脂印刷方法
の斜視図
【図１２】 RFモジュールの比較例におけるはんだ流れ
の原理を示す断面及び斜視図
【図１３】 RFモジュールにおける比較例と本案の現象
の比較
【図１４】 高出力樹脂パッケージの平面、断面モデル
図
【図１５】 高出力樹脂パッケージのプロセスを示すフ
ローチャート面
【図１６】 複合体のボールで接続したＣＳＰ接続部断
面モデルの図
【図１７】 CuボールバンプのＢＧＡ,ＣＳＰ断面モデ
ル
【図１８】 変形構造CuめっきバンプのＢＧＡ,ＣＳＰ
断面モデル
【図１９】 Sn/Cu比率と接合適正域の関係
【図２０】 接続用ペーストの材料、構成を示す断面モ
デル図
【図２１】 窒素中、大気中ではんだリフローを行った
外観図
【符号の説明】
１．Cuボール ２２．Ｎｉめっき ２．Sn系はんだボール ２３．Snめっき ３．溶融Sn ２４．Ｎｉ-Snめ
っき ４．フラックス ２５．Siチップ ５．Snめっき ２６.シリコーン
ゲル ６．中継基板の端子 ２７．Cu-Sn複合
はんだ ７．Au-20Snはんだ ２８．軟らかい樹
脂 ８．ワイヤボンド ２９．リード ９．キャップ ３０．Sn-Ag-Cu系
Pbフリーはんだ １０．接合部 ３１．Alフィン １１．外部接続端子 ３２．フィンとの
接合部 １２．印刷パターン ３３．リードとの
接合部 １３．素子 ３４．バンプ １４．中継基板 ３５．Si基板 １５．抵抗加熱体 ３６．複合はんだ
ペースト １６．メタライズ ３７．端子 １７．チップ部品 ３８．端子(Cuパ
ッド) １８．Cuパッド ３９．Cu １９．基板 ４０．有機材 ２０.エッチング ４１．Cuスルーホ
ール導体 ２１．溶融はんだ ４２．Ag-Pd導体 ４３．Al2O3基板 ４４．厚膜スル
ーホール導体 ４５．W-Ｎｉ導体 ４６．Ag-Pt/Ｎｉ
/Au電極 ４７．かしめ部 ４８．樹脂 ４９．ワイヤボンデイング端子 ５０．TQFP-LSI ５１．リードフレーム ５２．熱拡散板 ５３．タブ ５４．導電ペースト ６１．キャビテイ ６２．スリット ６３．半導体装置 ６４．多数個段取りAl
2O3多層セラミック基板 ６５．スキージ ６６．メタルマスク ６７．樹脂塗布済み基板 ６８．高硬度樹脂 ６９．樹脂圧力 ７０．はんだ再溶融膨
張圧 ７１．はんだ流れ出し ７２．接続端子 ７３．一括封止部 ７４．Cu6Sn5 ７５．部品端子部 ７６．Pb系はんだ ８０．金属ボール(Cuボール) ８１．低熱膨張、低剛
性樹脂 ８２．薄膜電極 ８３．電極端子 ８４．接触部(金属間化合物) ８５．ボール固定用は
んだ ８６．ワイヤハ゛ンヒ゜ンク゛端子 ８７．Cu端子 ８８．Cuめっき ８９．ホトレジ ９０．ポリイミド絶縁膜 ９１．Cuバンプ １２２．Snの酸化防止膜 １２４．Ni/Auめっき
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/34 ５１２ Ｈ０５Ｋ 3/34 ５１２Ｃ (72)発明者 中塚 哲也 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 根岸 幹夫 群馬県高崎市西横手町１番地１ 日立東部 セミコンダクタ株式会社内 (72)発明者 中嶋 浩一 群馬県高崎市西横手町１番地１ 日立東部 セミコンダクタ株式会社内 (72)発明者 遠藤 恒雄 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5E319 AA03 AB05 AC01 BB01 BB04 BB08 BB09 CC33 CC58 CD04 CD26 GG09 GG13 GG15 GG20 5F044 LL01 QQ03

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】Ｓｎ系はんだボールと該Ｓｎ系はんだより
    融点が高い金属ボールを有するはんだであって、該金属
    ボールの表面はＮｉ層で覆われ、該Ｎｉ層はＡｕ層で覆
    われていることを特徴とするはんだ。
  2. 【請求項２】請求項１において、前記金属ボールはＣｕ
    ボールであることを特徴とするはんだ。
  3. 【請求項３】請求項１に記載のはんだにおいて、前記金
    属ボールはＡｌボールであることを特徴とするはんだ。
  4. 【請求項４】請求項１に記載のはんだにおいて、前記金
    属ボールはＡｇボールであることを特徴とするはんだ。
  5. 【請求項５】請求項１に記載のはんだにおいて、前記金
    属ボールはＣｕ合金ボール、Ｃｕ―Ｓｎ合金ボール、Ｎ
    ｉ―Ｓｎ合金ボール、Ｚｎ−Ａｌ系合金ボール、Ａｕ−
    Ｓｎ系合金ボールのいずれかであることを特徴とするは
    んだ。
  6. 【請求項６】請求項１に記載のはんだにおいて、前記金
    属ボールはＣｕボールおよびＣｕ―Ｓｎ合金ボールを含
    むことを特徴とするはんだ。
  7. 【請求項７】請求項１から６のいずれか１項に記載のは
    んだであって、前記金属ボールの直径は５μｍから４０
    μｍであることを特徴とするはんだ。
  8. 【請求項８】請求項１から７のいずれか１項に記載のは
    んだであって、 大気中でありかつ２４０度以上のはんだ付け温度におい
    て、前記Ａｕ層は前記金属ボールの酸化を防止する機能
    を有し、前記Ｎｉ層は該Ａｕ層の該金属ボールへの拡散
    を防止する機能を有することを特徴とするはんだ。
  9. 【請求項９】請求項８に記載のはんだであって、 前記金属ボールはＣｕボールであり、前記Ｎｉ層はさら
    に前記Ｃｕボールと前記Ｓｎボールの反応によって生じ
    るＣｕ３Ｓｎ化合物の形成を防止する機能を有すること
    を特徴とするはんだ。
  10. 【請求項１０】請求項１から６のいずれか１項に記載の
    はんだであって、前記Ｎｉ層の厚さが0.1μm以上1μm以
    下であることを特徴とするはんだ。
  11. 【請求項１１】請求項１から６のいずれか１項に記載の
    はんだであって、前記Ａｕ層の厚さが0.01μm以上0.1μ
    m以下であることを特徴とするはんだ。
  12. 【請求項１２】請求項１から６のいずれか１項に記載の
    はんだであって、前記Ｓｎ系はんだボールは表面に酸化
    防止膜を有することを特徴とするはんだ。
  13. 【請求項１３】請求項１から６のいずれか１項に記載の
    はんだであって、前記Ｓｎ系はんだボールと前記金属ボ
    ールの比率が０．６から１．４であることを特徴とする
    はんだ。
  14. 【請求項１４】請求項３に記載のはんだであって、前記
    Ｎｉ層と前記Ａｕ層の間にＣｕ層を有することを特徴と
    するはんだ。
  15. 【請求項１５】請求項１に記載のはんだにおいて、前記
    はんだはさらにロジン系のフラックスを有することを特
    徴とするはんだ。
  16. 【請求項１６】請求項１から６のいずれか１項に記載の
    はんだであって、前記Ｓｎ系はんだの融点はSn−Ag−Cu
    系はんだの融点より低く、該金属ボールの融点はSn−Ag
    −Cu系はんだの融点より高いことを特徴とするはんだ。
  17. 【請求項１７】請求項１から６のいずれか１項に記載の
    はんだであって、前記はんだは鉛フリー半田材料を用い
    て異なる温度で電気部品を実装する温度階層接続におい
    て、高温側のはんだ接続に用いられることを特徴とする
    はんだ。
  18. 【請求項１８】請求項１７に記載のはんだであって、前
    記はんだは大気中であり、かつ２４０度以上のはんだ接
    続に用いることが可能であることを特徴とするはんだ。
  19. 【請求項１９】ＣｕボールとＳｎ系はんだボールとを有
    するはんだであって、該Ｃｕボールの上にはＮｉ層が形
    成され、該Ｎｉ層の上にはＡｕ層が形成されており、該
    Ｓｎの融点以上において、該はんだは該Ｃｕボールの一
    部と該Ｓｎ系はんだボールによりＣｕ６Ｓｎ５を含む化
    合物を形成し、該Ｃｕボール同士はＣｕ６Ｓｎ５を含む
    化合物により結合されていることを特徴とするはんだ。
  20. 【請求項２０】ＣｕボールとＳｎ系はんだボールを有す
    るはんだであって、該Ｃｕボールの上にはＮｉ層が形成
    され、該Ｎｉ層の上にはＡｕ層が形成されており、該Ｓ
    ｎ系はんだボールが融解したとき、該Ｓｎ系はんだは該
    Ｃｕボールの隙間を埋め、かつ該Ｃｕボールの表面の少
    なくとも一部にはＣｕ６Ｓｎ５を含む化合物が形成さ
    れ、該Ｃｕボール同士はＣｕ６Ｓｎ５を含む化合物によ
    り結合される状態となることを特徴とするはんだ。
  21. 【請求項２１】請求項１９または２０に記載のはんだで
    あって、該Ｃｕボールの径は５μｍから４０μｍである
    ことを特徴とするはんだ。
  22. 【請求項２２】請求項１９または２０に記載のはんだで
    あって、大気中でありかつ２４０度以上のはんだ付け温
    度において、前記Ａｕ層は前記金属ボールの酸化を防止
    する機能を有し、前記Ｎｉ層は該Ａｕ層の該金属ボール
    への拡散を防止する機能を有することを特徴とするはん
    だ。
  23. 【請求項２３】請求項１９または２０に記載のはんだで
    あって、記Ｎｉ層の厚さが0.1μm以上1μm以下であるこ
    とを特徴とするはんだ。
  24. 【請求項２４】請求項１９または２０に記載のはんだで
    あって、前記Ａｕ層の厚さが0.01μm以上0.1μm以下で
    あることを特徴とするはんだ。
JP2002064251A 2002-03-08 2002-03-08 はんだ Expired - Fee Related JP3757881B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002064251A JP3757881B2 (ja) 2002-03-08 2002-03-08 はんだ
TW092104874A TWI230105B (en) 2002-03-08 2003-03-07 Solder
KR1020030014207A KR100548855B1 (ko) 2002-03-08 2003-03-07 땜납
US10/384,931 US6872465B2 (en) 2002-03-08 2003-03-07 Solder
CN2008101451474A CN101337308B (zh) 2002-03-08 2003-03-10 焊料
CNB031201504A CN100421861C (zh) 2002-03-08 2003-03-10 焊料

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002064251A JP3757881B2 (ja) 2002-03-08 2002-03-08 はんだ

Publications (2)

Publication Number Publication Date
JP2003260587A true JP2003260587A (ja) 2003-09-16
JP3757881B2 JP3757881B2 (ja) 2006-03-22

Family

ID=28034869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002064251A Expired - Fee Related JP3757881B2 (ja) 2002-03-08 2002-03-08 はんだ

Country Status (5)

Country Link
US (1) US6872465B2 (ja)
JP (1) JP3757881B2 (ja)
KR (1) KR100548855B1 (ja)
CN (2) CN100421861C (ja)
TW (1) TWI230105B (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005118984A (ja) * 2003-09-25 2005-05-12 Kagawa Industry Support Foundation 微粒子の配列制御方法およびその装置
WO2007125861A1 (ja) * 2006-04-26 2007-11-08 Senju Metal Industry Co., Ltd. ソルダペースト
WO2008004531A3 (fr) * 2006-07-05 2008-03-27 Fuji Electric Holdings Crème à braser et procédé de brasage d'un élément électronique
JPWO2006075459A1 (ja) * 2005-01-11 2008-06-12 株式会社村田製作所 はんだペースト、及び電子装置
WO2008108413A1 (ja) * 2007-03-05 2008-09-12 Kyocera Corporation 微小構造体装置および微小構造体装置の製造方法
JP2012024834A (ja) * 2010-07-27 2012-02-09 Fujitsu Ltd はんだ材料とその作製方法、及びこれを用いた半導体装置の製造方法
JP2012091223A (ja) * 2010-09-30 2012-05-17 Tdk Corp Ｐｂフリーはんだ
WO2012111711A1 (ja) * 2011-02-15 2012-08-23 株式会社村田製作所 多層配線基板およびその製造方法
JP2012216855A (ja) * 2010-11-19 2012-11-08 Murata Mfg Co Ltd 接続対象物の接続方法および電子装置の製造方法
JP2013157626A (ja) * 2013-04-11 2013-08-15 Renesas Electronics Corp 半導体装置の製造方法
CN104245203A (zh) * 2012-03-05 2014-12-24 株式会社村田制作所 接合方法、电子装置的制造方法和电子部件
US9157135B2 (en) 2006-12-25 2015-10-13 Sanyo Special Steel Co., Ltd. Lead-free jointing material and method of producing the same
KR20160003886A (ko) * 2013-06-19 2016-01-11 센주긴조쿠고교 가부시키가이샤 Cu 핵 볼
US9391034B2 (en) 2012-08-23 2016-07-12 International Business Machines Corporation Interfacial alloy layer for improving electromigration (EM) resistance in solder joints
JP2017513713A (ja) * 2014-04-17 2017-06-01 ヘレウス マテリアルズ シンガポール ピーティーイー． リミテッド 亜鉛を主成分として、アルミニウムを合金化金属として含む鉛フリー共晶はんだ合金
WO2020194592A1 (ja) * 2019-03-27 2020-10-01 三菱電機株式会社 接合構造体およびこれを用いた半導体装置ならびに半導体装置の製造方法

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080075872A1 (en) * 1999-08-04 2008-03-27 Lichtenhan Joseph D Nanoscopic Assurance Coating for Lead-Free Solders
CN100578778C (zh) * 2000-12-21 2010-01-06 株式会社日立制作所 电子器件
JP3891346B2 (ja) * 2002-01-07 2007-03-14 千住金属工業株式会社 微小銅ボールおよび微小銅ボールの製造方法
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器
US20050127484A1 (en) * 2003-12-16 2005-06-16 Texas Instruments Incorporated Die extender for protecting an integrated circuit die on a flip chip package
JP4581429B2 (ja) 2004-03-05 2010-11-17 ブラザー工業株式会社 画像記録装置
US7410833B2 (en) * 2004-03-31 2008-08-12 International Business Machines Corporation Interconnections for flip-chip using lead-free solders and having reaction barrier layers
JP4145287B2 (ja) * 2004-06-17 2008-09-03 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
US7446399B1 (en) * 2004-08-04 2008-11-04 Altera Corporation Pad structures to improve board-level reliability of solder-on-pad BGA structures
US7524351B2 (en) * 2004-09-30 2009-04-28 Intel Corporation Nano-sized metals and alloys, and methods of assembling packages containing same
JP4524454B2 (ja) * 2004-11-19 2010-08-18 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法
US20060108672A1 (en) * 2004-11-24 2006-05-25 Brennan John M Die bonded device and method for transistor packages
EP1864750B1 (en) * 2005-04-01 2016-11-09 Koki Company Limited Conductive filler and solder material
US7615476B2 (en) * 2005-06-30 2009-11-10 Intel Corporation Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages
US20070023910A1 (en) * 2005-07-29 2007-02-01 Texas Instruments Incorporated Dual BGA alloy structure for improved board-level reliability performance
US7622806B2 (en) * 2005-10-14 2009-11-24 Chipmos Technologies (Bermuda) Ltd. Laser mark on an IC component
US20070117475A1 (en) * 2005-11-23 2007-05-24 Regents Of The University Of California Prevention of Sn whisker growth for high reliability electronic devices
US7768075B2 (en) * 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
US8274014B2 (en) 2006-05-25 2012-09-25 Bellman-Melcor Development, Llc Filler metal with flux for brazing and soldering and method of making and using same
KR100867637B1 (ko) * 2006-11-10 2008-11-10 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US7758916B2 (en) * 2006-11-13 2010-07-20 Sulzer Metco (Us), Inc. Material and method of manufacture of a solder joint with high thermal conductivity and high electrical conductivity
US9214442B2 (en) * 2007-03-19 2015-12-15 Infineon Technologies Ag Power semiconductor module, method for producing a power semiconductor module, and semiconductor chip
KR100902163B1 (ko) * 2007-03-28 2009-06-10 한국과학기술원 취성파괴 방지를 위한 무연솔더와 금속 표면의 합금원소접합방법
JP5058766B2 (ja) * 2007-12-07 2012-10-24 山陽特殊製鋼株式会社 鉛フリー接合用材料を用いてはんだ付けしてなる電子機器
KR20090067249A (ko) * 2007-12-21 2009-06-25 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2009283741A (ja) * 2008-05-23 2009-12-03 Fuji Electric Device Technology Co Ltd 半導体装置
US8618676B2 (en) * 2008-10-30 2013-12-31 Stmicroelectronics (Malta) Ltd. Method of assembly of a semiconductor package for the improvement of the electrical testing yield on the packages so obtained
KR101030949B1 (ko) * 2009-02-05 2011-04-28 (주)애니솔 중공 에폭시 솔더볼 및 이를 포함하는 반도체 패키지
JP5315186B2 (ja) 2009-09-18 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8587116B2 (en) 2010-09-30 2013-11-19 Infineon Technologies Ag Semiconductor module comprising an insert
TWI436710B (zh) * 2011-02-09 2014-05-01 Murata Manufacturing Co Connection structure
JP2012174332A (ja) * 2011-02-17 2012-09-10 Fujitsu Ltd 導電性接合材料、導体の接合方法、及び半導体装置の製造方法
JP5281122B2 (ja) * 2011-06-16 2013-09-04 株式会社フジクラ 接合方法、及び、製造方法
WO2013031588A1 (ja) * 2011-09-02 2013-03-07 三菱マテリアル株式会社 ハンダ粉末及びこの粉末を用いたハンダ用ペースト
CN104160463B (zh) 2012-03-05 2017-09-29 株式会社村田制作所 电子部件及电子部件与接合对象物的接合结构体的形成方法
JP6231563B2 (ja) * 2012-07-18 2017-11-15 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 電子部材を高い側方精度ではんだ付けする方法
TWI460046B (zh) * 2012-11-12 2014-11-11 Accurus Scient Co Ltd High strength silver-free lead-free solder
TWI485026B (zh) * 2012-11-29 2015-05-21 Accurus Scient Co Ltd High temperature lead free solder ball
US9272371B2 (en) 2013-05-30 2016-03-01 Agc Automotive Americas R&D, Inc. Solder joint for an electrical conductor and a window pane including same
EP2851151B1 (en) * 2013-09-20 2017-08-23 Ansaldo Energia IP UK Limited Method of fixing through brazing a heat resistant component on a surface of a heat exposed component
JP6221690B2 (ja) * 2013-11-29 2017-11-01 日立金属株式会社 ろう材付き基材およびろう材付き基材の製造方法
EP3975272A1 (en) * 2014-05-29 2022-03-30 Suzhou Lekin Semiconductor Co., Ltd. Light emitting device package
US9731383B2 (en) 2014-07-09 2017-08-15 Bellman-Melcor Development, Llc Filler metal with flux for brazing and soldering and method of using same
US10744601B2 (en) 2015-08-07 2020-08-18 Bellman-Melcor Development, Llc Bonded brazing ring system and method for adhering a brazing ring to a tube
FR3043671A1 (fr) * 2015-11-12 2017-05-19 Commissariat Energie Atomique Procede de preparation d'un support
JP6330786B2 (ja) * 2015-11-16 2018-05-30 トヨタ自動車株式会社 半導体装置の製造方法
TWM521008U (zh) * 2016-01-27 2016-05-01 Lite On Technology Corp 車燈裝置及其發光模組
US10263362B2 (en) 2017-03-29 2019-04-16 Agc Automotive Americas R&D, Inc. Fluidically sealed enclosure for window electrical connections
JP6897236B2 (ja) * 2017-03-31 2021-06-30 三菱マテリアル株式会社 接合用成形体及びその製造方法
US10849192B2 (en) 2017-04-26 2020-11-24 Agc Automotive Americas R&D, Inc. Enclosure assembly for window electrical connections
US10586782B2 (en) 2017-07-01 2020-03-10 International Business Machines Corporation Lead-free solder joining of electronic structures
KR102468765B1 (ko) 2017-11-29 2022-11-22 삼성전자주식회사 반도체 패키지 구조체 및 이를 포함하는 반도체 모듈
US10806026B2 (en) 2018-07-12 2020-10-13 International Business Machines Corporation Modified PCB vias to prevent burn events
JP7322369B2 (ja) * 2018-09-21 2023-08-08 富士電機株式会社 半導体装置の製造方法
US11581239B2 (en) * 2019-01-18 2023-02-14 Indium Corporation Lead-free solder paste as thermal interface material
CN111351697A (zh) * 2020-03-24 2020-06-30 中国电子科技集团公司第二十四研究所 一种键合金丝可靠性评价方法
CN113145954B (zh) * 2021-03-30 2023-03-24 广西天正钢结构有限公司 一种桥梁焊接装置及桥梁焊接方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02142698A (ja) * 1988-11-23 1990-05-31 Nippon Denso Co Ltd 複合はんだ
JPH03281093A (ja) 1990-03-28 1991-12-11 Mitsubishi Materials Corp 耐熱性高気密性ハンダ
JP2560518B2 (ja) 1990-06-15 1996-12-04 富士電機株式会社 半導体装置の製造方法
JPH04305394A (ja) * 1991-04-02 1992-10-28 Matsushita Electric Ind Co Ltd クリーム半田
JPH04371394A (ja) 1991-06-18 1992-12-24 New Japan Radio Co Ltd 粉末ろう材
JPH07235565A (ja) 1994-02-23 1995-09-05 Toshiba Corp 電子回路装置
US5520752A (en) * 1994-06-20 1996-05-28 The United States Of America As Represented By The Secretary Of The Army Composite solders
JPH08164496A (ja) * 1994-10-11 1996-06-25 Hitachi Ltd Ｓｎ−Ｚｎ系、Ｓｎ−Ｚｎ−Ｂｉ系はんだ及びその表面処理方法並びにそれを用いた実装品
JPH11514300A (ja) 1995-10-06 1999-12-07 ブラウン ユニバーシティ リサーチ ファウンデーション はんだ付けの方法及び配合物
JP3446798B2 (ja) 1996-11-29 2003-09-16 日本特殊陶業株式会社 接合バンプ付き配線基板
US6358630B1 (en) * 1997-06-04 2002-03-19 Ibiden Co., Ltd. Soldering member for printed wiring boards
JP3339384B2 (ja) * 1997-07-14 2002-10-28 イビデン株式会社 半田材料並びにプリント配線板及びその製造方法
JPH11186712A (ja) 1997-12-24 1999-07-09 Nissan Motor Co Ltd はんだペーストおよび接続方法
JP2915888B1 (ja) * 1998-01-28 1999-07-05 日本特殊陶業株式会社 配線基板及びその製造方法
US6235996B1 (en) * 1998-01-28 2001-05-22 International Business Machines Corporation Interconnection structure and process module assembly and rework
JPH11291083A (ja) * 1998-04-14 1999-10-26 Murata Mfg Co Ltd 半田合金
JP3187373B2 (ja) 1998-07-31 2001-07-11 京セラ株式会社 配線基板
JP2000052027A (ja) 1998-08-11 2000-02-22 Nihon Almit Co Ltd 耐高温用金属接合法
JP2000091383A (ja) * 1998-09-07 2000-03-31 Ngk Spark Plug Co Ltd 配線基板
JP2000116571A (ja) 1998-10-14 2000-04-25 Toto Ltd 樹脂発熱成形体
JP2000223831A (ja) 1999-02-03 2000-08-11 Yuken Kogyo Kk Ｂｇａによる表面実装用ペーストはんだと表面実装方法
JP3074649B1 (ja) 1999-02-23 2000-08-07 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 無鉛半田粉末、無鉛半田ペースト、およびそれらの製造方法
JP3287328B2 (ja) * 1999-03-09 2002-06-04 日本電気株式会社 半導体装置及び半導体装置の製造方法
JP2001009587A (ja) 1999-04-27 2001-01-16 Nec Kansai Ltd ろう材，ろう付け部材およびろう付け方法
JP2001205476A (ja) 2000-01-27 2001-07-31 Sumitomo Metal Mining Co Ltd 合金ろう材
JP2002057177A (ja) * 2000-08-09 2002-02-22 Hitachi Metals Ltd はんだボールおよびその製造方法
TWI248384B (en) * 2000-06-12 2006-02-01 Hitachi Ltd Electronic device
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005118984A (ja) * 2003-09-25 2005-05-12 Kagawa Industry Support Foundation 微粒子の配列制御方法およびその装置
JPWO2006075459A1 (ja) * 2005-01-11 2008-06-12 株式会社村田製作所 はんだペースト、及び電子装置
JP4753090B2 (ja) * 2005-01-11 2011-08-17 株式会社村田製作所 はんだペースト、及び電子装置
KR101233926B1 (ko) * 2006-04-26 2013-02-15 센주긴조쿠고교 가부시키가이샤 솔더 페이스트
WO2007125861A1 (ja) * 2006-04-26 2007-11-08 Senju Metal Industry Co., Ltd. ソルダペースト
US8388724B2 (en) 2006-04-26 2013-03-05 Senju Metal Industry Co., Ltd. Solder paste
JPWO2007125861A1 (ja) * 2006-04-26 2009-09-10 千住金属工業株式会社 ソルダペースト
JP4826630B2 (ja) * 2006-04-26 2011-11-30 千住金属工業株式会社 ソルダペースト
JP5142999B2 (ja) * 2006-07-05 2013-02-13 富士電機株式会社 クリームはんだ及び電子部品のはんだ付け方法
KR101160860B1 (ko) 2006-07-05 2012-07-02 니혼한다가부시끼가이샤 크림 땜납 및 전자 부품의 납땜 방법
US9301403B2 (en) 2006-07-05 2016-03-29 Fuji Electric Co., Ltd. Method of soldering electronic part
CN101500744B (zh) * 2006-07-05 2011-11-30 富士电机株式会社 膏状钎焊料和电子部件的软钎焊方法
US8968488B2 (en) 2006-07-05 2015-03-03 Fuji Electric Co., Ltd. Cream solder and method of soldering electronic part
WO2008004531A3 (fr) * 2006-07-05 2008-03-27 Fuji Electric Holdings Crème à braser et procédé de brasage d'un élément électronique
US9157135B2 (en) 2006-12-25 2015-10-13 Sanyo Special Steel Co., Ltd. Lead-free jointing material and method of producing the same
JP5500983B2 (ja) * 2007-03-05 2014-05-21 京セラ株式会社 微小構造体装置および微小構造体装置の製造方法
WO2008108413A1 (ja) * 2007-03-05 2008-09-12 Kyocera Corporation 微小構造体装置および微小構造体装置の製造方法
JP2012024834A (ja) * 2010-07-27 2012-02-09 Fujitsu Ltd はんだ材料とその作製方法、及びこれを用いた半導体装置の製造方法
JP2012091223A (ja) * 2010-09-30 2012-05-17 Tdk Corp Ｐｂフリーはんだ
JP2012216855A (ja) * 2010-11-19 2012-11-08 Murata Mfg Co Ltd 接続対象物の接続方法および電子装置の製造方法
JP2014033204A (ja) * 2010-11-19 2014-02-20 Murata Mfg Co Ltd 接続対象物の接続方法および電子装置の製造方法
US10050355B2 (en) 2010-11-19 2018-08-14 Murata Manufacturing Co., Ltd. Conductive material, bonding method using the same, and bonded structure
JP5146627B2 (ja) * 2011-02-15 2013-02-20 株式会社村田製作所 多層配線基板およびその製造方法
US9204541B2 (en) 2011-02-15 2015-12-01 Murata Manufacturing Co., Ltd. Multilayer circuit board and method for manufacturing the same
WO2012111711A1 (ja) * 2011-02-15 2012-08-23 株式会社村田製作所 多層配線基板およびその製造方法
CN104245203A (zh) * 2012-03-05 2014-12-24 株式会社村田制作所 接合方法、电子装置的制造方法和电子部件
US9391034B2 (en) 2012-08-23 2016-07-12 International Business Machines Corporation Interfacial alloy layer for improving electromigration (EM) resistance in solder joints
US9698119B2 (en) 2012-08-23 2017-07-04 International Business Machines Corporation Interfacial alloy layer for improving electromigration (EM) resistance in solder joints
JP2013157626A (ja) * 2013-04-11 2013-08-15 Renesas Electronics Corp 半導体装置の製造方法
KR101676593B1 (ko) * 2013-06-19 2016-11-15 센주긴조쿠고교 가부시키가이샤 Cu 핵 볼
US20160148885A1 (en) * 2013-06-19 2016-05-26 Senju Metal Industry Co., Ltd. Cu Core Ball
KR20160003886A (ko) * 2013-06-19 2016-01-11 센주긴조쿠고교 가부시키가이샤 Cu 핵 볼
US10147695B2 (en) * 2013-06-19 2018-12-04 Senju Metal Industry Co., Ltd. Cu core ball
JP2017513713A (ja) * 2014-04-17 2017-06-01 ヘレウス マテリアルズ シンガポール ピーティーイー． リミテッド 亜鉛を主成分として、アルミニウムを合金化金属として含む鉛フリー共晶はんだ合金
US10399186B2 (en) 2014-04-17 2019-09-03 Heraeus Materials Singapore Pte., Ltd. Lead-free eutectic solder alloy comprising zinc as the main component and aluminum as an alloying metal
WO2020194592A1 (ja) * 2019-03-27 2020-10-01 三菱電機株式会社 接合構造体およびこれを用いた半導体装置ならびに半導体装置の製造方法

Also Published As

Publication number Publication date
CN101337308A (zh) 2009-01-07
US6872465B2 (en) 2005-03-29
US20030224197A1 (en) 2003-12-04
KR100548855B1 (ko) 2006-02-02
JP3757881B2 (ja) 2006-03-22
KR20030074281A (ko) 2003-09-19
TW200400864A (en) 2004-01-16
CN1443625A (zh) 2003-09-24
CN101337308B (zh) 2012-11-14
TWI230105B (en) 2005-04-01
CN100421861C (zh) 2008-10-01

Similar Documents

Publication Publication Date Title
JP3414388B2 (ja) 電子機器
JP4416373B2 (ja) 電子機器
JP3757881B2 (ja) はんだ
JP4096992B2 (ja) 半導体モジュールの製造方法
US7722962B2 (en) Solder foil, semiconductor device and electronic device
JP2002301588A (ja) はんだ箔および半導体装置および電子装置
JP2004174522A (ja) 複合はんだ、その製造方法および電子機器
JP2002305213A (ja) はんだ箔および半導体装置および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100113

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100113

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110113

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110113

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120113

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130113

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees