KR20030074281A - 땜납 - Google Patents

땜납 Download PDF

Info

Publication number
KR20030074281A
KR20030074281A KR10-2003-0014207A KR20030014207A KR20030074281A KR 20030074281 A KR20030074281 A KR 20030074281A KR 20030014207 A KR20030014207 A KR 20030014207A KR 20030074281 A KR20030074281 A KR 20030074281A
Authority
KR
South Korea
Prior art keywords
solder
balls
ball
layer
bonding
Prior art date
Application number
KR10-2003-0014207A
Other languages
English (en)
Other versions
KR100548855B1 (ko
Inventor
소가다사오
하따하나에
나까쯔까데쯔야
네기시미끼오
나까지마히로까즈
엔도쯔네오
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20030074281A publication Critical patent/KR20030074281A/ko
Application granted granted Critical
Publication of KR100548855B1 publication Critical patent/KR100548855B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B23K35/025—Pastes, creams, slurries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12181—Composite powder [e.g., coated, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y10T428/12715—Next to Group IB metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y10T428/12722—Next to Group VIII metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12736—Al-base component
    • Y10T428/1275—Next to Group VIII or IB metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12889—Au-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12896—Ag-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y10T428/1291—Next to Co-, Cu-, or Ni-base component

Abstract

온도 계층적 접합에서 고온측 땜납 접합을 실현하는 땜납에서, 반도체 장치와 기판 사이의 접합부는 Cu 등으로 이루어진 금속 볼과 금속 볼 및 Sn으로 형성된 화합물로 형성되며, 금속 볼은 화합물에 의해 서로 접합된다.

Description

땜납 {SOLDER}
본 발명은 무연 땜납(납을 적극적으로 함유하지 않은 땜납)에서의 기술, 보다 상세하게는 대기중에서 땜납 접합하기 위해 제공되는 땜납 및 대기중에서 무연 땜납 재료를 사용한 땜납 접합 기술에 관한 것이다.
Sn-Pb계 땜납을 사용하는 접합을 수행함에 있어서, 온도 계층적 접합이 채택되어 왔다. 이런 접합 기술에서, 부품들은 우선 Pb-다량의 Pb-5 질량% Sn 땜납(융점: 314 내지 310 ℃) 또는 Pb-10Sn 질량% 땜납(융점: 302 내지 275 ℃)과 같은 고온 납땜용 땜납을 사용해서 우선 330 ℃ 내지 350 ℃ 사이의 온도에서 납땜되고, 그 후 다른 접합이 Sn-37Pb 땜납(183 ℃)과 같은 저온 납땜용 땜납을 사용해서 납땜된 부분을 용해시키지 않고 수행된다. (이하, "질량%"라는 표시는 생략고 단지 숫자만을 인용하기로 한다.) 이런 온도 계층적 접합은 칩들이 다이-접합되는 반도체 장치와 플립 칩 접합을 사용하는 반도체 장치 등을 제조함에 있어 채택된다. 예컨대, 온도 계층적 접합은 BGA, CSP, WL-CSP(웨어퍼-레벨 CSP), 다중 칩(multi chip) 모듈(간단히 생략해서 MCM) 등을 형성하는 데 필요하다. 즉, 반도체 제조 공정에서, 반도체 장치 내측에 부품들을 접합하기 위한 납땜과 기판에 반도체 장치 자체를 접합하기 위한 다른 납땜을 수행할 수 있는 온도 계층적 접합을 제공하는것이 중요하게 되었다.
한편, 몇몇 제품과 관련해서, 부품의 내열 한계를 고려해서 290 ℃ 이하 온도에서의 접합이 요구되는 경우가 있다. 종래의 Sn-Pb계 땜납에서 조성이 이런 조건에 적합한 고온 납땜을 위한 조성 범위에 있는 땜납으로서, Pb-15Sn 땜납(액상선 온도:285 ℃) 및 조성이 유사한 땜납이 고려된다. 그러나, Sn 성분이 이 수준보다 높아지면, 저온 공정(183 ℃)은 석출한다. 또한, Sn 성분이 이 수준보다 낮아지면, 액상선 온도는 상승하고 따라서 290 ℃ 이하의 온도에서의 접합은 어려워진다. 이런 이유로 해서, 인쇄 회로 기판에 대한 접합에 사용되는 2차 리플로우 땜납이 공정 Sn-Pb계 땜납일 때에도, 고온 땜납의 접합부가 재용해하는 문제를 방지하는 것은 불가능하게 된다. 무연(Pb-free) 땜납이 2차 리플로우에 사용될 때, 접합은 240 내지 250 ℃의 범위에 있는 온도에서 수행된다. 이 온도는 공정 Sn-Pb계 땜납을 사용한 접합을 수행하는데 필요한 온도보다 약 20 내지 30℃가 높다. 따라서, 무연 땜납을 사용하는 290 ℃ 이하의 온도에서의 접합은 더욱 어렵게 된다.
보다 상세하게는, 현재, 330 ℃ 내지 350 ℃의 범위에 있는 납땜 온도 또는 290 ℃의 온도 수준에서 온도 계층적 접합을 가능하게 하는 고온 무연 납땜 재료는 없다.
이하에서는, 이 상황에 대해 설명하기로 한다. 현재, 무연 땜납은 환경 문제라는 면에 있어 많은 용도에 더욱 사용되고 있다. 인쇄 회로 기판에 부품들을 납땜하는 데 사용되는 무연 땜납과 관련해서, 공정 Sn-Ag계 땜납, 공정 Sn-Ag-Cu계 땜납 및 공정 Sn-Cu계 땜납이 주류가 되고 있다. 결국, 표면 장착에 있어서의 납땜 온도는 일반적으로 240 내지 250 ℃ 범위이다. 그러나, 이들 표면 장착용 공정 무연 땜납과 함께 사용될 수 있는 고온측 상에서 온도 계층에 적합한 무연 땜납은 없다. 고온측 땜납 후보가 될 가능성이 가장 큰 조성을 갖는 땜납으로서, Sn-5Sb 땜납(240 내지 232 ℃)을 고려할 수 있다. 그러나, 리플로우로에서 기판 상의 온도의 불규칙성 등을 고려하면, Sn-5Sb 땜납을 용해시키지 않고 접합을 수행할 수 있는 신뢰도가 높은 저온측 땜납은 존재하지 않는다. 한편, 비록 Au-20Sn 땜납(융점: 280 ℃)이 고온 땜납으로서 공지되어 있지만, 이것은 경질 재료이고 고가이기 때문에 그 사용은 제한된다. 특히, 팽창 계수가 Si 칩의 팽창 계수와 큰 차이가 있는 재료에 Si 칩을 접합하거나 크기가 큰 Si 칩을 접합함에 있어, 이 땜납은 경질이고 Si 칩을 파손할 수 있기 때문에 사용되지 않는다.
상술한 상황을 고려하면, 무연 땜납의 사용에 대한 요구를 처리할 수 있으며, 모듈 장착(1차 리플로우) 및 모듈의 단자가 Sn-3Ag-0.5Cu 땜납(융점: 217 내지 221 ℃)을 사용해서 인쇄 회로 기판 등의 외부 접속 단자에 표면 장착되는 후속 접합(2차 리플로우)에서 부품의 내열성을 초과하지 않는 290 ℃ 이하의 온도에서 고온측 땜납을 사용하는 접합을 가능하게 하는 기술이 요구된다. 예컨대, 칩 부품과 반도체 칩이 장착된 휴대용 제품을 위한 모듈(예컨대, 고주파수 모듈)이 개발되어 왔다. 본 모듈에서, 칩 부품과 반도체 칩은 고온 땜납을 사용해서 모듈 기판에 접합되고 이것들을 캡을 사용하거나 수지 성형에 의해 캡슐화하는 것이 필요하다. 이들 칩 부품들은 내열성이라는 면에 있어 최대 290 ℃ 이하 온도에서 접합할 것이요구된다. 그러나, 고온측 땜납을 사용한 접합을 수행하는 데 필요한 온도는 칩 부품의 내열성에 기초해서 결정되기 때문에, 이런 온도가 항상 290 ℃로 제한되는 것은 아니다. 본 모듈의 2차 리플로우가 Sn-3Ag-0.5Cu 땜납을 사용해서 수행될 때, 납땜 온도는 약 240 ℃에 도달한다. 따라서, 모든 Sn계 땜납중에서 융점이 가장 높은 Sn-0.5Cu 땜납 조차도 그 융점이 232 ℃이고 땜납의 융점은 칩 전극의 도금이 내부에 Pb 등을 함유할 때 더욱 저하한다는 사실을 고려하면, 제2 리플로우로 인해 모듈의 칩 부품의 납땜된 부분의 재융용을 방지하는 것은 불가능하다. 따라서, 땜납이 재용해할 때에도 이런 문제를 일으키지 않는 시스템 또는 공정이 요구된다.
이런 문제에 대처하기 위해, 종래 실무에서 칩은 칩 부품의 리플로우를 수행하도록 Pb계 땜납을 사용해서 최대 290 ℃의 온도에서 모듈 기판에 다이-접합된다. 그 후, 연질 실리콘 겔(gel)이 와이어-접합된 칩에 도포되고, 모듈 기판의 상면이 Al 등으로 제조된 캡으로 씌워지고, 2차 리플로우가 공정 Sn-Pb 땜납을 사용해서 수행된다. 이런 구성으로 인해, 2차 리플로우에서 모듈 연결부의 땜납의 일부가 용해하더라도 응력이 인가되지 않으며, 따라서 칩은 이동되지 않고 고주파수 특성에 아무런 문제도 일어나지 않는다. 그러나, 무연계 땜납을 사용한 2차 리플로우를 수행하는 것이 필요하게 되고, 동시에 비용을 저감시키기 위해 수지 캡슐화식 모듈을 개발하는 것이 불가피하게 되었다. 이런 상황을 통과하기 위해서는 후술하는 문제를 해결하는 것이 필요하다.
1) 최대 290 ℃ 이하의 온도에서 대기중 리플로우 납땜이 가능해야만 한다.(보장된 칩 부품 내열 온도: 290 ℃)
2) 용해가 2차 리플로우(최대 260 ℃)에서 발생해선 안되거나, 용해가 발생하더라도 (칩이 이동하면 고주파수 특성이 영향을 받기 때문에) 칩이 이동해서는 안된다.
3) 모듈 내측의 땜납이 2차 리플로우 중에 재용해하더라도, 칩 부품의 땜납의 부피 팽창으로 인한 단락이 발생해서는 안된다.
이하에서는 RF(라디오 주파수) 모듈에 대한 평가 결과를 검토할 때 발견될 수 있는 문제에 대해 기술하기로 한다.
RF 모듈에서, 칩 부품과 모듈 기판은 종래의 Pb계 땜납을 사용해서 서로 접합되었다. 비록 Pb계 땜납은 245 ℃의 액상선을 갖지만, Sn-Pb계 땜납 도금이 칩 부품의 접속 단자에 도포되며, 따라서 재용해가 발생하도록 저온 Sn-Pb계 땜납 공정이 형성된다. 2차 장착 리플로우 후 땜납의 유출로 인한 단락 발생율은 탄성 모듈러스가 서로 다른 다양한 종류의 절연 수지를 사용해서 한 번의 작업에 의해 캡슐화된 모듈에 대해 조사되었다.
도12a는 모듈의 칩 부품의 2차 장착 리플로우 중에 땜납 유동의 원리를 도시한 유출에 대한 설명도이다. 도12b는 칩 부품의 땜납 유동의 일 예의 사시도이다.
땜납의 유출로 인한 단락 기구는 다음과 같다. 모듈 내의 땜납에서 생성되는 용해 및 팽창 압력으로 인해 칩 부품과 수지 사이의 계면을 따라서 또는 수지와 모듈 기판 사이의 계면을 따라서 박피(exfoliation)가 일어난다. 따라서, 땜납은 동시에 박피된 계면 내로 유동함으로써 표면 장착된 부품의 양 단부에서 단자들은서로 연결되고 이로 인해 단락을 일으킨다.
상술한 조사의 결과로서, 땜납 유출로 인한 단락 발생 횟수는 수지의 탄성 모듈러스에 비례함이 명백하게 되었다. 또한, 종래 고탄성 에폭시 수지는 부적절하며, 연질 실리콘 수지와 관련해서 180 ℃(Sn-Pb 공정의 융점)에서 이것의 탄성 모듈러스가 낮을 때, 단락은 생성되지 않음이 명백하게 되었다.
그러나, 실무상 저탄성 수지라 함은 실리콘 수지를 의미하며, 따라서 기판 분리 공정에서, 수지의 성질로 인해 몇 부분의 수지는 완전히 분리될 수 없으며 수지들이 그대로 잔존하는 경우가 있을 수 있다. 이 경우, 레이저 비임 등을 사용해서 잔존 부분을 절단하기 위한 공정이 새롭게 필요하다. 한편, 일반적인 에폭시 수지가 사용될 때, 이것의 높은 경도로 인해 비록 단락이 발생하고 부적절하지만 기계적 분리는 가능하다. 그러나, 수지 성질이라는 면에 있어서, 오늘날, 180℃에서 단락이 발생하지 않는 정도까지 수지를 연화하는 것은 어렵다. 기계적 보호물로서 작용할 수 있고 동시에 땜납 유출를 방지할 수 있는 수지 캡슐화를 수행할 수 있다면, 케이스나 캡을 사용한 커버링(covering)은 불필요하며 따라서 비용은 저감될 수 있다.
또한, RF 모듈을 포함하는 전자 장치(전자 장치들)를 제조하기 위해 수행되는 무연 땜납 재료를 사용한 땜납 접합과 관련해서, 특히 대기중 고온(땜납 접합 온도: 대략 240 ℃ 내지 300 ℃)에서 수행되는 납땜과 관련해서, 본 발명의 발명자들은 실험 등을 광범위하게 수행하였고 다음과 같은 내용을 발견하였다. 즉, 비활성 가스(예컨대, 질소 분위기)에서 수행된 납땜과 달리, 대기중 납땜은 고온측 무연 납땜 재료를 산화시키고 이로 인해 접합의 땜납 습윤성 및 땜납 신뢰도 저하와 같은 심각한 납땜 접합 문제가 일어난다. 또한, 미량의 금속 입자는 땜납에서 급속하게 확산하고, 따라서 화합물을 형성하는 공정이 가속됨으로써 융점을 상승시킨다. 따라서, 가스의 방출로 인한 땜납의 변형은 매끄럽게 수행되지 않으며, 따라서 땜납은 다량의 공동을 포함한다. 이런 현상은 RF 모듈의 납땜에만 국한되지 않는다.
따라서, 본 발명의 목적은 완전히 새로운 땜납 반죽과 땜납 접합 방법과 납땜된 연결 구조를 제공하는 것이다. 상세하게는, 본 발명의 목적은 대기중 무연 땜납 접합을 고려해서 개발된 땜납 반죽과 땜납 접합 방법과 납땜된 연결 구조를 제공하는 것이다.
본 발명의 다른 목적은 고온 접합 강도를 유지할 수 있는 땜납을 사용해서 온도 계층적 접합을 제공하는 것이다. 상세하게는, 본 발명의 목적은 무연 재료를 사용한 납땜이 대기중에서 수행될 때에도 공동 결함을 저감할 수 있고 고온측 접합부에서의 접합 신뢰도를 유지할 수 있는 온도 계층적 접합을 제공하는 것이다.
본 발명의 다른 목적은 고온에서 접합 강도를 유지할 수 있는 땜납을 사용하여 온도 계층적 접합이 수행되는 온도 계층적 접합에 의해 제조되는 전자 장치를 제공하는 것이다. 상세하게는, 본 발명의 목적은 무연 재료를 사용하는 납땜이 대기중에서 수행될 때에도 고온측 접합부에서의 접합 신뢰도를 유지할 수 있는 전자 장치를 제공하는 것이다.
이하에서는 상술한 목적을 달성하기 위해 본 출원에서 개시하고 있는 본 발명의 대표적인 주요 특징들을 요약하기로 한다.
본 발명은 Sn계 땜납 볼의 융점보다 더 높은 융점을 갖는 금속 볼 및 Sn계 땜납 볼을 함유하는 땜납에 관한 것이고, 각각의 금속 볼의 표면은 Ni 층으로 덮여있고 Ni 층은 Au 층으로 덮여있다.
상술된 땜납에서, 금속 볼의 직경은 5 ㎛ 내지 40 ㎛이다. Ni 층과 Au 층을 금속 볼에 가함으로써 땜납 안으로 Cu의 유동을 방지할 수 있기 때문에, 5 ㎛ 이하의 직경을 갖는 미세한 금속 볼이 또한 사용될 수 있다.
또한, 본 발명은 Cu 볼 및 Sn 볼을 함유하는 땜납에 관한 것이고, 상기 Ni 층은 각각의 Cu 볼에 형성되고, Au 층은 Ni 층에 형성되고, 땜납은 Sn의 융점 이상의 온도에서 Sn계 볼과 Cu 볼의 부분으로부터 Cu6Sn5를 함유하는 화합물을 형성한다. Cu 볼은 Cu6Sn5를 함유하는 화합물에 의해 함께 접합된다.
또한, 인쇄 회로 기판과 마더보드와 같이 그 위에 전자 부품을 갖는 제1 기판이 제2 기판 상에 장착되는 전자 장치에서, 제1 기판으로의 전자 부품의 접합은 Cu 볼 및 Sn 땜납 볼을 함유한 땜납 페이스트(paste)의 재유동에 의해 수행되고 제2 기판으로의 제1 기판의 접합은 Sn-(2.0 내지 3.5)Ag-(0.5 내지 1.0)의 재유동에 의해 수행된다.
예컨대, 온도 계층적 접합과 관련해서, 이미 접합된 고온측 상의 땜납의 일부가 용해하더라도, 땜납의 다른 부분이 용해되지 않았다고 가정하면, 땜납은 후속 땜납 접합중에 수행되는 공정을 견디기에 충분한 강도를 보장할 수 있다.
금속간 화합물의 융점은 높다. 금속간 화합물과 접합된 부분들은 300 ℃에서도 충분한 접합 강도를 제공할 수 있기 때문에, 금속간 화합물은 고온측 상의 온도 계층적 접합을 위해 사용될 수 있다. 따라서, 본 발명자들은 Cu(또는 Ag, Au, Al 또는 플라스틱) 볼 또는 표면이 Sn 등으로 도금된 이들 볼과 Sn계 땜납 볼의 혼합물인 반죽을 사용해서 접합을 수행했으며, 여기에서 이들 모두는 각각 약 50 %의 부피비에서 반죽에 혼합된다. 결국, Cu 볼이 서로 접촉하는 또는 서로 밀접하게 배열된 부분에서, 주변의 용융 Sn과의 반응이 발생하고 Cu6Sn5 금속간 화합물은 Cu와 Sn 사이의 확산으로 인해 형성됨으로써, 고온에서 Cu 볼 사이의 충분한 접합 강도가 보장될 수 있도록 한다. 화합물의 융점은 높고 250 ℃의 납땜 온도(Sn만이 용해됨)에서 충분한 강도가 보장되기 때문에, 인쇄 회로 기판 상으로 모듈을 장착하기 위해 수행된 2차 리플로우 동안 접합된 부분에서의 박피는 발생하지 않는다. 따라서, 모듈의 납땜된 부분들은 두 가지 기능, 즉 고융접 화합물의 접합으로 인한 탄성 접합력에 의해 2차 리플로우 동안 고온 강도를 보장하는 제1 기능과 온도 주기 동안 연질 Sn의 가요성에 의해 서비스 수명을 보장하는 제2 기능을 갖는 복합 재료로 제조된다. 따라서, 납땜된 부분들은 고온에서 온도 계층적 접합에 적절히 사용될 수 있다.
또한, Au-20Sn 땜납, Au-(50 내지 55)Sn 땜납(융점: 309 내지 370 ℃) 및 Au-12Ge(융점: 356 ℃)과 같이 바람직한 융점을 갖는 경질의 고강성 땜납을 사용할 수도 있다. 이 경우, 입상 Cu 및 Sn 입자를 사용하고 연질의 탄성 고무 입자를 분산시켜 혼합시킴으로써 또는 Sn, In 등으로 된 연질의 저융점 땜납을 상술한 경질의 고강성 땜납 내로 분산시켜 혼합함으로써, 상기 경질의 고강성 땜납의 액상선온도 이상의 온도에서도 충분한 접합 강도를 보장하고 금속 입자들 사이에 존재하는 연질 Sn, In 또는 고무에 의한 변형으로 인한 현상을 완화할 수 있고, 이로써 땜납의 단점을 보상하는 새로운 유리한 효과가 기대될 수 있다.
이하, 수지 캡슐화된 RF 모듈 구조에 적용된 용액 수단에 대해 설명하기로 한다.
납땜으로 인한 단락을 방지하기 위한 대응 수단은, (1) 모듈 내의 땜납이 2차 장착 리플로우에서 용해하지 않는 구조와 (2) 모듈 내의 땜납이 용해하더라도 땜납의 용해-및-팽창 압력을 저하시킴으로써 부품과 수지 사이의 계면에서 그리고 수지와 모듈 기판 사이의 계면에서 박피가 방지되는 구조를 포함한다. 그러나, 이들 수단에 따르는 바람직한 수지를 설계하는 것은 어렵다.
한편, (3) 겔 상태 등의 저경도 수지를 사용해서 융융 내부 땜납의 용해-및-팽창 압력을 완화시키는 구조도 고려된다. 그러나, 구조의 작은 보호력(기계적 강도)때문에, 케이스 또는 캡을 사용한 땜납의 커버링이 요구된다. 본 수단은 비용을 상승시키기 때문에 채택될 수 없다.
(후술하는) 도13은 수지 캡슐화 구조에서 종래 땜납이 사용된 경우와 본 발명의 땜납이 사용되는 다른 경우 사이에서 용융 땜납 유동 현상을 비교한 것을 도시한다. Pb계 땜납의 부피 팽창은 3.6 %[금속 재료의 과학과 공학; 마스오 카와모리(Masuo Kawamori), 14442면]이다. 본 발명의 접합 구조에 따라, 단지 Sn만이 2차 리플로우 장착 동안 약 240 ℃의 온도에서 용해한다. 따라서, Cu 볼과 Sn 볼 사이의 부피비는 약 50 %대 50%라는 사실을 고려하면, 용해 직후 본 발명의 땜납의부피 팽창은 1.4 %이며, 이는 Pb계 땜납의 부피 팽창의 약 1/2.5배이다. 한편, 재용해 상태와 관련해서, 종래 땜납은 땜납이 재용해할 때 동시에 2.6 % 만큼 팽창한다. 따라서, 종래 땜납이 경질 수지로 제조될 때, 수지는 변형될 수 없기 때문에, 압력은 증가하고, 따라서 용융 땜납은 칩 부품과 수지 사이에 형성된 계면 내로 유동한다. 이런 이유로 해서, 수지는 종래 땜납에서 연질일 필요가 있다. 한편, 본 발명의 땜납에 따르면, (후술하는) 도1에 도시된 칩의 단면 모델에서 명백한 바와 같이, Cu 입자는 주로 Cu6Sn5 화합물을 거쳐 서로 접합된다. 따라서, Cu 입자들 사이의 간극에서 Sn이 용해하더라도, Cu 입자들은 서로 접합되지 않기 때문에 이동하지 않는다.
따라서, 수지에 의해 생성된 압력은 접합된 Cu 입자들의 반발력과 균형을 이루며, 따라서 압력은 용융 Sn에 쉽게 가해지지 않는다. 또한, 접합된 부분의 부피 팽창은 낮기 때문에, 즉 종래 땜납의 부피 팽창보다 1/2.5배이기 때문에, 이들 모두의 상승 효과로 인해 Sn이 칩 부품의 계면 내로 유동할 가능성은 낮을 것으로 기대된다. 따라서, 모듈에서 본 발명의 접합 구조를 채택함으로써, 조금 연화된 에폭시 수지로 캡슐화될 수 있고 동시에 용이하게 절단될 수 있는 저비용 RF 모듈을 제공할 수 있다.
도1의 (a) 내지 도1의 (c)는 접합용 반죽의 재료와 구성을 도시한 모델의 단면도.
도2의 (a)는 본 발명이 적용된 일 예와 관련된 단면의 모델도이고 도2의 (b) 및 도2의 (c)는 각각 반죽 공급 방법 및 접합된 조건의 모델도.
도3a 및 도3b는 본 발명이 표면 에칭 패턴에 적용되는 경우의 단면도.
도4는 본 발명이 용이하게 합금될 수 있는 도금에 적용된 경우의 접합 전의 단면도.
도5a 내지 도5c는 모듈이 인쇄 회로 기판 상에 장착된 모델의 단면도.
도6은 플라스틱 패키지의 모델의 단면도.
도7a 내지 도7c는 RF 모듈을 장착한 모델의 단면도.
도8a 및 도8b는 RF 모듈 장착 공정 플로우챠트.
도9a 내지 도9d는 RF 모듈의 공정 순서 모델의 단면도.
도10은 장착 기판 상의 RF 모듈 장착 상태에 대한 사시도.
도11은 RF 모듈 조립시 수지 인쇄 방법의 사시도.
도12a 내지 도12b는 각각 RF 모듈의 비교예에서 땜납 유동 원리에 대한 단면도 및 사시도.
도13은 본 발명에 따른 예와 비교예 사이의 RF 모듈의 현상을 비교한 도면.
도14a 내지 도14c는 고출력 수지 패키지의 평면도 및 패키지의 단면도.
도15는 고출력 수지 패키지의 공정 플로우챠트.
도16의 (a) 내지 도16의 (d)는 복합 볼을 접합하여 얻어진 CSP 접합 모델의 단면도.
도17a 내지 도17c는 Cu 볼 범프(bump)가 사용된 BGA/CSP 모델의 단면도.
도18a 내지 도18b는 변형된 구조의 Cu 피복 범프가 사용된 BGA/CSP 모델의 단면도.
도19는 Sn/Cu 비율과 적절한 범위의 접합 사이의 관계를 도시한 도면.
도20a 내지 도20b는 접합 반죽의 재료 및 구성의 단면 모델을 도시한 도면.
도21a 및 도21b는 질소 분위기 및 대기중에서 땜납 유동을 수행하는 작업에서 땜납의 외양을 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : Cu 볼
2 : Sn계 땜납 볼
6 : 연결 기판
7 : 다이 접합
13 : 반도체 장치
15 : 펄스-전류 저항 가열체
18 : Cu 패드
25 : Si 칩
35 : Si 기판
이하에서는 본 발명의 실시예에 대해 설명하기로 한다.
(실시예 1)
도1의 (a) 내지 도1의 (c)는 본 발명에 따른 접합 구조의 개념을 도시한다.본 도면은 또한 납땜전의 조건과 납땜후의 다른 조건을 도시한다. 도1의 (a)는 입자 크기가 약 30 ㎛인 Cu 볼(1)(또는 Ag, Au, Cu-Sn 합금 등으로 된 볼)과 입자 크기가 약 30 ㎛인 Sn계 땜납 볼(2)(융점: 232 ℃)이 플럭스(4)를 통해서 소량으로 적절히 분산된 반죽을 사용하는 일 예를 도시한다. 반죽이 250 ℃ 이상의 온도에서 리플로우될 때, Sn계 땜납 볼(2)은 용해하고, 용융 Sn(3)은 용융 Sn(3)이 Cu 볼(1)을 습윤시키고 Cu 볼(1) 사이에서 비교적 균일하게 존재하도록 확산한다. 그 후, Cu 볼(1)과 용융 Sn(3)은 서로 반응함으로써 Cu 볼(1)은 Cu 및 Sn의 화합물(주로 Cu6Sn5)의 도움으로 서로 연결된다. Cu 볼(1)과 Sn계 땜납 볼(2)의 입자 크기는 상술한 값에 제한되지 않는다.
Cu6Sn5 화합물은 리플로우 온도를 가능한 높게 설정함으로써 짧은 시간에 형성될 수 있고, 화합물을 형성하기 위한 시효 공정은 불필요하게 된다. Cu6Sn5 화합물의 형성이 불충할 때, 부품의 내열 온도 범위에서 짧은 시효를 수행함으로써 Cu 볼(1) 사이의 접합 강도를 보장하는 것이 필요하다. Cu6Sn5 화합물의 융점은 약 630 ℃만큼 높고 Cu6Sn5 화합물의 기계적 성질은 나쁘지 않기 때문에, 강도에 문제는 없다. 시효가 고온에서 장기간 수행되면, Cu3Sn 화합물이 Cu측으로 성장하게 된다. Cu3Sn 화합물의 기계적 성질과 관련해서, 기계적 성질은 일반적으로 경질이고 취성일 것으로 여겨진다. 그러나, Cu3Sn이 각각의 Cu 입자 둘레에서 땜납 내에서 형성되더라도, 온도 주기 시험 등에서 측정된 서비스 수명에 영향을 미치지 않는 한 아무 문제가 없다. Cu3Sn이 단기간에 고온에서 충분히 형성되었던 실험에서, 강도는 아무런 문제가 없었다. 이는 이제까지 경험한 Cu3Sn이 접합 계면을 따라 길게 형성되는 경우와 Cu3Sn이 본 예에서와 같이 각각의 입자 둘레에 형성되는 경우 사이에 파괴에 대한 Cu3Sn의 효과 상의 차이 때문이라고 여겨진다. 이 경우, 화합물 둘레에 존재하는 연질 Sn(3)의 부수 효과도 크다고 여겨진다.
상술한 바와 같이, Cu 볼(1)은 화합물(Cu6Sn5)을 거쳐 서로 접합되기 때문에, 접합부(Cu6Sn5)나 Cu 볼(1)은 용해하지 않으며, 따라서 모듈이 접합후 약 240 ℃에서 리플로우 로를 통과하더라도 접합 강도를 보장할 수 있게 된다. Cu 볼(1) 사이의 접합 신뢰도를 고려할 때, 양호하게는, 화합물(Cu6Sn5)은 수 ㎛의 두께로 형성된다. 그러나, 모든 인접한 Cu 입자들이 화합물에 의해 서로 접합될 필요는 없다. 대신에, 가능성이라는 면에 있어서, 양호하게는, 화합물에 의해 생성된 Cu 볼(1)의 연결이 존재하지 않는 부분이 존재하는데, 이는 이들 연결이 땜납의 변형에 있어 자유도를 제공하기 때문이다.
도1의 (b)는 상기 Cu 볼(1)이 Sn 등으로 도금된 다른 예(두께: 두께가 대략 0 내지 0.1 ㎛ 이하)를 도시한다. Sn의 양이 얇은 Sn 도금으로 인해 불충분리 때, 불충분한 양의 Sn은 볼 직경이 땜납 볼(2)과 동일한 Sn 볼에 의해 보상된다. Cu 볼(1)에 적용된 Sn 도금으로 인해 용융 Sn(3)은 Cu 볼(1)을 따라 용이하게 확산되고 Cu 볼(1)을 습윤할 수 있음으로써, Cu 볼(1) 사이의 간극을 보다 균일하게 만든다. 또한, 이로써 공동을 제거함에 있어 큰 유리한 효과도 가져온다. 땜납 도금의 산화물 막은 리플로우 동안 파손되고 Cu 볼(1)은 표면 장력의 작용하에 서로 흡입되고 서로 접근해서 Cu6Sn5 화합물을 형성한다. 또한, 땜납의 유동성은 Sn에 미량(1 내지 2 %)의 Bi 등을 첨가함으로써 개선되며 이로써 단자 상으로의 땜납 습윤성을 개선한다. 그러나, 대량의 Bi를 첨가하는 것은 땜납이 취화되기 때문에 바람직하지 않다.
도1의 (a) 및 도1의 (b)에 도시된 땜납(땜납 재료, 땜납 반죽)은 납땜이 질소 대기중에서 수행될 때 아주 효과적이다. 또한, 납땜이 대기중에서 수행되더라도, 온도가 240 ℃ 이하라면 효과적이다. 이것은 Cu 볼(1)과 Sn계 땜납 볼(2)과 플럭스(4)의 산화 현상이 240 ℃ 이하의 온도에서는 그리 활발하지 않기 때문이다. Sn계 땜납이란 Sb, Bi, Ni 등이 혼합된 Sn-(0 내지 4)Ag-(0 내지 2)Cu를 함유한 조성을 의미한다. 특히, 플럭스와 관련해서, 세척이 수행되더라도, 잔여물에는 계속해서 문제가 있으며, 따라서 약한 로진(rosin) 플럭스가 일반적으로 사용된다. 플럭스(4)의 산화가 접합의 신뢰도에 미치는 영향은 그렇게 크지 않다.
그러나, 땜납이 대기중에서 240 ℃를 넘는 온도(전자 부품의 내열성을 고려해서, 240 ℃ 내지 300 ℃ 범위의 온도에서 납땜을 수행하는 것이 바람직하다)에서 수행될 때, 접합의 신뢰도는 Cu 볼(1), Sn계 땜납 볼(2) 및 플럭스(4)의 산화 등으로 인해 낮아지는 것으로 발견되었다. 예컨대, 도1의 (a) 및 도1의 (b)에 도시된 땜납 반죽(땜납 재료)을 사용해서 대기중에서 290 ℃의 온도에서 수행된 납땜 접합에 대한 실험에서, 땜납 접합부는 산화로 인해 탈색되고 따라서 접합 신뢰도를 떨어뜨린다. 도21a 및 도21b는 실험 결과를 보여주고 있으며, 도21a는 리플로우에 의해 질소 대기중에서 내열 기판에 접합된 1005 칩 부품의 외양을 도시하며 도21b는 대기중에서 내열 기판에 접합된 1005 칩 부품의 외양을 도시한다. 대기중에서 얻어진 접합 구조에서, 땜납의 표면은 산화되고 탈색된다. 또한, 접합 구조는 불량한 습윤성을 보여준다. 여기에서, 인쇄 회로 기판 상에 장착된 반도체 장치(반도체 칩) 또는 전자 소자의 내열성을 고려함으로써 290 ℃의 온도가 설정된다. 그러나, 이는 본 발명에 따른 땜납의 리플로우 온도의 상한이 290 ℃라고 의미하는 것은 아니다.
이하, 실험 결과에 대해 상세히 설명하기로 한다. 도1의 (a) 및 도1의 (b)에 도시된 상술한 실시예에 따르는 땜납 반죽에서, Cu 볼(1), Sn계 땜납 볼(2) 및 플럭스(4) 모두는 리플로우로 인해 산화된다. 즉, 플럭스(4)의 양이 클 때, Cu 볼(1) 및 Sn계 땜납 볼(2)은 액상으로 플럭스(4) 내에 존재함으로 해서 대기와 접촉하지 않고, 이로 인해 산화되지 않는다. 그러나, Cu 볼(1)과 Sn계 땜납 볼(2)을 결합시킨 본 발명에 따른 땜납에서, Cu 볼(1)과 Sn계 땜납 볼(2)의 직경은 수 ㎛ 내지 수십 ㎛(Cu의 유출이 제어될 때 대략 5 ㎛ 내지 40 ㎛ 또는 1 ㎛ 내지 5 ㎛)에 상당하며, 따라서 전체 Cu 볼(1)과 Sn계 땜납 볼(2)의 총 표면적은 크게 된다. 한편, 반죽에서 플럭스(4)의 양은 반죽의 성능을 유지하도록 제한된다. 따라서, 플럭스(4)로 전체 Cu 볼(1)과 Sn계 땜납 볼(2)을 도포하는 것은 어려우며, 따라서 그 부분은 플럭스로부터 노출된다. 따라서, Cu 볼(1)과 Sn계 땜납 볼(2)이 대기중에서 산화될 가능성은 높다. Sn은 특히 산화되기 쉽다.
한편, Cu 볼(1)과 관련해서, Sn계 땜납 볼(2)이 리플로우 시간 동안 용해할 때, Cu 볼(1)은 용융 Sn계 땜납(용융 Sn계 땜납(3))으로 도포되고, 따라서 Cu 볼(1)은 산화되지 않는 것으로 여겨진다. 그러나, Sn계 땜납으로 도포된 Cu 볼(1)의 부분, 즉 Sn계 땜납과 Cu로 형성된 화합물이 형성된 Cu 볼(1)의 부분은 Cu의 불량한 습윤성과 확산 때문에 Cu 볼의 전체 표면에 걸쳐 연장되지 않으며, 이로써 Cu 볼의 부분은 노출된 상태로 나타난다. 따라서, Cu 볼(1)은 산화된다. 또한, Sn계 땜납이 용해하는 (온도가 232 ℃에 도달하는) 시점까지, Cu도 예열 등에 의해 가열된다.
여기에서, 플럭스는 Cu 볼(1)과 Sn계 땜납 볼(2)의 산화를 저감시키는 기능을 한다. 그러나, 온도가 240 ℃ 이상이고 전체 플럭스(4)가 산화될 때 플럭스(4) 자체가 활발하게 산화되고 따라서 플럭스(4)의 산화 저감 강도는 플럭스(4)의 양이 작을 때 악화된다는 사실로 인해, 플럭스(4)는 Cu 볼(1)과 Sn계 땜납 볼(2)의 산화를 저감시킬 수 없다. 또한, 비록 로진계 플럭스는 구리 산화물을 저감할 수 있지만, 로진계 플럭스는 산화된 주석을 저감시키기에 효율적이지 않다. Cu 볼(1)이 산화될 때, 용융 Sn(3)이 Cu 볼(1)을 습윤해서 Cu 볼 위로 확산하는 것이 어려우며, 따라서 화합물(Cu6Sn5)의 형성은 어렵게 되고, 이로써 고온측 땜납을 사용한 땜납 접합의 신뢰도는 저하된다. 특히, 도1의 (a)에 도시된 상태에서, Cu 볼(1)은 벗겨진 상태(도포되지 않은 상태)이며, 따라서 Cu 볼(1)은 용이하게 산화되기 쉽다.
또한, 도1의 (b)에 도시된 상태에서, 비록 Cu 볼(1)은 Sn으로 도포되지만, 두께가 대략 0.1 ㎛인 얇은 Sn막은 Cu 볼(1)의 산화를 방지하기에 충분하지 않다. 여기에서, 입자 크기가 수십 ㎛인 Cu 볼(1)의 표면 상에 두께가 수 ㎛ 두께인 Sn 막을 형성하는 것은 기술적으로 어렵다. 또한, Cu 볼(1)이 얇은 Sn막으로 도포될 때, Sn 및 Cu로 형성된 화합물(Cu3Sn)이 형성되기 쉽고 이 Cu3Sn이 산화되는 경우가 있을 수 있다. Sn 및 Cu로 형성된 산화된 화합물을 저감시키는 것은 Cu 산화물 및 Sn 산화물을 저감하는 것보다 어렵다. 또한, 일단 Cu3Sn이 형성되면, Sn은 Cu 볼(1)을 습윤할 수 없다.
도1의 (a) 및 도1의 (b)와 관련해서 상술한 바와 같이, 납땜이 대기중에서 그리고 대략 240 ℃보다 높은 온도에서 수행될 때, 접합 신뢰도와 관련해서 문제가 발생한다. 상술한 관점에서, 이 점에 대한 보다 광범위한 연구를 하였으며, 도1의 (c)에 도시된 땜납 반죽이 상술한 조건 하에서도 접합 신뢰도를 보장할 수 있음을 알았다.
도1의 (c)에 도시된 땜납 반죽(땜납 재료)은 그 표면이 N/Au 도금(124), Sn계 땜납 볼(2) 및 플럭스(4)로 도포된 Cu 볼을 함유한다. 도20a는 표면에 Ni/Au 도금(124)이 형성된 Cu 볼(1)을 도시한다. 여기에서, Au는 Cu 및 Ni의 산화를 방지한다. 또한, Ni는 리플로우가 240 ℃ 이상의 온도에서 수행될 때 발생하는 Cu 내로의 Au 확산과 Sn 내로의 Cu의 유출(용해)을 방지한다. 특히, Cu 입자의 입자 크기가 작게될 때, Cu는 고온에서 Sn계 땜납 내로 용이하게 용해한다. 일반적인 납땜에서, Cu는 용해하며 반응 가스 등을 방출하고 고화가 완료된다. 그러나, 땜납 내로의 Cu 확산이 너무 빠를 때, Cu-Sn 화합물이 형성되고 융점은 상승하며, 따라서 고화는 가스가 배출되지 않은 상태에서 쉽게 완료된다. 따라서, 땜납이 칩과 기판 사이에 한정된 간극에 잔류할 때, 땜납은 외양에 공동을 증가시킨다. 이런 단점은 Ni를 장벽으로 이용함으로써 극복될 수 있다. 즉, Ni는 땜납 내로의 Cu의 유출을 방지할 수 있으며, 따라서 정상적인 납땜이 수행될 수 있다. 여기에서,Cu3Sn은 Sn이 Cu 볼(1)을 습윤하고 그 위에서 확산하는 것을 방지하고 Cu3Sn은 일반적으로 경질이고 취성이다. Ni 도금은 Cu 내로의 Au의 확산을 방지하고, 따라서 Sn이 습윤되지 않는한 그리고 땜납이 습윤할 때 Cu의 산화는 고온에서도 Au에 의해 방지되기 때문에, Cu는 리플로우 후에 땜납(Sn) 내로 확산한다.
Au가 Cu 볼(1)의 표면 위에서 확산하는 것을 방지하기 위해, 일반적으로 Ni 막의 두께를 0.1 ㎛ 이상의 값으로 설정하는 것이 필요하다. 한편, 입자 크기가 수십 ㎛인 입자 상에 형성될 수 있는 막 두께는 대략 1 ㎛이다. 따라서, 양호하게는, Ni의 막 두께를 0.1 ㎛ 내지 1 ㎛ 범위의 값으로 설정한다. 여기에서, Ni 도금 막의 두께를 증가시킴으로서 Cu 입자들을 서로 접합시키는 Ni3Sn4의 화합물을 형성할 수 있다.
또한, Au의 막 두께는 Ni 및 Cu의 산화를 방지하기에 충분한 값으로 설정되며, 양호하게는, 표면이 불규칙한 전체 Cu 볼(1)을 Au가 도포한다는 사실을 고려해서 Au의 막 두께를 0.01 ㎛ 이상으로 설정한다. 한편, 도금 방법(플러시 도금 방법)에 의해 얻을 수 있는 막 두께와 비용을 고려해서 Au의 막 두께를 결정한다면, 양호하게는, Au의 막 두께를 0.005 내지 0.1 ㎛ 이상으로 설정한다.
여기에서, Au가 Cu 볼(1) 내로 확산한다는 사실을 고려해서 두께가 두터운 Au 막이 사전에 형성되면, 항상 Ni 도금막을 형성할 필요는 없다. 그러나, 두께가 두터운(0.1 ㎛ 이상) Au 도금 막을 형성함에 있어서의 비용과 기술적 난점을 고려하면, 양호하게는, Ni 도금막을 형성한다.
또한, 도20b에 도시된 바와 같이, Sn의 산화와 Sn과 Cu 볼과의 활발한 반응을 방지하기 위해서, 양호하게는, Sn계 땜납 볼(2)의 표면 상에 보호막(122)을 형성한다. 여기에서, 보호막으로서, (1) 우레탄 막과 같이 플럭스 작용을 하는 수지막과, (2) 글리세린 등으로 제조된 피막과, (3) Ar 등으로 형성된 플라즈마 세척막과, (4) Ar 등의 이온 또는 원자를 사용한 스퍼터링 막 등을 사용할 수 있다. Sn계 땜납 볼(2)과 관련해서, 그 표면이 조금 산화되더라도, 깨끗한 Sn은 계속해서 그 내측에 남아 있으며, 따라서 땜납 반죽이 240 ℃ 이상의 온도에서 리플로우될 때, 내부의 깨끗한 Si가 산화물 막을 파손시킴으로써 나타난다. 따라서, 비록 Sn계 땜납 볼(2)의 표면 상에 보호막(122)을 형성하는 것이 항상 필요한 것은 아니지만, 보호막(122)의 형성은 Sn계 땜납 볼(2)의 산화를 최소량까지 억제할 수 있고 땜납 접합부의 신뢰도를 보장할 수 있다.
그 표면이 Ni/Au 도금(124)으로 도포된 Cu 볼(1) 및 Sn계 땜납 볼(2)을 함유한 땜납 반죽(도1의 (c))이 리플로우될 때, 도1의 (a) 및 도1의 (b)에 도시된 땜납 반죽과 동일한 방식으로, Cu 볼(1)은 Cu 및 Sn으로 형성된 화합물(Cu6Sn5)에 의해 서로 접합된다.
이 방식에서, 도1의 (c)에 도시된 땜납에 따라, 대기중에서 그리고 대략 240 ℃ 이상의 온도에서도, 접합 신뢰도에 영향을 미치는 Cu 볼(1)의 산화를 최대한 방지하고 땜납 접합부의 접합 신뢰도를 보장할 수 있다.
여기에서, Cu 볼(1) 및 Sn계 땜납 볼(2) 이외에도, Cu 및 Sn으로 이루어진 금속간 화합물로 형성된 Cu6Sn5 볼이 땜납 반죽에 미리 함유될 수 있다. 이 경우, Cu 볼(1) 및 Sn계 땜납 볼(2)의 산화가 우연히 활성적일 때에도, Cu 볼(1)은Cu6Sn5로 인해 서로 용이하게 접합되기가 쉽다. Sn 내로 Cu의 유출량은 Cu6Sn5 볼과 관련해서 작기 때문에, Cu 볼(1) 사이의 탄성은 고온에서도 Cu6Sn5의 과도한 형성으로 인해 억제되는 단점은 발생하지 않는다.
도1의 (a) 내지 도1의 (c)에 도시된 땜납 반죽은 당연히 상술한 각각의 실시예에서 설명된 전자 장치 및 전자 부품의 제조에 사용될 수 있다.
다음으로, LSI 패키지와 같은 전자 부품 및 이런 접합 구조를 갖는 부품이 인쇄 회로 기판 상에 장착된다. 장착시, 온도 계층적인 접합이 필요하게 된다. 예컨대, 인쇄 회로 기판의 접속 단자 상에 Sn-3Ag-0.5Cu 땜납 반죽(융점: 221 내지 217 ℃)을 인쇄하고 LSI 패키지와 같은 전자 부품과 부품들을 장착한 후, 리플로우는 대기중에서 또는 질소 대기중에서 240 ℃에서 수행될 수 있다. 특히, 도1의 (c)에 도시된 땜납과 관련해서, 240 ℃ 이상 전자 부품의 내열 온도까지 범위에 있는 온도(예컨대, 240 ℃ 이상 300 ℃ 이하)에서 리플로우를 수행할 수 있다. Sn-(2.0 내지 3.5)Ag-(0.5 내지 1.0)Cu 땜납은 종래의 공정 Sn-Pb 땜납을 대체하는 표준 땜납으로서 처리된다. 그러나, 이 땜납은 융점이 공정 Sn-Pb 땜납보다 높기 때문에, 본 목적에 적절한 고온 무연 땜납이 개발될 것이 요구된다. 상술한 바와 같이, 고온 강도가 이미 형성된 연결부의 Cu 및 Cu6Sn5 사이에 보장되며, 연결부의 강도는 리플로우 동안에 인쇄 회로 기판의 변형 등에 기인하는 응력을 견디기에 충분히 높다. 따라서, Sn-(2.0 내지 3.5)Ag-(0.5 내지 1.0)Cu 땜납이 인쇄 회로 기판으로의 납땜을 위한 2차 리플로우를 위해 사용될 때에도, 이 땜납은 고온 사용 땜납이 유지하는 기능을 갖기 때문에 온도 계층적 접합을 실현할 수 있다. 이 경우, 사용될 플럭스는 비세척 적용을 위한 RMA(로진 마일드 액티베이티드(rosin mild activated))식이거나 세척 적용을 위한 RA(로진 액티베이티드)식일 수 있고 세척식 및 비세척식 모두 사용될 수 있다.
(실시예 2)
도2의 (a)에서, 반도체 장치(13)가 Au-20Sn(7) 등을 사용해서 연결 기판(6)에 접합된다. 골드 와이어(8) 등을 사용한 와이어 접합을 수행한 후, Al 판, Fe-Ni 판 등에 Ni-Au 도금을 함으로써 제조된 캡(9)의 주연부가 상술한 비세척식의 땜납 반죽(10)을 거쳐 리플로우에 의해 연결 기판(6)에 접합된다. 이 경우, 절연 특성이 중요한 것으로 고려될 때, 염소를 함유하지 않은 플럭스를 갖는 땜납을 사용해서 질소 대기중에서 접합을 수행하는 것이 바람직하다. 그러나, 습윤성이 보장되지 않을 때, RMA식의 활성도가 약한 로진을 사용한 캡슐화가 수행될 수 있다. 반도체 장치(13)의 캡슐화나 실링을 완료하는 것을 보장할 필요는 없다. 즉, 플럭스가 충분한 절연 특성을 갖는다고 보면, 반도체 장치(13)가 장기간 동안 플럭스가 있는 상태로 유지되더라도, 반도체 장치(13)는 어떤 역효과도 받아들이지 않는다. 캡(9)을 사용한 캡슐화의 목적은 주로 기계적 보호를 달성하기 위한 것이다. 캡슐화의 방법으로서, 펄스-전류 저항 가열체(15) 등을 사용해서 실림도의 압력 접합을 수행할 수 있다. 이 경우, 반죽은 분사기를 사용해서 실링부를 따라 도포되고 미세한 연속 패턴(12)이 형성된다(도2의 (b)).
패턴의 단면(A-A')이 도시된 모델이 도2의 우측에 확대된 형상으로 도시되어 있다. Cu 볼(1) 및 Sn 땜납 볼(2)이 플럭스(4)에 의해 유지된다. 위로부터 반죽에 압력을 인가하면서 캡(9)과 연결 기판(6)의 접합이 펄스-전류 저항 가열체(15)를 사용해서 수행될 때, 반죽은 도2의 (c)에 도시된 바와 같이 편평하게 되어 있다. 반죽이 편평하게 되는 것을 나타내는 단면(B-B')이 도2의 우측에 확대된 형상으로 도시된다. 이 경우, 크기가 30 ㎛인 Cu 볼(1)이 사용될 때, 연결 기판(6)과 캡(9) 사이의 땜납 접합부는 Cu 볼(1)의 크기보다 1 내지 1.5배 크기(약 50 ㎛)의 간극을 제공한다. 펄스 가열체(15)를 사용한 가압 접합은 5초 동안 최대 350 ℃에서 수행되었기 때문에, Cu 볼(1)과 연결 기판(6)의 단자 사이의 접촉부와 Cu 볼(1)과 캡(9) 사이의 접촉부는 두터운 Cu계 또는 Ni계 도금층이 캡(9)의 표면 상에 형성되는 한 짧은 시간에 Cu6Sn5 또는 Ni3Sn4 화합물을 용이하게 형성한다. 따라서, 이 경우, 시효 공정은 일반적으로 불필요하다. 여기에서, 폭이 좁은 반죽이 의도적으로 적용된다. 예컨대, 단면의 폭이 250 ㎛이고 두께가 120 ㎛인 반죽에 압력이 가해진다. 그 후 압력이 반죽에 가해질 때, 단면의 두께는 Cu 볼(1)의 크기의 사실상 1.5배가 되고 단면의 폭은 약 750 ㎛까지 증가된다.
공정 Sn-0.75Cu 땜납 볼은 외부 접속 단자(11)로서 이런 캡슐화된 패키지에 미리 공급되며, 땜납 반죽은 인쇄에 의해 다른 부품과 동일한 방식으로 인쇄 회로 기판 상에 위치되어 장착된다. 그 후, 표면 장착이 리플로우에 의해 수행된다. 리플로우 땜납으로서, Sn-3Ag 땜납(융점: 221 ℃, 리플로우 온도: 250 ℃), Sn-0.75Cu 땜납(융점: 228 ℃, 리플로우 온도: 250 ℃), Sn-3Ag-0.5Cu 땜납(융점: 221 내지 227 ℃, 리플로우 온도: 240 ℃) 등 중에서 어느 하나가 사용될 수 있다. 반죽에서 얻어진 Sn-Pb 공정 납땜의 성능에 관한 기록을 고려하면, 충분한 강도가 공정 Sn-Pb 땜납에 의해 Cu와 Cu6Sn5 사이에 보장되고 따라서 캡슐화된 부분 등이 리플로우 작업중에 박피될 가능성은 없다. 또한, 이런 땜납 반죽을 사용해서 Cu 박편들을 서로 접합함으로써 생성된 랩식(lap type) 연결부를 270 ℃에서 전단 인장 시험을 하면, 약 0.3 Kgf/㎜의 값이 얻어진다. 이것은 고온에서 충분한 강도가 연결부에 보장됨을 나타낸다.
캡부가 Ni-Au로 도금된 Al 판으로 형성되거나 Ni-Au로 도금된 Fe-Ni 판으로 형성된 모듈일 때, Ni 함유층이 약 3 ㎛의 막 두께로 형성되는 한(예컨대, 디. 올슨(D. Olsen) 등; 릴라이어빌러티 피직스(Reliability Physics), 연간 회보 제13판, 80면 내지 86면, 1975년) 175 ℃ 이상의 온도에서 Ni-Sn 합금층의 성장율은 Cu-Sn 합금층의 성장율보다 높고, Ni3Sn4 합금층도 고온 시효에 의해 충분히 형성된다. 그러나, 합금층의 성질과 관련해서, Cu6Sn5는 Ni3Sn4 합금층보다 뛰어나다. 따라서, Ni3Sn4 합금층을 두께가 크게 되도록 성장시키는 것은 바람직하지 않다. 그러나, 이 경우, 고온 시효는 장기간 될 수 없기 때문에, Ni3Sn4 합금층이 과도하게 성장하거나 취화를 일으킨 것이라는 우려는 없다. Sn 합금층의 성장율보다 성장율이 낮고 수년간 실무 작업에서 사용되어 온 Sn-40Pb 땜납에 대한 데이터로부터, Sn의 성장율을 대략적으로 예측할 수 있다. Ni에 대한 Sn-40Pb의 성장율은 10 시간 동안 280 ℃에서도 1 ㎛보다 크지 않다(몇몇 데이터에 따르면, 성장율은 8 시간 동안 170 ℃에서도 1 ㎛이다). 따라서, 고온 시효가 짧은 시간 동안 수행되는 한 취화 문제가 발생하지는 않는다. Ni로 도금된 Sn에 기인하는 합금층(Ni3Sn4)의 성장율과 관련해서, 합금층의 성장율은 전기 도금, 화학적 도금 등과 같은 도금 형식에 따라 크게 다르다. 고온 접합 강도를 유지하는 것이 필요하기 때문에, 본 실시예에서 성장율이 높은 합금층이 기대된다. 한편, Cu에 기인하는 Sn-40Pb의 성장율이 (땜납 볼은 단지 고상이라고 가정한 실시예에서 사용되는 Sn-0.75Cu 공정 땜납 볼의 경우 230 ℃에서 1 시간동안 1 ㎛의 성장율에 대응하는) 6 시간 동안 170 ℃에서 1 ㎛인 데이터가 있다. 5초 동안 350 ℃에서 수행된 접합 실험에서, 발명자들은 두께가 최대 5 ㎛인 Cu6Sn5가 Cu 입자들 사이에서 형성된 부분을 관찰할 수 있었다. 이런 사실로부터, 납땜이 고온에서 수행될 때 시효 공정은 일반적으로 불필요하게 된다.
이런 반죽 방법에서, 공동 발생을 가능한 저감시키는 것도 가장 중요한 임무중 하나이다. 공동 발생을 저감시키기 위해, Cu 입자에 대한 땜납의 습윤성을 개선하고 땜납의 유동성을 개선하는 것은 중요하다. 이런 목적을 달성하기 위해, Cu 볼 상의 Sn 도금과, Cu 볼 상의 Sn-Cu 땜납 도금과, Cu 볼 상의 Sn-Bi 땜납 도금과, Cu 볼 상의 Sn-Ag 땜납 도금과, 공정 Sn-0.7 Cu 땜납 볼의 채택, 땜납 볼에 Bi 첨가 등이 효과적인 수단으로서 고려된다.
또한, 땜납 볼은 Sn 땜납 볼로 제한되지 않는다. 즉, 땜납 볼은 공정 Sn-Cu계 땜납 볼, 공정 Sn-Ag계 땜납 볼, 공정 Sn-Ag-Cu계 땜납 볼 또는 이들 땜납 볼중 어느 하나에 In, An, Bi 등으로부터 선택된 적어도 하나의 원소를 첨가함으로써 얻어진 땜납 볼일 수 있다. 또한 Sn은 이들 댐납 볼의 조성중 주 원소를 구성하며, 임의의 원하는 화합물이 생성될 수 있다. 또한, 두 종류 이상의 땜납 볼이 혼합될 수 있다. 이들 땜납 볼의 융점은 Sn의 융점보다 낮기 때문에, 합금층의 성장율이이들 볼과 관련해서 고온에서 일반적으로 빠른 경향이 관찰된다.
(실시예 3)
본 발명에 따른 반죽은 도2의 (a)에 도시된 다이 접합(7)에서도 사용될 수 있다. 본 발명에 따른 반죽을 사용해서 반도체 장치(13)를 접합한 후, 세척 및 와이어 접합이 수행된다. 종래 기술에서, 다이 접합은 Au-20Sn 접합을 사용해서 수행된다. 그러나, Au-20Sn 땜납의 신뢰도를 고려하면, Au-20Sn 땜납의 사용은 작은 칩의 다이 장착에 제한된다. 또한, 다이 접합이 Pb계 땜납으로 이루어진 반죽을 사용해서 수행될 때, Pb-10Sn 땜납 등이 사용되어 왔다. 본 발명에 따른 접합은 어느 정도 면적이 큰 칩에도 적용 가능하다. 접합부의 두께가 클 수록, 서비스 수명은 연장되며 신뢰도는 증가된다. 본 발명에 따르면, 각각 크기가 큰 고융점 볼들을 사용함으로써 접합부의 두께를 증가시킬 수 있다. 두께를 감소시키는 경우, 두께 감소는 입자(즉, 볼)의 크기를 감소시킴으로써 수행된다. 몇몇 접합 방법에서, 입자 크기를 감소시키면서 두터운 접합부를 형성할 수도 있다. 크기가 5 내지 10 ㎛인 Cu 입자가 사용될 수도 있고 더 작은 크기의 입자들이 여기에 혼합될 수 있다. Cu 볼과 기판 상의 접속 단자 사이뿐 아니라 (Cr-Cu-Au, Ni 도금 등이 후면의 금속화된 층으로서 마련된) Si 칩과 Cu 볼 사이에 형성된 화합물은 Sn-Cu 화합물이거나 Sn-Ni 화합물일 수 있다. 합금층의 성장율은 작기 때문에, 취화의 문제는 발생하지 않는다.
(실시예 4)
고온 땜납에 의해 마련된 연결부는 후속 단계에서 수행되는 리플로우 동안만의 온도를 견딜 필요가 있고, 리플로우 동안 이 연결부에 가해진 응력은 작을 것으로 여겨진다. 따라서, 금속 볼을 사용하는 대신, 각 접속 단자의 일 측면 또는 양 측면은 Cu, Ni 등으로 이루어진 돌기가 형성될 수 있도록 울퉁불퉁하게 됨으로써 합금층은 돌기의 접촉부에 확실히 형성되고 다른 부분들은 땜납으로 접합된다. 이로써 볼을 사용하는 것과 동일한 효과가 제공된다. 땜납은 분배기를 사용해서 어느 한 단자에 적용지며, 그 후 돌기들이 펄스형 전류의 내열체에 의해 위로부터 서로의 내부로 침투하도록 힘을 받는 동안 땜납은 용해됨으로써, 다이 접합이 고온에서 수행된다. 결국, 접촉부에서의 화합물 형성과 돌기의 정착 효과때문에, 접촉부는 리플로우 동안 발생하는 응력을 견디기에 충분히 높은 강도를 얻을 수 있다. 도3a는 기판(19)의 Cu 패드(18)의 표면이 에칭(20)에 의해 울퉁불퉁하게 되고 Sn계 땜납(2)으로 된 반죽이 울퉁불퉁한 표면에 적용된 연결부의 단면의 모델을 도시한다. 이 경우, 미세한 Cu 입자 등이 Sn계 땜납에 첨가될 수 있다. 부품의 단자부(75)의 이면은 편평할 수 있다. 그러나, 이 경우, 편평한 이면은 Cu 또는 Ni 등으로 도금되고 도금 표면은 에칭(20)에 의해 울퉁불퉁하게 된다. 도3b는 접합이 가압 가열에 의해 수행되는 상태를 도시하며, 이 접합에서 화합물이 어느 정도 고온에서 수행된 리플로우에 의해 접촉부에 형성됨으로써, 접촉부에서의 강도는 강해진다. 따라서, 외부 접속 단자가 기판의 단자 상으로 접합된 후속 리플로우 단계에서, 이 부분은 박피되지 않는다.
(실시예 5)
확산된 원소의 양이 시효에 의해 증가되고 이들 원소로 이루어진 최종 화합물이 저온에서 고온 융점까지 약 세 단계 동안 변화하는 Au-Sn 합금을 사용한 접합을 수행함에 있어, 다양한 화합물이 작은 온도 변화의 범위 내에 있는 비교적 낮은 온도에서 형성된다. Au-Sn 합금의 공지된 조성은 Ai-20Sn(융점: 280 ℃, 공정식)이다. 280 ℃의 공정 온도가 유지되는 Sn의 조성 범위는 약 10 내지 37 % Sn이다. Au-Sn 접합은 Sn 함량이 증가할 때 취화되는 경향을 보인다. 낮은 함량의 Au를 함유하는 합금에서 실현될 수 있는 조성 범위는 55 내지 70 % Sn이고, 이 조성 범위에서, 252 ℃ 상이 나타나는 것으로 생각된다(한센(Hansen); 2원 합금의 조성, 맥그루 힐, 1958). 이전 단계(1차 리플로우)에서 접합된 부분의 온도가 후속 단계(2차 리플로우)에서의 접합후 252 ℃에 도달할 가능성은 낮다고 여겨지며, 따라서 이런 조성 범위에서도 온도 계층적 접합의 목적은 달성될 수 있다고 여겨진다. 조성과 관련해서, AuSn2 내지 AuSn4 범위의 조성이 형성될 것으로 여겨지며 이들 화합물은 다이 접합(7)이나 캡(9)의 캡슐화 부분에 적용될 수 있다. 또다른 별도의 안전을 보장하기 위해, 50 내지 55 %의 Sn을 함유한 Au-Sn 합금이 채택될 수 있다. 이 합금에서, 합금의 고상선과 액상선은 각각 최대 309 ℃ 및 370 ℃가 됨으로써, 252 ℃ 상의 석출을 방지할 수 있게 된다. 도4는 예컨대, Ni(2 ㎛)(22)-Au(2 내지 3 ㎛)(23)으로 도금된 리드 프레임(19) 상의 탭(22)과 같이, Si 칩(25)의 이면이 Ni(2 ㎛)-Au(0.1 ㎛)(24)로 미리 도금된 단면의 모델을 도시한다. 가압 가열을 하면서 질소 대기중에서 수행되고 필요한 경우 시효가 추가적으로 가해진 다이 접합에서, Sn의 일부는 Ni-Sn 합금층(즉, Ni-Sn 화합물층)을 형성하는 데 사용되며, 잔여 Sn은 Su-Sn 합금층을 형성한다. Sn 함량이 너무 높은 경우, Sn 및 AuSn4의 낮은 공정점(217 ℃)이 형성된다. 따라서, 이 공정점이 형성될 수 없도록 Sn 함량을 제어할 필요가 있다. 다르게는, 미세한 금속 입자, Sn 등이 혼합된 반죽이 그 위에 피복될 수 있다. Au-Sn 땜납을 사용한 다이 접합은 350 내지 380 ℃의 고온에서 수행되기 때문에, 막 두께, 온도 및 기간을 제어함으로써 합금의 Sn 함량이 AuSn2의 Sn 함량보다 낮게 설정된 화합물을 형성할 수 있음으로 해서, 합금의 융점은 252 ℃ 이상으로 설정될 수 있다. 따라서, 후속 리플로우 공정에서는 아무런 문제가 발생하지 않는 것으로 여겨진다.
상술한 바와 같이, 땜납이 Sn의 융점보다 상당히 높은 300 ℃ 수준에서 용해하도록 함으로써, 원소의 확산이 활성화되며 화합물이 형성되었고, 이로써 고온에서 요구되는 강도가 보장될 수 있었고 온도 계층적 접합에서 고온측 상에 높은 신뢰도를 갖는 접합이 실현될 수 있다.
상술한 금속 볼과 관련해서, 단원소 금속(예컨대, Cu, Ag, Au, Al 및 Ni)으로 제조된 볼들과, 합금(예컨대, Cu 합금, Cu-Sn 합금 및 Ni-Sn 합금)으로 제조된 볼들과, 화합물(예컨대, Cu6Sn5)로 제조된 볼들과, 상기의 혼합물을 함유한 볼들중 임의의 볼을 사용할 수 있다. 즉, 금속 볼들 사이의 접합이 보장될 수 있도록 화합물이 용융 Sn으로 형성된 임의의 종류의 물질을 사용할 수 있다. 따라서, 금속 볼은 한 종류에 제한되지 않으며, 두 종류 이상의 금속 볼이 혼합될 수 있다. 이들 금속 볼에는 Au 도금, Ni/Au 도금, 단원소 Sn 도금 또는 Sn 함유 합금 도금이 제공될 수 있다. 또한, 표면이 Ni/Au 도금, Ni/Sn 도금, Ni/Cu/Sn 도금, Cu/Ni 도금 및 Cu/Ni/Au 도금중에서 선택된 한 종류로 도금된 수지 볼이 사용될 수 있다.땜납 반죽에 수지 볼을 혼합함으로써 응력 완화 작용이 기대될 수 있다.
여기에서, 땜납이 Ni 도금층, Au 도금층 또는 그 표면 상에 Au 도금층 및 Sn 볼을 갖는 금속 볼(단원소 금속, 합금, 화합물 등)을 포함한다고 가정하면, 리플로우가 대기중에서 240 ℃를 초과하는 온도에서 수행되는 리플로우 조건에서도 높은 접합 신뢰도를 나타내는 때납 접합부를 얻을 수 있다.
또한, 본 발명에서, Cu 또는 Ni로 되어 있고 두께가 두터운 도금이 내열성 수지 볼의 표면 상에 형성되고 Au 도금이 Cu 또는 Ni로 되어 있는 도금의 표면에 추가로 적용된 땜납을 사용할 수도 있다. 다르게는, Cu 또는 Ni로 되어 있고 두께가 두터운 도금이 열팽창 계수가 낮은 볼의 표면 상에 형성되고 Au 도금이 Cu 또는 Ni로 되어 있는 도금의 표면에 추가로 가해진 땜납을 사용할 수도 있다. 내열성 수지 볼이 사용되는 이유는 수지가 열충격 완화 기능을 가짐으로써 접합후의 열피로에 대한 서비스 수명의 증대가 기대될 수 있다는 것에 있다. 한편, 열팽창 계수가 낮은 볼이 사용되는 이유는 낮아진 열팽창 계수가 접합될 재료의 열팽창 계수에 근사하도록 이런 볼이 땜납의 열팽창 계수를 낮출 수 있고, 따라서 접합후 열피로에 대한 서비스 수명의 증대가 기대될 수 있다는 것에 있다.
(실시예 6)
다음으로, Al 볼이 다른 금속들로 이루어진 볼로서 사용되는 경우를 설명하기로 한다. 일반적으로, 고융점 금속은 경질이며, 순수 Al은 저렴하고 연질인 금속으로서 유용하다. 순수 Al(99.99 %)은 비록 연질의 금속(Hv 1.7)이기는 하지만, 일반적으로 Sn을 습윤시키지 않는다. 그러나, Sn은 순수 Al에 Ni/Au 도금,Ni/Cu/Sn 도금, Au 도금, Ni/Sn 도금 및 Ni/Cu/Au 도금을 가함으로써 용이하게 습윤될 수 있다. 순수 Al은 진공에서 고온에서 쉽게 확산한다. 따라서, 몇몇 접합 조건에서 Ag를 함유한 Sn계 땜납을 사용함으로써, Al-Ag와 같이 Al을 구비한 화합물을 형성할 수 있다. 이 경우, Al 표면의 금속화는 불필요하며 이런 점은 비용면에 있어 큰 장점이 된다. 미량의 Ag, Zn, Cu, Ni 등이 Sn에 첨가됨으로써 Sn이 Al과 용이하게 반응한다. Al 표면은 완전히 또는 국부적으로 습윤될 수 있다. 국부형 습윤을 채택한 후자의 경우, 응력이 금속 볼에 가해질 때, 접합 강도가 보장되는 한, 억제력은 변형시에 감소되며, 따라서 땜납은 용이하게 변형되고 습윤되지 않은 부분은 마찰 손실로서 에너지를 흡수한다. 따라서, 변형성이 뛰어난 재료가 얻어진다. 또한, Al 와이어에 Si, Ni-Sn, Ag 등으로 제조된 도금을 하고 이어서 도금된 Al 와이어를 플라스틱 형상으로 절단할 수 있다. Al 입자들은 질소 대기중에서 원자화 공정 등을 수행함으로써 저렴하게 대량 생산될 수 있다. 표면 산화를 일으키지 않고 Al 입자를 생산하는 것은 어렵다. 그러나, 표면이 일단 또는 초기에 산화되더라도, 산화물 막은 금속화 처리에 의해 제거될 수 있다.
또한, Al 볼을 서로 접합하는 것이 어렵다는 사실을 고려한다면, Al 볼은 Ni 층이 Al 볼의 표면 상에 형성되도록 형성되고 두께가 두터운 Cu층이 Ni 층 상에 형성되고 얇은 Ni층이 Cu층의 표면에 추가로 적용되고 얇은 Au층이 얇은 Ni층의 표면에 가해진, 내부에 Al 볼과 Sn 볼을 함유한 땜납(땜납 재료, 땜납 반죽)을 사용하는 것이 효과적이다. Cu층을 제공함으로써, Cu층은 용해된 Sn과 함께 Cu-Sn 화합물(주로 Cu6Sn5)를 형성하고, 따라서 Al 볼은 이들 Cu-Sn 화합물로 인해 서로 접합된다. Au 층은 Cu 층의 산화를 방지하도록 제공된다.
보다 상세하게는, Ni3Sn4 화합물을 사용해서 입자들을 서로 접합하기 위해, Ni(1 내지 5 ㎛)/Au(0.1 ㎛)로 이루어진 도금이 Al 볼의 표면에 가해질 수 있다. 또한, Cu6Sn5 화합물을 사용해서 입자들을 서로 접합하기 위해, Ni(0.5 ㎛)/Cu(3 내지 5 ㎛)/Ni(0.3 ㎛)/Au(0.1 ㎛)로 이루어진 도금이 Al 볼의 표면에 가해질 수 있다. 다르게는, Au-Su 화합물을 사용해서 입자들을 서로 접합하기 위해, 두께가 3 ㎛로 큰 Au 도금을 Al 볼의 표면에 가할 수 있다. AuSn2, AuSn 등과 같은 소량의 Sn을 함유한 화합물을 사용해서 Al 입자들을 서로 접합함으로써, 고온을 견딜 수 있는 접합을 얻을 수 있다.
각각 표면 상에 Ni/Au 층, Ni/Cu/Au 층, Ni/Cu/Ni/Au 층 또는 Au 층을 형성하는 Al 볼과, Sn 볼은 240 ℃ 이상의 온도에서 대기중 땜납 접합을 수행함에 있어 아주 효율적이다. 또한, Al은 Cu에 비해 연질이기 때문에, Al 및 Cu로 형성된 화합물이 경질이더라도, Al 볼과 Sn 볼을 함유한 땜납은 Cu 볼과 Sn 볼을 함유한 땜납보다 더 높은 가요성을 나타낸다(응력 완화성). 따라서, Al 볼과 Sn 볼을 함유한 땜납이 접합될 재료의 파괴를 방지함에 있어서 효과적이라는 것이 온도 주기 시험 등을 거쳐 증명되었다.
(실시예 7)
다음으로 Au 볼에 대해 설명하기로 한다. Au 볼의 경우, Sn은 Au 볼을 용이하게 습윤시키며, 따라서 단기간에 수행된 접합에 관한 한, 금속화가 불필요하다. 그러나, 납땜 시간이 길 때, Sn은 Al 내로 현저하게 확산하며 취성의 Au-Sn화합물이 형성될 우려가 발생한다. 따라서, 연질 구조를 얻기 위해, Au에 대한 확산도가 낮은 In(인듐) 도금 등이 효과적이다. 이 경우, Ni, Ni-Au 등이 장벽으로서 사용될 수도 있다. 장벽층을 가능한 얇게 만듦으로써, Al 볼은 용이하게 변형 가능하게 된다. 다르게는, Au와의 합금층의 성장을 억제하는 한, 다른 금속화된 구조가 채택될 수도 있다. 접합이 다이 접합에서 단시간에 수행될 때, 결정입계에 형성된 합금층은 장벽이 제공되지 않더라도 Au의 가요성에 기인하는 효과가 크게 기대될 수 있도록 작은 두께를 나타낸다. Au 볼과 In 땜납 볼의 조합도 가능하다.
(실시예 8)
다음으로, Ag 볼에 대해 설명하기로 한다. Ag 볼에 의해 얻어진 구성과 유리한 효과는 Cu 볼에서의 구성과 유리한 효과와 사실상 유사하다. 그러나, 본 실시예에서, Ag3Sn 화합물의 경도 등과 같은 기계적 성질은 양호하기 때문에, 일반 공정에 의해 화합물을 사용해서 Ag 입자들을 서로 접합할 수 있다. 또한, Ag 볼은 Cu 등에 혼합된다. Ni 층과 Au 층은 당연히 Ag 볼의 표면 상에 형성될 수 있다.
(실시예 9)
다음으로, 금속 볼의 재료로서 금속 재료가 사용된 경우에 대해 설명하기로 한다. 대표적인 합금계 재료로서, Zn-Al계 및 Au-Sn계 재료가 유용하다. Zn-Al계 땜납의 융점은 주로 330 ℃ 내지 370 ℃ 범위에 있으며, 이는 Sn-Ag-Cu계 땜납, Sn-Ag계 땜납 및 Sn-Cu계 땜납과의 계층적 접합을 수행하기에 적절하다. Zn-Al계 땜납의 대표적인 예로서, Zn-Al-Mg계 땜납과, Zn-Al-Mg-Ga계 땜납과, Zn-Al-Ge계 땜납과, Zn-Al-Mg-Ge계 땜납과, Sn, In, Ag, Cu, Au, Ni 등으로부터 선택된 적어도한 종류를 추가로 함유한 이들 땜납중 임의의 땜납을 사용할 수 있다. Zn-Al계 땜납의 경우, 산화가 집중적으로 발생하며 땜납 강성은 높다. 이런 이유때문에, Si 칩이 접합될 때 Si 칩에 크랙이 발생할 수 있음이 지적되었다(시미즈(Shimizu) 등: "다이 부착용 무연 땜납을 위한 Zn-Al-Mg-Ga계 땜납", 메이트(Mate) 99, 1999). 따라서, 이들 문제는 Zn-Al계 땜납이 금속 볼로서 사용될 때 해결되어야만 한다.
따라서, 이들 문제를 해결하기 위해, 즉, 땜납의 강성을 낮추기 위해, Ni/땜납, Ni/Cu/땜납, Ni/Ag/땜납 또는 Au로 도금된 내열 플라스틱 볼이 영 모듈러스를 낮추도록 Zn-Al계 볼에 균일하게 분산된다. 이들 분산된 입자들은 입자 크기가 Zn-Al계 볼의 입자 크기보다 작으며 Zn-Al계 볼 사이에 균일하게 분산된다. 땜납이 변형될 때, 크기가 약 1 ㎛인 탄성 연질 플라스틱 볼도 변형됨으로써 땜납은 열충격과 기계적 충격을 완환하는 것과 관련해서 크게 유리한 효과를 얻을 수 있다. 고무가 Zn-Al계 땜납 볼에 분산될 때, 영 모듈러스는 감소한다. 플라스틱 볼은 Zn-Al계 땜납 볼 사이에서 거의 균일하게 분산되기 때문에, 이런 균일한 분산은 용해가 단기간에 수행될 때 크게 붕괴되지 않는다. 또한, 열분해 온도가 약 400 ℃인 플라스틱 볼을 사용함으로써, 내열체를 사용해서 수행된 접합 중에 플라스틱 볼의 유기 물질이 땜납에서 분해되는 것이 방지될 수 있다.
Zn-Al은 산화되기 쉽다. 따라서, Zn-Al의 보관을 고려하면, 양호하게는, Zn-Al 볼의 표면을 Cu를 교체함으로써 형성된 Sn으로 도금한다. Sn과 Cu는 Sn과 Cu이 소량인 한 Zn-Al 볼에서 접합중에 분해된다. Zn-Al 볼의 표면 상에 있는 Sn의 존재 때문에, 예컨대, Cu 줄기 상에 형성된 Ni/Au 도금 상으로 Sn을 접합하는것은 용이하다. 이와 같이 200 ℃ 이상의 고온에서, Ni-Sn 합금층(Ni3Sn4)의 성장율은 Cu6Sn5의 성장율보다 크고 따라서 화합물의 불충분한 형성으로 인해 접합이 불가능할 가능성은 없다.
또한, 플라스틱 볼 이외에 땜납에 5 내지 50 %의 Sn 볼을 혼합함으로써, Sn 층은 Zn-Al계 땜납 사이에서 침투한다. 이 경우, Sn 층의 부분은 Zn-Al 볼을 서로 직접 접합하는 역할을 한다. 그러나, Sn 층의 다른 부분은 Zn-Al계 땜납 사이에 존재하는 비교적 연질의 융점이 낮은 Sn-Zn 상과 잔류 Sn 등을 구성한다. 따라서, 어떠한 변형도 플라스틱 볼의 Sn, Sn-Zn상 및 고무에 의해 흡수될 수 있다. 특히, 플라스틱 볼과 Sn 층의 결합 작용때문에, 추가적인 강성 완화가 기대될 수 있다. 이런 경우에도, Zn-Al계 땜납의 고상선 온도는 280 ℃ 이상이 되게 보장됨으로써 고온에서 요구되는 강도와 관련해서 아무런 문제도 발생하지 않는다.
볼에서 용해되지 않은 Sn 상을 의도적으로 남기기 위해 Zn-Al계 땜납 볼에 Sn 도금을 함으로써, Sn 상은 Zn-Al 땜납 볼의 강성이 완화될 수 있도록 변형을 흡수하는 작용을 한다. 강성을 더욱 완화시키기 위해, 금속화와 납땜에 의해 피복된 약 1 ㎛ 크기의 플라스틱 볼을 내부에 혼합하면서 Zn-Al계 땜납 볼이 사용될 수 있다. 따라서, 이것의 내충격성은 개선되며 영 모듈러스는 감소한다. 다르게는, Sn, In 등으로 이루어진 볼, Sn 도금된 플라스틱 볼 또는 고무가 Zn-Al계(예컨대, Zn-Al-Mg, Zn-Al-Ge, Zn-Al-Mg-Ge 및 Zn-Al-Mg-Ga) 땜납 볼 내로 분산된 반죽을 사용함으로써, 내온도 주기성과 내충격성을 마찬가지로 개선할 수 있고, 이로써 땜납 반죽의 높은 신뢰도가 보장될 수 있다. Zn-Al계 땜납만이 사용될 때, 볼은 경질(약 Hv 120 내지 160)이고 강성은 커서 큰 크기의 Si 칩이 파손될 우려가 있다. 이런 우려를 제거하기 위해, 볼 둘레에 융점이 낮은 Sn을 갖는 연질의 Sn 층 또는 In 층을 부분적으로 배열함으로써, 변형성이 보장되고 강성은 감소한다.
(실시예 10)
도5a 내지 도5c는 휴대용 전화기에서 신호 처리를 위해 사용되는 비교적 작은 출력 모듈 등으로서, 일 측면은 길이가 15 ㎜보다 큰 대형 직사각형 형상을 갖는 출력 모듈이 모듈과 기판 사이의 열팽창 계수의 차이가 납에 의해 완화되는 편평형 패키지 구조에 의해 인쇄 회로 기판에 장착된 일 예를 도시한다. 이런 종류의 구조에서, 일반적으로 각 회로 소자의 후면이 열전도성이 뛰어난 연결 기판에 다이 접합되고 회로 소자가 와이어 접합에 의해 연결 기판의 단자에 연결되는 시스템을 채택한다. 이런 시스템과 관련해서, 여러 개의 칩들과 각각의 칩 둘레에 배열된 레지스터 및 캐패시터와 같은 칩 부품들이 위치된 MCM(다중 칩 모듈) 설계가 채택된 많은 예들이 있다. 종래의 HIC(혼성 IC), 파우어(power) MOSIC 등이 대표적인 예이다. 유용한 모듈 기판 재료로서, Si 박막 기판과, 열팽창 계수가 낮고 열전도도가 높은 AIN 기판과, 열팽창 계수가 낮은 유리 세라믹 기판과, 열팽창 계수가 GaAs의 열팽창 계수에 가까운 Al2O3기판과, 내열성이 높고 열전도도가 개선된 Cu 등의 금속 코어 유기 기판이 존재한다.
도5a는 Si 칩(8)이 Si 기판(35) 상에 장착된 일 예를 도시한다. 레지스터, 캐패시터 등은 Si 기판(35) 상에 박막으로 형성될 수 있기 때문에, 더 높은 밀도의장착이 가능하다. 본 예에서, Si 칩(8)의 플립 칩 장착 구조가 도시된다. 단자는 와이어 접합에 의해 연결된 반면 Si 칩은 다이 접합에 의해 접합된 시스템을 채택할 수도 있다. 도5b는 인쇄 회로 기판(49) 상의 부품 장착이 QFP-LSI식 모듈 구조로 되어 있고 연질 Cu계 리드(29)가 채택된 다른 예를 도시한다. Ni/Pd, Ni/Pd/Au, Ni/Sn 등을 사용해서 Cu 리드(29) 상에 금속화를 수행하는 것이 일반적이다. 리드(29) 및 Si 기판(35)의 접합은 본 발명에 따른 반죽을 사용해서 가압 가열함으로써 수행된다. 리드(29)와 관련해서, 리드가 분배기를 사용해서 단자의 일 열 상에 직선으로서 공급되는 방법이나 재료의 공급이 각각의 단자에 대해 인쇄함으로써 수행되고 리드가 가압 가열을 거쳐 개별 단자에 대응하는 분리를 수행함으로써 형성되는 방법을 채택할 수 있다. 각각의 Si 칩(8)의 Au 또는 Cu 범프(18)는 본 발명에 따른 반죽을 연결 기판(35)에 공급함으로써 접합된다. 다르게는, 기판측 상에 위치된 단자에 Sn 도금을 가함으로써 Au-Sn 접합 또는 Cu-Sn 접합을 수행할 수 있다. 또한, 계속해서 다른 접합 방법으로서, Sn 도금된 단자가 기판 상에 마련되는 동안 Au 볼 범프가 사용되는 경우, 최종 연결부가 250 ℃의 리플로우 온도를 적절히 견딜 수 있도록 Au-Sn 접합이 열 압축 기술에 의해 얻어진다. 또한, 내열성 전도성 반죽을 사용할 수도 있다. 칩의 보호를 위해, 각각의 칩 상에는, 실리콘 겔(26), 실리콘과 같은 고무 및/또는 충전제를 함유하고 설정후 유동성과 기계적 강도를 유지하면서 열팽창 계수가 낮고 소정 수준의 가요성을 갖는 에폭시 수지, 또는 실리콘 수지가 마련됨으로써, 리드의 단자부를 포함하는 칩을 보호하고 강화할 수 있다. 이로써 그 실현이 기대되었던 온도 계층화에 의한 무연 땜납 접합을 가능하게 된다.
AlN 기판, 유리 세라믹 기판 또는 Al2O3기판과 같은 후막 기판이 Si 기판 대신 사용될 때, 레지스터, 캐패시터 등의 장착이 칩 부품으로서 기본적으로 장착된다. 또한, 후막 반죽을 사용하면서 레이저 트리밍이 수행되는 형성 방법을 채택할 수 있다. 레지스터 및 캐패시터가 후막 반죽으로 형성될 때, 상술한 Si 기판에서와 동일한 장착 시스템을 채택할 수 있다.
도5b는 Si 또는 GaAs로 된 칩(8)을 그 면이 상향한 상태로 열전도성과 기계적 성질이 뛰어난 Al2O3기판 상에 장착하는 단계와, 펄스 내열체에 의해 가압 접합을 수행하는 단계와, 칩 부품의 리플로우 접합을 수행하는 단계와, 세척을 수행하는 단계와, 와이어 접합을 수행하는 단계를 포함하는 다른 시스템을 도시한다. 이 경우, 수지 캡슐화는 도5a와 관련해서 설명된 경우와 동일한 방식에서 일반적인 실무이다. 여기에서 사용된 수지(26)는, 도5a의 경우와 마찬가지로, 실리콘 고무와 같은 고무와 수정 충전제가 분산되고 열 충격을 저감할 수 있는 열 팽창 계수가 낮은 에폭시 수지이거나, 에폭시 수지 및 실리콘 수지 모두가 동일한 상태나 형상으로 혼합된 수지이다. 본 시스템에서, 칩과 칩 부품의 장착이 완료될 때까지 분리되지 않은 상태의 큰 기판이 사용되며, 그 후 큰 기판은 분리되며, 각각의 분리된 부분은 리드를 접합한 후 수지로 도포된다. GaAs 및 Al2O3의 열 팽창 계수는 서로 가깝고 본 발명의 반죽 땜납은 약 50 % Cu를 함유하고 접합은 접합된 Cu 입자의 구조를 거쳐 수행되므로, 구조는 열전도성이 뛰어나다. 열 소산을 더욱 개선하기 위해, 열적 경유로(vias)가 칩(8) 바로 아래에 형성된 금속화 층 아래에 마련됨으로써, 기판(9)의 이면으로부터 열을 소산시킬 수도 있게 한다. 이들 단자에 본 발명에 따른 반죽을 공급하는 것은 분배기를 이용하거나 인쇄에 의해 수행된다. 본 발명에 따른 반죽은 리드(29)와 Al2O3기판(19) 사이에 접합을 제공하는 땜납 연결부(23)에 사용될 수도 있다.
Al 핀의 접합의 경우, 비세척식이 가능한 경우, 분배기나 인쇄에 의해 핀을 둘러싸는 형상으로 반죽을 공급하는 단계, 내열체, 레이저, 광 비임 등을 사용해서 가압 접합을 수행하는 단계 또는 리플로우에 의해 칩 부품과 동시에 하나의 작업에 의해 접합하는 단계를 포함하는 시스템이 유용하다. Al 재료의 경우, 금속화로서 Ni 등으로 도금하는 것이 수행된다. 핀 접합의 경우, 비세척식을 실현하기 위해, Al은 박편 형상으로 형성되며 이렇게 얻어진 박편은 내열체에 의해 N2 대기중에서 가압 접합된다.
도5c는 전자 부품이 내부에 금속(39)을 갖는 금속 코어 기판 상에 장착되고 Al 핀(31)으로 캡슐화된 모듈 구조의 일부를 도시한다. 칩(13)은 하향 대면 구조를 가질 수 있으며 열 소산을 위해 더미 단자(45)를 설치함으로써 금속 코어 기판의 금속(39)에 직접 접합될 수 있다. 접합은 LGA(리드 그리드 배열) 시스템에 의해 수행되며, Ni/Au 또는 Ag/-Pt/Ni/Au로 된 칩측의 패드(전극), Cu/Ni/Au로 된 기판측의 패드 및 이들은 본 발명에 따른 반죽을 사용해서 서로 접합된다. 열 팽창이 낮고 내열성을 갖는 폴리이미드 기판 또는 이에 유사한 내열성을 갖는조립(built-up) 기판을 사용하는 경우, 반도체 장치(13)가 본 발명에 따른 반죽을 사용해서 직접 장착되는 온도 계층적인 모듈 장착이 수행될 수 있다. 열 생성이 높은 칩의 경우, 열은 열적 경유로를 거쳐 금속(39)으로 전도될 수도 있다. 각각의 열적 경유로에서, 서로 접촉하는 Cu 입자가 존재하기 때문에, 열은 동시에 금속으로 전도된다. 즉, 이 구조는 열전도성이 뛰어나다. 이 경우, 캡(31)이 접합된 부분과 관련해서도, 접합은 본 발명에 따른 반죽(31)을 사용해서 수행된다. 반죽부(36)는 한 번의 작업으로 인쇄될 수 있다.
회로 소자에 본 실시예를 적용한 일 예로서, 상기에서는 RF 모듈에 대해 설명하였다. 그러나, 본 발명은 다양한 종류의 이동 통신 장치용 밴드 패스 필터(band pass filter)로서 사용된 SAW(표면 음향 웨이브) 장치 구조, PA(고주파수 동력 증폭기) 모듈, 리튬 셀 점검용 모듈 및 다른 모듈 중 어느 한 모듈과 회로 소자에 적용될 수도 있다. 본 발명의 땜납이 적용될 수 있는 제품 영역은 이동형 제품을 포함하는 휴대용 휴대폰이나 노트북 PC 등에 제한되지 않는다. 즉, 본 발명의 땜납은 오늘날 디지탈 시대의 신규 가전 제품 등에 사용될 수 있는 모듈 장착 부품에 적용될 수 있다. 물론, 본 발명의 땜납은 무연 땜납을 사용하는 온도 계층적 접합에 사용될 수도 있다.
(실시예 11)
도6은 일반 플라스틱 패키지에 본 발명을 적용한 일 예를 도시한다. 종래에는, Si 칩(25)의 후면은 전도성 반죽(54)을 사용해서 42 합금으로 제조된 탭(53)에 접합된다. 회로 소자는 골드 와이어(8) 등을 사용하면서 와이어 접합에 의해 각각의 리드(29)에 연결되며, 수지(5)로 성형된다. 그 후, Sn계 도금이 무연 접합 설계에 대응하는 리드에 적용된다. 종래에는, 융점이 183 ℃인 공정 Sn-37Pb 땜납이 인쇄 회로 기판 상의 장착용으로서 사용될 수 있었으며, 따라서 최대 220 ℃에서 리플로우 접합을 수행할 수 있다. 그러나, 무연 접합의 경우, 리플로우 접합은 Sn-3Ag-0.5Cu 땜납(융점: 217 내지 221 ℃)을 사용해서 수행되기 때문에, 리플로우 온도는 약 240 ℃가 된다. 즉, 최대 온도는 종래 기술의 온도보다 약 20 ℃만큼 높다. 따라서, Si 칩(25)과 42 합금으로 제조된 탭(53) 사이의 접합에 사용되는 종래에 사용된 내열성의 전도성 반죽에 관한 한, 고온 접합 강도는 감소하고, 신뢰도가 악영향을 받을 우려가 발생한다. 따라서, 전도성 반죽 대신 본 발명에 따른 반죽을 사용함으로써, 다이 접합과 관련해서 약 290 ℃에서 무연 접합을 수행할 수 있게 된다. 플라스틱 패키지에 대한 이런 적용은 Si 칩과 탭이 서로 접합되는 모든 플라스틱 패키지 구조에 적용될 수 있다. 리드의 형상과 관련해서, 구조적으로는 걸 윙(gull wing)식, 편평식, J 리드식, 버트(butt)-리드식, 리드리스(leadless)식이 있다. 물론, 본 발명은 모든 종류에 적용될 수도 있다.
(실시예 12)
도7a 내지 도7c는 본 발명이 고주파수용 RF 모듈 장착에 적용된 보다 상세한 예를 도시한다. 도7a는 모듈의 단면도이고 도7b는 상부면 상의 Al 핀이 제거된 모듈의 평면도이다.
실제 구조에서, 각각 크기가 1×1.5 ㎜인 칩(13)을 포함하는 라디오파를 생성하는 여러 개의 MOSFET 소자가 다중 밴드 설계에 맞도록 상향 대면 접합으로 장착되며, 이외에도 레지스터 및 캐패시터와 같은 부품(17)에 의해 MOSFET 부품 둘레에는 라디오파를 효율적으로 생성하기 위한 고주파수 회로가 형성된다. 칩 부품도 소형화되며, 1005, 0603 등이 사용된다. 모듈은 길이가 약 7 ㎜이고 폭이 약 14 ㎜이며 고밀도 장착으로 소형화된다.
본 실시예에서, 땜납의 단지 기능적인 특징만을 고려해서, 대표적으로 하나의 회로 소자와 하나의 칩 부품이 장착된 모델에 대해 설명하기로 한다. 이 경우, 후술하는 바와 같이, 칩(13)과 칩 부품(17)은 본 발명에 따른 땜납 반죽에 의해 기판(43)에 접합된다. Si(또는 GaAs) 칩(13)의 단자는 와이어 접합(8)에 의해 기판(43)의 패드에 접합되며, 또한 기판의 후면 상에 외부 연결부를 제공하는 단자(46)에 관통 구멍(44)과 인터커텍터(45)를 거쳐 전기 접속된다. 칩 부품(17)은 기판의 패드에 땜납 접합되며 기판의 후면 상에 외부 연결부를 제공하는 단자(46)에 관통 구멍(44)과 인터커텍터(45)를 거쳐 추가로 전기 접속된다. 칩(13)은 때로는 실리콘 겔(본 도면에서는 생략함)로 충전된다. 칩(13) 아래에는, 후면 상의 열 소산을 위해 단자(42)로 안내되는 열적 경유로(44)가 열 소산을 위해 제공된다. 세라믹 기판의 경우, 열적 경유로는 열 전도성이 뛰어난 Cu계 재료의 후막 반죽으로 피복된다. 내열성이 비교적 열악한 유기 기판이 사용될 때, 본 발명에 따른 반죽을 사용함으로써, 칩 후면의 접합을 위해, 칩 부품의 접합을 위해 그리고 열적 경유로 등에서 250 ℃ 내지 290 ℃ 범위에서 납땜을 수행할 수 있다. 또한, 전체 모듈을 덮는 Al 핀(31)과 기판(43)은 코킹(caulking) 등에 의해 서로 고정된다. 이 모듈은 인쇄 회로 기판 등에 외부 연결을 제공하는 단자(46)를 땜납접합함으로써 장착되며, 이 경우, 온도 계층적인 접합이 요구된다.
도7c는 FR 모듈 이외에도, BGA 식의 반도체 장치와 칩 부품(17)이 인쇄 회로 기판(49) 상에 장착된 일 예를 도시한다. 반도체 장치에서, 반도체 칩(25)은 상향 대면 상태로 본 발명에 따른 땜납 반죽을 사용해서 연결 기판(14)에 접합되며, 반도체 칩(25)의 단자와 연결 기판(14)의 단자는 와이어 접합에 의해 서로 접합되며, 접합부 둘레의 영역은 수지 캡슐화된다. 예컨대, 반도체 칩(25)은 땜납 반죽을 5초동안 290 ℃에서 용해함으로써 내열체를 사용해서 연결 기판에 다이 접합된다. 또한, 연결 기판(14)의 후면 상에는, 땜납 볼 단자(30)가 형성된다. 예컨대, Sn-3Ag-0.5Cu 땜납이 땜납 볼 단자(30)에 사용된다. 또한, 기판(49)의 후면에도 반도체 장치(본 예에서, TSOP-LSI)가 땜납 접합되는데, 소위 양면 장착의 일예이다.
양면 장착 방법으로서, 예컨대 Sn-3Ag-0.5Cu 땜납 반죽이 인쇄 회로 기판(49) 상의 패드부(18)에 우선 인쇄된다. 그 후, TSOP-LSI(50)과 같은 반도체 장치의 장착면의 측면으로부터의 땜납 접합을 수행하기 위해, TSOP-LSI(50)가 위치되고 리플로우 접합이 최대 240 ℃에서 수행된다. 다음으로, 칩 부품(17), 모듈 및 반도체가 위치되며 리플로우 접합이 최대 240 ℃에서 수행됨으로써, 양면 장착이 실현된다. 일반적으로 내열성이 있는 가벼운 부품과 관련해서 리플로우 접합을 우선 수행하고 이어서 내열성이 없는 무거운 부품의 접합을 수행한다. 후속 단계에서 리플로우 접합을 수행함에 있어서, 최초로 접합된 부품의 땜납이 떨어지지 않는 것이 필요하며, 땜납이 재용해하는 것을 방지하는 것이 이상적이다.
리플로우 및 리플로우에 의한 양면 장착의 경우, 후면에 이미 장착된 연결부의 온도가 땜납의 융점을 초과하는 경우가 발생한다. 그러나, 대부분의 경우, 장착된 부품이 떨어지는 문제는 없다. 리플로우의 경우, 기판의 상부면과 하부면 사이의 온도차는 작음으로 해서, 땜납이 용해되더라도 표면 장력의 작용 때문에 기판의 비틀림은 작으며 가벼운 부품은 떨어지지 않는다. 비록 상기에서는 Cu 볼과 Sn의 조합이 본 발명에 따른 대표적인 예로서 설명되어 있으나, 본 발명은 당연히 특허청구범위에서 인용한 다른 조합에도 마찬가지로 적용할 수 있다.
(실시예 13)
다음으로, RF 모듈의 비용을 더욱 저감시키기 위해, 본 발명에 따른 반죽에 의한 수지 캡슐화 방법에 대해 설명하기로 한다.
도8a는 수지 캡슐화 방법의 RF 모듈 조립 단계를 도시하며 도8b는 인쇄 회로 기판 상에 모듈을 장착하기 위한 2차 장착 및 조립 단계를 도시한다. 도9a 내지 도9d는 도8a의 RF 모듈 조립 단계에서 조립 순서가 도시된 단면 모델 도면이다. 사각형 형상의 Al2O3다층 세라믹 기판(43)의 크기는 일 측면이 100 내지 150 ㎜만큼 크며, Al2O3다층 세라믹 기판(43)에는 이것이 각각의 모듈 기판으로 분리될 수 있도록 파열용 슬릿(62)이 마련된다. 캐비티(61)는 Al2O3다층 세라믹 기판(43) 상에서 각각의 Si 칩(13)이 다이 접합되는 위치에 형성되며, 캐비티(61)의 각각의 표면은 두터운 Cu-막/Ni/Au 또는 Ag-Pi/Ni/Au로 도금된다. 다이 접합 바로 아래에는, 기판의 이면 상에 형성된 패드(45)에 연결된 (Cu 후막 커넥터 등으로 충전된) 복수개의 열적 경유로(44)가 형성됨으로써, 다층 인쇄 회로 기판(49)을 거쳐 열을소산시킨다(도9d). 이로써 고출력 칩으로부터 생성된 수 와트(watt)의 열이 매끄럽게 소산될 수 있다. Ag-Pt 후막 컨덕터는 Al2O3다층 기판(23)의 패드 재료를 형성하는 데 사용되었다. 다르게는 Cu 후막 컨덕터가 (본 예에서 Al2O3로 제조된) 연결 기판의 종류와 제조 방법에 따라 사용될 수 있거나, W-Ni 컨덕터 또는 Ag-Pd 컨덕터를 사용할 수 있다. 각각의 칩 부품이 장착된 패드부는 Ag-Pt-막/Ni/Au로 제조된 두터운 도금으로 제조된다. Si 칩의 후면에 형성된 패드와 관해서, 본 예에서는 Ti/Ni/Au로 된 박막이 사용된다. 그러나, 패드는 이런 구조에 제한되지 않으며, 일반적으로 사용되기에 충분한 Cr/Ni/Au로 된 박막이 패드로서 사용될 수도 있다.
Si 칩(13)의 다이 접합과 칩 부품(17)(이하 설명함)의 리플로우 후, Al2O3다층 기판의 세척후 와이어 접합(8)이 수행된다(도9b). 또한, 수지가 인쇄에 의해 그곳으로 공급되며 도9c에 도시된 단면이 얻어진다. 한 번의 작업에서 수지로 Al2O3다층 기판(43)을 도포하도록, 실리콘 수지 또는 저탄성 에폭시 수지인 수지가 도10에 도시된 바와 같은 고무 롤러(65)에 의해 인쇄됨으로써, 단일 작업 캡슐화부(73)가 Al2O3다층 기판(43) 상에 형성된다. 수지를 경화시킨 후, 확인 마크가 레이저 등에 의해 놓이며, 특성 점검이 기판 분리후 수행된다. 도11은 Al2O3다층 기판(43)을 분리하는 단계와, 인쇄 회로 기판 상에 이것을 장착하는 단계와, 리플로우를 수행하는 단계에 의해 완료된 모듈의 사시도이다. 모듈은 인쇄 회로기판 상에 고밀도 장착을 수행할 수 있도록 LGA 구조를 갖게 제조된다.
다음으로, 상술한 설명에 추가하여 도8a에 도시된 RF 모듈 조립 단계의 순서를 설명하기로 한다. 본 발명에 따른 반죽은 인쇄에 의해 칩 부품으로 공급되며, 이 반죽은 캐비티 상에 장착될 칩(13)에 대해 분배기에 의해 공급된다. 우선, 칩 레지스터, 칩 캐패시터 등과 같은 피동 장치(17)가 장착된다. 다음으로, 1 ㎜×1.5 ㎜ 칩(13)이 장착되고, 동시에 다이 접합이 290 ℃에서 가열체로 Si 칩(13)을 가볍고 균일하게 압박해서 수행됨으로써, 레벨링(leveling)을 수행한다. Si 칩(13)의 다이 접합과 칩 부품(17)의 리플로우는 주로 Al2O3다층 기판(43) 아래에 위치된 가열체에 의해 일련의 단계에서 수행된다. 공동을 제거하기 위해, Sn 도금된 Cu 볼이 사용된다. 290 ℃에서, Cu 볼은 조금 연화되며 Sn은 고온에서의 유동성을 개선함으로써, Cu와 Ni 사이의 반응을 활성화시킨다. 이 경우, 화합물은 Cu 입자들이 서로 접촉하고 Cu 입자들과 금속화된 부분들이 서로 접촉하는 접촉부에 형성된다. 일단 화합물이 형성되면, 화합물은 화합물의 고융점때문에 250 ℃의 2차 리플로우 온도에서도 재용해하지 않는다. 또한, 다이 접합 온도는 2차 리플로우 온도보다 높기 때문에, Sn은 습윤하고 충분히 확산해 나감으로써 화합물이 된다. 그 결과, 2차 리플로우 동안, 화합물층은 고온에서 충분한 강도를 제공하게 됨으로써, Si는 수지 캡슐화된 구조에서도 이동하지 않는다. 또한, 저융점 Sn이 재용해하는 경우에도, Sn은 이미 고온의 열 이력을 받았기 때문에 250 ℃의 온도에서도 유출하지 않는다. 이런 이유로 해서, Si 칩은 2차 리플로우 동안에도 고정되어 유지됨으로써, 모듈 특성은 Sn의 재용해에 의해 영향을 받지 않는다.
다음에는, 본 발명에 따른 반죽의 경우와 (290 ℃에서의 리플로우를 수행할 수 있도록 하는) 종래 Pb계 땜납의 경우를 비교함으로써 수지로 인한 영향에 대해 설명하기로 한다.
도12a 및 도12b에는 (도11의 장착 상태와 유사하고 땜납(30)의 조성은 Sn-Pb공정인) 인쇄 회로 기판에 대한 접합을 수행하기 위한 2차 리플로우(220 ℃)가 수행되는 경우에 (고상선 온도가 245 ℃인) 종래 Pb계 땜납의 유출(71)에 의해 칩 부품(17)에 발생한 단락 현상의 모델이 도시되어 있다. 충전제를 함유한, 고탄성 에폭시 수지(68)에 의해 캡슐화된 모듈의 경우(즉, 금속화를 위해 일반적으로 사용된 Sn 또는 Sn-Pb로 도금된 칩 부품의 경우, 이 땜납이 재용해하는 융점은 Sn-Pb의 공정상의 형성 때문에 약 180 ℃까지 감소한다), 단락은 땜납이 유출하는 180 ℃에서 1000 MPa인 수지의 탄성 모듈러스를 사용함으로써 본 수지의 압력 하에 발생된다. 비록 Pb계 땜납의 융점은 원래 245 ℃의 고상선 온도이지만, 칩 부품의 패드는 Sn-Pb 땜납으로 도금되고 기판측은 Au로 도금되기 때문에 이것은 약 180 ℃로 감소한다. 따라서, Pb계 땜납은 2차 리플로우(220 ℃) 동안 재용융 상태에 있다. Pb계 땜납이 고체로부터 액체로 변화할 때, 땜납에서는 3.6 %의 부피 팽창이 갑자기 발생한다. 칩 부품측 상에 필렛(fillet)을 형성하는 Pb계 땜납(76)의 재용해 팽창 압력(70)과 수지 압력(69) 모두는 서로 큰 힘으로 균형을 이루며, 구조적으로 약한 부분인 칩의 상부면 및 수지 사이에 형성된 계면을 박피시킴으로서 땜납이 유출(71)하도록 한다. 결국, 대향하는 측면 상의 패드에 대한 단락이 발생할 가능성은 높다(70 %). 또한, 단락 현상의 발생율은 고온(180 ℃)에서 한정된 수지의 탄성 모듀러스를 낮춤으로써 저감될 수 있다. 에폭시 수지의 연화와 관련해서 한계가 있기 때문에, 탄성 모듈러스가 연질 실리콘 수지에 충전제 등을 첨가함으로써 증가되도록 하는 연구가 이루어지고 있다. 결국, 땜납의 유출(71)은 180 ℃에서의 탄성 모듈러스가 10 MPa 이하일 때 발생하지 않는다. 탄성 모듈러스가 180 ℃에서 200 MPa로 증가될 때, 단락이 발생할 가능성은 2 %이다. 상술한 점을 고려하면, 재용해하는 땜납 구조에서, 수지의 탄성 모듈러스는 180 ℃에서 200 MPa 이하일 필요가 있다.
이어서, 본 발명의 반죽 구조와 관련해서 유출로 인한 영향이 종래 땜납과 비교하면서 도13에 도시된다. 상술한 바와 같이, 접합이 본 발명에 따르는 반죽을 사용해서 수행될 때, 용융된 부분에서 Sn이 차지하는 부피는 약 1/2이며, 부분적으로 Sn 자체의 팽창값은 작기 때문에, 땜납의 부피 팽창율은 Pb계 땜납의 1/2.6배 크기인 1.4 %의 낮은 값을 나타낸다. 또한, 도13에 도시된 모델에 의해 도시된 바와 같이, Cu 입자들은 점 접촉 상태로 서로 접합되며, 수지의 압력은 Sn의 용융시에도 함유된 Cu 입자의 반응에 의해 균형이 잡힘으로써, 땜납된 부분의 압착은 발생하지 않는다. 즉, 용융 땜납의 경우와 아주 다른 현상이 기대된다. 즉, Sn의 유출로 인한 패드(전극)들 사이의 단락 발생 가능성은 낮을 것으로 기대된다. 따라서, 땜납의 유출은 충전제가 첨가되더라도 어느 정도 연화되도록 설계된 에폭시 수지로도 방지될 수 있다. 도13의 결과로부터, Sn의 완전 용융이 발생하고 부피 팽창율에 반비례하는 수지의 탄성 모듈러스가 허용된다고 보면, 허용 가능한 수지의 탄성 모듈러스는 500 MPa가 된다. 실질적으로, Cu 입자의 반응에 대한 효과가 기대될 수 있음으로써, 탄성 모듈러스가 높은 수지로도 유출이 발생하지 않을 것이 기대된다. 에폭시 수지의 사용이 가능한 경우, 기판 분리는 기계적으로 수행되며, 레이저 등으로 수지를 절단할 필요는 없게 됨으로써, 생산성과 효율도 개선된다.
상술한 모듈 장착은 다른 세라믹 기판, 유기 금속 코어 기판 및 조립 기판에도 적용될 수 있다. 또한, 칩 소자는 상향 대면 방식 및 하향 대면 방식 모두로 접합될 수 있다. 모듈과 관련해서, 본 발명은 표면-음향-웨이브(SAW) 모듈, 파우어 MOSIC 모듈, 메모리 모듈, 다중칩 모듈 등에 적용될 수도 있다.
(실시예 14)
다음으로, 모터-구동자 IC와 같은 고출력 칩의 수지 패키지에 본 발명을 적용한 일 예에 대해 설명하기로 한다. 도14a는 리드 프레임(51)과 열확산 판(52)이 서로 접합되어 코킹된 고출력 수지 패키지의 평면도이다. 도14b는 패키지의 단면도이다. 도14c는 도14b의 원으로 된 부분의 부분 확대도이다. 본 예에서, 반도체 칩(25)은 본 발명에 따른 땜납 반죽을 사용해서 열확산 판(열 싱크)(52)에 접합된다. 리드(51)와 반도체 칩(25)의 단자는 와이어 접합에 의해 서로 접합되며 수지 캡슐화된다. 리드는 Cu계 재료로 제조된다.
도15는 고출력 수지 패키지의 단계에 대한 플로우챠트이다. 우선, 모두 코킹에 의해 연결된 리드 프레임(51)과 열확산 판(52) 상으로, 반도체 칩(25)이 땜납 반죽(3)을 공급함으로써 다이 접합된다. 다이 접합에 의해 접합된 반도체 칩(25)은 리드(51), 골드 와이어(8) 등에 의해 도면에 도시된 바와 같이 추가로 다이 접합된다. 이어서, 수지 캡슐화가 수행되며 Sn계 땜납 도금이 댐(dam) 절단후 수행된다. 그 후, 리드-절단 및 리드-형성이 수행되고, 열확산 판의 절단이 수행됨으로써, 패키지가 완료된다. Si 칩의 이면 패드는 Cr-Ni-Au, Cr-Cu-Au 및 Ti-Pt-Au와 같이 일반적으로 사용되는 재료에 의해 금속화될 수 있다. Au 함량이 많은 경우에도, Au-Sn 융점이 높은 Au 풍부 화합물이 형성되는 한 양호한 결과가 얻어진다. 다이 접합과 관련해서, 다이 접합은 인쇄에 의한 땜납 공급한 후 5초 동안 300 ℃에서 1 Kgf의 초기 압력으로 내열체를 사용해서 수행된다.
대형 칩에 대해서, 특별히 경질의 Zn-Al계 땜납의 경우, 높은 신뢰도가 고무와 저팽창 충전제를 첨가함으로써 보장된다.
(실시예 15)
도16의 (a) 내지 도16의 (d)는 BGA 및 CSP의 예와 관련해서, 칩(25)과 연결 기판(14)의 패키지가 270 ℃에서도 강도를 유지할 수 있는 Cu 볼(80)을 사용해서 무연 땜납의 온도 계층적인 접합에 의해 얻어진다. 종래에, 온도 계층적 접합은 칩과 세라믹 연결 기판을 서로 접합하기 위해 고융점 Pn-(5-10)Sn 땜납을 사용해서 수행되었다. 그러나, 무연 땜납이 사용될 경우, 종래의 수단을 대체할 수단이 없다. 따라서, Sn계 땜납과 이로부터 형성된 화합물을 이용해서, 접합된 부분이 리플로우시에 용해되지 않음으로써 땜납 부분이 용해될 때에도 접합 강도를 유지하는 그런 구조가 제공된다. 도16의 (a)는 비록 조립 기판, 금속-코어 기판, 세라믹 기판 등이 고려될 수도 있지만, 유기 기판으로서 조립 기판이 연결 기판(14)으로 사용된 BGA/CSP의 단면 모델을 도시한다. 범프의 형상과 관련해서, 볼 범프(도16의(b)), 와이어 접합 범프(도16의 (c)) 및 용이하게 변형 가능한 구조의 Cu 도금 범프(도16의 (d))가 있다. 외부 접속 단자는 볼이나 반죽 형상의 Ni/Au-도금부(83) 상에 형성된 Cu 패드 또는 Sn-Ag-Cu계 땜납부(30)이다.
도16의 (a)에 도시된 경우, 증기 증착, 도금, 반죽 또는 금속 볼 및 땜납 볼을 포함하는 복합 반죽에 의해 Si 칩(25)의 측면 상의 박막 패드(82) 상으로 Sn을 공급하는 단계와, Cu, Ag, Au, Au-도금된 Al 볼, 금속화된 유기 수지 볼과 같은 금속 볼(80)에 열적 압력 접합을 함으로써 박막 패드 재료(Cu, Ni, Ag 등)와 접촉하는 접촉부(84)에서 또는 이 접촉부의 근처에서 Sn으로 금속간 화합물(84)을 형성하는 단계에 의해, 리플로우를 견딜 수 있는 접합을 얻을 수 있게 된다. 다음으로, 상기 칩 상에 형성된 볼 패드(83)는 연결 기판(Al2O3, AlN, 유기물, 조립 기판 또는 금속-코어 기판)(14)의 패드 상에 위치되며, 이 패드로는 금속 볼, 땜납(Sn, Sn-Ag, Sn-Ag-Cu, Sn-Cu 등 또는 In, Bi 및 Zn 중 적어도 하나를 함유한 것들) 및 볼을 포함하는 반죽이 미리 공급되고, 열적으로 압력 접합되고, 이로써 마찬가지로 연결 기판 및 Sn의 패드의 금속 화합물(84)이 형성됨으로써 280 ℃를 견딜 수 있는 구조를 제공할 수 있게 된다. 범프 높이가 다르더라도, 차이점은 복합 반죽에 의해 상쇄된다. 따라서, 각각의 땜납 범프와 Si 칩 패드에 대한 응력 부담이 작고 그 결과 범프의 서비스 수명이 증가되며, 낙하 충격에 대한 기계적 보호를 위해 영 모듈러스가 50 내지 15000 MPa 범위이고 열팽창 계수가 10 내지 60 × 10-6/℃인 유동성이 뛰어난 무용매 수지(81)로 충전이 이루어진 신뢰도가 높은 BGA 또는 CSP를얻을 수 있게 된다.
이하에서는 도16의 (b) 내지 도16의 (d)의 공정에 대해 설명하기로 한다.
도17a 내지 도17c는 도16의 (b)에 도시된 Cu 볼(80)의 시스템에 의해 Si 칩(25)과 연결 기판(14)을 서로 접합하기 위한 접합 공정을 도시하고 있다. 비록 칩(20) 상의 전극 단자(82)는 이 경우 Ti/Pt/Au로 제조되지만, 재료는 Ti/Pt/Au에 제한되지 않는다. 웨이퍼 공정의 단계에서, Sn 도금, Sn-Ag-Cu계 땜납 또는 금속 볼과 땜납 볼을 함유한 복합 반죽(85)이 각각의 칩 상에 형성된 박막 패드(82)에 충전된다. Au는 주로 표면 산화 방지를 위해 제공되며 0.1 ㎛보다 크지 않을 정도로 얇다. 따라서, Au는 용해후 고상 용액 상태에서 땜납에서 분해한다. Pt-Sn 화합물층과 관련해서, Pt3Sn 및 PrSn2와 같은 다양한 화합물이 존재한다. 볼(80)의 직경이 크면, 양호하게는, 볼을 고정하기 위해 두터운 땜납(85)을 공급할 수 있는 인쇄 방법을 채택한다. 다르게는, 미리 땜납 도금된 볼이 사용될 수 있다.
도17a는 Sn(23)으로 도금된 단자 상으로 플럭스(4)를 적용한 후 150 ㎛ 금속 볼(Cu 볼)(80)이 금속-마스크 가이드에 의해 위치되고 고정된 상태를 도시한다. 웨이퍼 또는 칩 상의 모든 볼들을 박막 패드(82)의 중심부와 적극적으로 접촉시키기 위해, 가압 용해가 편평 펄스-전류 내열체 등에 의해 5초 동안 290 ℃에서 수행된다. 칩에서의 Cu 볼(80)의 크기 변화로 인해, 몇몇 볼들은 패드부와 접촉하지 않는다. 그러나, 이들 볼이 패드부에 근접하게 될 경우, 비록 고온에서의 Cu의 소성 변형에 의존하지만, 합금층 형성 가능성은 높게 된다. 합금층을 형성하지 않고 Sn층을 경유해서 패드부와 접촉하는 몇개의 범프가 있을 경우, 대부부의 범프가 합금층을 형성하는 한 어떤 문제도 발생하지 않는다. 복합 반죽(34)의 경우, Cu 볼(80)이 패드부와 접촉하지 않는 경우에도, 패드부는 접합후 형성된 합금층에 의해 Cu 볼에 연결되고, 따라서 강도는 고온에서도 보장된다.
용해후 전극부의 단면이 도17b에 도시된다. Cu 볼은 단자와 접촉하게 되며, 접촉부(84)는 Pt-Sn 및 Cu-Sn의 화합물에 의해 접합된다. 접촉부가 화합물에 의해 완전히 접합되지 않는 경우에도, 후속 단계에서 가열, 가압 등 때문에 합금층이 성장하는 경우가 있으며 결국 연결이 달성된다. 비록 Sn 필렛은 주연 영역에 형성되지만, Sn은 항상 전체 Cu 상에서 확산하도록 습윤하는 것은 아니다. 볼의 접합후, 세척은 칩의 각각의 웨이퍼(웨이퍼의 경우, 웨이퍼는 각각의 칩에 대해 절단된다)에 대해 수행되며, 그 후 칩의 이면은 펄스-전류 내열체에 의해 당겨지며, 볼 단자는 조립 연결 기판(14)의 전극 단자(83) 상에 형성된 복합 반죽(36)에 위치되어 고정되며, 가압 용해가 질소 가스를 분사하면서 5초 동안 290 ℃에서 수행된다. 플럭스는 후속 단계에서 수지 충전이 수행되지 않을 때 사용될 수 있다.
도17c는 가압 용해를 수행한 후 얻어진 단면을 도시한다. 칩측 상의 전극 단자(82)로부터 연결 기판측 상의 전극 단자(83)쪽으로, 모든 고융점 금속 및 금속간 화합물(41) 등은 연속해서 서로 연결되어서, 후속 리플로우 단계에서도 박피가 발생하지 않는다. 볼 범프의 높이차로 인해, 몇몇 범프들은 연결 기판 상의 패드와 접촉하지 않는다. 그러나, 이들 볼 범프들은 금속간 화합물(84)에 의해 연결되기 때문에, 리플로우 동안에도 어떤 문제도 발생하지 않는다.
도16의 (c)는 Cu, Ag 또는 Au 등으로 제조된 와이어 범핑 단자(86)와 Si 칩측 상의 와이어 접합 단자(Cr/Ni/Au 등)(48) 등은 열적 가압 접합(몇몇 경우, 여기에는 초음파가 인가될 수도 있다)에 의해 서로 접합된다. 와이어 범핑 단자의 특징은 모세관에 의해 변형된 형상과 이것의 파열된 목부에 있다. 비록 파열된 목부의 높이차가 크더라도, 이들중 몇몇에서, 불규칙적인 높이는 가압 중에 편평하게 되며, 이것은 혼합물 반죽에 의해 접합되기 때문에 아무런 문제도 발생하지 않는다. 와이어 범핑 단자용 재료로서, Sn과의 습윤성이 양호하고 연질인 Au, Ag, Cu 및 Al로 된 재료가 있다. Al의 경우, 그 사용은 Sn을 습윤시키는 땜납으로 제한되며 선택 범위는 좁다. 그러나, Al을 사용할 수 있다. 도16의 (b)에 도시된 경우와 마찬가지로, 좁은 간극을 세척하게 되면 작업은 어려워지기 때문에, 비세척 공정이 사용되는 것이 전제가 되어야 한다. 위치 설정후, 질소 가스를 분사하면서 열적 가압 접합을 수행함으로써 연결 기판의 패드 및 Sn 모두로 이루어진 금속간 화합물(84)을 마찬가지로 형성할 수 있게 되고 Sn과 연결 기판 전극의 금속간 화합물(41)이 마찬가지로 형성될 수 있음으로써, 280 ℃를 견딜 수 있는 접합 구조가 도16의 경우와 유사하게 얻어질 수 있다.
도16의 (d)의 구조를 생산하기 위한 공정이 도18a 및 도18b에 도시된다. 본 공정은, 웨이퍼 공정에서 재배치가 Si 칩(25)의 반도체 장치 상에서 Cu 단자(87), 폴리이미드 절연막(90) 등에 의해 수행되고, 그 후 범프가 Cu 도금(88)에 의해 형성되는 시스템이다. 포토레지스트(89)와 Cu 도금 기술을 사용해서, 단순한 범프는 아니지만 평면 방향으로 응력 하에서 쉽게 변형 가능한 얇은 목부를 갖는 Cu 도금된 범프 구조(91)가 제공된다. 도18a는 재배치된 단자 상에서 어떠한 응력 집중도발생하지 않도록 하기 위해, 용이하게 변형 가능한 구조가 포토리지스트(89) 및 도금을 사용해서 형성되고 그 후 Cu 범프가 형성될 수 있도록 포토리지스트가 제거되는, 웨이퍼 공정에서 형성된 모델의 단면도이다. 도18b는 Cu 및 Sn의 복합 반죽으로 연결 기판(14)을 피복하는 단계와, 칩의 Cu 범프(91)를 위치 설정하는 단계와, 플럭스를 사용하지 않고 질소 대기중에서 이것을 가압하고 (5초 동안 290 ℃에서) 가열하는 단계에 의해 Cu6Sn5의 금속간 화합물(84)을 거쳐 Cu 범프(91)와 Cu 단자 사이에 형성된 접합부의 단면도이다.
(실시예 16)
다음으로, 땜납 볼(Sn이 대표 성분으로서 선택되었음)에 대한 땜납 반죽에 포함된 금속 볼(Cu가 대표 성분으로 선택되었음)의 적절한 범위의 비율을 시험하기 위해, Cu에 대한 Sn의 중량비(Sn이 대표 성분으로서 선택되었음), Cu에 대한 Sn(Sn/Cu)의 중량비가 변경되었다. 시험 결과가 도19에 도시된다. 평가 방법과 관련해서, 리플로우후 접합부의 단면이 관찰되며 적절한 양의 혼합된 성분이 Cu 입자 등의 접촉 및/또는 접근 상태로부터 시험된다. 여기에서 사용된 플럭스는 일반적인 비세척식이다. Cu 및 Sn의 입자 크기와 관련해서, 20 내지 40 ㎛의 비교적 큰 크기의 입자가 사용된다. 결국, Sn/Cu 비율 범위는 양호하게는 0.6 내지 1.4 범위에 있으며, 보다 양호하게는 0.8 내지 1.0 범위에 있다. 입자 크기가 최대 50 ㎛ 이하가 아니라면, (피치, 각 단자의 직경 및 이들 사이의 공간과 관련해서) 미세 설계에 채택하는 것이 불가능하며, 20내지 30 ㎛의 수준이 용이하게 사용된다. 5 내지 10 ㎛의 미세 입자도 상술한 미세 설계에 관련해서 한계값을 제공하는 입자크기로서도 사용된다. 그러나, 과도하게 미세한 크기인 경우, 표면적은 증가하고 플럭스의 저감 능력은 제한되기 때문에, 땜납 볼이 잔류하고 Cu-Sn 합금의 가속으로 인해 Sn의 연성이 소실되는 것과 같은 문제가 발생한다. 땜납(Sn)은 결과적으로 용해하기 때문에 입자 크기와 관련이 없다. 그러나, 반죽 상태에서, Cu 볼과 Sn 땜납 볼은 균일하게 분산될 필요가 있음으로써, 두 볼의 입자 크기를 동일한 수준이 되도록 하는 것은 기본이다. 또한, 땜납이 습윤 가능하게 되도록 Cu 입자들의 표면을 Sn으로 약 1 ㎛의 두께로 도금하는 것이 필요하다. 이로써 플럭스 상의 부담은 저감될 수 있다.
복합 땜납의 강성을 저감시키기 위해, 금속 및 땜납 볼들 사이에 연질의 금속화된 플라스틱 볼을 분산시키는 것이 효율적이다. 특히, 경질 금속의 경우, 연질 플라스틱 볼은 변형 및 열적 충격을 저감하도록 작용하기 때문에 신뢰도를 개선한다는 면에 있어 효율적이다. 마찬가지로, 복합 땜납에 금속화된, Invar, 실리카, AlN 및 SiC와 같이 열팽창이 낮은 물질들을 분산시킴으로써, 연결부에서의 응력은 저감될 수 있고, 이로서 높은 신뢰도가 기대될 수 있다. 여기에서, 합금은 기계적 성질이 아닌 융점을 낮출 수 있는 새로운 재료로서 주목된다. 비록 합금은 일반적인 경질 재료지만, 이와 같은 합금의 성질은 금속화된 Al, 플라스틱 볼 등과 같은 연질 금속 볼을 분산시킴으로써 개선될 수 있다.
비록 본 발명의 발명자들에 의해 이루어진 본 발명은 실시예와 관련해서 설명하였지만, 본 발명은 상술한 실시예에 제한되지 않으며 본 발명의 정신으로부터 벗어나지 않은 다양한 변경이 이루어질 수 있다.
또한, 본 발명의 통상적인 구성을 상술한 실시예에서 개시된 특징의 면에서 재요약 한다면, 다음과 같다.
(1) 땜납은 Sn계 땜납 볼의 융점보다 더 높은 융점을 갖는 금속 볼 및 Sn계 땜납 볼을 포함하고, 상기 각각의 금속 볼의 표면은 Ni 층으로 덮여있고 Ni 층은 Au 층으로 덮여있다.
(2) 구성(1)에 설명된 땜납에서, 금속 볼은 Cu 볼이다.
(3) 구성(1)에 설명된 땜납에서, 금속 볼은 Al 볼이다.
(4) 구성(1)에 설명된 땜납에서, 금속 볼은 Ag 볼이다.
(5) 구성(1)에 설명된 땜납에서, 금속 볼은 Cu 합금 볼, Cu-Sn 합금 볼, Ni-Sn 합금 볼, Zn-Al계 합금 볼 및 Au-Sn계 합금 볼로 구성된 그룹으로부터 임의로 하나 선택된다.
(6) 구성(1)에 설명된 땜납에서, 금속 볼은 Cu 볼 및 Cu-Sn 합금 볼을 포함한다.
(7) 구성(1) 내지 구성(6) 중 어느 하나에 설명된 땜납에서, 금속 볼은 5 ㎛ 내지 40 ㎛의 직경을 갖는다.
(8) 구성(1) 내지 구성(7) 중 어느 하나에 설명된 땜납에서, 240 ℃ 이상의 땜납 온도와 대기중에서, Au 층은 금속 볼의 산화를 방지하는 기능을 하고 Ni 층은 금속 볼 안으로 Au 층의 확산을 방지하는 기능을 한다.
(9) 구성(8)에 설명된 땜납에서, 금속 볼은 Cu 볼이고, Ni 층은 Cu 볼과 Sn 볼 사이에서 반응에 의해 발생되는 Cu3Sn의 형성을 방지하는 기능을 한다.
(10) 구성(1) 내지 구성(6) 중 어느 하나에 설명된 땜납에서, Ni 층은 0.1 ㎛ 이상 내지 1 ㎛ 이하의 두께를 갖는다.
(11) 구성(1) 내지 구성(6) 중 어느 하나에 설명된 땜납에서, Au 층은 0.01㎛ 이상 내지 0.1 ㎛ 이하의 두께를 갖는다.
(12) 구성(1) 내지 구성(6) 중 어느 하나에 설명된 땜납에서, Sn계 땜납 볼은 그의 표면에 산화 방지 필름을 형성한다.
(13) 구성(1) 내지 구성(6) 중 어느 하나에 설명된 땜납에서, Sn계 볼과 금속 볼 사이의 비율은 0.6 내지 1.4 로 설정된다.
(14) 구성(3)에 설명된 땜납에서, Cu 층은 Ni 층과 Au 층 사이에 개재된다.
(15) 구성(1) 내지 구성(6) 중 어느 하나에 설명된 땜납에서, 땜납은 수지계 플럭스를 포함한다.
(16) 구성(1) 내지 구성(6) 중 어느 하나에 설명된 땜납에서, Sn계 땜납의 융점은 Sn-Ag-Cu계 땜납의 융점보다 더 낮고 금속 볼의 융점은 Sn-Ag-Cu계 땜납의 융점보다 더 높다.
(17) 구성(1) 내지 구성(6) 중 어느 하나에 설명된 땜납에서, 땜납은 상이한 온도에서 무연 땜납 재료를 사용한 전기 부품을 장착하는 온도 계층적 접합에 고온 측 땜납 접합을 위해 제공된다.
(18) 구성(17)에 설명된 땜납에서, 땜납은 대기와 240 ℃ 이상의 온도에서 수행되는 땜납 접합에 사용될 수 있다.
(19) 땜납은 Cu 볼 및 Sn계 땜납 볼을 포함하고, Ni 층은 각각의 Cu 볼에 형성되고, Au 층은 Ni 층에 형성되고, 땜납은 Sn의 융점 이상의 온도에서 Sn계 볼과 Cu 볼의 부분으로부터 Cu6Sn5를 함유하는 화합물을 형성하고, Cu 볼은 Cu6Sn5를 함유하는 화합물에 의해 서로 접합된다.
(20) 땜납은 Cu 볼 및 Sn계 볼을 포함하고, 상기 Ni 층은 각각의 Cu 볼에 형성되고, Au 층은 Ni 층에 형성되고, Sn계 땜납 볼이 용융할 때 Sn계 땜납은 Cu 볼 사이에 간극을 충전하고 Cu6Sn5를 함유하는 화합물은 Cu 볼의 표면의 적어도 일부로 형성되고, Cu 볼은 Cu6Sn5를 함유하는 화합물에 의해 서로 접합된다.
(21) 구성(19) 또는 구성(20)에 설명된 땜납에서, Cu 볼의 직경은 5 ㎛ 내지 40 ㎛ 이다.
(22) 구성(19) 또는 구성(20)에 설명된 땜납에서, Au 층은 대기와 240 ℃ 이상의 온도에서 금속 볼의 산화를 방지하는 기능을 하고, Ni 층은 금속 볼 안으로 Au 층의 확산을 방지하는 기능을 한다.
(23) 구성(19) 또는 구성(20)에 설명된 땜납에서, Ni 층은 0.1 ㎛ 이상 1 ㎛ 이하의 두께를 갖는다.
(24) 구성(19) 또는 구성(20)에 설명된 땜납에서, Au 층은 0.01 ㎛ 이상 0.1 ㎛ 이하의 두께를 갖는다.
이하에서는, 본 발명의 대표적인 특징에 의해 얻어진 유리한 효과에 대해 간단히 설명하기로 한다.
본 발명에 따르면, 온도 계층적 접합에서 고온 강도를 유지할 수 있는 땜납을 제공할 수 있다. 특히, 대기중에서의 무연 땜납 연결을 고려해서 이루어진 땜납 반죽, 땜납 접합 방법 및 땜납 결합 구조를 제공할 수 있다.
또한, 본 발명에 따르면, 고온 접합 강도를 유지할 수 있는 땜납이 사용되는 온도 계층적 접합 방법을 제공할 수 있다. 특히, 납땜이 무연 땜납 재료를 사용해서 대기중에서 수행될 때에도 고온측 접합부에서 접합의 신뢰도를 유지하는 온도 계층적 접합을 제공할 수 있다.
또한, 본 발명에 따르면, 고온에서 접합 강도를 유지할 수 있는 땜납을 사용하여 접합되는 전자 장치를 제공할 수 있다. 특히, 납땜이 무연 땜납 재료를 사용해서 대기중에서 수행될 때에도 고온측 접합부에서 접합 신뢰도가 높은 전자 장치를 제공할 수 있다.

Claims (24)

  1. Sn계 땜납 볼의 융점보다 더 높은 융점을 갖는 금속 볼 및 Sn계 땜납 볼을 포함하고, 상기 각각의 금속 볼의 표면은 Ni 층으로 덮여있고 Ni 층은 Au 층으로 덮여있는 것을 특징으로 하는 땜납.
  2. 제1항에 있어서, 상기 금속 볼은 Cu 볼인 것을 특징으로 하는 땜납.
  3. 제1항에 있어서, 상기 금속 볼은 Al 볼인 것을 특징으로 하는 땜납.
  4. 제1항에 있어서, 상기 금속 볼은 Ag 볼인 것을 특징으로 하는 땜납.
  5. 제1항에 있어서, 상기 금속 볼은 Cu 합금 볼, Cu-Sn 합금 볼, Ni-Sn 합금 볼, Zn-Al계 합금 볼 및 Au-Sn계 합금 볼로 구성된 그룹으로부터 임의로 하나 선택되는 것을 특징으로 하는 땜납.
  6. 제1항에 있어서, 상기 금속 볼은 Cu 볼 및 Cu-Sn 합금 볼을 포함하는 것을 특징으로 하는 땜납.
  7. 제1항에 있어서, 상기 금속 볼은 5 ㎛ 내지 40 ㎛의 직경을 갖는 것을 특징으로 하는 땜납.
  8. 제1항에 있어서, 240 ℃ 이상의 땜납 온도와 대기중에서, Au 층은 금속 볼의 산화를 방지하는 기능을 하고 Ni 층은 금속 볼 안으로 Au 층의 확산을 방지하는 기능을 하는 것을 특징으로 하는 땜납.
  9. 제8항에 있어서, 상기 금속 볼은 Cu 볼이고, Ni 층은 Cu 볼과 Sn 볼 사이에서 반응에 의해 발생되는 Cu3Sn의 형성을 방지하는 기능을 하는 것을 특징으로 하는 땜납.
  10. 제1항에 있어서, 상기 Ni 층은 0.1 ㎛ 이상 내지 1 ㎛ 이하의 두께를 갖는 것을 특징으로 하는 땜납.
  11. 제1항에 있어서, 상기 Au 층은 0.01 ㎛ 이상 내지 0.1 ㎛ 이하의 두께를 갖는 것을 특징으로 하는 땜납.
  12. 제1항에 있어서, 상기 Sn계 땜납 볼은 그의 표면에 산화 방지 필름을 형성하는 것을 특징으로 하는 땜납.
  13. 제1항에 있어서, 상기 Sn계 볼과 금속 볼 사이의 비율은 0.6 내지 1.4 로 설정되는 것을 특징으로 하는 땜납.
  14. 제3항에 있어서, 상기 Cu 층은 Ni 층과 Au 층 사이에 개재되는 것을 특징으로 하는 땜납.
  15. 제1항에 있어서, 상기 땜납은 수지계 플럭스를 포함하는 것을 특징으로 하는 땜납.
  16. 제1항에 있어서, 상기 Sn계 땜납의 융점은 Sn-Ag-Cu계 땜납의 융점보다 더 낮고 금속 볼의 융점은 Sn-Ag-Cu계 땜납의 융점보다 더 높은 것을 특징으로 하는 땜납.
  17. 제1항에 있어서, 상기 땜납은 상이한 온도에서 무연 땜납 재료를 사용한 전기 부품을 장착하는 온도 계층적 접합에 고온 측 땜납 접합을 위해 제공되는 것을 특징으로 하는 땜납.
  18. 제17항에 있어서, 상기 땜납은 대기와 240 ℃ 이상의 온도에서 수행되는 땜납 접합에 사용될 수 있는 것을 특징으로 하는 땜납.
  19. Cu 볼 및 Sn계 땜납 볼을 포함하고, 상기 Ni 층은 각각의 Cu 볼에 형성되고,Au 층은 Ni 층에 형성되고, 땜납은 Sn의 융점 이상의 온도에서 Sn계 볼과 Cu 볼의 부분으로부터 Cu6Sn5를 함유하는 화합물을 형성하고, Cu 볼은 Cu6Sn5를 함유하는 화합물에 의해 서로 접합되는 것을 특징으로 하는 땜납.
  20. Cu 볼 및 Sn계 볼을 포함하고, 상기 Ni 층은 각각의 Cu 볼에 형성되고, Au 층은 Ni 층에 형성되고, Sn계 땜납 볼이 용융할 때 Sn계 땜납은 Cu 볼 사이에 간극을 충전하고 Cu6Sn5를 함유하는 화합물은 Cu 볼의 표면의 적어도 일부로 형성되고, Cu 볼은 Cu6Sn5를 함유하는 화합물에 의해 서로 접합되는 것을 특징으로 하는 땜납.
  21. 제19항에 있어서, 상기 Cu 볼의 직경은 5 ㎛ 내지 40 ㎛인 것을 특징으로 하는 땜납.
  22. 제19항에 있어서, 상기 Au 층은 대기와 240 ℃ 이상의 온도에서 금속 볼의 산화를 방지하는 기능을 하고, Ni 층은 금속 볼 안으로 Au 층의 확산을 방지하는 기능을 하는 것을 특징으로 하는 땜납.
  23. 제19항에 있어서, 상기 Ni 층은 0.1 ㎛ 이상 1 ㎛ 이하의 두께를 갖는 것을 특징으로 하는 땜납.
  24. 제19항에 있어서, 상기 Au 층은 0.01 ㎛ 이상 0.1 ㎛ 이하의 두께를 갖는 것을 특징으로 하는 땜납.
KR1020030014207A 2002-03-08 2003-03-07 땜납 KR100548855B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00064251 2002-03-08
JP2002064251A JP3757881B2 (ja) 2002-03-08 2002-03-08 はんだ

Publications (2)

Publication Number Publication Date
KR20030074281A true KR20030074281A (ko) 2003-09-19
KR100548855B1 KR100548855B1 (ko) 2006-02-02

Family

ID=28034869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030014207A KR100548855B1 (ko) 2002-03-08 2003-03-07 땜납

Country Status (5)

Country Link
US (1) US6872465B2 (ko)
JP (1) JP3757881B2 (ko)
KR (1) KR100548855B1 (ko)
CN (2) CN101337308B (ko)
TW (1) TWI230105B (ko)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080075872A1 (en) * 1999-08-04 2008-03-27 Lichtenhan Joseph D Nanoscopic Assurance Coating for Lead-Free Solders
CN1269612C (zh) * 2000-12-21 2006-08-16 株式会社日立制作所 焊锡箔、半导体器件、电子器件、半导体组件及功率组件
JP3891346B2 (ja) * 2002-01-07 2007-03-14 千住金属工業株式会社 微小銅ボールおよび微小銅ボールの製造方法
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器
JP2005118984A (ja) * 2003-09-25 2005-05-12 Kagawa Industry Support Foundation 微粒子の配列制御方法およびその装置
US20050127484A1 (en) * 2003-12-16 2005-06-16 Texas Instruments Incorporated Die extender for protecting an integrated circuit die on a flip chip package
JP4581429B2 (ja) 2004-03-05 2010-11-17 ブラザー工業株式会社 画像記録装置
US7410833B2 (en) * 2004-03-31 2008-08-12 International Business Machines Corporation Interconnections for flip-chip using lead-free solders and having reaction barrier layers
JP4145287B2 (ja) * 2004-06-17 2008-09-03 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
US7446399B1 (en) * 2004-08-04 2008-11-04 Altera Corporation Pad structures to improve board-level reliability of solder-on-pad BGA structures
US7524351B2 (en) * 2004-09-30 2009-04-28 Intel Corporation Nano-sized metals and alloys, and methods of assembling packages containing same
JP4524454B2 (ja) * 2004-11-19 2010-08-18 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法
US20060108672A1 (en) * 2004-11-24 2006-05-25 Brennan John M Die bonded device and method for transistor packages
WO2006075459A1 (ja) * 2005-01-11 2006-07-20 Murata Manufacturing Co., Ltd はんだペースト、及び電子装置
US8241436B2 (en) * 2005-04-01 2012-08-14 Asahi Kasei Emd Corporation Conductive filler and solder material
US7615476B2 (en) * 2005-06-30 2009-11-10 Intel Corporation Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages
US20070023910A1 (en) * 2005-07-29 2007-02-01 Texas Instruments Incorporated Dual BGA alloy structure for improved board-level reliability performance
US7622806B2 (en) * 2005-10-14 2009-11-24 Chipmos Technologies (Bermuda) Ltd. Laser mark on an IC component
US20070117475A1 (en) * 2005-11-23 2007-05-24 Regents Of The University Of California Prevention of Sn whisker growth for high reliability electronic devices
US7768075B2 (en) * 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
JP4826630B2 (ja) * 2006-04-26 2011-11-30 千住金属工業株式会社 ソルダペースト
US8274014B2 (en) 2006-05-25 2012-09-25 Bellman-Melcor Development, Llc Filler metal with flux for brazing and soldering and method of making and using same
EP2647467A3 (en) 2006-07-05 2014-04-02 Fuji Electric Holdings Co., Ltd. Solder cream and method of soldering electronic parts
KR100867637B1 (ko) * 2006-11-10 2008-11-10 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US7758916B2 (en) * 2006-11-13 2010-07-20 Sulzer Metco (Us), Inc. Material and method of manufacture of a solder joint with high thermal conductivity and high electrical conductivity
JP5253794B2 (ja) 2006-12-25 2013-07-31 山陽特殊製鋼株式会社 鉛フリー接合用材料およびその製造方法
WO2008108413A1 (ja) * 2007-03-05 2008-09-12 Kyocera Corporation 微小構造体装置および微小構造体装置の製造方法
US9214442B2 (en) * 2007-03-19 2015-12-15 Infineon Technologies Ag Power semiconductor module, method for producing a power semiconductor module, and semiconductor chip
KR100902163B1 (ko) * 2007-03-28 2009-06-10 한국과학기술원 취성파괴 방지를 위한 무연솔더와 금속 표면의 합금원소접합방법
JP5058766B2 (ja) * 2007-12-07 2012-10-24 山陽特殊製鋼株式会社 鉛フリー接合用材料を用いてはんだ付けしてなる電子機器
KR20090067249A (ko) * 2007-12-21 2009-06-25 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2009283741A (ja) * 2008-05-23 2009-12-03 Fuji Electric Device Technology Co Ltd 半導体装置
US8618676B2 (en) * 2008-10-30 2013-12-31 Stmicroelectronics (Malta) Ltd. Method of assembly of a semiconductor package for the improvement of the electrical testing yield on the packages so obtained
KR101030949B1 (ko) * 2009-02-05 2011-04-28 (주)애니솔 중공 에폭시 솔더볼 및 이를 포함하는 반도체 패키지
JP5315186B2 (ja) 2009-09-18 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5699472B2 (ja) * 2010-07-27 2015-04-08 富士通株式会社 はんだ材料とその作製方法、及びこれを用いた半導体装置の製造方法
JP5849422B2 (ja) * 2010-09-30 2016-01-27 Tdk株式会社 Ｐｂフリーはんだ
US8587116B2 (en) 2010-09-30 2013-11-19 Infineon Technologies Ag Semiconductor module comprising an insert
WO2012066795A1 (ja) 2010-11-19 2012-05-24 株式会社村田製作所 導電性材料、それを用いた接続方法、および接続構造
TWI436710B (zh) * 2011-02-09 2014-05-01 Murata Manufacturing Co Connection structure
CN103404239B (zh) * 2011-02-15 2015-11-25 株式会社村田制作所 多层配线基板及其制造方法
JP2012174332A (ja) * 2011-02-17 2012-09-10 Fujitsu Ltd 導電性接合材料、導体の接合方法、及び半導体装置の製造方法
JP5281122B2 (ja) * 2011-06-16 2013-09-04 株式会社フジクラ 接合方法、及び、製造方法
US8882934B2 (en) 2011-09-02 2014-11-11 Mitsubishi Materials Corporation Solder powder, and solder paste using solder powder
JP5943065B2 (ja) * 2012-03-05 2016-06-29 株式会社村田製作所 接合方法、電子装置の製造方法、および電子部品
WO2013132966A1 (ja) * 2012-03-05 2013-09-12 株式会社村田製作所 電子部品および電子部品と接合対象物との接合構造体の形成方法
JP6231563B2 (ja) 2012-07-18 2017-11-15 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 電子部材を高い側方精度ではんだ付けする方法
JP2014041980A (ja) 2012-08-23 2014-03-06 International Business Maschines Corporation はんだ接合部のエレクトロマイグレーション（ｅｍ）耐性を向上させる界面合金層
TWI460046B (zh) * 2012-11-12 2014-11-11 Accurus Scient Co Ltd High strength silver-free lead-free solder
TWI485026B (zh) * 2012-11-29 2015-05-21 Accurus Scient Co Ltd High temperature lead free solder ball
JP2013157626A (ja) * 2013-04-11 2013-08-15 Renesas Electronics Corp 半導体装置の製造方法
US9272371B2 (en) 2013-05-30 2016-03-01 Agc Automotive Americas R&D, Inc. Solder joint for an electrical conductor and a window pane including same
CN105392580B (zh) * 2013-06-19 2017-04-26 千住金属工业株式会社 Cu芯球
EP2851151B1 (en) * 2013-09-20 2017-08-23 Ansaldo Energia IP UK Limited Method of fixing through brazing a heat resistant component on a surface of a heat exposed component
JP6221690B2 (ja) * 2013-11-29 2017-11-01 日立金属株式会社 ろう材付き基材およびろう材付き基材の製造方法
TWI561639B (en) * 2014-04-17 2016-12-11 Heraeus Materials Singapore Pte Ltd Lead-free eutectic solder alloy comprising zinc as the main component and aluminum as an alloying metal
EP3975272A1 (en) * 2014-05-29 2022-03-30 Suzhou Lekin Semiconductor Co., Ltd. Light emitting device package
US9731383B2 (en) 2014-07-09 2017-08-15 Bellman-Melcor Development, Llc Filler metal with flux for brazing and soldering and method of using same
US10744601B2 (en) 2015-08-07 2020-08-18 Bellman-Melcor Development, Llc Bonded brazing ring system and method for adhering a brazing ring to a tube
FR3043671A1 (fr) * 2015-11-12 2017-05-19 Commissariat Energie Atomique Procede de preparation d'un support
JP6330786B2 (ja) * 2015-11-16 2018-05-30 トヨタ自動車株式会社 半導体装置の製造方法
TWM521008U (zh) * 2016-01-27 2016-05-01 Lite On Technology Corp 車燈裝置及其發光模組
US10263362B2 (en) 2017-03-29 2019-04-16 Agc Automotive Americas R&D, Inc. Fluidically sealed enclosure for window electrical connections
JP6897236B2 (ja) * 2017-03-31 2021-06-30 三菱マテリアル株式会社 接合用成形体及びその製造方法
US10849192B2 (en) 2017-04-26 2020-11-24 Agc Automotive Americas R&D, Inc. Enclosure assembly for window electrical connections
US10586782B2 (en) 2017-07-01 2020-03-10 International Business Machines Corporation Lead-free solder joining of electronic structures
KR102468765B1 (ko) 2017-11-29 2022-11-22 삼성전자주식회사 반도체 패키지 구조체 및 이를 포함하는 반도체 모듈
US10806026B2 (en) 2018-07-12 2020-10-13 International Business Machines Corporation Modified PCB vias to prevent burn events
JP7322369B2 (ja) * 2018-09-21 2023-08-08 富士電機株式会社 半導体装置の製造方法
US11581239B2 (en) * 2019-01-18 2023-02-14 Indium Corporation Lead-free solder paste as thermal interface material
WO2020194592A1 (ja) * 2019-03-27 2020-10-01 三菱電機株式会社 接合構造体およびこれを用いた半導体装置ならびに半導体装置の製造方法
CN111351697A (zh) * 2020-03-24 2020-06-30 中国电子科技集团公司第二十四研究所 一种键合金丝可靠性评价方法
CN113145954B (zh) * 2021-03-30 2023-03-24 广西天正钢结构有限公司 一种桥梁焊接装置及桥梁焊接方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02142698A (ja) * 1988-11-23 1990-05-31 Nippon Denso Co Ltd 複合はんだ
JPH03281093A (ja) 1990-03-28 1991-12-11 Mitsubishi Materials Corp 耐熱性高気密性ハンダ
JP2560518B2 (ja) 1990-06-15 1996-12-04 富士電機株式会社 半導体装置の製造方法
JPH04305394A (ja) * 1991-04-02 1992-10-28 Matsushita Electric Ind Co Ltd クリーム半田
JPH04371394A (ja) 1991-06-18 1992-12-24 New Japan Radio Co Ltd 粉末ろう材
JPH07235565A (ja) 1994-02-23 1995-09-05 Toshiba Corp 電子回路装置
US5520752A (en) * 1994-06-20 1996-05-28 The United States Of America As Represented By The Secretary Of The Army Composite solders
JPH08164496A (ja) * 1994-10-11 1996-06-25 Hitachi Ltd Ｓｎ−Ｚｎ系、Ｓｎ−Ｚｎ−Ｂｉ系はんだ及びその表面処理方法並びにそれを用いた実装品
JPH11514300A (ja) 1995-10-06 1999-12-07 ブラウン ユニバーシティ リサーチ ファウンデーション はんだ付けの方法及び配合物
JP3446798B2 (ja) 1996-11-29 2003-09-16 日本特殊陶業株式会社 接合バンプ付き配線基板
EP1009202B1 (en) * 1997-06-04 2007-10-17 Ibiden Co., Ltd. Soldering member for printed wiring boards
JP3339384B2 (ja) * 1997-07-14 2002-10-28 イビデン株式会社 半田材料並びにプリント配線板及びその製造方法
JPH11186712A (ja) 1997-12-24 1999-07-09 Nissan Motor Co Ltd はんだペーストおよび接続方法
US6235996B1 (en) * 1998-01-28 2001-05-22 International Business Machines Corporation Interconnection structure and process module assembly and rework
JP2915888B1 (ja) * 1998-01-28 1999-07-05 日本特殊陶業株式会社 配線基板及びその製造方法
JPH11291083A (ja) * 1998-04-14 1999-10-26 Murata Mfg Co Ltd 半田合金
JP3187373B2 (ja) 1998-07-31 2001-07-11 京セラ株式会社 配線基板
JP2000052027A (ja) 1998-08-11 2000-02-22 Nihon Almit Co Ltd 耐高温用金属接合法
JP2000091383A (ja) * 1998-09-07 2000-03-31 Ngk Spark Plug Co Ltd 配線基板
JP2000116571A (ja) 1998-10-14 2000-04-25 Toto Ltd 樹脂発熱成形体
JP2000223831A (ja) 1999-02-03 2000-08-11 Yuken Kogyo Kk Ｂｇａによる表面実装用ペーストはんだと表面実装方法
JP3074649B1 (ja) 1999-02-23 2000-08-07 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 無鉛半田粉末、無鉛半田ペースト、およびそれらの製造方法
JP3287328B2 (ja) * 1999-03-09 2002-06-04 日本電気株式会社 半導体装置及び半導体装置の製造方法
JP2001009587A (ja) 1999-04-27 2001-01-16 Nec Kansai Ltd ろう材，ろう付け部材およびろう付け方法
JP2001205476A (ja) 2000-01-27 2001-07-31 Sumitomo Metal Mining Co Ltd 合金ろう材
JP2002057177A (ja) * 2000-08-09 2002-02-22 Hitachi Metals Ltd はんだボールおよびその製造方法
TWI248384B (en) * 2000-06-12 2006-02-01 Hitachi Ltd Electronic device
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器

Also Published As

Publication number Publication date
CN101337308A (zh) 2009-01-07
JP2003260587A (ja) 2003-09-16
US20030224197A1 (en) 2003-12-04
CN101337308B (zh) 2012-11-14
US6872465B2 (en) 2005-03-29
TWI230105B (en) 2005-04-01
CN100421861C (zh) 2008-10-01
JP3757881B2 (ja) 2006-03-22
TW200400864A (en) 2004-01-16
KR100548855B1 (ko) 2006-02-02
CN1443625A (zh) 2003-09-24

Similar Documents

Publication Publication Date Title
KR100548855B1 (ko) 땜납
KR100629298B1 (ko) 전자 장치
KR100724031B1 (ko) Pb 프리 접속재료
US7722962B2 (en) Solder foil, semiconductor device and electronic device
JP4096992B2 (ja) 半導体モジュールの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120105

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee