JP3414388B2 - 電子機器 - Google Patents

電子機器

Info

Publication number
JP3414388B2
JP3414388B2 JP2001173405A JP2001173405A JP3414388B2 JP 3414388 B2 JP3414388 B2 JP 3414388B2 JP 2001173405 A JP2001173405 A JP 2001173405A JP 2001173405 A JP2001173405 A JP 2001173405A JP 3414388 B2 JP3414388 B2 JP 3414388B2
Authority
JP
Japan
Prior art keywords
solder
substrate
balls
electronic device
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001173405A
Other languages
English (en)
Other versions
JP2002261105A (ja
Inventor
太佐男 曽我
英恵 下川
哲也 中塚
一真 三浦
幹夫 根岸
浩一 中嶋
恒雄 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001173405A priority Critical patent/JP3414388B2/ja
Publication of JP2002261105A publication Critical patent/JP2002261105A/ja
Application granted granted Critical
Publication of JP3414388B2 publication Critical patent/JP3414388B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C11/00—Alloys based on lead
    • C22C11/06—Alloys based on lead with tin as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/02—Alloys based on gold
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/02—Alloys based on copper with tin as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81409—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/1576—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/045—Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09572—Solder filled plated through-hole in the final product
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Ceramic Capacitors (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】電子機器のモジュール実装等
に有効な温度階層を用いてはんだ接続する技術に関す
る。
【０００２】
【従来の技術】Sn-Pb系はんだにおいては、高温系はん
だとしてPbリッチのPb-5Sn(融点：314〜310℃)、Pb-10S
n(融点：302〜275℃)等を330〜350℃の温度ではんだ付
けし、その後、このはんだ付け部を溶かさないで、低温
系はんだのSn-37Pb共晶(183℃)で接続する温度階層接続
が行われてきた。このような温度階層接続は、チップを
ダイボンドするタイプの半導体装置や、フリップチップ
接続などの半導体装置などで適用されている。すなわ
ち、半導体装置内部で使用するはんだと、半導体装置自
身を基板に接続するはんだとの温度階層接続できること
がプロセスでも重要になっている。
【０００３】一方、製品によっては部品の耐熱性の限界
から290℃以下での接続が要求されるケースがでてい
る。従来のSn-Pb系の中でこれに適した高温用組成域と
してPb-15Sn(液相：285℃)近傍が考えられる。しかし、
Snが多くなると低温の共晶(183℃)が析出してくる。ま
た、これよりSnが少なくなると液相温度が高くなるた
め、290℃以下での接続が困難となる。このため、プリ
ント基板に接続する２次リフロー用はんだがSn-Pb 共晶
であっても、高温用はんだ継手が再溶融する問題が避け
られなくなった。２次リフローはんだがPbフリー化され
ると、Sn-Pb 共晶より更に約20〜30℃高い240〜250℃で
接続することになるため、更に、困難となる。
【０００４】即ち、はんだ付け温度が、330〜350℃もし
くは290℃レベルの温度階層可能な高温系のPbフリーは
んだ材料はないのが現状である。
【０００５】この状況を以下に詳しく記す。現在、はん
だは環境の問題からPbフリー化が進んでいる。プリント
基板にはんだ付けするPbフリーはんだの主流はSn-Ag共
晶系、Sn-Ag-Cu共晶系、Sn-Cu共晶系になりつつあり、
これに伴い、表面実装におけるはんだ付け温度は通常24
0〜250℃である。これらのはんだと組み合わせて使用で
きる高温側の温度階層用Pbフリーはんだはない。最も可
能性のある組成として、Sn-5Sb(240〜232℃)はあるが、
リフロー炉内の基板上の温度ばらつき等を考慮すると、
これを溶かさないで接続できる高信頼性の低温側のはん
だはない。他方、高温系のはんだとしてAu-20Sn(融点：
280℃)は知られているが、硬い材料であり、コスト高の
ために使用が限定される。特に、熱膨張係数が大きく異
なる材料へのSiチップの接続、あるいは大型Siチップの
接続では、はんだが硬いため、Siチップを破壊させる恐
れがあるため使用されていない。
【０００６】
【発明が解決しようとする課題】上記状況において、Pb
フリー化に対応でき、モジュール実装において部品の耐
熱性を越えない290℃以下で高温側のはんだで接続後(１
次リフロー)、更に該モジュールの端子を、プリント基
板等の外部接続端子にSn-3Ag-0.5Cu(融点：217〜221℃)
はんだで表面実装(２次リフロー)することが要求されて
いる。例えば、チップ部品と半導体チップとが搭載され
た携帯用製品のモジュール(一例として高周波モジュー
ル)が開発されており、チップ部品及び半導体チップは
高温系はんだによってモジュール基板に接続され、キャ
ップ封止、もしくは樹脂封止が要求されている。これら
のチップ部品は耐熱性の問題で、max290℃以下での接続
が要求されている。該モジュールをSn-3Ag-0.5Cuで２次
リフローを行う場合、はんだ付け温度は240℃前後に達
する。従って、Sn系はんだの中で最も高融点であるSn-5
Sbでも融点が232℃であること、また、チップ電極めっ
きにPb等が含まれると更に融点が下がることから、モジ
ュール内のチップ部品のはんだ付け部が２次リフローで
再溶融することは避けられない状況にある。このため、
はんだが、再溶融しても、問題が起こらないシステム、
プロセスが求められている。
【０００７】これまでは、モジュール基板に、Pb系のは
んだを用いてmax290℃でチップをダイボンドし、チップ
部品をリフローした。ワイヤボンドされたチップ上には
柔かいシリコーンゲルを塗布し、モジュール基板上面を
Al等のキャップで保護し、Sn-Pb共晶を用いた２次リフ
ローで対応してきた。このため、２次リフローではモジ
ュール継手のはんだの一部が溶融しても、応力がかから
ないのでチップは動かず、高周波特性で問題はない。し
かし、Pbフリーはんだによる２次リフローが要求され、
かつ、コスト低減化のため、樹脂封止型モジュールの開
発が必須になってきた。これをクリアするためには、以
下の課題を解決することが要求されている。 1)max290℃以下での大気中リフロー接続が可能であるこ
と〔チップ部品 の耐熱保証温度；290℃〕。 2)２次リフロー(max260℃)で溶けないこと、もしくは溶
けてもチップが 動かないこと（高周波特性に影響する
ため）。 3)２次リフロー時にモジュール内のはんだが再溶融して
も、チップ部品 のはんだの体積膨張によるショートが
ないこと。
【０００８】具体的にＲＦ(Radio Frequency)モジュー
ルで評価した結果の課題を以下に示す。ＲＦモジュール
においてチップ部品とモジュール基板との接続に、従来
のPb系はんだ(245℃の固相線を持つはんだであるが、チ
ップ部品の接続端子はSn-Pb系のはんだめっきが施され
ている。このため、低温のSn-Pb系共晶が形成されるた
め再溶融する)で接続し、絶縁性で弾性率を変えた各種
樹脂を用いて一括で覆うように封止したモジュールの２
次実装リフロー後のはんだの流れ出しによるショート発
生率を調べた。
【０００９】図２はモジュールにおけるチップ部品の２
次実装リフロー時に、はんだ流れの原理を示す流れ出し
の説明図であり、図３は同じくチップ部品のはんだ流れ
の一例を示す斜視図である。
【００１０】はんだ流れ出しによるショートのメカニズ
ムはモジュール内のはんだの溶融膨張圧力により、チッ
プ部品と樹脂の界面、または樹脂とモジュール基板の界
面を剥離させ、そこにはんだがフラッシュ状に流れ込
み、表面実装部品の両端の端子が繋がって短絡に至るも
のである。
【００１１】この結果、はんだの流れ出しによるショー
ト発生率は樹脂の弾性率に比例して起きていることが分
かった。従来の高弾性エポキシ樹脂は不適合であり、柔
らかいシリコーン樹脂の場合は180℃(Sn-Pb共晶の融点)
における弾性率が低い場合に、ショートが発生しないこ
とも分かった。
【００１２】しかし、低弾性樹脂としては実用的にはシ
リコーン樹脂になるため、基板分割工程の時、樹脂の特
性から分割しきれないで残る場合があり、レーザ等の切
り込み部を入れる工程が新たに必要になる。他方、一般
のエポキシ系樹脂の場合、硬いためショートが発生し、
不適合であるが、機械的分割は可能である。但し、180
℃で短絡を起こさないくらいに柔かくすることは特性
上、難しい状況にある。機械的保護を兼ねて、かつ、は
んだの流れを防止できる樹脂封止が可能ならば、ケース
やキャップなどで覆う必要がないのでコスト低減化が図
れる。
【００１３】本発明の目的は、全く新規なはんだペース
ト、はんだ接続法、はんだ継手構造を提供することであ
る。また、本発明の他の目的は、高温時に接続強度が維
持できるはんだを用いた温度階層接続を提供するもので
ある。また、本発明の他の目的は、高温時に接続強度が
維持できるはんだを用いて、温度階層接続された電子機
器を提供することにある。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本願において開示される発明のうち、代表的なもの
の概要を簡単に説明すれば、次の通りである。すなわ
ち、本発明は、電子部品と基板を接続するはんだとし
て、CuボールとSnはんだボールを有するはんだペースト
を用いるものである。また、本発明は、電子部品と基板
を接続するはんだとして、表面にSnめっきされたCuボー
ルを有するはんだペーストを用いるものである。また、
電子部品と基板を有する電子機器であって、該電子部品
の電極と該基板の電極は、Ｃｕボールと、ＣｕとＳｎの
化合物を有する接続部により接続され、かつ該Ｃｕボー
ル同士は該ＣｕとＳｎの化合物で連結するものである。
また、本発明は、電子部品を搭載した一次基板がプリント
基板やマザーボード等の二次基板に実装されている電子
機器において、電子部品と一次基板との接続をCuボール
とSnはんだボールを有するはんだペーストをリフローす
ることにより行い、一次基板と二次基板との接続をSn-
(2.0〜3.5)mass%Ag-(0.5〜1.0)mass%Cuはんだをリフロ
ーすることにより行うものである。
【００１５】例えば、温度階層接続を考えると、既に接
続した高温側のはんだは、一部が溶融しても、他の部分
が溶融しなければ、後付けのはんだ接続時のプロセスに
耐えられる強度を十分に確保できる。
【００１６】金属間化合物の融点は高く、金属間化合物
で結合された個所は300℃でも、接合強度を十分確保で
きるので、高温側の温度階層接続用として利用できる。
そこで、我々は、Cu(もしくはAg,Au,Al,プラスチック)
ボールもしくはこれらのボール表面にSn等のめっきを施
したものと、Sn系はんだボールとを体積比で約50%配合
したペーストを用いて接続した。これによって、Cuボー
ル同志が接するもしくは近接している個所は、その周り
の溶融したSnと反応してCu-Sn間の拡散によりCu6Sn5金
属間化合物が形成され、これによって、Cuボール間の接
続強度を高温で確保することができる。この化合物の融
点は高く、250℃のはんだ付け温度では十分な強度を確
保している(Snの部分のみ溶融する)ので、プリント回路
基板への２次リフロー実装時において剥がれたりするこ
とはない。従って、２次リフロー時におけるモジュール
のはんだ付け部は、高融点の化合物の連結による弾性的
結合力で高温強度を確保し、温度サイクル時には柔軟な
Snの柔かさで寿命を確保する機能を分担する複合材であ
り、高温の温度階層接続用として十分使用できるもので
ある。
【００１７】この他、望ましい融点を持つ硬い、剛性の
強いはんだ、例えばAn-20Sn、Au-(50〜55)Sn(融点：309
〜370℃)、An-12Ge(融点：356℃)等の場合でも、粒状の
粒子を使用し、柔かい、弾性のあるゴム粒子を分散混入
させ、もしくは低融点のSn、In等の柔かいはんだを該は
んだ間に分散混入させることにより、該はんだの固相線
温度以上でも接続強度を有し、変形に対しては金属粒子
間にある柔かいSnもしくはInもしくはゴムで緩和するこ
とにより、はんだの弱点を補完する新たな効果が期待で
きる。
【００１８】次に、樹脂封止したＲＦモジュール構造で
の解決手段を示す。はんだによる短絡の対策手段として
は、２次実装リフローにおいてモジュール内部のはん
だが溶融しない構造とするか、もしくはモジュール内
部のはんだが溶融してもはんだの溶融膨張圧力を小さく
して部品と樹脂の界面や樹脂とモジュール基板の界面で
の剥離を引き起こさない構造とするなどが考えられる
が、樹脂設計が難しい。
【００１９】他方、硬度の低いゲル状の樹脂などを用
いて溶融した内部のはんだの溶融膨張圧力を緩和するこ
とが考えられるが、保護力(機械的強度)が小さいため、
ケースやキャップで覆って保護することになり、これは
コストアップのため採用できない。
【００２０】図１３(後述)は樹脂封止構造とした場合に
おける現用はんだを用いた場合と、本案を用いた場合と
の溶融はんだの流れに対する見方の比較を示す。Pb系は
んだの体積膨張は3.6%である〔金属材料理工学；河上益
夫、p1442〕。本案継手構造では２次リフロー実装時の2
40℃前後ではSnのみ溶融するので、CuボールとSnボール
との体積比率は約50%であることを考慮すると、溶融直
後の体積膨張は1.4%であり、Pb系はんだの約1/2.5倍で
ある。他方、再溶融の状態を考慮すると、現用はんだは
再溶融すると、瞬時に3.6%膨張するため、硬い樹脂では
樹脂が変形できず、圧力が高まりチップ部品と樹脂の界
面に溶融はんだが流れ込むことになる。このため、樹脂
は柔らかいことが必要条件である。他方、本案では、図
１(後述)のチップ断面モデルでも分かるように、Cu粒子
間は主にCu6Sn5化合物で連結されている。Cu粒子間の隙
間にあるSnが溶融しても、Cu粒子が連結された構造のた
め動かないので、樹脂による圧力は連結されたCuの反発
力で拮抗し、溶融Snへの圧力はかかりにくい状況になっ
ている。更に、接合部の体積膨張は現用はんだの1/2.5
と低いことから、両者の相乗効果を考慮すると、Snがチ
ップ部品界面を伝わって流れる可能性は低いことが予想
される。従って、該モジュールを本案接続構造にするこ
とで、かつ、若干柔らかくしたエポキシ系樹脂で封止す
ることが可能で、容易に切断加工できる低コストのＲＦ
モジュールを提供することができる。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
【００２２】（実施例１）図１は、本発明における接続
構造の概念について示したものである。また、はんだ付
け前の状態と、はんだ付け後の状態とを示している。図
１の上段は、粒径約30μmのCuボール１(もしくはAg、A
u、Al、Cu-Sn合金等、もしくはこれらにAuめっき、Ni/A
uめっき等を施したもの、もしくはこれらにSnめっき等
を施したものでも可能)、及び粒径約30μmのSnはんだボ
ール２(融点：232℃)をフラックス４を介して適度に少
量分散させたペーストを用いた例である。このペースト
を250℃以上でリフローするとSnはんだボール２は溶融
し、溶融Sn３がCuボール１を濡れるように拡がり、Cuボ
ール１間に比較的均一に存在することとなる。Cuボール
は球状である必要はなく、表面に凹凸が激しいもので
も、棒状であっても、樹枝状を混ぜたものでも良い。そ
の場合は、CuとSnとの体積比が異なり、Cuが隣接Cuと接
する状態になっていれば良い。球状が優れている点は印
刷性にある。接合後、Cu同志が絡み合うことが高温での
強度を確保する上で必要である。Cu同志で拘束され過ぎ
て、動きが取れないようでははんだ付け時に自由度がな
く、変形性に欠けるので問題である。最終的には樹枝状
晶が接触で繋がれて、弾性的な動きをするのが理想的と
考える。従って、Cuの樹枝状晶をSn等で一旦包んで球状
化し、それを混ぜる方法もある。なお、Cu、Snの粒子径
はこれに限定されるものではない。
【００２３】リフロー温度はできる限り高くすることに
より、Cu6Sn5化合物が短時間に形成されるので、化合物
形成のためのエージング工程は不要になる。Cu6Sn5化合
物の形成が不十分な場合、部品耐熱の範囲で短時間のエ
ージングを行い、Cuボール１間強度を確保する必要があ
る。この化合物の融点は約630℃と高く、機械的特性は
悪くないので、強度上の問題はない。高温で長時間エー
ジングしすぎるとCu3Sn化合物がCu側に成長する。Cu3Sn
の機械的性質は一般に硬く、脆いとみなされているが、
はんだ内部でCu粒子周囲にCu3Snが生成されても、温度
サイクル試験等に対して寿命に影響がなければ問題はな
い。実験では高温、短時間でCu3Snが十分生成されて
も、強度上での問題はなかった。これは、これまでも経
験してきたように、接合界面に長く沿って形成される場
合と、今回のように、個々の粒子の周囲に形成された場
合では、破壊に及ぼす影響も異なってくることが考えら
れる。今回のケースは化合物周囲の柔らかいSnによる補
完効果も大きいものと考えられる。
【００２４】以上のようにCuボール１間を化合物(Cu6Sn
5)を介して接合させるので、その後に240℃前後のリフ
ロー炉を通るとしても、その接合部分(Cu6Sn5)、Cuボー
ル１ともに溶融せずに接続強度を確保することができ
る。なお、Cuボール１間の接続信頼性からして、化合物
(Cu6Sn5)は数μｍ程度生成されることが好ましい。ま
た、Cuボール間を接触に近い距離にすることがCuボール
１間を化合物形成させる上で好ましく、Sn量を調整する
ことで可能である。しかし、隣接Cu粒子すべてが化合物
で結合する必要はなく、むしろ、確率的に、化合物によ
る連結がない部分が存在することが、変形の自由度があ
って望ましい。ある領域内で拘束されれば、強度上の問
題はない。なお、フラックス４は洗浄タイプ及び無洗浄
タイプが可能である。
【００２５】図１の下段は、前述のCuボール１に数μm
のSnめっき等を施した例である。Snめっきが薄いことに
よるSn量が不足する場合は、同一ボール径のSnボールで
補充する。CuにSnめっき処理をすることで溶融Sn３がボ
ールに沿って濡れ拡がりやすくなり、よりCuボール１間
を均等の間隔にしやすくなる。また、ボイドレス化に対
しても大きな効果がある。なお、はんだめっきはリフロ
ー時に酸化被膜が破れて、表面張力の作用でCuボール同
志が吸引されるように接近して、Cu6Sn5化合物が形成さ
れる。なお、SnにBi等を微量添加(1〜2％)することで、
はんだの流動性を向上させ、端子上へのぬれ性を向上さ
せる効果がある、但し、Biが多いと脆さがでてくるので
望ましくない。
【００２６】次にこの接続構造を有するLSIパッケー
ジ、部品等の電子部品をプリント基板に実装する。この
際、温度階層接続が必要となる。例えば、プリント基板
の接続端子部にSn-3Ag-0.5Cu(融点：221〜217℃)はんだ
ペーストを印刷し、LSIパッケージ、部品等の電子部品
を搭載後、240℃で大気中(窒素中でも可能)でリフロー
することができる。このSn-(2.0〜3.5)mass%Ag-(0.5〜
1.0)mass%Cuはんだは、従来のSn-Pb共晶はんだに置き換
わる標準的なはんだとして取り扱われているが、Sn-Pb
共晶はんだよりも融点が高いことから、それに対応でき
る高温系Ｐｂフリーはんだの開発が要求されている。前
述の如く、既に接合されているCu-Cu6Sn5間で高温での
強度を確保するとともに、リフロー時のプリント基板の
変形等で発生する応力には十分耐えられるレベルになっ
ている。従って、プリント基板との２次リフローにSn-
(2.0〜3.5)mass%Ag-(0.5〜1.0)mass%Cuを用いても、高
温用はんだとしての機能を有することから、温度階層接
続を実現することができる。なお、この場合のフラック
スは洗浄レス用としてRMA（Rosin Mild Activated）タ
イプもしくは洗浄用としてRA(Rosin Activated)タイプ
があり、洗浄、無洗浄、共に可能である。
【００２７】（実施例２）図２は素子13を中継基板14に
Au-20Snはんだ７等で接合し、ワイヤボンド８後、洗浄
レスタイプの上記ペーストを用い、AlもしくはFe-Ni等
にNi-Auめっきを施したキャップ９周囲を中継基板にリ
フローで接合10する。このとき、絶縁特性を重視すれば
フラックスは塩素の含まない系で窒素雰囲気での接続が
望ましいが、ぬれ性を確保できない場合、RMAタイプの
弱活性ロジンで封止する方法がある。この素子は完全な
封止性を要求するものではなく、フラックスが十分な絶
縁特性を確保していれば、フラックスが存在する状態で
も長時間保持しても素子への影響はない。キャップ封止
の目的は主に機械的保護である。封止の方法としては封
止部をパルス電流による抵抗加熱体15等で加圧接合する
ことも可能である。この場合、封止部に沿ってデイスペ
ンサーで塗布し、細い連続したパターン12を形成する
(図２(b))。
【００２８】パターンの断面A-A′を拡大したモデルを
右側に示す。Cuボール1とSnボール２はフラックス４で
保持されている。この上からパルス電流による抵抗加熱
体15で加圧接合すると、ペーストは図２(c)のように平
坦化される。平坦化された断面B-B′を右側に拡大し
た。中継基板6とキャップ9間のはんだの接続部はこの場
合、30μmのCuボールを使用すると、１〜１.５個分(約5
0μm)の間隙になる。パルスヒータによる加圧接合条件
は最大350℃、5秒で行ったので、Cuボール１と中継基板
の端子6、Cuボール１とキャップ9との接触部はキャップ
表面にCu系もしくはNi系のめっきが厚く形成されている
限り、容易にCu6Sn5もしくはNi3Sn4の化合物を短時間に
形成するため、エージング工程は一般に不要である。ペ
ースト塗布幅は意図的に狭くとり、加圧により、例え
ば、幅250μm×高さ120μmの断面で塗布されると、加圧
後、粒子１個乃至１.５個分の厚さになるので約750μm
幅に広がることになる。
【００２９】この封止したパッケージには外部接続用端
子11として、予めSn-0.75Cu共晶はんだボールを供給し
ておき、プリント基板上には、はんだペーストが印刷さ
れた状態で、他の部品と同様に位置決めし、搭載され、
リフローで表面実装される。リフロー用はんだにはSn-3
Ag(融点：221℃、リフロー温度：250℃)、Sn-0.75Cu(融
点：228℃、リフロー温度：250℃)、Sn-3Ag-0.5Cu(融
点：221〜217℃、リフロー温度：240℃)等が使用され
る。これまでのSn-Pb共晶はんだの実績から、Cu-Cu6Sn5
間は十分な強度が確保されているため、リフロー時に封
止部等が剥がれることはない。なお、Cu箔同志をこのは
んだペーストで接合したラップ型継手を270℃でせん断
引張試験(引張速度：50mm/min)を行ったところ、約0.3k
gf/mm2の値が得られたことにより、高温での強度は十分
確保していることを確認した。
【００３０】キャップ部がNi-AuめっきされたAlもしく
はFe-Ni系の場合、Ni膜厚が約3μm形成していれば、Ni-
Snの合金層成長速度は175℃以上ではCu-Snの合金層成長
速度より早いので(例えばD.Olsen他；Reliability Phys
ics,13th Annual Proc.,pp80-86,1975)、高温エージン
グによりNi3Sn4の合金層も十分形成される。但し、合金
層の性質としてはCu6Sn5が優れるので、Niに対しては厚
く成長させることは望ましくないが、高温エージング時
間は長くできないので、成長しすぎて脆化することを恐
れる心配はない。Snよりも合金層成長速度が遅く、かつ
実績のあるSn-40PbはんだのデータからSnの成長速度の
概略を予測することができる。Sn-40PbはんだのNiに対
する成長速度は、短時間であれば280℃でも10時間で1μ
m以下であり(170℃、8時間で1μmのデータもある)、脆
化は問題にならない。NiめっきのSnによる合金層成長に
関しては、電気めっき、化学めっき等の種類で合金層成
長速度が大きく異なることは知られている事実である。
むしろ、ここでは接合強度を確保する必要から速い合金
層成長速度を望んでいる。他方、Sn-40PbはんだのCuに
対する成長速度として170℃、６時間で1μmのデータが
ある(単純に固相状態と仮定して、変換すると230℃、1
時間で1μm成長することになる)。350℃、5秒間での本
接続実験ではCu粒子間では、max5μmのCu6Sn5が生成さ
れている個所があることを観察できたことから、高温で
はんだ付けした場合、エージング工程は一般に不要と思
われる。
【００３１】このペースト方式ではボイドをなくすこと
が重要課題でもある。このため、Cu粒子に対してはんだ
のぬれ性を向上させること、及びはんだの流動性を良く
することが重要である。このため、CuボールへのSnめっ
き、Sn-Cuはんだめっき、Sn-Biはんだめっき、Sn-Agは
んだめっき、及びSn-0.7Cu共晶はんだボールの採用、は
んだボールへのBi添加などは効果のある手段である。
【００３２】また、はんだボールはSnに限らず、Sn-Cu
共晶系はんだボール、Sn-Ag共晶系はんだボール、Sn-Ag
-Cu共晶系はんだボールもしくはこれらにIn,Zn,Bi等の
いずれか一つ以上を添加したはんだボールであっても良
い。これらの場合もSnが大部分を占める組成となるの
で、所望の化合物を生成することができる。また、二種
類以上のはんだボールが混合しても良い。これらはSnよ
り融点が低い分、一般的には高温での合金層成長が速く
なる傾向がある。
【００３３】（実施例３）図２のダイボンド７も本案の
ペーストが使用できる。本案ペーストで接続後、洗浄し
て、ワイヤボンデイングを行う。なお、これまではダイ
ボンド用にAu-20Sn接合が使用されてきたが、信頼性の
観点から小さなチップに限定されていた。また、Pb系で
あればPb-10Sn等が使用されてきた。本案の接合はある
程度面積の広いものでも展開できる。接合部の間隙は厚
いほど寿命で高信頼性になるが、高融点金属のボール径
との応用が可能である。薄くする場合は粒子径を小さく
することで可能である。接続法によっては、粒子径を小
さくして厚くすることも可能である。Cu粒子径は5〜10
μmでも可能であり、更に微細粒が混入しても可能であ
る。Siチップ(裏面のメタライズとしてCr-Cu-Au、Niめ
っき他)とCuボール間、Cuボールと基板上の接続端子間
の化合物はSnとCu、SnとNiのいずれもあり得る。合金層
成長が少ないことから、脆化の問題はない。
【００３４】（実施例４）高温はんだの接続部分は、後
工程のリフロー時に耐えられれば良く、その時にかかる
応力は小さいと考えられる。そこで、金属ボールの替わ
り、接続端子の片面もしくは両面を荒らして、Cuもしく
はNi等の突起を形成することにより、突起の接触部のと
ころで確実に合金層を形成し、他の部分ははんだで接合
された状態になり、ボールと同じような効果がある。は
んだはデイスペンサーで片方の端子上に塗布し、上から
パルス電流による抵抗加熱体で突起部を食い込ませなが
らはんだを溶融させ、高温でダイボンドすることで、突
起部のアンカー効果と接触部の化合物形成により、リフ
ロー時に応力的に耐えるだけの強度を有することができ
る。図３(a)は基板19のCuパッド18上に表面をエッチン
グ20で荒らし、その上にSn系のはんだ2ペーストを塗布
した接続部断面モデルである。この時、Sn系はんだの中
にCu微粒子等を混ぜても良い。部品端子部75の裏面は平
坦でも良いが、ここではCuもしくはNiめっき等を施し、
表面をエッチング20で荒らした。図３(b)は加熱加圧で
接合した状態で、高めの温度でリフローすることで接触
部は化合物が形成され強くなる。このため、外部接続端
子を基板の端子上に接続する後工程のリフローでは、こ
の部分が剥離することはない。
【００３５】（実施例５）エージングで拡散濃度を増
し、低温から高融点側に化合物が３段階くらいの変化が
あるAu-Sn接合は、比較的低い温度で、温度変化が少な
い範囲で各種の化合物が形成される。Au-Sn接合で、良
く知られている組成はAu-20Sn(280℃共晶)であるが、28
0℃の共晶温度を保持するSnの組成域は約10から37%の範
囲である。Snが多くなると脆くなる傾向はある。Auが少
ない系で実現できそうな組成領域として、Snは55から70
%までと考える。この組成範囲では252℃の相が現れるが
（Hansen;Constitution of Binary Alloys,McGRAW-HILL
1958）、前工程(１次リフロー)で接続した個所が後工
程(２次リフロー)の接続で252℃に達する可能性は低い
と考えられるので、この組成域でも温度階層接続の目的
は達成できるものと考える。化合物としてはAuSn2からA
uSn4が形成される範囲である。ダイボンドもしくはキャ
ップの封止部に適用することが可能である。更に安全サ
イドを考えるならSn:50〜55%で309℃の固相線、max370
℃の液相線になるので、252℃の相を析出をさけること
ができる。図４はSiチップ25裏面に予めNi(2μm)-Auめ
っき(0.1μm)を施し、例えばリードフレーム19上のタブ
にはNi(2μm)22-Snめっき(2〜3μm)23を施した断面モデ
ルである。窒素雰囲気で加熱、加圧のダイボンデイング
により、更には必要に応じてエージングを加えることに
より、Snの一部はNi-Snの合金層に消費され、残りはAu-
Snの合金層を形成することになる。Snが多いとSnと AuS
n4の低い共晶点(217℃)が形成されるので、これを形成
しないようにSn量を制御する必要がある。微細な金属粒
子とSn等とを混ぜたペーストを塗布しても良い。Au-Sn
のダイボンドは350〜380℃の高温で行われるので、膜厚
と温度と時間等を制御することで、AuSn2よりSnが少な
い化合物を作ることにより、252℃以上の融点を確保で
きるので、後工程のリフロープロセスでは問題はないと
考えられる。
【００３６】以上説明したように、Snの融点よりかなり
高い300℃レベルで溶かすことにより、拡散が活発にな
り化合物を形成させて、高温での強度を確保することが
でき、温度階層接続における高温側の高信頼接続を実現
することができた。
【００３７】なお、これまで説明してきた金属ボール
は、単体金属（例えば、Cu、Ag、Au、Al、Ni）、合金
（例えば、Cu合金、Cu-Sn合金、Ni-Sn合金）、化合物
（例えば、Cu6Sn5化合物）もしくはこれらの混合物を含
むボールのいずれかであれば良い。すなわち、溶融する
Snとの間で化合物を生成して金属ボール間の接続を確保
できるものであればよい。従って、一種類の金属ボール
に限らず、二種類以上の金属ボールを混合させてもよ
い。これらをAuめっき、もしくはNi/Auめっき、もしく
はSnの単体金属めっき、もしくはSnを含む合金めっきを
用いて処理したものであってもよい。また、樹脂ボール
の表面をNi/Au、Ni/Sn、Ni/Cu/Sn、Cu/Ni、Cu/Ni/Auの
いずれかのめっきを施したものであっても良い。樹脂ボ
ールを混ぜることで応力緩和作用が期待できる。
【００３８】（実施例６）次に、他の金属ボールとして
Alを使用する場合を説明する。高融点の金属は一般に硬
いが、低コストで柔らかい金属として純Alがある。純Al
(99.99%)は柔らかい（Hv17）が、通常はSnにぬれにくい
のでNi/Auめっき、もしくはNi/Sn、Ni/Cu/Snめっき等を
施すことにより、容易にSnをぬらすことができる。真空
中で高温では拡散し易いので、接続条件しだいではAg入
りのSn系はんだを使用すること等でAl等とのAl-Ag化合
物を形成することも可能となる。この場合は、Al表面へ
のメタライズは不要であり、コスト上でのメリットは大
きい。Alに反応し易いようにSnの中に微量のAg,Zn,Cu,N
i等を入れても良い。Al表面を完全にぬらす場合と、ま
だら状にぬらすこともできる。まだら状にすることは応
力がかかった場合、接合強度を確保していれば、変形時
に拘束が小さくなることから変形し易く、かつ、ぬれて
いない部分は摩擦損出としてエネルギーを吸収してくれ
るので、変形能に優れた材料となる。20〜40μm位のAl
線にSn、Ni-Sn、Ag等のめっきを施し、切断して粒状に
することも可能である。Al粒子は窒素中でアトマイズ法
などで低コストで多量に製造することが可能である。表
面を酸化させないで製造することは困難を伴うので、最
初、酸化されてもメタライズ処理を施すことで酸化膜を
除去できる。
【００３９】（実施例７）次に、Auボールについて説明
する。AuボールについてはSnは容易にぬれるので短時間
の接続ならばメタライズは不要である。但し、はんだ付
け時間が長いと、Snが顕著に拡散し、脆いAu-Sn化合物
の形成に不安が残る。このため、柔らかい構造とするに
はAu拡散の少ないInめっきなども有力であり、Ni、Ni-Au
等をバリアにしても良い。バリア層は極力薄くすること
で、Auボールが変形し易くなる。Auとの合金層成長が抑
えられるメタライズ構成であれば、他の構成でも良い。
ダイボンドで短時間で接合させる場合、粒界に生ずる合
金層は薄いので、バリアを設けなくてもAuの柔軟性によ
る効果は大いに期待できる。AuボールとInはんだボール
の組み合わせも可能である。
【００４０】（実施例８）次に、Agボールについて説明
する。Agボールについても、Cuボール同様であるが、Ag
3Sn化合物の機械的性質の硬さ等は悪くはないので、通
常プロセスでAg粒子間を化合物で連結することも可能で
ある。Cu等の中に混ぜた使用も可能である。
【００４１】（実施例９）次に、金属ボールとして金属
材料を使用する場合を説明する。合金系の代表例として
Zn-Al系、Au-Sn系がある。Zn-Al系はんだの融点は330〜
370℃の範囲が主で、Sn-Ag-Cu、Sn-Ag、Sn-Cu系はんだ
との階層接続を行うには適した温度域にある。Zn-Al系
の代表例として、Zn-Al-Mg、Zn-Al-Mg-Ga、Zn-Al-Ge、Z
n-Al-Mg-Ge、更にはこれらにSn、In、Ag、Cu、Au、Ni等
のいずれか一つ以上を含有したものを含む。Zn-Al系は
酸化が激しいこと、はんだの剛性が高いこと等のため、
Siを接合した場合Siチップに割れを起こす恐れが指摘さ
れており（清水他：「タ゛イアタッチ向けPbフリーはんだ用Zn-A
l-Mg-Ga合金」Mate99,1999-2）、単に金属ボールとして
使用するとこれらの課題を解決しなければならない。
【００４２】そこで、これらの課題をクリアする必要か
ら、はんだの剛性を下げるために、Ni/はんだめっき、N
i/Cu/はんだ、Ni/Ag/はんだ、もしくはAuめっきした耐
熱性のプラスチックボールをZn-Al系ボールの中に均一
に分散させて、ヤング率の低減を図った。この分散粒子
はZn-Alボールに比べ、小さく均一に分散させることが
望ましい。変形時に柔らかい弾性を有する1μmレベルの
プラスチックボールが変形することにより、熱衝撃緩
和、機械的衝撃緩和の効果は大である。Zn-Al系はんだ
ボールのなかにゴムが分散されると、ヤング率が低減す
る。Zn-Al系はんだのボール間にプラスチックボールが
ほぼ均一に入るので、短時間の溶融ではこの分散は大き
くくずれない。熱分解温度が約400℃であるプラスチッ
クボールであれば、抵抗加熱体による接合でははんだ内
部で有機が分解することはない。
【００４３】Zn-Alは酸化され易いので、保管時のこと
も考慮すると、表面にCu置換のSnめっきを施すことが望
ましい。このSn、Cuは接続時に少量ならばZn-Alはんだ
に溶解する。Snが表面に存在することで、例えば、Cuス
テム上のNi/Auめっき上への接続が容易である。200℃以
上の高温下においては、NiとSnとの合金層(Ni3Sn4)成長
速度はCu6Sn5以上に大であることから、化合物形成が不
十分のために接合ができないようなことはない。
【００４４】なお、プラスチックボール以外に更にSnボ
ールを5〜50%混入することでZn-Al系はんだ間にSn層が
入り込み、一部はZn-Alボール同志が接合されるが、他
の部分は主に低温の比較的に柔らかいSn-Zn相、及び残
されたSn等が存在するので、変形はこのSn、Sn-Zn相と
プラスチックボールのゴムが吸収する。特にプラスチッ
クボールとSn層との複合作用により、更に剛性を緩和す
ることが期待できる。なお、この場合も、Zn-Al系はん
だの固相線温度は280℃以上を確保しているので、高温
での強度上の問題はない。
【００４５】また、Zn-Al系はんだボールにSnめっきを
施し、ボールに固溶しきれないSn相を意図的に残すこと
により、変形をSn層で吸収させることで、Zn-Alの剛性
を緩和させることもできる。更に剛性緩和のため、メタ
ライズとはんだで被覆した1μmレベルのプラスチックボ
ールを混ぜた状態で使用することにより、耐衝撃性が向
上し、ヤング率は低下する。Zn-Al系(Zn-Al-Mg,Zn-Al-G
e,Zn-Al-Mg-Ge,Zn-Al-Mg-Ga等)はんだボールにSn、In等
のボール、更にはSnめっきされたプラスチックボールの
ゴムを分散混入したペーストを用いることにより、同様
に耐温度サイクル性、耐衝撃性を緩和し、高信頼性を確
保することができる。Zn-Al系はんだのみでは硬く(約Hv
120〜160)、剛性が高いので大型Siチップは、破壊する
恐れがある。そこで、一部、ボール周辺に軟らかい低温
のSnの層、Inの層が存在することにより、また、ゴムが
ボール周囲に分散されることにより、変形させる効果が
でて剛性が低下する。
【００４６】(実施例１０)図５は携帯電話等に使用され
る信号処理用に使われる比較的出力の小さなモジュール
等が、□15mmを超える大型になった場合にモジュールと
プリント基板間の熱膨張係数差を、リードで緩和するフ
ラットパック型パッケージ構造をプリント基板に実装し
た一例を示す。この種の形態は熱伝導性に優れた中継基
板に素子裏面をダイボンドし、ワイヤボンドで中継基板
の端子部にひきまわされる方式が一般的である。数個の
チップと周囲にＲ，Ｃ等のチップ部品を配し、ＭＣＭ
(マルチ・チップ・モジュール)化している例が多い。従
来のＨＩＣ(Hybrid IC)、パワーＭＯＳＩＣ等は代表例
である。モジュール基板材料としてSi薄膜基板、低熱膨
張係数で高熱伝導のAlN基板、低熱膨張係数のガラスセ
ラミック基板、熱膨張係数がGaAsに近いAl2O3基板、高
耐熱性で熱伝導を向上させたCu等のメタルコア有機基板
等がある。
【００４７】図５(a)はSi基板35上にSiチップを実装し
た例である。Si基板35上ではR,C等は薄膜で形成できる
のでより高密度実装が可能であり、ここではSiチップ8
のフリップチップ実装構造を示した。Siチップをダイボ
ンデイングで接続し、端子をワイヤボンデイングで接続す
る方式も可能である。図５(b)はプリント基板49への実
装はQFP-LSI型モジュール構造とし、柔らかいCu系リー
ド29を採用した例である。Cuリード29上のメタライズは
Ni/Pd、Ni/Pd/Au、Ni/Sn等が一般的である。リード29と
Si基板35との接続は本案のペーストで加圧、加熱接続し
たものである。リードの場合、端子列に一文字状にテ゛イス
ヘ゜ンサーで供給したり、あるいは各端子ごとに印刷で供給
して、加圧、加熱により各端子に分離させることは可能
である。SiチップのAu、もしくはCuバンプ34はSi中継基
板35に本案のペーストを供給して接続する。あるいは、
基板側の端子にSnめっきして、Au-Sn、Cu-Sn接合も可能
である。また、他の接続方法としてAuのボールバンプに
して、基板上にはSnめっき端子の場合、熱圧着するとAu
-Sn接合になり250℃のリフロー温度に十分耐えられる接
合となる。また、耐熱性の導電ペーストの使用も可能で
ある。チップ上には保護のためシリコーンゲル26、もし
くはフィラーあるいはフィラー及びシリコーン等のゴム
を混入して低熱膨張で、かつ、ある程度の柔軟性を有
し、流動性と硬化後の機械的強度を維持したエポキシ系
樹脂、シリコーン樹脂等でリード端子部を含めて保護、
補強することが可能である。これによって、これまでの
大きな課題であった温度階層をつけた鉛フリーでの接続
を実現することができる。
【００４８】なお、Si基板に代えて、AlN基板、ガラス
セラミック基板、Al2O3基板等の厚膜基板を用いた場
合、R,C等はチップ部品での搭載が基本になる。また、
厚膜ペーストでレーザートリミングによる形成方法もあ
る。厚膜ペーストによるR,Cの場合、上記Si基板と同様
な実装方式が可能である。
【００４９】図５(b)はSiもしくはGaAs等のチップ8を熱
伝導性、機械的特性に優れるAl2O3基板19上にフェース
アップで搭載し、パルスの抵抗加熱体で加圧接続し、チ
ップ部品をリフロー接続後、洗浄し、ワイヤボンデイン
グする方式である。図５(a)と同様に樹脂封止が一般的
である。樹脂は図５(a)に示した石英フィラー及びシリ
コーン等のゴムを分散した低熱膨張で熱衝撃を緩和でき
るエポキシ樹脂、もしくはシリコーン樹脂、もしくは両
者が何らかの形で混ざった樹脂である。なお、ここでは
チップ、チップ部品搭載までは分割しない状態の大型基
板で行い、その後分割してリードを接合後、樹脂を被覆
する。GaAsとAl2O3とは熱膨張係数が近く、本ペースト
はんだはCuが約50%含まれ、しかも、Cu粒子で連結され
た構造なので、優れた熱伝導特性を有する構造でもあ
る。熱放散性を更に良くするためには、チップ直下部の
メタライズ下にサーマルビアを設けることで、基板の裏
面からの放熱も可能である。これらの端子への本案のペ
ースト供給は印刷、もしくはデイスペンサーで行う。リ
ード29とAl2O3基板との接続部分となるはんだ接合部33
にも、本案のペーストが使用できる。
【００５０】Alフィン接続の場合、無洗浄タイプが可能
ならば、フィンの周囲を取り巻く形状にデイスペンサ
ー、印刷でペーストを供給し、抵抗加熱体、レーザ、光
ビーム等で加圧接続するか、もしくはリフローでチップ
部品と同時に一括接続が可能である。Al材の場合はメタ
ライズとしてNiめっき等が施される。フィン接続の場
合、無洗浄化で実現するには箔に加工してN2雰囲気で抵
抗加熱体で加圧接続することになる。
【００５１】図５(c)はメタル39を内蔵するメタルコア
基板に実装し、Alフィン31で封止したモジュール構造の
一部を示す。チップ13はフェースダウン構造で、熱放散
用のダミー端子45を設けて、メタルコア基板のメタル39
に直接接続することもできる。接続はLGA(Lead Grid Ar
ray)方式で、チップ側電極はNi/AuもしくはAg-Pt/Ni/Au
で、基板側電極はCu/Ni/Auで、本案のペーストで接合し
たものである。低熱膨張で耐熱性のポリイミドもしくは
同様に耐熱性のあるビルドアップ基板を使用すれば、素
子13を本案のペースト36を用いて直接搭載する温度階層
を設けたモジュール実装が可能である。高発熱チップの
場合、熱はサーマルビアを介してメタル39に伝導される
ことも可能である。サーマルビア中はCu粒子が接触した
状態で入っているので、熱がメタルに即伝導される熱伝
導性に優れた構造である。ここでは、キャップ31を接続
する部分についても、本案のペースト36を用いて接続し
てあり、これらのペースト36は一括して印刷することが
可能である。
【００５２】なお、本案の素子への実施例として、ＲＦ
モジュールの一例を取り上げたが、各種移動体通信機用
のバンドパスフィルタとして使用されているＳＡＷ(弾
性表面波)素子構造、ＰＡ(高周波電力増幅器)モジュー
ル、Ｌｉ電池監視用モジュール、他のモジュール、素子
等に対しても同様である。また、製品分野としては、モ
バイル製品を中心とする携帯電話、ノートパソコン等に
限らずデジタル化時代を迎え、新たな家電品等に使用で
きるモジュール実装品を含む。本案のはんだはPbフリー
はんだの高温階層用として使用できることは言うまでも
ない。
【００５３】(実施例１１)図６は一般的なプラスチック
パッケージに適用した例である。従来はSiチップ25裏面
が42Alloyのタブ53上に導電ペースト54で接着されてい
る。素子は金線8などによるワイヤボンデイングによりリ
ード29に繋がれ、樹脂5でモールドされる。その後、リ
ードにはPbフリー化に対応したSn系のめっきが施され
る。従来はプリント基板実装に対して、融点；183℃のS
n-37Pb共晶はんだが使用できたので、max220℃でリフロ
ー接続ができた。しかし、Pbフリー化になるとSn-3Ag-
0.5Cu(融点；217〜221℃)でリフロー接続を行うことに
なるので、リフロー温度は240℃前後となり、従来に比
べて最高温度が約20℃高くなる。このため、従来、Siチ
ップ25と42Alloyのタブ53の接続に使用されていた耐熱
性の導電ペーストでは、高温での接着力が低下し、信頼
性に影響を及ぼすことが予想される。そこで、導電ペー
ストの代わりに本案のはんだペーストを使用すること
で、ダイボンドで290℃前後で、Pbフリー化接続ができ
る。このプラスチックパッケージへの応用は、Siチップ
とタブとを接続するプラスチックパッケージ構造すべて
に適用できる。リードの形状については、構造上、Gull
Wingタイプ、Flatタイプ、J-Leadタイプ、Butt-Leadタ
イプ。Leadlessタイプがあるが、何れの場合にも適用可
能であることは言うまでもない。
【００５４】(実施例１２)図７は高周波用ＲＦモジュー
ル実装への応用を更に具体化したものである。図７(a)
はモジュールの断面図であり、図７(b)は上面のAlフィ
ン31を透かしてみた平面図のモデルである。
【００５５】実際の構造は、電波を発生する1x1.5mmチ
ップ13のMOSFET素子がマルチバンド化に対応するため、
数個フェースアップ接続で搭載されており、更に周辺に
は効率良く電波を発生させる高周波回路がR,C部品17等
で形成されている。チップ部品も小型化され、1005、06
03等が使用されていて、モジュールの縦横寸法も７×１
４程度の小型で高密度実装されている。
【００５６】ここでは、はんだの機能面のみを考慮し、
代表して素子を１個、チップ部品を１個搭載したモデル
の例で示す。なお、後述するようにチップ13、チップ部
品17は本案のはんだペーストにより基板43に接続されて
いる。Si(もしくはGaAs)チップ13の端子は基板43の有す
る電極にワイヤボンデイング8により接続され、さらにス
ルーホール44、配線45を介して基板裏面の外部接続部と
なる端子46と電気的に接続される。チップ部品17は基板
の有する電極とはんだ接続され、さらにスルーホール4
4、配線45を介して基板裏面の外部接続部となる端子46
と電気的に接続される。チップ13はシリコーンゲルで被
覆される場合が多い(この図では省略)。チップ下は熱放
散のためのサーマルビア44で裏面の熱放散用端子42に導
かれている。このサーマルビアはセラミック基板の場合
は熱伝導性に優れるCu系の厚膜ペーストで充填される。
比較的耐熱性に劣る有機基板を使用する場合は本案のペ
ーストを使用することにより、チップ裏面接続、チップ
部品接続、及びサーマルビア等に250〜290℃の範囲では
んだ付けが可能である。また、モジュール全体を覆うAl
フィン31と基板43とは、かしめ等で固定されている。本
モジュールは、プリント基板などに対して外部接続部と
なる端子46とのはんだ接続により実装されるものであ
り、温度階層接続が必要となるものである。
【００５７】図７(c)は、プリント基板49に、このＲＦ
モジュール以外に、ＢＧＡタイプの半導体装置及びチッ
プ部品17を搭載した例である。半導体装置は、半導体チ
ップ25を中継基板14上に本案のはんだペーストを用いて
フェースアップの状態で接続し、半導体チップ25の端子
と中継基板14の端子とをワイヤボンデイング8により接続
したものであり、その周りは樹脂封止されている。例え
ば、半導体チップ25は中継基板14に抵抗加熱体を用いて
290℃、5秒間ではんだペーストを溶融させてダイボンデ
イングを行う。また、中継基板14の裏側にははんだボー
ル端子30が形成されている。はんだボール端子30には、
例えば、Sn-3Ag-0.5Cuのはんだが用いられている。ま
た、基板49の裏面にも、ここではTSOP-LSI等の半導体装
置がはんだ接続されており、いわゆる両面実装の例とな
っている。
【００５８】この両面実装法としては、まず、プリント
基板49上の電極部分18に、例えばSn-3Ag-0.5Cuのはんだ
ペーストを印刷する。そして、TSOP-LSI50等の半導体装
置の搭載面側からはんだ接続を行うために、TSOP-LSI50
を搭載し、max240℃でリフロー接続する。次に、チップ
部品、モジュール、半導体装置を搭載し、max240℃でリ
フロー接続することで両面実装を実現する。このよう
に、先に耐熱性のある軽い部品をリフローし、後で、耐
熱性のない、重い部品を接続するのが一般的である。後
でリフロー接続する場合、最初に接続した側のはんだを
落下させないことが必要条件であり、再溶融させないこ
とが理想である。
【００５９】リフロー、リフローの両面実装の場合、既
に実装した裏面の継手温度がはんだの融点以上に達する
場合もあるが、部品が落下しなければ問題はない場合が
多い。リフローの場合は、基板面及び基板の上下面の温
度差が少ないため、基板の反りが少なく、軽量部品は溶
けても表面張力の作用で落下しない。なお、本案のCuボ
ール、Snの組合せを代表例で示したが、請求項で示した
他の組合せについても同様に有効であることは言うまで
もない。
【００６０】(実施例１３)次に、ＲＦモジュールを更に
低コスト化するために、本案のペーストを用いた樹脂封
止方式について以下に示す。図８は樹脂封止方式のＲＦ
モジュール組立工程(a)、とその後に、モジュールをプ
リント基板に実装する２次実装組立工程(b)を示す。図
９は図８に示したＲＦモジュール組立工程(a)の順を示
す断面モデルを示す。Al2O3多層セラミック基板43の寸
法は□100〜150mmと大きく、後でモジュール基板ごとに
分割するためのブレーク用のスリット62が設けられてい
る。Al2O3多層基板43上のSiチップ13がダイボンドされ
る位置にはキャビテイ(窪み)61が形成され、その面はCu
厚膜/Ni/Auめっき、もしくはAg-Pt/Ni/Auが施されてい
る。ダイボンド直下には何本かのサーマルビア(Cu厚膜
導体等が充填されている)44が形成され、基板裏側の電
極45に繋がれ、多層プリント基板49を通して熱放散され
る仕組みになっている〔図９(d)〕。これにより、数ワ
ットの高出力チップの発熱もスムーズに熱放散される。
Al2O3多層基板43の電極材はAg-Pt厚膜導体を用いた。中
継基板(ここではAl2O3)の種類、製法によってはCu厚膜
導体(もしくはW-Ni、Ag-Pd導体も可能である)もある。
チップ部品が搭載される電極部はAg-Pt厚膜/Ni/Auめっ
きの構成である。なお、Siチップ側の裏面電極は、ここ
ではTi/Ni/Au薄膜を用いたが、これに限定されるもので
はなく、Cr/Ni/Au等の一般に使用されている薄膜でも可
能である。
【００６１】Siチップ13のダイボンドとチップ部品17の
リフロー(詳細は後述)後、Al2O3多層基板洗浄後にワイ
ヤボンデイング8が行われる〔図９(b)〕。更に、樹脂を
印刷で供給し、図９(c)の断面を得る。樹脂はシリコー
ン樹脂、または低弾性エポキシ樹脂で一括で覆うよう
に、図１０に示すようにスキージ65を用いて印刷して、
Al2O3多層基板43上に一括封止部73を形成する。樹脂硬
化後、レーザ等により認識マークを入れ、基板を分割し
て特性チェックを行う。図１１はAl2O3多層基板を分割
して完成したモジュールをプリント基板に搭載し、リフ
ロー後の斜視図を示す。モジュールはLGA構造とするこ
とで、プリント基板への高密度実装を可能にする。
【００６２】図８(a)のモジュール組立工程順を参照し
ながら補足すると、本案のペーストはチップ部品に対し
ては印刷で供給し、キャビテイ部のチップ13 に対しては
デイスペンサーで供給する。まず、チップ抵抗、チップ
コンデンサー等の受動素子17を搭載する。次に、1x1.5m
m のチップ13を搭載すると同時に加熱体で290℃で、軽
く均等にSiチップを押し付けて平坦化をはかってダイボ
ンドを行う。Siチップ13のダイボンドとチップ部品17の
リフローは主にAl2O3多層基板下のヒーター加熱により
一連の工程で行われる。ボイドをなくすため、Cuボール
にはSnめっきしたものを使用した。290℃ではCuボール
は軟化気味で、Snは高温で流動性を良くさせ、Cu、Niと
の反応を活発化させる。Cu粒子同志、Cu粒子とメタライ
ズ間は接触している状態であれば、接触部分は化合物が
形成される。一度、化合物が形成されると化合物の融点
は高いので、２次リフローの250℃でも溶融することは
ない。また、ダイボンドでは２次リフロー温度よりも高
いので、Snは十分ぬれ拡がり、化合物化するので、２次
リフロー時には化合物層が高温での強度を十分確保する
ので、樹脂封止した構造でも、Siチップが動くことはな
い。また、低融点のSnが再溶融しても、既により高温で
の熱履歴を受けているので、250℃でも流れだすことは
ない。このため、Siチップは２次リフロー時には、静止
状態のままであり、モジュール特性に影響を及ぼすこと
はない。
【００６３】本案ペーストを用いた場合と、従来のPb系
はんだ(290℃でリフロー可能)用いた場合の樹脂が及ぼ
す影響について以下に記す。図１２は従来のPb系はんだ
(固相線：245℃)を用い、フィラー入りの高弾性エポキ
シ系樹脂(メタライズとして一般に使用されているSnも
しくはSn-Pbめっきチップ部品の場合、このはんだが再
溶融するときの融点は、Sn-Pbの共晶相が形成されるの
で約180℃に低下する。従って、この樹脂による圧力に
より、はんだの流れ出し温度である180℃における樹脂
の弾性率は1000MPaである)68を用いて封止したモジュー
ルを用いて、プリント基板にSn-Pb共晶はんだで２次リ
フロー(220℃)接続した場合に(図１１に示した実装状態
に近い構成で、はんだ30組成はここではSn-Pb共晶を使
用)、チップ部品17ではんだ流れ出し71によるショート
が起きた現象をモデル化したものである。Pb系はんだの
融点は固相線：245℃であるが、チップ部品電極にSn-Pb
はんだめっきが施され、かつ、基板側にはAuめっきが施
されており、融点は180℃前後になっている。従って、
２次リフロー(220℃)では再溶融状態になっている。Pb
系はんだが固体から液体に変化するとき、はんだは3.6%
の体積膨張が急激に起こる。チップ部品の側面のフィレ
ットを形成しているPb系はんだ76の再溶融膨張圧70と樹
脂圧力69とが強い力でバランスを保ち、構造上弱い個所
であるチップ上面の樹脂との界面を剥がし、はんだ流れ
出しにより、反対側の電極部への短絡が高い確率(70%)
で発生した。この短絡現象は高温(180℃)における樹脂
の弾性率を下げることで、その発生率を低減できること
も分かった。エポキシ系樹脂では柔らかくすることは限
界があるので、柔らかいシリコーン樹脂にフィラー等を
入れて弾性率を上げた検討を行った。この結果、180℃
での弾性率が10MPa以下の場合は、はんだの流れ出しが
ないことが分かった。更に弾性率を上げて、180℃で200
MPaにすると2%の発生があった。これより、再溶融する
はんだ構造では樹脂の弾性率として、180℃で200MPa以
下である必要がある。
【００６４】そこで、本案ペースト構造における流れ出
しに及ぼす影響について、従来はんだと比較考察結果を
図１３に示す。前述したように、本案ペーストで接合す
ると、溶融部分のSnが占める体積は約半分で、Sn自体の
値が小さいことも関係して、この体積膨張率は1.4%とな
り、Pb系はんだの1/2.6と比べて小さい値を示す。更に
は、図１３中の現象モデルで示すように、Cu粒子間が点
接触状態で接合されているので、Snは溶けても樹脂から
の圧力は拘束されているCu粒子の反作用にあい、つぶさ
れないので、溶融はんだの場合と全く異なった現象にな
ることが予想される。即ち、Snの流れ出しによる電極間
の短絡が起こる確率が低いことが予想される。このた
め、フィラーが入っても柔らかめに設計したエポキシ系
樹脂であても、はんだの流れ出しを防止できる。なお、
図１３の結果から、完全溶融したと仮定し、体積膨張率
に反比例した樹脂の弾性率が許容されると、単純に仮定
すると500MPaに相当する。実際はCu粒子による反発力の
効果が期待できるので更に、高い弾性率を有する樹脂で
も流れ出しは起こらないことが予想される。エポキシ系
樹脂で可能であれば、基板分割が機械的に可能のため、
レーザ等により樹脂にも切り込み部を設けなくても可能
で、量産性効率も向上する。
【００６５】上記モジュール実装は他のセラミック基
板、有機のメタルコア基板、ビルドアップ基板にも適用
できる。また、チップ素子はフェースアップ、フェース
ダウンでも良い。また、モジュールとしては弾性表面波
モジュール、パワーMOSIC、メモリモジュール、マルチ
チップモジュール等にも応用できるものである。
【００６６】(実施例１４)次に、モータドライバーIC等
の高出力チップの樹脂パッケージへの適用例を示す。図
１４(a)はリードフレーム51と熱拡散板52とを張り合わ
せてかしめた平面図である。図１４(b)はパッケージの
断面図であり、図１４(c)はその一部の拡大である。こ
れは、本案のはんだペーストを用いて熱拡散板(ヒート
シンク)52上に半導体チップ25を接合したものである。
そして、リード51と半導体チップ25の端子とをワイヤボ
ンデイング8により接続し樹脂封止している。リード材料
はCu系である。
【００６７】図１５はパッケージの工程図を示す。ま
ず、リードフレーム51と熱拡散板52とをかしめ接合す
る。そしてかしめ接合された熱拡散板52上にははんだペ
ースト36を供給して半導体チップ25をダイボンドする。
ダイボンド接続された半導体チップ25は、更に図示する
ように、リード51と金線8などによりワイヤボンデイング
される。その後、樹脂封止され、ダム切断後、Sn系はん
だめっきが施される。そして、リード切断成形され、熱
拡散板の切断が行われ完成する。Siチップの裏面電極
は、Cr-Ni-Au、Cr-Cu-Au、Ti-Pt-Au等の一般に使用され
るメタライズであれば可能である。Auが多い場合も、Au
-Snの融点の高いAuリッチ側の化合物が形成されれば良
い。ダイボンド接合については、はんだを印刷で供給
後、パルスの抵抗加熱体で、初期加圧1kgf、300℃で5秒
間で行った。
【００６８】大型のチップに対しては、特に硬いZn-Al
系の場合、ゴム、低膨張フィラーを入れて高信頼性にす
ることが好ましい。
【００６９】(実施例１５)図１６はＢＧＡ、ＣＳＰの例
で、チップ25と中継基板14とは270℃でも強度を確保で
きるCuボール80のPbフリー階層接続のパッケージであ
る。これまではチップとセラミック系の中継基板との接
続には、Pb-(5〜10)Snの高融点はんだを使用して階層を
確保したが、Pbフリー化になるとそれに代わるものがな
い。そこで、Sn系はんだを用い、化合物化することで、
リフロー時にはんだの部分は溶けても、接合している部
分は溶けず、接合強度を有する構造を提案するものであ
る。図１６(a)はＢＧＡ、ＣＳＰの断面モデルで、中継
基板としてはビルドアップ基板、メタルコア基板、セラ
ミック系ノ基板等ガ考えられるが、ここではビルドアッ
プ基板等の有機系基板を取り上げた。バンプ形状は(b)
はボール、(c)はワイヤボンドバンプ、(d)は変形し易い
構造のCuめっきバンプの拡大である。外部接続端子は、
CuパッドもしくはNi/Auめっき83上にボールもしくはペ
ーストでSn-Ag-Cu系はんだ30が供給される。
【００７０】図１６(a)の場合、Siチップ25側の薄膜電
極82上にSnを蒸着、めっき、ペースト、金属ボールとは
んだボールとを複合してなるペースト等で供給し、その
上にCu、Ag、Au等のボールもしくはAlにAuめっきしたボ
ール等の金属ボール80、もしくはメタライズした有機の
樹脂ボールを熱圧着し、薄膜電極材(Cu,Ni,Ag等)との接
触部84及びその近傍でSnとの金属間化合物84を形成させ
ることで、リフローに耐える接続を可能にできる。次
に、該チップに形成されたボール電極を、予め、金属ボ
ールとはんだ(Sn、Sn-Ag、Sn-Ag-Cu、Sn-Cu等にIn、B
i、Znを含むものでも可能）ボールとを混合してなるペ
ースト等でを供給した中継基板(Al2O3、AlN、有機、ヒ゛ル
ト゛アッフ゜、メタルコア)の電極上に位置決めし、熱圧着すること
で、同様に中継基板電極83とSnとの金属間化合物84を形
成させることで、280℃に耐える構造体となる。バンプ
高さのばらつきがあっても複合ペーストが吸収してくれ
る。そして、はんだバンプ部とSiチップ電極部への応力
負担が少なく、バンプの寿命向上、落下等の衝撃に対す
る機械的保護のため、ヤング率：50〜15000Mpa、熱膨張
係数：10〜60×10-6/℃の流動性に優れる無溶剤系の樹
脂81を充填した高信頼ＢＧＡ、ＣＳＰとすることができ
る。
【００７１】以下、図１６の(b)、(c)、(d)のプロセス
について記す。図１７は、図１６(b)に示したCuボール8
0方式におけるSiチップ25と中継基板14間の接続プロセ
スを示す。Siチップ20上の電極端子82はこの場合はTi/P
t/Auとしたが、特に限定されるものではない。ウエハプ
ロセスの段階で各チップ上の薄膜電極82にSnめっき、も
しくはSn-Ag-Cu系はんだ、もしくは金属ボールとはんだ
ボールとを複合したぺ−スト85等を供給する。Auは主に
表面酸化防止のためで約0.1μm以下と薄く、このため、
溶融後ははんだ中に固溶する。PtとSnとの化合物層はPt
3Sn、PtSn2等多種存在する。ボール径80が大きい場合
は、ボール固定用はんだ85を厚く供給できる印刷方式が
望ましい。なお、予め、ボールにはんだめっきしたもの
を使用しても良い。
【００７２】図１７(a)はSnめっき23された端子上にフ
ラックス4を塗布後、150μmの金属ボール(Cuボール)80
をメタルマスクのガイドで位置決め固定した状態であ
る。ウエハもしくはチップ上のどのボールも薄膜電極82
中央部に確実に接触するように、平坦なパルス電流の抵
抗加熱体等で290℃、5秒間で加圧溶融させる。チップ内
のCuボール寸法のばらつきにより、電極部と接触しない
ものが中にはあるが、高温におけるCuの塑性変形も関係
するが、接近していれば、合金層が形成する可能性は高
い。仮に合金層ができなくSn層で接触しているバンプが
幾つか発生しても、大多数のバンプが合金層を形成して
いれば、問題はない。複合ペースト34の場合は、Cuボー
ルが電極部に接触しなくても接続後はCuボールの連結で
電極部と繋がり、高温時にも強度を有する。
【００７３】溶融後の電極部の断面は図１７(b)にな
り、Cuボールは端子に接触し、接触した個所84はPt-S
n、Cu-Snとの化合物で連結される。この状態では完全に
化合物で連結されなくても、後工程での加熱、加圧等に
より合金層が成長し連結される場合もある。周辺にはSn
のフィレットが形成されるが、Cu全体にはぬれ広がらな
い場合が多い。ボールを接続後、ウエハもしくはチップ
ごとに洗浄後(ウエハの場合はチップごとに切断する)、
パルス電流の抵抗加熱体で該チップの裏面を吸着し、ボ
ール端子をビルドアップ中継基板14の電極端子83上の複
合ペースト36に位置決め固着し、窒素を吹き付けて290
℃、5秒間で加圧溶融させる。後工程で樹脂充填しない
場合はフラックスを用いても良い。
【００７４】図１７(c)は加圧溶融後の断面で、Siチッ
プ側の電極端子82から、中継基板側の電極端子83までは
高融点の金属、金属間化合物等41がシリーズに繋がって
いるので、この後のリフロー工程でも、剥がれることは
ない。ボールバンプの高さのばらつきで、中継基板上の
電極に接触しないバンプも中には存在するが、金属間化
合物で連結されるのでリフロー時でも問題はない。
【００７５】図１６(c)はSiチップ側のワイヤボンデイン
グ端子(Cr/Ni/Au等)48にCu、Ag、Au等のワイヤバンピン
グ端子86等で熱圧着(超音波を加える場合もある)で接続
した例である。ワイヤバンピング端子の特徴はキャピラ
リーで変形した形状とネック部のちぎれである。ネック
部のちぎれによる高さのばらつきは大きいが、加圧時に
平坦化されるものもあるが、CuとSnとの混合ペーストで
連結されるので問題はない。ワイヤバンピング端子とし
て、Snに良くぬれて、かつ軟らかい材料であるAu、Ag、
Cu、Alがある。Alの場合はAlにぬれるはんだに限定され
るので、選択幅は狭いが可能である。 (b)と同様に、狭
い間隙の洗浄は作業上困難を伴うので、洗浄レスプロセ
スを前提とする。そして位置決め後、窒素を吹き付けて
熱圧着することで、同様に中継基板電極とSnとの金属間
化合物41を形成させることができる。(b)と同様に、280
℃に耐える接続構造となる。
【００７６】図１６(d)のプロセスを図１８に示す。ウ
エハプロセスで、Siチップ25の素子上にCu端子87とポリ
イミド絶縁膜90等でリロケーションし、Cuめっき88によ
りバンプを形成する方式である。ホトレジ89とCuめっき
88技術を用い、単調なバンプでなく、平面方向の応力に
対して変形し易く細いネック部を設けたCuめっきバンプ
構造91である。図１８(a)はウエハプロセスで形成する
断面モデルで、リロケーションした端子上で応力集中が
ないように、変形し易い構造をホトレジ89とめっきで形
成後、ホトレジを除去するとCuバンプが形成される。図
１８(b)は中継基板14上にCuとSnとの複合ペーストを塗
布後に該チップのCuバンプ91を位置決めし、窒素雰囲気
中、フラックスレスで加圧、加熱(290℃,5秒)すると、C
uバンプとCu端子間がCu6Sn5の金属間化合物84で結合さ
れた断面を示す。
【００７７】(実施例１６)次に、はんだペーストの金属
ボール(代表組成としてCuを選定)とはんだボール(代表
組成としてSnを選定)の適正比率を検討するため、Cuに
対するSnの重量比率(Sn/Cu)をふった結果を図１９に示
す。評価法は、リフロー後の断面観察により、Cu粒子同
士の接触、接近状況等から、ペーストとしての適正配合
量を検討した。使用したフラックスは通常の洗浄レスタ
イプである。Cu、Snの粒径は、ここでは20〜40μmと比
較的大きな粒子を用いた。この結果、少なくともSn/Cu
比率として、0.6〜1.4の範囲が望ましく、更に絞ると0.
8〜1.0の範囲である。粒径は大きくても50μm以下でな
いと、ファイン化に対応できない。通常は20〜30μmレ
ベルが使い易い。ファイン化(ピッチ、端子径、間隙等)
に対して余裕のある粒径として、５〜10μmレベルの微
細粒も可能である。しかし、あまり微細化し過ぎると、
表面積が多くなるため、フラックスの還元能力に限界が
あり、はんだボール残留の問題、およびCu-Sn合金化が
加速されることにより、Snの柔らかい特性が失われる恐
れもある。はんだ(Sn)は最終的に溶けるので粒径には関
係しないが、ペーストの状態でCuとSnとを均一に分散さ
せる必要があるので、両者の粒径をそろえることが基本
である。なお、Cu粒子表面ははんだがぬれ易くするた
め、Snめっきを約１μm施すことが必要である。これに
より、フラックスへの負担を減らすことができる。
【００７８】複合はんだの剛性を低減させるためには、
金属とはんだの中にメタライズされた柔らかいプラスチ
ックボールを分散させることは効果がある。特に硬い金
属の場合には変形、熱衝撃に対して、変形を吸収してく
れるので信頼性向上に有効である。同様に、複合はんだ
にメタライズされたインバー、シリカ、アルミナ、Al
N、SIC等の低熱膨張を分散させることで、継手の応力を
低減させるので高信頼かが期待できる。なお、合金は機
械的特性よりも、融点をさげる新たな材料として注目さ
れるが、一般に硬い材料のため、メタライズされたAl等
の柔らかい金属ボール、プラスチックボール等を分散さ
せることで、改質を図ることができる。
【発明の効果】本願発明によって開示される発明のう
ち、代表的なものによって得られる効果を簡単に説明す
れば以下の通りである。本発明によれば、温度階層接続
において、高温時に接続強度が維持できるはんだを提供
できる。また、本発明によれば、高温時に接続強度が維
持できるはんだを用いた温度階層接続方法を提供するこ
とができる。また、本発明によれば、高温時に接続強度
が維持できるはんだを用いて接続された電子機器を提供
することができる。
【図面の簡単な説明】
【図１】 接続用ペーストの材料、構成を示す断面モデ
ル図。
【図２】 適用例の断面モデルとペースト供給法と接合
状態のモデル図
【図３】 表面エッチングパターンに適用した場合の断
面図
【図４】 合金化しやすいめっきに適用した場合の接合
前の断面図
【図５】 モジュールをプリント基板に実装した断面モ
デルの図
【図６】 プラスチックパッケージの断面モデル図
【図７】 RFモジュール実装の断面のモデル図
【図８】 RFモジュール実装のプロセスフローチャート
図
【図９】 RFモジュールのプロセス順の断面モデル図
【図１０】 RFモジュールの実装基板への実装状態の斜
視図
【図１１】 RFモジュールの組立における樹脂印刷方法
の斜視図
【図１２】 RFモジュールの比較例におけるはんだ流れ
の原理を示す断面及び斜視図
【図１３】 RFモジュールにおける比較例と本案の現象
の比較
【図１４】 高出力樹脂パッケージの平面、断面モデル
図
【図１５】 高出力樹脂パッケージのプロセスを示すフ
ローチャート面
【図１６】 複合体のボールで接続したＣＳＰ接続部断
面モデルの図
【図１７】 CuボールバンプのＢＧＡ,ＣＳＰ断面モデ
ル
【図１８】 変形構造CuめっきバンプのＢＧＡ,ＣＳＰ
断面モデル
【図１９】 Sn/Cu比率と接合適正域の関係
【符号の説明】
１．Cuボール ２２．Niめっき ２．Snボール ２３．Snめっき ３．溶融Sn ２４．Ni-Snめっ
き ４．フラックス ２５．Siチップ ５．Snめっき ２６.シリコーン
ゲル ６．中継基板の端子 ２７．Cu-Sn複合
はんだ ７．Au-20Snはんだ ２８．軟らかい樹
脂 ８．ワイヤボンド ２９．リード ９．キャップ ３０．Sn-Ag-Cu系
Pbフリーはんだ １０．接合部 ３１．Alフィン １１．外部接続端子 ３２．フィンとの
接合部 １２．印刷パターン ３３．リードとの
接合部 １３．素子 ３４．バンプ １４．中継基板 ３５．Si基板 １５．抵抗加熱体 ３６．複合はんだ
ペースト １６．メタライズ ３７．端子 １７．チップ部品 ３８．端子(Cuパ
ッド) １８．Cuパッド ３９．Cu １９．基板 ４０．有機材 ２０.エッチング ４１．Cuスルーホ
ール導体 ２１．溶融はんだ ４２．Ag-Pd導体 ４３．Al2O3基板 ４４．厚膜スルー
ホール導体 ４５．W-Ni導体 ４６．Ag-Pt/Ni/Au電極 ４７．かしめ部 ４８．樹脂 ４９．ワイヤボンデイング端子 ５０．TQFP-LSI ５１．リードフレーム ５２．熱拡散板 ５３．タブ ５４．導電ペースト ６１．キャビテイ ６２．スリット ６３．半導体装置 ６４．多数個段取りAl2O3
多層セラミック基板 ６５．スキージ ６６．メタルマスク ６７．樹脂塗布済み基板 ６８．高硬度樹脂 ６９．樹脂圧力 ７０．はんだ再溶融膨
張圧 ７１．はんだ流れ出し ７２．接続端子 ７３．一括封止部 ７４．Cu6Sn5 ７５．部品端子部 ７６．Pb系はんだ ８０．金属ボール(Cuボール) ８１．低熱膨張、低剛
性樹脂 ８２．薄膜電極 ８３．電極端子 ８４．接触部(金属間化合物) ８５．ボール固定用は
んだ ８６．ワイヤハ゛ンヒ゜ンク゛端子 ８７．Cu端子 ８８．Cuめっき ８９．ホトレジ ９０．ポリイミド絶縁膜 ９１．Cuバンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三浦 一真 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 根岸 幹夫 群馬県高崎市西横手町１番地１ 日立東 部セミコンダクタ株式会社内 (72)発明者 中嶋 浩一 群馬県高崎市西横手町１番地１ 日立東 部セミコンダクタ株式会社内 (72)発明者 遠藤 恒雄 東京都小平市上水本町五丁目20番１号 株式会社日立製作所半導体グループ内 (56)参考文献 特開 昭53−61973（ＪＰ，Ａ) 特開 平６−252148（ＪＰ，Ａ) 特開 平９−330941（ＪＰ，Ａ) 特開 平５−267362（ＪＰ，Ａ) 実開 平３−41959（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/52

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体装置と該半導体装置が実装される実
    装基板を有する電子機器であって、該半導体装置の電極
    と該実装基板の電極は、Ｃｕ６Ｓｎ５を含むＣｕＳｎ化
    合物とＣｕボールを有する接続部により接続され、かつ
    該Ｃｕボール同士は該ＣｕＳｎ化合物で連結されている
    ことを特徴とする電子機器。
  2. 【請求項２】請求項１に記載の電子機器において、前記
    接続部は、少なくともIn、ZnおよびBiのいずれか１つを
    含むことを特徴とする電子機器。
  3. 【請求項３】請求項２に記載の電子機器において、前記
    接続部は、プラスチックボールを有することを特徴とす
    る電子機器。
  4. 【請求項４】半導体装置と該半導体装置が実装される実
    装基板を有する電子機器であって、該半導体装置の電極
    と該実装基板の電極は、SnまたはSn合金により表面がめ
    っきされたＣｕボールを有するはんだを用いて接続され
    ていることを特徴とする電子機器。
  5. 【請求項５】半導体装置と該半導体装置が実装される基
    板を有する電子機器であって、該半導体装置の電極と該
    実装基板の電極は、Cuボールとはんだボールを有するは
    んだを用いて接続され、かつ該Cuボールに対するはんだ
    ボールの重量比は0.6から1.4であることを特徴とする電
    子機器。
  6. 【請求項６】請求項５に記載の電子機器において、前記
    はんだボールがSn-Cu共晶系はんだボール、Sn-Ag共晶系
    はんだボール、およびSn-Ag-Cu共晶系はんだボールのい
    ずれかであることを特徴とする電子機器。
  7. 【請求項７】請求項４または５に記載の電子機器におい
    て、前記はんだに少なくともIn、ZnおよびBiのいずれか
    １つを添加したことを特徴とする電子機器。
  8. 【請求項８】請求項４または５に記載の電子機器におい
    て、前記はんだは、プラスチックボールを有することを
    特徴とする電子機器。
  9. 【請求項９】請求項４または５に記載の電子機器におい
    て、前記はんだは、少なくともインバー、シリカ、アル
    ミナ、AINおよびSiCのいずれかの粒子を有することを特
    徴とする電子機器。
  10. 【請求項１０】半導体装置と、該半導体装置が実装され
    る第一の基板と、該第一の基板が実装される第二の基板
    を有する電子機器であって、該半導体装置の電極と該第
    一の基板の電極は、ＣｕボールおよびＣｕ６Ｓｎ５化合
    物を含む接続部により接続され、かつ該Ｃｕボール同士
    はＣｕ６Ｓｎ５化合物で連結され、該第一の基板の電極
    と該第二の基板の電極は、少なくともSn-Ag系はんだ、S
    n-Ag-Cu系はんだ、Sn-Cu系はんだおよびSn-Zn系はんだ
    のいずれか１つにより接続されていることを特徴とする
    電子機器。
  11. 【請求項１１】半導体装置と、該半導体装置が実装され
    る第一の基板と、該第一の基板が実装される第二の基板
    を有する電子機器であって、該半導体装置の電極と該第
    一の基板の電極は、SnまたはSn合金により表面がめっき
    されたＣｕボールを有するはんだを用いて接続され、該
    第一の基板の電極と該第二の基板の電極は、少なくとも
    Sn-Ag系はんだ、Sn-Ag-Cu系はんだ、Sn-Cu系はんだおよ
    びSn-Zn系はんだのいずれか１つにより接続されている
    ことを特徴とする電子機器。
  12. 【請求項１２】半導体装置と、該半導体装置が実装され
    る第一の基板と、該第一の基板が実装される第二の基板
    を有する電子機器であって、該半導体装置の電極と該第
    一の基板の電極は、Cuボールと、はんだボールを有する
    はんだを用いて接続され、かつ該Cuボールに対するはん
    だボールの重量比は0.6から1.4であり、該第一の基板の
    電極と該第二の基板の電極は、少なくともSn-Ag系はん
    だ、Sn-Ag-Cu系はんだ、Sn-Cu系はんだおよびSn-Zn系は
    んだのいずれか１つにより接続されていることを特徴と
    する電子機器。
  13. 【請求項１３】請求項１０または１２のいずれか１項に
    記載の電子機器において、前記第一の基板の電極と前記
    第二の基板の電極は、Sn-(2.0〜3.5)mass%Ag-(0.5〜1.
    0)mass%Cuにより接続されていることを特徴とする電子
    機器。
  14. 【請求項１４】半導体チップと、該半導体チップが実装
    される基板を有する電子機器であって、 該基板の接続端子と該半導体チップの一方の面に形成さ
    れた接続端子はワイヤボンディングにより接続され、か
    つ該半導体チップの他方の面と該基板はＣｕボールおよ
    びＣｕ６Ｓｎ５化合物を含む接続部により接続され、か
    つ該Ｃｕボール同士はＣｕ６Ｓｎ５化合物で連結されて
    いることを特徴とする電子機器。
  15. 【請求項１５】請求項１４に記載の電子機器であって、
    前記基板は前記接続端子を有する面の裏面に外部接続端
    子を有し、該外部接続端子は少なくともSn-Ag系はん
    だ、Sn-Ag-Cu系はんだ、Sn-Cu系はんだおよびSn-Zn系は
    んだのいずれかであることを特徴とする電子機器。
JP2001173405A 2000-06-12 2001-06-08 電子機器 Expired - Fee Related JP3414388B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001173405A JP3414388B2 (ja) 2000-06-12 2001-06-08 電子機器

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000-180719 2000-06-12
JP2000180719 2000-06-12
JP2000396905 2000-12-25
JP2000-396905 2000-12-25
JP2001173405A JP3414388B2 (ja) 2000-06-12 2001-06-08 電子機器

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2001376583A Division JP3558063B2 (ja) 2000-06-12 2001-12-11 はんだ
JP2001376582A Division JP2002280396A (ja) 2000-06-12 2001-12-11 電子機器および半導体装置および半導体モジュール

Publications (2)

Publication Number Publication Date
JP2002261105A JP2002261105A (ja) 2002-09-13
JP3414388B2 true JP3414388B2 (ja) 2003-06-09

Family

ID=26594053

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2001173405A Expired - Fee Related JP3414388B2 (ja) 2000-06-12 2001-06-08 電子機器
JP2001376583A Expired - Fee Related JP3558063B2 (ja) 2000-06-12 2001-12-11 はんだ
JP2001376582A Pending JP2002280396A (ja) 2000-06-12 2001-12-11 電子機器および半導体装置および半導体モジュール
JP2004234020A Expired - Fee Related JP4788119B2 (ja) 2000-06-12 2004-08-11 電子機器および半導体装置および半導体モジュール
JP2005028375A Expired - Fee Related JP3966332B2 (ja) 2000-06-12 2005-02-04 半導体モジュール

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2001376583A Expired - Fee Related JP3558063B2 (ja) 2000-06-12 2001-12-11 はんだ
JP2001376582A Pending JP2002280396A (ja) 2000-06-12 2001-12-11 電子機器および半導体装置および半導体モジュール
JP2004234020A Expired - Fee Related JP4788119B2 (ja) 2000-06-12 2004-08-11 電子機器および半導体装置および半導体モジュール
JP2005028375A Expired - Fee Related JP3966332B2 (ja) 2000-06-12 2005-02-04 半導体モジュール

Country Status (4)

Country Link
US (4) US7075183B2 (ja)
JP (5) JP3414388B2 (ja)
KR (3) KR100428277B1 (ja)
TW (3) TWI248842B (ja)

Families Citing this family (186)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI248842B (en) * 2000-06-12 2006-02-11 Hitachi Ltd Semiconductor device and semiconductor module
US6577018B1 (en) * 2000-08-25 2003-06-10 Micron Technology, Inc. Integrated circuit device having reduced bow and method for making same
CN1269612C (zh) * 2000-12-21 2006-08-16 株式会社日立制作所 焊锡箔、半导体器件、电子器件、半导体组件及功率组件
US6803324B2 (en) * 2001-01-31 2004-10-12 Sony Corporation Semiconductor device and its manufacturing method
JP3800977B2 (ja) * 2001-04-11 2006-07-26 株式会社日立製作所 Ｚｎ−Ａｌ系はんだを用いた製品
SG102637A1 (en) * 2001-09-10 2004-03-26 Micron Technology Inc Bow control in an electronic package
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
JP3891346B2 (ja) * 2002-01-07 2007-03-14 千住金属工業株式会社 微小銅ボールおよび微小銅ボールの製造方法
JP3687610B2 (ja) * 2002-01-18 2005-08-24 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
JP4270792B2 (ja) * 2002-01-23 2009-06-03 富士通株式会社 導電性材料及びビアホールの充填方法
US6926955B2 (en) * 2002-02-08 2005-08-09 Intel Corporation Phase change material containing fusible particles as thermally conductive filler
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
JP3757881B2 (ja) * 2002-03-08 2006-03-22 株式会社日立製作所 はんだ
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器
DE10392377T5 (de) * 2002-03-12 2005-05-12 FAIRCHILD SEMICONDUCTOR CORP. (n.d.Ges.d. Staates Delaware) Auf Waferniveau beschichtete stiftartige Kontakthöcker aus Kupfer
JP2003304065A (ja) * 2002-04-08 2003-10-24 Sony Corp 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法
JP3961914B2 (ja) * 2002-09-05 2007-08-22 株式会社東芝 磁気メモリ装置
US20040084508A1 (en) * 2002-10-30 2004-05-06 Advanpack Solutions Pte. Ltd. Method for constraining the spread of solder during reflow for preplated high wettability lead frame flip chip assembly
US6870243B2 (en) * 2002-11-27 2005-03-22 Freescale Semiconductor, Inc. Thin GaAs die with copper back-metal structure
AU2003289277A1 (en) * 2002-12-09 2004-06-30 Matsushita Electric Industrial Co., Ltd. Electronic part with external electrode
KR20040060123A (ko) * 2002-12-30 2004-07-06 동부전자 주식회사 반도체 소자 패키징 방법
KR100638104B1 (ko) * 2003-03-05 2006-10-25 학교법인 포항공과대학교 산화철 나노입자 함유 콜로이드 조성물의 제조방법
WO2004090942A2 (en) * 2003-04-01 2004-10-21 Aguila Technologies, Inc. Thermally conductive adhesive composition and process for device attachment
US6917113B2 (en) * 2003-04-24 2005-07-12 International Business Machines Corporatiion Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly
JP2005044979A (ja) * 2003-07-28 2005-02-17 Nippon Steel Corp ウェハ保管方法及びバンプ形成方法
JP2005118984A (ja) * 2003-09-25 2005-05-12 Kagawa Industry Support Foundation 微粒子の配列制御方法およびその装置
CN100483699C (zh) * 2003-10-24 2009-04-29 国际整流器公司 使用自傲互连材料的半导体器件封装
US7315081B2 (en) * 2003-10-24 2008-01-01 International Rectifier Corporation Semiconductor device package utilizing proud interconnect material
US8368223B2 (en) * 2003-10-24 2013-02-05 International Rectifier Corporation Paste for forming an interconnect and interconnect formed from the paste
KR100568006B1 (ko) * 2003-12-12 2006-04-07 삼성전자주식회사 플립 칩 패키지의 오목형 솔더 범프 구조 형성 방법
EP1591191B1 (en) * 2004-02-20 2008-04-02 Tanaka Kikinzoku Kogyo K.K. Joining method by Au-Sn brazing material, its thickness being i.a. dependent on the Sn-content
JP4639607B2 (ja) * 2004-03-04 2011-02-23 日立金属株式会社 鉛フリー半田材料およびＰｂフリー半田材料の製造方法
JP2005277355A (ja) * 2004-03-26 2005-10-06 Sanyo Electric Co Ltd 回路装置
JP4856362B2 (ja) 2004-05-20 2012-01-18 Ｔｄｋ株式会社 高電圧セラミックコンデンサ
JP4660259B2 (ja) * 2004-06-10 2011-03-30 三洋電機株式会社 半導体装置の製造方法
US7393771B2 (en) * 2004-06-29 2008-07-01 Hitachi, Ltd. Method for mounting an electronic part on a substrate using a liquid containing metal particles
US7446399B1 (en) * 2004-08-04 2008-11-04 Altera Corporation Pad structures to improve board-level reliability of solder-on-pad BGA structures
JP3905100B2 (ja) * 2004-08-13 2007-04-18 株式会社東芝 半導体装置とその製造方法
JP4524454B2 (ja) * 2004-11-19 2010-08-18 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法
US20060108672A1 (en) * 2004-11-24 2006-05-25 Brennan John M Die bonded device and method for transistor packages
US20080001288A1 (en) * 2004-11-25 2008-01-03 Yoshimichi Sogawa Semiconductor Device and Manufacturing Method Thereof, Semiconductor Package, and Electronic Apparatus
US7821129B2 (en) * 2004-12-08 2010-10-26 Agilent Technologies, Inc. Low cost hermetic ceramic microcircuit package
JP2006167735A (ja) * 2004-12-14 2006-06-29 Hitachi Ltd 機器、構造材等の製造法
KR100695116B1 (ko) * 2004-12-27 2007-03-14 삼성전기주식회사 디바이스 패키지용 솔더
US7390735B2 (en) * 2005-01-07 2008-06-24 Teledyne Licensing, Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
EP1837119B1 (en) * 2005-01-11 2015-02-11 Murata Manufacturing Co., Ltd. Solder paste and electronic device
US20080160309A1 (en) * 2005-02-09 2008-07-03 Takashi Kubota Electrically Conductive Fine Particles, Anisotropic Electrically Conductive Material, and Electrically Conductive Connection Method
JP4344707B2 (ja) * 2005-02-24 2009-10-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4891556B2 (ja) * 2005-03-24 2012-03-07 株式会社東芝 半導体装置の製造方法
JP4573167B2 (ja) * 2005-03-30 2010-11-04 日立金属株式会社 ロウ材シート
EP1864750B1 (en) * 2005-04-01 2016-11-09 Koki Company Limited Conductive filler and solder material
JP4667103B2 (ja) * 2005-04-01 2011-04-06 旭化成イーマテリアルズ株式会社 導電性フィラー、及び低温はんだ材料
US7417312B2 (en) * 2005-04-22 2008-08-26 International Rectifier Corporation Use of solder paste for heat dissipation
TWI365516B (en) * 2005-04-22 2012-06-01 Int Rectifier Corp Chip-scale package
JP2006352008A (ja) * 2005-06-20 2006-12-28 Nec Electronics Corp 半導体装置および回路基板
KR100702970B1 (ko) * 2005-07-06 2007-04-03 삼성전자주식회사 이원 접속 방식을 가지는 반도체 패키지 및 그 제조 방법
JP4651093B2 (ja) * 2005-07-21 2011-03-16 株式会社豊田中央研究所 金属電極／セラミックス接合体及びその製造方法
WO2007023284A1 (en) * 2005-08-24 2007-03-01 Fry's Metals Inc. Reducing joint embrittlement in lead-free soldering processes
JP2007073593A (ja) * 2005-09-05 2007-03-22 Kyocera Chemical Corp 半導体装置及び半導体装置の製造方法
TW200713472A (en) * 2005-09-19 2007-04-01 Analog Integrations Corp Polymer material and local connection structure of chip
JP2007103462A (ja) * 2005-09-30 2007-04-19 Oki Electric Ind Co Ltd 端子パッドと半田の接合構造、当該接合構造を有する半導体装置、およびその半導体装置の製造方法
JP4728776B2 (ja) * 2005-10-31 2011-07-20 古河電気工業株式会社 バスバー付き回路基板
US8733620B2 (en) * 2005-12-08 2014-05-27 Intel Corporation Solder deposition and thermal processing of thin-die thermal interface material
TWI296839B (en) * 2006-03-15 2008-05-11 Advanced Semiconductor Eng A package structure with enhancing layer and manufaturing the same
JP2007275959A (ja) * 2006-04-10 2007-10-25 Seiko Epson Corp 鉛フリーはんだペースト及び実装構造
US8388724B2 (en) 2006-04-26 2013-03-05 Senju Metal Industry Co., Ltd. Solder paste
DE102006023088A1 (de) * 2006-05-16 2007-07-26 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu seiner Herstellung
US7767032B2 (en) * 2006-06-30 2010-08-03 W.C. Heraeus Holding GmbH No-clean low-residue solder paste for semiconductor device applications
JP5142999B2 (ja) 2006-07-05 2013-02-13 富士電機株式会社 クリームはんだ及び電子部品のはんだ付け方法
JP4182996B2 (ja) * 2006-08-10 2008-11-19 ソニー株式会社 電子装置及びその製造方法
JP2008047971A (ja) * 2006-08-10 2008-02-28 Hitachi Ltd アレイ型超音波探触子及び探傷装置
US7816250B2 (en) * 2006-09-29 2010-10-19 Intel Corporation Composite solder TIM for electronic package
US20080079175A1 (en) * 2006-10-02 2008-04-03 Michael Bauer Layer for chip contact element
JP5004549B2 (ja) * 2006-10-27 2012-08-22 新光電気工業株式会社 電子部品の基板への搭載方法及びはんだ面の形成方法
GB2444775B (en) * 2006-12-13 2011-06-08 Cambridge Silicon Radio Ltd Chip mounting
US20080311360A1 (en) * 2006-12-18 2008-12-18 Koa Corporation Thick film circuit component and method for manufacturing the same
JP5253794B2 (ja) * 2006-12-25 2013-07-31 山陽特殊製鋼株式会社 鉛フリー接合用材料およびその製造方法
KR20090094019A (ko) * 2006-12-25 2009-09-02 산요오도꾸슈세이꼬 가부시키가이샤 무연 접합용 재료 및 그것의 제조방법
JP5871450B2 (ja) * 2007-01-22 2016-03-01 ユニヴァーシティー オブ メリーランドＵｎｉｖｅｒｓｉｔｙ Ｏｆ Ｍａｒｙｌａｎｄ 高温はんだ材料
JP4703581B2 (ja) * 2007-01-30 2011-06-15 旭化成イーマテリアルズ株式会社 導電性フィラー、及びはんだペースト
WO2008108413A1 (ja) * 2007-03-05 2008-09-12 Kyocera Corporation 微小構造体装置および微小構造体装置の製造方法
KR101489325B1 (ko) 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US9084377B2 (en) * 2007-03-30 2015-07-14 Stats Chippac Ltd. Integrated circuit package system with mounting features for clearance
US7786001B2 (en) * 2007-04-11 2010-08-31 International Business Machines Corporation Electrical interconnect structure and method
US7786602B2 (en) * 2007-06-06 2010-08-31 The Boeing Company Patterned die attach and packaging method using the same
JP5067030B2 (ja) * 2007-06-15 2012-11-07 三菱電機株式会社 半導体装置及びその製造方法
US8043893B2 (en) 2007-09-14 2011-10-25 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
US7868457B2 (en) * 2007-09-14 2011-01-11 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
KR101317019B1 (ko) 2007-09-21 2013-10-11 에이저 시스템즈 인크 전자 디바이스 및 납땜 방법
US20090079082A1 (en) * 2007-09-24 2009-03-26 Yong Liu Bonding pad structure allowing wire bonding over an active area in a semiconductor die and method of manufacturing same
US8178956B2 (en) * 2007-12-13 2012-05-15 Stats Chippac Ltd. Integrated circuit package system for shielding electromagnetic interference
JP5495093B2 (ja) * 2008-01-17 2014-05-21 日産自動車株式会社 異種金属の接合方法及び接合構造
US20100068552A1 (en) * 2008-03-31 2010-03-18 Infineon Technologies Ag Module including a stable solder joint
US7821130B2 (en) * 2008-03-31 2010-10-26 Infineon Technologies Ag Module including a rough solder joint
JP5155890B2 (ja) * 2008-06-12 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8221518B2 (en) * 2009-04-02 2012-07-17 Ormet Circuits, Inc. Conductive compositions containing blended alloy fillers
US8397380B2 (en) * 2009-06-01 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling warpage in BGA components in a re-flow process
JP4823396B2 (ja) * 2009-06-22 2011-11-24 三菱電機株式会社 半導体パッケージおよび当該半導体パッケージの実装構造
JP2011009335A (ja) * 2009-06-24 2011-01-13 Fujitsu Ltd 半田接合構造及びこれを用いた電子装置並びに半田接合方法
JP5465942B2 (ja) * 2009-07-16 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5646230B2 (ja) * 2009-07-22 2014-12-24 山陽特殊製鋼株式会社 鉛フリー接合材料およびその製造方法
KR101276147B1 (ko) 2009-09-03 2013-06-18 가부시키가이샤 무라타 세이사쿠쇼 솔더 페이스트, 그것을 사용한 접합 방법, 및 접합 구조
WO2011046770A1 (en) * 2009-10-14 2011-04-21 Lockheed Martin Corporation Serviceable conformal em shield
KR20120096928A (ko) * 2009-11-05 2012-08-31 오르멧 서키츠 인코퍼레이티드 야금 망상 조성물의 제조 및 그것의 사용 방법
JP5521584B2 (ja) * 2010-01-28 2014-06-18 Ｔｄｋ株式会社 Ｐｂフリーはんだ及び電子部品内蔵モジュール
JP5544465B2 (ja) * 2010-02-01 2014-07-09 株式会社ザイキューブ 電子回路
EP2365730A1 (de) * 2010-03-02 2011-09-14 Saint-Gobain Glass France Scheibe mit einem elektrischen Anschlusselement
JP2011258837A (ja) * 2010-06-10 2011-12-22 Fujitsu Ltd 実装構造、電子機器、応力緩和部材及びその製造方法
EP2408260A1 (de) 2010-07-13 2012-01-18 Saint-Gobain Glass France Glasscheibe mit einem elektrischen Anschlusselement
JP5700504B2 (ja) 2010-08-05 2015-04-15 株式会社デンソー 半導体装置接合材
US8947889B2 (en) 2010-10-14 2015-02-03 Lockheed Martin Corporation Conformal electromagnetic (EM) detector
JP2011062752A (ja) * 2010-10-26 2011-03-31 Asahi Kasei E-Materials Corp 導電性フィラー、及び低温はんだ材料
JP5018978B1 (ja) * 2010-11-19 2012-09-05 株式会社村田製作所 導電性材料、それを用いた接続方法、および接続構造
TWI461252B (zh) 2010-12-24 2014-11-21 Murata Manufacturing Co A bonding method, a bonding structure, an electronic device, an electronic device manufacturing method, and an electronic component
CN102489893A (zh) * 2010-12-31 2012-06-13 广东中实金属有限公司 一种SnZn基无铅钎料合金
CN102489892A (zh) * 2010-12-31 2012-06-13 广东中实金属有限公司 一种含Cr的SnZn基无铅钎料
TWI436710B (zh) * 2011-02-09 2014-05-01 Murata Manufacturing Co Connection structure
CN103404239B (zh) 2011-02-15 2015-11-25 株式会社村田制作所 多层配线基板及其制造方法
JP2012174332A (ja) 2011-02-17 2012-09-10 Fujitsu Ltd 導電性接合材料、導体の接合方法、及び半導体装置の製造方法
JP5886419B2 (ja) 2011-05-10 2016-03-16 サン−ゴバン グラス フランスＳａｉｎｔ−Ｇｏｂａｉｎ Ｇｌａｓｓ Ｆｒａｎｃｅ 電気的な接続素子を備えているガラス板
CA2835381C (en) 2011-05-10 2018-11-06 Saint-Gobain Glass France Pane with an electrical connection element
PT3751960T (pt) 2011-05-10 2022-06-27 Saint Gobain Placa de vidro com um elemento de conexão elétrica
JP2012250239A (ja) * 2011-05-31 2012-12-20 Asahi Kasei E-Materials Corp 金属フィラー、はんだペースト、及び接続構造体
JP2013000359A (ja) * 2011-06-16 2013-01-07 Toshiba Corp 内視鏡装置および電子機器
CN103796788A (zh) 2011-09-16 2014-05-14 株式会社村田制作所 导电性材料、使用该导电性材料的连接方法和连接结构物
KR101283580B1 (ko) * 2011-12-14 2013-07-05 엠케이전자 주식회사 주석계 솔더 볼 및 이를 포함하는 반도체 패키지
JP5975377B2 (ja) * 2012-02-09 2016-08-23 株式会社弘輝 金属フィラー、はんだペースト、及び接続構造体
WO2013132966A1 (ja) * 2012-03-05 2013-09-12 株式会社村田製作所 電子部品および電子部品と接合対象物との接合構造体の形成方法
JPWO2013132942A1 (ja) * 2012-03-05 2015-07-30 株式会社村田製作所 接合方法、接合構造体およびその製造方法
KR20140098815A (ko) 2012-03-05 2014-08-08 가부시키가이샤 무라타 세이사쿠쇼 접합 방법, 접합 구조체 및 그 제조 방법
JP5943065B2 (ja) 2012-03-05 2016-06-29 株式会社村田製作所 接合方法、電子装置の製造方法、および電子部品
US9583453B2 (en) 2012-05-30 2017-02-28 Ormet Circuits, Inc. Semiconductor packaging containing sintering die-attach material
US12053934B2 (en) 2012-06-18 2024-08-06 Ormet Circuits, Inc. Conductive film adhesive
US9005330B2 (en) 2012-08-09 2015-04-14 Ormet Circuits, Inc. Electrically conductive compositions comprising non-eutectic solder alloys
JP2014041980A (ja) 2012-08-23 2014-03-06 International Business Maschines Corporation はんだ接合部のエレクトロマイグレーション（ｅｍ）耐性を向上させる界面合金層
CN104603922B (zh) 2012-08-31 2018-01-26 松下知识产权经营株式会社 部件安装结构体
JP6089732B2 (ja) * 2013-01-30 2017-03-08 日立金属株式会社 導電性部材の接続構造、導電性部材の接続方法、及び光モジュール
JP2014192177A (ja) * 2013-03-26 2014-10-06 Ngk Spark Plug Co Ltd 配線基板
JP6079375B2 (ja) * 2013-03-29 2017-02-15 三菱マテリアル株式会社 ハンダ粉末及びその製造方法並びにこの粉末を用いたハンダ用ペースト
JP6079374B2 (ja) * 2013-03-29 2017-02-15 三菱マテリアル株式会社 ハンダ粉末の製造方法及びこの粉末を用いたハンダ用ペースト
JP6061248B2 (ja) * 2013-03-29 2017-01-18 国立研究開発法人産業技術総合研究所 接合方法及び半導体モジュールの製造方法
EP3000554B1 (en) * 2013-04-09 2020-01-22 Senju Metal Industry Co., Ltd. Solder paste
JPWO2014203425A1 (ja) * 2013-06-20 2017-02-23 三菱電機株式会社 Ｚｎ系鉛フリーはんだおよび半導体パワーモジュール
US20150004750A1 (en) * 2013-06-27 2015-01-01 Stats Chippac, Ltd. Methods of Forming Conductive Materials on Contact Pads
JP6132716B2 (ja) * 2013-09-10 2017-05-24 株式会社東芝 金属粒子ペースト、これを用いた硬化物、および半導体装置
JP5885351B2 (ja) 2013-10-09 2016-03-15 有限会社 ナプラ 接合部及び電気配線
KR101544488B1 (ko) * 2013-12-18 2015-08-17 한국원자력연구원 반도체 센서를 표면 실장하는 실장 기판 및 그 실장 방법
CN105873713B (zh) * 2014-01-07 2018-07-10 株式会社村田制作所 结构材料接合方法、接合用片材和接合结构
JP2015141932A (ja) * 2014-01-27 2015-08-03 京セラ株式会社 配線基板およびそれを備えた多層配線基板
JP5590260B1 (ja) * 2014-02-04 2014-09-17 千住金属工業株式会社 Ａｇボール、Ａｇ核ボール、フラックスコートＡｇボール、フラックスコートＡｇ核ボール、はんだ継手、フォームはんだ、はんだペースト、Ａｇペースト及びＡｇ核ペースト
WO2015159784A1 (ja) * 2014-04-18 2015-10-22 株式会社村田製作所 被着体の接着分離方法、金属複合材料
JP2015208765A (ja) * 2014-04-28 2015-11-24 三菱電機株式会社 無鉛はんだ材、電力用半導体装置、および電力用半導体装置の製造方法
JP6648468B2 (ja) * 2014-10-29 2020-02-14 Tdk株式会社 Ｐｂフリーはんだ及び電子部品内蔵モジュール
DE102014116030A1 (de) * 2014-11-04 2016-05-04 Infineon Technologies Ag Verfahren zur Herstellung einer Verbindung und Anordnung für eine Chipzusammenstellung mit Direktverbindung
JP6089243B2 (ja) * 2015-05-22 2017-03-08 株式会社弘輝 接合構造体の製造方法
JP6029222B1 (ja) 2015-07-08 2016-11-24 有限会社 ナプラ 金属粒子、ペースト、成形体、及び、積層体
WO2017065027A1 (ja) * 2015-10-13 2017-04-20 株式会社村田製作所 樹脂基板、部品実装樹脂基板、樹脂基板の製造方法、部品実装樹脂基板の製造方法
US9515044B1 (en) 2015-10-14 2016-12-06 Napra Co., Ltd. Electronic device, method of manufacturing the same, metal particle, and electroconductive paste
US11094661B2 (en) * 2015-11-16 2021-08-17 Kabushiki Kaisha Toyota Chuo Kenkyusho Bonded structure and method of manufacturing the same
JP6607006B2 (ja) * 2015-12-01 2019-11-20 三菱マテリアル株式会社 ハンダ粉末及びこの粉末を用いたハンダ用ペーストの調製方法
JP6569511B2 (ja) * 2015-12-17 2019-09-04 三菱マテリアル株式会社 接合体、冷却器付きパワーモジュール用基板、冷却器付きパワーモジュール用基板の製造方法
KR102420126B1 (ko) 2016-02-01 2022-07-12 삼성전자주식회사 반도체 소자
WO2017154330A1 (ja) 2016-03-07 2017-09-14 株式会社村田製作所 接合材料及び接合体の製造方法
FR3049156B1 (fr) * 2016-03-15 2018-04-13 Alstom Transport Technologies Carte electronique comprenant un circuit intercalaire en matrice de billes
WO2018077798A1 (en) * 2016-10-24 2018-05-03 Jaguar Land Rover Limited Apparatus and method relating to electrochemical migration
JP6988831B2 (ja) * 2017-01-11 2022-01-05 昭和電工マテリアルズ株式会社 無加圧接合用銅ペースト、接合体、及び半導体装置
JPWO2018199259A1 (ja) 2017-04-27 2019-11-07 三菱電機株式会社 半導体装置及び電力変換装置並びに半導体装置の製造方法
CN107335879B (zh) * 2017-06-21 2019-11-08 深圳市汉尔信电子科技有限公司 一种面阵列的封装方法
US10586782B2 (en) 2017-07-01 2020-03-10 International Business Machines Corporation Lead-free solder joining of electronic structures
EP3649671B1 (en) * 2017-07-12 2021-02-17 ABB Power Grids Switzerland AG Power semiconductor module with a housing connected onto a mould compound and corresponding manufacturing method
JP2019055414A (ja) * 2017-09-21 2019-04-11 トヨタ自動車株式会社 接合材
DE112019005431T5 (de) * 2018-10-31 2021-07-15 Robert Bosch Gmbh Mischlegierungslotpaste, verfahren zur herstellung derselben und lötverfahren
JP6509469B1 (ja) * 2018-11-08 2019-05-08 三菱電機株式会社 接合構造体、半導体装置及びその製造方法
US11581239B2 (en) 2019-01-18 2023-02-14 Indium Corporation Lead-free solder paste as thermal interface material
JP2020176331A (ja) * 2019-04-22 2020-10-29 パナソニック株式会社 接合構造体および接合材料
JP7451103B2 (ja) * 2019-07-31 2024-03-18 株式会社村田製作所 チップ型電子部品、電子部品の実装構造体および電子部品連
DE102019218866A1 (de) * 2019-12-04 2021-06-10 Albert-Ludwigs-Universität Freiburg Verfahren zum Fügen mindestens eines ersten und eines zweiten Fügebereichs, Fügeverbindung und elektronische Komponente sowie Schaltungsanordnung
CN113275787B (zh) * 2020-01-31 2023-05-30 铟泰公司 作为热界面材料的无铅焊料膏
CN111540570B (zh) * 2020-06-09 2021-10-29 济宁鲁星电气科技有限公司 一种基于自反馈均一散热的变压器柜
CN112372174A (zh) * 2020-09-24 2021-02-19 南昌航空大学 耐高温服役的复合钎料、焊膏及其焊接方法与电子基板
JP7014991B1 (ja) 2021-03-31 2022-02-02 千住金属工業株式会社 プリフォームはんだ及びその製造方法、並びにはんだ継手の製造方法
WO2023248664A1 (ja) * 2022-06-23 2023-12-28 パナソニックＩｐマネジメント株式会社 接合材料および接合構造体

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07121467B2 (ja) * 1986-02-24 1995-12-25 三菱マテリアル株式会社 Ｓｉ半導体素子をＣｕ基合金製リードフレームに少ない残留熱歪ではんだ付けする方法
JPS62199260A (ja) * 1986-02-26 1987-09-02 Hitachi Ltd 金属のろう付方法
DE3635369A1 (de) * 1986-10-17 1988-04-28 Degussa Verfahren zum beschichten von oberflaechen mit hartstoffen
JP2696508B2 (ja) * 1986-12-29 1998-01-14 株式会社 徳力本店 複合ろう材のろう付方法
JPS63309390A (ja) * 1987-01-12 1988-12-16 Asahi Chem Ind Co Ltd はんだペ−スト
JPH02207539A (ja) * 1989-02-07 1990-08-17 Sanken Electric Co Ltd 半導体装置
JPH02292343A (ja) * 1989-05-02 1990-12-03 Kuraray Co Ltd ゴム組成物
JPH03281093A (ja) 1990-03-28 1991-12-11 Mitsubishi Materials Corp 耐熱性高気密性ハンダ
JP2560518B2 (ja) 1990-06-15 1996-12-04 富士電機株式会社 半導体装置の製造方法
US5178685A (en) * 1991-06-11 1993-01-12 Mobil Solar Energy Corporation Method for forming solar cell contacts and interconnecting solar cells
JPH04371394A (ja) 1991-06-18 1992-12-24 New Japan Radio Co Ltd 粉末ろう材
JPH05182973A (ja) * 1992-01-07 1993-07-23 Fujitsu Ltd 半導体装置の製造方法
US5355016A (en) * 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
JPH07235565A (ja) 1994-02-23 1995-09-05 Toshiba Corp 電子回路装置
US5427865A (en) * 1994-05-02 1995-06-27 Motorola, Inc. Multiple alloy solder preform
US5520752A (en) 1994-06-20 1996-05-28 The United States Of America As Represented By The Secretary Of The Army Composite solders
JPH08141780A (ja) * 1994-11-22 1996-06-04 Sony Corp ソルダーペースト
US6217433B1 (en) 1995-05-16 2001-04-17 Unova Ip Corp. Grinding device and method
JP2725637B2 (ja) * 1995-05-31 1998-03-11 日本電気株式会社 電子回路装置およびその製造方法
US5818699A (en) * 1995-07-05 1998-10-06 Kabushiki Kaisha Toshiba Multi-chip module and production method thereof
JP3173350B2 (ja) * 1995-10-04 2001-06-04 住友金属鉱山株式会社 合金ろう材
EP0854768A1 (en) 1995-10-06 1998-07-29 Brown University Research Foundation Soldering methods and compositions
JP3664188B2 (ja) 1995-12-08 2005-06-22 株式会社東京精密 表面加工方法及びその装置
US5679055A (en) 1996-05-31 1997-10-21 Memc Electronic Materials, Inc. Automated wafer lapping system
AU3781797A (en) 1996-08-16 1998-03-06 Hugh P Craig Printable compositions, and their application to dielectric surfaces used in the manufacture of printed circuit boards
JP3226213B2 (ja) * 1996-10-17 2001-11-05 松下電器産業株式会社 半田材料及びそれを用いた電子部品
JP3446798B2 (ja) 1996-11-29 2003-09-16 日本特殊陶業株式会社 接合バンプ付き配線基板
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
JPH10173006A (ja) * 1996-12-09 1998-06-26 Hitachi Ltd 半導体装置および半導体装置の製造方法
JPH10180624A (ja) 1996-12-19 1998-07-07 Shin Etsu Handotai Co Ltd ラッピング装置及び方法
US5928404A (en) * 1997-03-28 1999-07-27 Ford Motor Company Electrical solder and method of manufacturing
US5964646A (en) 1997-11-17 1999-10-12 Strasbaugh Grinding process and apparatus for planarizing sawed wafers
US5980366A (en) 1997-12-08 1999-11-09 Speedfam-Ipec Corporation Methods and apparatus for polishing using an improved plate stabilizer
JPH11186712A (ja) 1997-12-24 1999-07-09 Nissan Motor Co Ltd はんだペーストおよび接続方法
US6235996B1 (en) 1998-01-28 2001-05-22 International Business Machines Corporation Interconnection structure and process module assembly and rework
JPH11317413A (ja) * 1998-02-19 1999-11-16 Texas Instr Inc <Ti> 接着シ―トから基板へ粒子を移す方法およびその方法で製造された半導体パッケ―ジ
JPH11254185A (ja) * 1998-03-10 1999-09-21 Mitsui High Tec Inc フレックス接合材
US6132289A (en) 1998-03-31 2000-10-17 Lam Research Corporation Apparatus and method for film thickness measurement integrated into a wafer load/unload unit
JP3187373B2 (ja) 1998-07-31 2001-07-11 京セラ株式会社 配線基板
JP2000052027A (ja) 1998-08-11 2000-02-22 Nihon Almit Co Ltd 耐高温用金属接合法
JP2000116571A (ja) 1998-10-14 2000-04-25 Toto Ltd 樹脂発熱成形体
US6207259B1 (en) * 1998-11-02 2001-03-27 Kyocera Corporation Wiring board
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
JP2000223831A (ja) 1999-02-03 2000-08-11 Yuken Kogyo Kk Ｂｇａによる表面実装用ペーストはんだと表面実装方法
JP3074649B1 (ja) 1999-02-23 2000-08-07 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 無鉛半田粉末、無鉛半田ペースト、およびそれらの製造方法
US6227950B1 (en) 1999-03-08 2001-05-08 Speedfam-Ipec Corporation Dual purpose handoff station for workpiece polishing machine
JP2001009587A (ja) 1999-04-27 2001-01-16 Nec Kansai Ltd ろう材，ろう付け部材およびろう付け方法
US6366973B1 (en) * 1999-05-03 2002-04-02 3Com Corporation Slave interface circuit for providing communication between a peripheral component interconnect (PCI) domain and an advanced system bus (ASB)
US6365973B1 (en) 1999-12-07 2002-04-02 Intel Corporation Filled solder
JP2001205476A (ja) 2000-01-27 2001-07-31 Sumitomo Metal Mining Co Ltd 合金ろう材
TWI248842B (en) * 2000-06-12 2006-02-11 Hitachi Ltd Semiconductor device and semiconductor module
US6633005B2 (en) * 2001-10-22 2003-10-14 Micro Mobio Corporation Multilayer RF amplifier module

Also Published As

Publication number Publication date
JP2002280396A (ja) 2002-09-27
US20070031279A1 (en) 2007-02-08
JP3558063B2 (ja) 2004-08-25
KR20030078853A (ko) 2003-10-08
US8022551B2 (en) 2011-09-20
TWI230104B (en) 2005-04-01
TWI248842B (en) 2006-02-11
JP3966332B2 (ja) 2007-08-29
JP2002261105A (ja) 2002-09-13
KR100724031B1 (ko) 2007-06-04
KR20010111635A (ko) 2001-12-19
JP4788119B2 (ja) 2011-10-05
TWI248384B (en) 2006-02-01
KR100428277B1 (ko) 2004-04-27
KR20030078854A (ko) 2003-10-08
US7075183B2 (en) 2006-07-11
US7259465B2 (en) 2007-08-21
KR100724030B1 (ko) 2007-06-04
US20020100986A1 (en) 2002-08-01
JP2005229113A (ja) 2005-08-25
JP2002254194A (ja) 2002-09-10
US20020171157A1 (en) 2002-11-21
JP2005026702A (ja) 2005-01-27
US20020114726A1 (en) 2002-08-22

Similar Documents

Publication Publication Date Title
JP3414388B2 (ja) 電子機器
JP4416373B2 (ja) 電子機器
JP3757881B2 (ja) はんだ
JP4096992B2 (ja) 半導体モジュールの製造方法
US7722962B2 (en) Solder foil, semiconductor device and electronic device
JP4051893B2 (ja) 電子機器
JP2002301588A (ja) はんだ箔および半導体装置および電子装置
JP2004174522A (ja) 複合はんだ、その製造方法および電子機器
JP2002305213A (ja) はんだ箔および半導体装置および電子装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees