JPS63309390A - はんだペ−スト - Google Patents

はんだペ−スト

Info

Publication number
JPS63309390A
JPS63309390A JP62173838A JP17383887A JPS63309390A JP S63309390 A JPS63309390 A JP S63309390A JP 62173838 A JP62173838 A JP 62173838A JP 17383887 A JP17383887 A JP 17383887A JP S63309390 A JPS63309390 A JP S63309390A
Authority
JP
Japan
Prior art keywords
solder
grains
hole
flux
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62173838A
Other languages
English (en)
Inventor
Tetsuya Hashimoto
哲也 橋本
Takashi Katono
上遠野 隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Chemical Industry Co Ltd
Original Assignee
Asahi Chemical Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Chemical Industry Co Ltd filed Critical Asahi Chemical Industry Co Ltd
Priority to JP62173838A priority Critical patent/JPS63309390A/ja
Publication of JPS63309390A publication Critical patent/JPS63309390A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明ははんだペーストに関し、特に低コストで生産性
・信頼性の高いスルーホール回路に用いて好適なはんだ
ペーストに関するものである。
[従来の技術] 従来、スルーホール回路基板は主にサブトラクティブ法
により作成されていた。つまり、両面銅張積層板にスル
ーホール用の穴あけを行い、次に化学めっきのための活
性化処理および化学めっき処理を行い、次いで電気めっ
きにより必要な膜厚分をつけ、その後にスルーホール部
および回路導体部のところをレジストでマスキングし、
不要部をエツチング除去する方法である。この方法によ
り、高イ8頼性のスルーホール回路を形成することがで
きるが、特に化学めっき工程において、その処理工程数
および使用薬液が多いために処理時間が長く、また材料
費が高価になるため、生産性および経済性に問題があっ
た。
より生産性を向上したスルーホール回路の製造方法とし
て、導電性接着剤を用いる方法がある。
これはスルーホール用の穴あけを行った後、その穴にス
クリーン印刷法あるいはディスペンサを用いた方法など
により導電性接着剤を流し込み、加熱硬化させて両面導
体の導通をとる方法である。
この方法は生産性には優れるものの、経済性・信頼性に
多少の問題があり、また導電性接着剤の比抵抗が銅に比
べて1〜2桁高いこと、および導電性接着剤と銅との界
面で接触抵抗が生ずることにより、形成されたスルーホ
ール抵抗は上述のサブトラクティブ法によるものよりか
なり高くなる。
なお、上述と同じ方法で、経済性・信頼性の点から導電
性接着剤の代わりにはんだペーストを用いる方法も考え
られる。第11図は従来のはんだペーストを使用したス
ルーホール回路基板の断面図である。図において、1は
積層体で絶縁層2と、導電層3.4からなっている。1
1はスルーホール用の穴、12はリフローされたはんだ
、13ははんだリフロ一時にフラックスが活性化するこ
とにより発生したガスである。このように従来のはんだ
ペーストを用いる方法ではガス13の発生や、はんだ特
有の表面張力の高さのために導電層3,4を結ぶはんだ
のブリッジが起こらず、両導電層間の導通をとるのが困
難であった。
[発明が解決しようとする問題点] このようにスルーホール回路の導通のための従来の手段
は、あるいは工程が複雑でかつ使用薬品の種類が多いた
めに高価格をまねき、あるいは導電層間の接続強度の不
足または接合部の高抵抗化など信頼性にかける欠点があ
フた。
本発明はこのような従来の欠点を解消し、簡単な工程で
スルーホール回路の導通が可能であり、かつ低価格で生
産性・イ3頼性にすぐれたスルーホール回路を実現する
ことのできるはんだペーストを提供することを目的とす
る。
[問題点を解決するための手段] このような目的を達成するために、本発明のはんだペー
ストは、複数のはんだ粒と、複数の金属粒と、フラック
スとを含み、複数の金属粒のそれぞれの少なくとも一部
分ははんだ粒より高い融点を有することを特徴とする。
[作 用] 本発明のはんだペーストをスルーホール回路の導通のた
めに使用すると、はんだリフロー後のスルーホール部の
接合強度が高く、また電気抵抗も小さい。さらにはんだ
ペーストに金属粒を分散させているので、導通層間のは
んだのブリッジの発生が容易になり導通ネ良を生ずるこ
とがない、また、接合にはんだペーストを用いることに
より、スルーホール回路基板をL5!#な工程で低価格
に、しかも高い信頼性を保って製造することができる。
[実施例コ 以下に図面を参照して本発明の詳細な説明する。
第1図は本発明のはんだペーストをスルーホール回路基
板のスルーホール用穴に充てんした状態を示す断面図で
ある。図において1は積層体で、絶縁層2およびそれぞ
れ絶縁層2を挾んで設けられた例えば銅、銀などからな
る導電層3.4からなっている。5は積層体1を貫通す
る穴である。6^ははんだ粒、7は金属粒、8はフラッ
クスである。本発明のはんだペーストははんだ粒6^、
金属粒7およびフラックス8から構成される。
本発明のはんだペーストを用いたスルーホール回路基板
の作製法を第2図(A)−(C)を参照して説明する。
工程(1):まず絶縁層2を挾んで両側に導電層3.4
が設けられている積層体1にス ルーホール用の穴5をあける(第2 図(A))。
工程(2)二次にはんだ粒6A、金属粒7およびフラッ
クス8を混合したはんだペース トをスクリーン印刷法あるいはディ スペンサその他を用いる方法によっ て穴5内に塗布または充てんする (第2図(B))。
工程(3):そしてはんだの融点以下の温度で予備加熱
した後、はんだの融点以上か つ金属粒を構成する材質のうちで最 も高い融点以下の温度でリフローし 冷却して凝固させる。この工程によ ってはんだ粒は溶融し、金属粒7を 分散させ、かつ導電層3.4を電気的 に導通させるはんだブロック6とな る(第2図(C))。
このように本発明のはんだペーストを使用して得られた
スルーホール基板は、その製造工程が簡単であるにもか
かわらず、両導電層間の導通が確実に行われ、導電層と
はんだとの接合強度が高く、また接合部の比抵抗を著し
く低くすることができる。
積層体のスルーホール部の断面構造は第1図に示した形
状に限られず、第3図に示すように、導電層3.絶縁層
2のみにあけられた穴の中に本発明のはんだペーストを
充てんしてもよい。
また第4図に示すように穴5の壁面5^に本発明のはん
だペーストを塗布してもよい。このように塗布したはん
だペーストを加熱してリフローさせると、第5図に示す
ような導電層3と4が金属粒7を分散したはんだ6によ
って導通されたスルーホール回路が得られる。
以下に本発明の細部について、詳細に説明する。
はんだ粒の材質としては、導電層との濡れ性が良ければ
何でも良い。例えば導電層が一般の銅や銀の場合、5n
−Pb系−5n−Pb−Ag系合金が熱による歪を吸収
しやすく汎用されるが、特に導電層が銀の場合にはSn
−Pb−Ag系がより好ましい。また、リフロー後ワー
クが高温にさらされる場合には高温はんだ、逆にワーク
に耐熱性が備わっていない場合には低温はんだも使用で
きる。はんだの粒径については特に限定はしないが、ス
クリーン印刷やディスペンサを用いて任意の箇所に塗布
する場合は、市販されているはんだペーストに使用され
るはんだ粒と同程度、すなわち150μm以下が好まし
い。特に第1図のように穴または第3図のような凹部に
塗布または充てんする場合、粒径はその穴の直径より小
さいことが必要なのは当然である0粒の形状は印刷・塗
布性を考慮して想定されるが、一般にはメタルマスクを
使用する場合は不定形、メツシュスクリーン・ディスペ
ンサを使用する場合は球形の方が望ましい。
金属粒を構成する材質のうち少なくとも1つは、はんだ
粒6^より高い融点を持つことが必要であるが、はんだ
のりフロ一温度を考慮すると融点ははんだのそれより5
0℃以上、さらには100℃以上であることが好ましい
。また、金属粒ははんだとの濡れ性の良いことも必要で
ある。実際には金属粒との濡れ性の良いはんだを選択す
ることにより、銅、銀、金、白金、鉛、錫、鉄、ニッケ
ル。
インジウム、アルミニウム、ステンレスおよび上記2種
以上の金属から成る合金および前述したはんだ粒6Aよ
り高い融点をもつはんだなどが使用できる。また、必ず
しも金属粒を構成する全ての材質がはんだ粒6Aより高
い融点をもつ必要はなく、例えば上述の金属粒の表面に
はんだ粒6^と同材質のものを覆ったものなども使用で
きる。以上の金属粒の中では銅、銀、金が好ましく、経
済性の点からは特に銅が好ましい。また後述のように、
はんだ粒5金属粒、フラックスを混合して本発明のはん
だペーストを得る場合、金属粒は単独で使用しても良い
し、あるいは2種以上混合して使用しても良い。金属粒
径については、スルーホール用穴の直径より小さいこと
が必要であるのは当然であるが、印刷・塗布性を考慮す
ると 150μm以下が好ましい。また後述するように
金属粒量との相関が強く、より小さい方が好ましい。ま
た、粘度偏析を避けるために均一の粒径のものを使用し
た方が好ましい、形状もはんだ粒の場合と同様に、印刷
・塗布性を考慮して選択すれば良いが、これも後述する
ように球形より不定形の方がリフロー後のはんだとの界
面面積が大きくとれるので信頼性的には好ましい。
フラックスは、樹脂系フラックス、特に活性化樹脂フラ
ックスが好ましい。これはロジン系天然樹脂またはその
変性樹脂を主成分とし、これに活性剤・有機溶剤・粘度
調整剤・その他の添加剤が添加されたものである。一般
に、変性樹脂には重合ロジン、フェノール樹脂変性ロジ
ンなど、活性剤には無機系および有機系フラックス、そ
の中でも特にアミン塩酸塩や有機酸系のフラックス、有
機溶剤はカルピトール系、エーテル系のものが用いられ
る。
上述のはんだ粒、金属粒、フラックスを混合することに
より本発明のはんだペーストが得られるが以下その混合
比を詳述する。以下に述べる金属粒量および金属粒の総
体積とは、金属粒を構成するはんだ粒6Aよりも融点の
高い部分のみの量および体積をさす。
はんだ粒は、混合させた金属粒間の空隙をリフロー後に
完全に充てんできるだけの量があれば良いが、その総体
積は金属粒のそれの局以上であることが望ましい。しか
しその量は金属粒の形状によっても左右され、例えば、
不定形の場合にはより多くのはんだ粒量が必要になる。
現実には、金属粒の形状が球形の場合、体積比ではんだ
粒/(はんだ粒子金属粒)が0.5以上、不定形の場合
では0.7以上が好ましい。
金属粒量については、上述のはんだ粒/(はんだ粒子金
属粒)の値より、形状が球形の場合には金属粒/(はん
だ粒子金属粒)=0.5以下、不定形の場合には0.3
以下が好ましい6本発明のはんだペーストを第1図に示
したように、スルーホール用穴に塗布した後、リフロー
してスルーホール回路を形成する場合には、金属粒量の
割合が極端に少なくなると、スルーホール導通がとれな
い場合がある。そこで、スルーホール導通がとれるため
の最小限必要な金属粒量の割合を調べると、第6図に示
すように全金属粒の表面種の総和が大ぎいほど低くなる
傾向となる。スルーホール回路を形成するための最適な
金属粒量の割合は、形状が球形の場合では粒径に従って
第7図、形状の比較では第8図の斜線部分のように変化
する。これら各図に示すように、粒が球形の場合には粒
径が小、さいはと、また同じレベルの粒径であれば球形
より不定形の方が、混合させる金属粒量の割合は少なく
てすむことになる。しかし導通のためには、金属粒量は
少なすぎてはならず、一般に人手可能な径の小さな不定
形の金属粒でも、少なくとも0.5VO1%、さらには
3 vo1%さらには5 vo1%以上混合させること
が好ましい。
フラックス量については、リフローしたはんだ粒量およ
びはんだ粒−金属粒間の一体化を引き起こすのに充分な
量が必要であるが、例えば金属粒が銅の場合でははんだ
粒の5wt%以上、さらには7+vt%以上、さらには
10wt%以上が好ましい。なお、フラックス量は金属
粒量の割合が増すに従って印刷・塗布性が劣らない範囲
で増やす必要がある。
以上の比率のはんだ粒、金属粒およびフラックスをワー
ナ型ミキサー、ロールミキサー、コニーダー型ミキサー
、ボールミルミキサーなどを用いて混合する。
積層体1はどのような方法によって製造されたものでも
よく、また導電層、絶縁層、導電層からなる連続した3
層を含んでいれば、他の層がさらに積層されていても差
し支えない。
導電層の材質は、溶融はんだとの濡れ性が良いことが必
要であるが銅または銀が一敗的である。
絶縁層2の厚みはあまり大きすぎると絶縁層を挾んだ2
つの導電層の導通が困難となるので2−I以下、さらに
は500μ■以下、さらには100μm以下が好ましい
穴あけは、ぼり・かす等が発生せず穴の周囲の導電層が
絶縁層から剥離しなければ、いかなる方法によっても良
く、例えばドリル・パンチ等が使用される。また穴は第
2図(A)のような貫通穴に限らず絶縁層を挾んだ2つ
の導電層が導通可能であれば良く、第3図のような穴で
もよい。穴径については特に限定はしないが、第2図(
B)に示すようにはんだペーストを充てんする場合では
穴径が大きすぎると充てんが困難となるので直径で3f
fim以下、さらには2oI!1以下、さらにはin+
m以下が望ましい。
本発明のはんだペーストは、スクリーン印刷法あるいは
ディスペンサなどを用いた方法によりスルーホール用穴
に塗布されるが、生産性の点からスクリーン印刷法の方
がより好ましい。塗布形態は第2図(B)に示した形態
に限らず、絶縁層を挾んだ2つの導電層が導通可能な状
態であれば良く、例えば第4図のように穴5の壁面5A
に塗布した形態でもよい。これは、スルーホール径が大
きい場合により有効である。また、いずれの場合もリフ
ロー後は見かけ上の体積が減少するので、多めに塗布し
ておく必要がある。
予備加熱は、リフロ一時の急激な温度上昇による基板へ
の熱応力を緩和するためと同時に、フラックス中の揮発
成分を完全に放散させリフロ一時のガス発生を抑える効
果があり、行うことが好ましい。条件は基板の材質・構
造などによって異なるが、はんだの融点の50℃〜15
0℃以下、さらには70℃〜100℃以下が好ましい。
例えば、Sn:Pb=63:37の組成のはんだ(共晶
はんだ)の場合には、 130℃〜160℃が好ましい
、これより高すぎるとフラックスが硬化し、はんだ付性
が悪くなり、また低すぎるとフラックスの揮発成分の放
散が不充分でガスの滞留を起こし、はんだ平温れの原因
となる。加熱時間も基板の熱容量、はんだペーストの量
、加熱方式などにより異なるが、基板の表面が規定の温
度に達してから1〜3分間程度が好ましい。
リフロ一温度は、接合強度の点からはんだの融点の20
℃以上、さらには50℃以上が好ましい。上限温度は基
板の耐熱性によるが、あまり高すぎるとフラックスが炭
化し活性作用がなくなるので注意が必要である。リフロ
ー最適温度は、例えば共晶はんだの場合には230℃〜
260℃あたりとなる。時間の設定は予備加熱の場合と
同様であるが、数秒以上あれば良い。
加熱方法としては、熱風乾燥オーブン、赤外線加熱、ヘ
ーバーフェーズソルダリング、レーザ加熱、ホットプレ
ート、抵抗加熱などがあるが、赤外線加熱が一般に用い
られている。リフロー後の形態は、はんだペーストを第
2図(B)のように充てんした場合は同図(C)、第4
図のように塗布した場合は第5図のようになる。
リフロー後、第9図に示すようにはんだおよび基板の表
面にフラックス残留物9が生成されるが、必要に応じて
洗浄を行う。洗浄剤として、トリクロロトリフルオロエ
タンに代表されるフロン系溶剤や1−1−1−トリクロ
ルエタンなどの塩素系溶剤を用いてシャワー洗浄・超音
波洗浄などを行えば良い。
なお、工程(1)の前に、例えばソルダーレジストのよ
うにはんだ耐熱をもち、かつはんだとの濡れ性が悪い材
料を導電層表面のスルーホール用穴周辺部に塗布あるい
は貼付することにより、リフロー後のはんだを導電層表
面に流れ出さないようにすることは好ましいことである
。これにより、スルーホール部ランドに回路パターンが
接近している場合にはランドとパターンとのブリッジ発
生が抑えられ、またスルーホール用穴に埋め込んだはん
だペーストの量が少ない場合でも、はんだが表面に流れ
出ることがないので、第10図に示すような導通不良の
発生が抑えられる。
次に本発明のはんだペーストをスルーホール回路基板に
使用した具体例を示すが、本発明はかかる実施例にのみ
限定されるものではなく、例えば、ジャンパー回路の導
通用など従来のはんだではブリッジ不可能な距離にあっ
た2端子間の導通を可能にする。
実施例1 以下に示す組成のはんだペーストを使用した。
はんだ粒材質  Sn/ Pb= 63/ 37はんだ
粒径   平均30μm はんだ粒形状  球形 フラックス   強粘性ロジン 混合比(重量比) はんだ粒:銅粒:フラックス=88:30:12厚さ8
0μmのアルミニウム薄板上に、イーストマンコダック
社製のネガ型レジスト「マイクロレジスト747」を膜
厚が5μmとな委ように塗布した。レジストを塗布した
アルミニウム板をプリベークし、配線板のパターンを通
して、高圧水銀ランプで露光し、専用の現像液およびリ
ンス液を用いて現像し、ボストベークしてアルミニウム
薄板の片面にレジストパターンを形成した。
次いで、レジストパターンの形成されたアルミニウム薄
板を陰極として、ビロリン酸銅めっき浴を使用し、電解
銅めっぎを行った。得られた導体パターンは導体幅が2
50μm、導体間隔が30μm、導体厚が65μmのも
のであった。
その後、日立化成社製絶縁フェス(Wl−640)で導
体パターン面をオーバコートし、セメダイン社製エポキ
シ樹脂系接着剤(SG−EPO−EP−008)を用い
てアルミニウム薄板を外側にして2枚貼り合わせた。こ
の時の絶縁層の厚みは50μmであった。
次いで10wt%の塩酸によりアルミニウム薄板をエツ
チング除去し、再びビロリン酸銅めっき浴で電解銅めっ
きを行った。得られた導電体の厚みは、片面当り 13
0μ■であった。次にスクリーン印刷によりタムラ製作
所製ソルダーレジスト(USR−11G)を塗布し、紫
外線を照射して硬化させた後、スルーホール形成部にト
リルで0.45mmφの穴をあけた。次にメタルマスク
(0,14mmt)を用いたスクリーン印刷法にて、ア
ルファ社製はんだペースト(63Sn/37Pb 、 
RA390X3)に金属粒として平均粒径35μlの球
状銅粒を混合させたものを第2図(6)に示したように
穴に埋め込んだ。
その後、130℃の熱風オーブン中で20分間予備加熱
した後、230℃の熱風オーブン中で5分間リフローさ
せ、表面のフラックス残留分をトリクロロトリフルオロ
エタンで超音波洗浄して除去した。
形成されたスルーホール部の断面を観察したところ第1
1図のようなはんだの分離はなく、第2図fc)のよう
にリフローしたはんだおよび金属粒はスルーホール用穴
の内部にまで充てんされていた。はんだ中に金属粒が分
散されているために、複合されたはんだの強度が高く、
導電層との接合強度も高い。またスルーホールの抵抗は
低く、−穴当りのスルーホール抵抗は1mΩ以下であっ
た。
、またヒート・サイクルテストとして80℃×30分間
−−30℃×30分間を200サイクル繰り返しても抵
抗値に±1%以上の変動は見られなかった。
実施例2 実施例1と同様にして得られた導電層130μm、絶縁
層50μmの積層体にドリルで0.45111mφの穴
をあけた。次にメタルマスク(0,14mmt)を用い
たスクリーン印刷法にて、アルファ社製はんだペースト
(63Sn/ 37Pb、 RA390X3)に金属粒
として平均粒径15μmの不定形銅粒を混合させたもの
を穴に第2図(8)のように埋め込んだ。使用したはん
だペーストの組成は実施例1の場合と同様であった。は
んだ粒、銅粒、フラックスの混合比は重量ではんだ粒:
銅粒:フラックス=88+ 4 : 12であった。
その後、130℃の熱風オーブン中で20分間予備加熱
した後、230℃の熱風オーブン中で5分間リフローさ
せ、表面のフラックス残留分をトリクロロトリフルオロ
エタンで超音波洗浄し除去した。
形成されたスルーホール部の断面を観察したところ、第
2図(C)のようにリフローしたはんだおよび金属粒は
スルーホール用穴の内部にまで充てんされており、−穴
当りのスルーホール抵抗は1mΩ以下であった。またヒ
ート・サイクルテストとして80℃×30分間→−30
℃×30分間を200サイクル繰り返しても抵抗値に±
1%以上の変動は見られなかった。
実施例3 実施例1と同様にして得られた導電層130μm、絶縁
層50μmの積層体にドリルで0.45au++φの穴
をあけた。次にメタルマスク(o、14mmt)を用い
たスクリーン印刷法にて、アルファ社製はんだペースト
(63Sn/37Pb、 RA390X3)に金属粒と
して平均粒径95μmの球形銅粒を混合させたものを穴
に第2図(B)のように埋め込んだ。使用したはんだペ
ーストの組成は実施例1の場合と同様であった。はんだ
粒、銅粒、フラックスの混合比は重量で、はんだ粒、銅
粒、フラックス=88:60:12であった。
その後、130℃の熱風オーブン中で20分間予備加熱
した後、230℃の熱風オーブン中で5分間リフローさ
せ、表面のフラックス残留分をトリクロロトリフルオロ
エタンで超音波洗浄し除去した。
形成されたスルーホール部の断面を観察したところ、第
2図(C)のようにリフローしたはんだおよび金属粒は
スルーホール用穴の内部にまで充てんされており、−穴
当りのスルーホール抵抗は1mΩ以下であった。またヒ
ート・サイクルテストとして80℃×30分間H−30
℃×30分間を200サイクル繰り返しても抵抗値に±
1%以上の変動は見られなかった。
実施例4 実施例1と同様にして得られた導電層130μm、絶縁
層50μIの積層体にドリルで0.7mmφの穴を開け
た。次にメツシュスクリーンを用いたスクリーン印刷法
にてアルファ社製はんだペースト(63Sn/37Pb
、 R^390X3)に金属粒として平均粒径zOμm
の不定形銅粒を混合させたものを穴に第4図に示したよ
うに塗布した。使用したはんだペーストの組成は実施例
1の場合と同様であった。
はんだ粒、銅粒、フラックスの混合比は重量で、はんだ
粒:銅粒:フラックス”88:10:12であった。
その後、100℃の熱風オーブン中で20分間予備加熱
した後、230℃の熱風オーブン中で5分間リフローさ
せ、表面のフラックス残留分をトリクロロトリフルオロ
エタンで超音波洗浄し除去した。
形成されたスルーホール部の断面を観察したところ、第
5図のようにリフローしたはんだおよび金属粒はスルー
ホール用穴の内壁にそって存在して導電層3と4とを導
通していた。−穴当りのスルーホール抵抗は1111Ω
以下であった。またヒート・サイクルテストとして80
℃×30分間−−30℃×30分間を200サイクル繰
り返しても抵抗値に±1%以上の変動は見られなかった
実施例5 以下に示す組成のはんだペーストを使用した。
はんだ粒材質  Sn/Pb/Ag= 62/36/2
はんだ粒径   平均30μI はんだ粒形状  球形 フラックス   強情性ロジン 混合比(重量比) はんだ粒;根粒:フラックス=88 : 30 : 1
2実施例1と同様にして得られた導電層130μm、絶
縁層50μlの積層体にドリルで0.45111mφの
穴をあけた。
次にメタルマスク(o、t4mmt)を用いたスクリー
ン印刷法にて、アルファ社製はんだペースト(Sn/ 
Pb/ Ag= 62/ 36/ 2 、 RA390
X3)に金属粒として平均粒径35μIの球状銀粉を混
合させたものを第2図(B)に示したように穴に埋め込
んだ。
その後、130℃の熱風オーブン中で20分間予備加熱
した後、230℃の熱風オーブン中で5分間リフローさ
せ、表面のフラックス残留分をトリクロロトリフルオロ
エタンで超音波洗浄して除去した。
形成されたスルーホール部の断面を観察したところ、第
2図(C)のようにリフローしたはんだおよび金属粒は
スルーホール用穴の内部にまで充てんされており、−穴
当りのスルーホール抵抗はimΩ以下であった。またヒ
ート・サイクルテストとして80℃×30分間−−30
℃×30分間を200サイクル繰り返しても抵抗値に±
1%以上の変動は見られなかった。
実施例6 以下に示すはんだペーストを用いて実施例2と全く同様
にしてスルーホール回路を形成した。
はんだ粒材質  Sn/ Pb= 63/ 37はんだ
粒径   平均30μm はんだ粒形状  球形 金属粒材質   Cu/5n=90/10 (合金)金
属粒径    平均30μm 金属粒形状   球形 フラックス   弱活性ロジン 混合比(重量比) はんだ粒:金属粒:フラックス=88 : 25 : 
12形成されたスルーホール部の断面を観察したところ
、第2図(C)のようにリフローしたはんだおよび金属
粒はスルーホール用穴の内部にまで充てんされており、
−穴当りのスルーホール抵抗は1a+Ω以下であった。
またヒート・サイクルテストとして80℃x30分間−
−30℃x30分間を200サイクル繰り返しても抵抗
値に±1%以上の変動は見られなかった。
実施例7 以下に示すはんだペーストを用いて実施例2と全く同様
にしてスルーホール回路を形成した。
はんだ粒材’[Sn/ t’b= 63/ 37はんだ
粒径   平均30μm はんだ粒形状  球形 金属粒材質   Sn/ Pb= 10/ 90 (合
金)(高温はんだ) 金属粒径    平均30μ色 金属粒形状   球形 フラックス   弱活性ロジン 混合比(重量比) はんだ粒二金属粒:フラックス=88 : 25 : 
12形成されたスルーホール部の断面を観察したところ
、第2図(C)のようにリフローしたはんだおよび金属
粒はスルーホール用穴の内部にまで充てんされており、
−穴当りのスルーホール抵抗は1mΩ以下であった。ま
たヒート・サイクルテストとして80℃×30分間←−
30℃X30分間を200サイクル繰り返しても抵抗値
に±1%以上の変動は見られなかった。
実施例8 以下に示すはんだペーストを用いて実施例2と全く同様
にしてスルーホール回路を形成した。
はんだ粒材質  Sロ/Pb=63/37はんだ粒径 
  平均30μm はんだ粒形状  球形 金属粒材質および粒径、形状 平均粒径30μmの球形銅粒の 全表面をSn/Pb= 63/37のはんだ(厚み2μ
m)で覆ったも の フラックス   弱活性ロジン 混合比(重量比) はんだ粒二金属粒:フラックス=88 : 25 : 
12形成されたスルーホール部の断面を観察したところ
、第2図(C)のようにリフローしたはんだおよび金属
粒はスルーホール用穴の内部にまで充てんされており、
−穴当りのスルーホール抵抗は1mΩ以下であった。ま
たヒート・サイクルテストとして80℃x30分間−−
30℃×30分間を200サイクル繰り返しても抵抗値
に±1%以上の変動は見られなかった。
[発明の効果] 以上説明したように、本発明によれば、スルーホール回
路の導通のためのはんだペーストが金属粒を分散させて
いるために、はんだリフロー後のスルーホール部の接合
強度が高く、また電気抵抗も小さい。さらに接合にはん
だペーストを用いることにより、スルーホール回路基板
を簡単な工程で低価格に、しかも高い信頼性を保って製
造することができる。
本発明にかかるはんだペーストをスルーホール回路に用
いた場合、導電性接着剤と比べ導電層との接合強度で1
0倍、比抵抗で10分の1の値をもち、またコストか約
10分の1という特徴を兼ね備えているはんだを用いる
ので、低コストで高信頼性、かつ生産性の高いスルーホ
ール回路基板が得られる。
本発明のはんだペーストがスルーホール回路基板の導通
用だけでな(、電気的な接続部に広く用いられることは
言うまでもない。
【図面の簡単な説明】
第1図は本発明のはんだペーストのスルーホール回路基
板への適用例を示す断面図、 第2図(A)ないしくC)は本発明のはんだペーストを
用いたスルーホール回路基板の製造工程の実施例を説明
する断面図、 第3図ないし第5図は本発明のはんだペーストのスルー
ホール回路基板への適用の他の例を説明する断面図、 第6図、第7図、第8図はそれぞれ本発明はんだペース
ト中の金属粒の最適比率、最適粒径および形状を説明す
る図、 第9図および第1θ図はそれぞれ本発明のはんだペース
トを用いたスルーホール回路基板の製造工程の他の例を
説明する断面図、 第11図は従来のはんだペーストを用いたスルーホール
回路基板の断面図である。 1・・・積層体、 2・・・絶縁層、 3.4・・・導電層、 5・・・穴、 5A・・・穴壁、 6・・・はんだ、 6A・・・はんだ粒、 7・・・金属粒、 8・・・フラックス、 9・・・フラックス残留分、 11・・・穴、 12・・・はんだ、 13・・・ガス。 第11図 8フランクス 第2図 第3図 第4図 第5図 第6図 小−款 任−入 第7図 第8図

Claims (1)

  1. 【特許請求の範囲】 1)複数のはんだ粒と、複数の金属粒と、フラックスと
    を含み、前記複数の金属粒のそれぞれの少なくとも一部
    分は前記はんだ粒より高い融点を有することを特徴とす
    るはんだペースト。 2)前記金属粒と前記はんだ粒との体積比が0.005
    ≦金属粒/金属+はんだ粒≦0.67であることを特徴
    とする特許請求の範囲第1項記載のはんだペースト。 3)前記金属粒の粒径が150μm以下であることを特
    徴とする特許請求の範囲第1項または第2項に記載のは
    んだペースト。 4)前記金属粒が銅粒であることを特徴とする特許請求
    の範囲第1項ないし第3項のいずれかの項に記載のはん
    だペースト。 5)前記フラックスが重量比で前記はんだ粒の5%以上
    であることを特徴とする特許請求の範囲第1項ないし第
    4項のいずれかの項に記載のはんだペースト。 6)前記はんだ粒の粒径が150μm以下であることを
    特徴とする特許請求の範囲第1項ないし第4項のいずれ
    かの項に記載のはんだペースト。
JP62173838A 1987-01-12 1987-07-14 はんだペ−スト Pending JPS63309390A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62173838A JPS63309390A (ja) 1987-01-12 1987-07-14 はんだペ−スト

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62-3245 1987-01-12
JP324587 1987-01-12
JP62173838A JPS63309390A (ja) 1987-01-12 1987-07-14 はんだペ−スト

Publications (1)

Publication Number Publication Date
JPS63309390A true JPS63309390A (ja) 1988-12-16

Family

ID=26336781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62173838A Pending JPS63309390A (ja) 1987-01-12 1987-07-14 はんだペ−スト

Country Status (1)

Country Link
JP (1) JPS63309390A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0417994A (ja) * 1990-05-10 1992-01-22 Asahi Chem Ind Co Ltd はんだ組成物
WO1996022670A1 (en) * 1995-01-18 1996-07-25 Coates Brothers Plc Production of electrical circuit boards
EP1109430A2 (en) * 1999-12-14 2001-06-20 Nitto Denko Corporation Double-sided circuit board and multilayer wiring board comprising the same and process for producing double-sided circuit board
JP2006272397A (ja) * 2005-03-29 2006-10-12 Toyota Motor Corp クリームはんだ
KR100724031B1 (ko) * 2000-06-12 2007-06-04 가부시키가이샤 히타치세이사쿠쇼 Pb 프리 접속재료
CN103153001A (zh) * 2013-02-05 2013-06-12 浙江宇视科技有限公司 一种pcb板及加工方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0417994A (ja) * 1990-05-10 1992-01-22 Asahi Chem Ind Co Ltd はんだ組成物
WO1996022670A1 (en) * 1995-01-18 1996-07-25 Coates Brothers Plc Production of electrical circuit boards
EP1109430A2 (en) * 1999-12-14 2001-06-20 Nitto Denko Corporation Double-sided circuit board and multilayer wiring board comprising the same and process for producing double-sided circuit board
EP1109430A3 (en) * 1999-12-14 2003-09-10 Nitto Denko Corporation Double-sided circuit board and multilayer wiring board comprising the same and process for producing double-sided circuit board
KR100724031B1 (ko) * 2000-06-12 2007-06-04 가부시키가이샤 히타치세이사쿠쇼 Pb 프리 접속재료
JP2006272397A (ja) * 2005-03-29 2006-10-12 Toyota Motor Corp クリームはんだ
CN103153001A (zh) * 2013-02-05 2013-06-12 浙江宇视科技有限公司 一种pcb板及加工方法

Similar Documents

Publication Publication Date Title
US9451693B2 (en) Electrically conductive adhesive (ECA) for multilayer device interconnects
US8028403B2 (en) Method for forming laminated multiple substrates
TWI430728B (zh) 製造具有焊料膏連接之電路化基板的方法
US5536908A (en) Lead-free printed circuit assembly
JPH05190245A (ja) 接合方法、高密度回路ボード製造方法及び高密度プリント回路ボード
WO2005084093A1 (ja) 多層積層配線板
JPH098447A (ja) チップ実装回路カード構造
JP2008193036A (ja) 導電性ボール等搭載半導体パッケージ基板、その製造方法及びその導電性接合材料
US6015082A (en) Method for joining metals by soldering
US7910156B2 (en) Method of making circuitized substrate with selected conductors having solder thereon
JPS63309390A (ja) はんだペ−スト
US6193139B1 (en) Method for joining metals by soldering
US7467742B1 (en) Electrically conducting adhesives for via fill applications
JPS63301586A (ja) スル−ホ−ル回路基板およびその製造方法
TWI282255B (en) Conductive connecting pin and package board
JPH01106496A (ja) スルーホール回路基板の製造法
JPH01138788A (ja) スルーホール回路基板およびその製造方法
JPH0417994A (ja) はんだ組成物
JP2004207534A (ja) 配線基板およびこれを用いた電子装置
JPH06302952A (ja) スルーホール回路基板の製造法
JPH0415987A (ja) スルーホール回路基板およびその製造方法
JP2795535B2 (ja) 回路基板への電子部品実装方法
JPH01230285A (ja) スルーホール回路基板
KR100742654B1 (ko) 다층 구조 도전성 접착제와 이 다층 구조 도전성 접착제를이용한 단자간의 접속 방법 및 반도체 장치의 실장 방법
JPH09321423A (ja) 部品実装基板の製造方法