JPH05190245A - 接合方法、高密度回路ボード製造方法及び高密度プリント回路ボード - Google Patents

接合方法、高密度回路ボード製造方法及び高密度プリント回路ボード

Info

Publication number
JPH05190245A
JPH05190245A JP3135408A JP13540891A JPH05190245A JP H05190245 A JPH05190245 A JP H05190245A JP 3135408 A JP3135408 A JP 3135408A JP 13540891 A JP13540891 A JP 13540891A JP H05190245 A JPH05190245 A JP H05190245A
Authority
JP
Japan
Prior art keywords
circuit board
dielectric
temperature
coating
eutectic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3135408A
Other languages
English (en)
Other versions
JP2584147B2 (ja
Inventor
Charles R Davis
アール． デイヴィズ チャールズ
Richard Hsiao
シアオ リチャード
James R Loomis
アール． ルーミズ ジェイムズ
Jae M Park
エム． パーク ヤエ
Jonathan D Reid
ディー． レイド ジョナサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05190245A publication Critical patent/JPH05190245A/ja
Application granted granted Critical
Publication of JP2584147B2 publication Critical patent/JP2584147B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3013—Au as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/02—Soldered or welded connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Abstract

(57)【要約】 【目的】 高性能回路ボードを形成するための回路化誘
電体層のラミネート化及び間隙の電気的接続を同時に行
う方法を提供する。 【構成】 ある低温度で共晶を形成すると共に、凝固し
て、次に行われるラミネーションに必要などんな温度よ
りも高い温度でのみ再溶融する合金を形成する２つの金
属を選択する。接合を作成するために、トランジェント
液相接合技術及び低温でＡｕ−Ｓｎ２０ｗｔ％共晶とな
るのに十分なＡｕ及びＳｎを用いる。一度凝固して形成
された合金は、ラミネーションが繰り返し行われても、
固体状態が保たれる。その結果得られた複合多層高性能
回路ボードは、固相合金によって選択ランドで電気的に
確実に接合されたものである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は高密度プリント回路ボー
ド（printed circuit board 、ＰＣＢ）複合体に関し、
更に詳細には、複合体のラミネート層間の電気的相互接
続を行う方法に関する。
【０００２】
【従来の技術】高速コンピュータの性能において、プリ
ント回路ボード（ＰＣＢ）レベルの増加のため、より高
性能なパッケージング及び相互接続方法の必要性が高ま
っている。半導体デバイスはより高周波及びより短い立
上り時間で作動されるように発展しているので、ＰＣＢ
基板の特性は更に重要なものとなる。
【０００３】ワーキング高密度ラミネートＰＣＢ基板を
製造するためには、誘電材料として高性能ポリマーを使
用する必要がある。高性能ポリマーは非常に低い誘電定
数を有し、ショーティング、電磁気インダクタンス又は
導体間クロストークを生じさせずにより高い線密度を可
能にするために、典型的には３以下、さらには２以下で
ある。また、例えばエポキシのようなより高い誘電性ポ
リマーに要求されるよりも高いラミネーション温度を必
要とする。エポキシに必要なラミネーティング温度は約
２００°Ｃ又はそれ以下である。このような高性能ポリ
マーは、ＰＴＦＥ（ポリテトラフルオロエチレン, poly
tetrafluorethylene）、ＰＦＡ（ＰＴＦＥ及びパーフル
オロアルコキシビニルエーテル（perfluoroalkoxy viny
l ether）の共重合体）、ポリイミド（polyimides）、
フッ化ポリイミド（fluorinatedpolyimides）、フッ化
シアン酸エステル（fluorinated cyanate esters）、ポ
リシロキサンイミオール（polysiloxane imioles）及び
ポリフェニルキノキシリン（polyphenyl quinoxilines
）のようなフッ素樹脂（fluorocarbon polymer）であ
る。Ｚ−方向すなわち、水平面に対して垂直な方向、で
回路レベルを電気的に相互接続するために、従来は、金
属化されたスルーホール（貫通孔) 及び通路(vias)を回
路レベル間に形成した。
【０００４】通路(via) という用語は、開口がラミネー
ト層内部例えば接地面などで終結するときに用いられ、
スルーホールという用語は貫通が反対面まで続いている
ときに用いられる。本目的のためには、スルーホールと
いう用語は、スルーホール及び通路(via) の両方を包含
するものとして用いられる。
【０００５】より高性能なプリント回路ボードの配線密
度の要求が高まるにつれて、基板中の信号層の数が増大
する。従って、信号層間の相互接続数も大きく増加す
る。信号層間の相互接続数は、従来のめっきスルーホー
ル（ＰＴＨ）技術によって行うには多すぎる。この技術
の限界は、より小さい孔、すなわち６ミル（約０．１５
ｍｍ）より小さい孔をあけること、及び高アスペクト比
（直径に対する長さの比）で孔をめっきすることが困難
なためである。
【０００６】従って、第１及び第２レベルの高密度パッ
ケージのために要求される多層構造の複雑性は、従来方
法のプロセス限界のために、従来のＰＣＢ又はＭＬＣ
（マルチレベルセラミック、multilevel ceramic）テク
ノロジーでは達成できないことは明らかである。はんだ
付けめっきスルーホール又はスクリーン通路とは異なる
新しい相互接続方法が必要である。
【０００７】並列プロセスの発展、すなわちラミネーシ
ョン及び相互接続を同時に行うことによって、別々に製
造、検査及び修復されたサブユニットまたは組立てブロ
ックを結合することによる多層構造体の製造が可能とな
った。サブユニットの検査及び修復の可能性は、全生産
歩どまりを大きく高めるであろう。並列プロセスはま
た、プロセス時間の短縮及びそれに伴う全コストの節減
の点からも魅力的である。
【０００８】並列プレートか真空ラミネーションのいず
れかによる典型的並列プロセスの概念は非常に魅力的で
ある一方、しばしば高電流が流れる可能性のある電気的
相互接続を達成するための新しい方法を必要とする。相
互接続を達成するための１つの方法は、ランドと呼ばれ
る小孔形状の導電パッドを準備することである。本発明
の実施で用いられているように、ランドは、第１層がラ
ミネートされるべき第２誘電層表面上の対応するランド
への電気的接触が可能になるような場所を提供する。２
つのパッドを電気的に接続するために、ある条件下にお
いては従来のはんだ付け手段を使用することができる。
例えば、パッドは、スクリーニング又はめっきのような
適切な方法によってはんだ付けされ、ラミネーションの
間リフローされる。パッドが金属化ホールへ接続される
ときには、ホールをはんだで充填することも可能であ
る。しかしながら、高密度パッケージングにおいて先進
誘電材料を用いる場合、そのようなはんだの使用は、ラ
ンドとランドとの電気的接触を作成するためには不適当
である。これに含まれる範囲の例を挙げると、ある高密
度パッケージにおいて、Ｃｕのライン厚は８ミクロンで
ある。ランド間は２５０ミクロンである。ランド間には
１つか２つのどちらかのラインが存在し、ライン幅は２
５ミクロンか５０ミクロンのいずれかである。隣接ラン
ドの接近度及びその小さい寸法は、ラミネーションの間
スクイズされる溶融はんだによって生じるパッド間をは
んだショート橋絡のポテンシャルを示す。はんだ付け及
びその後の熱及び圧力下でのラミネーションを繰り返す
ことによって、ラミネート層が５０またはそれ以上の層
へ連続的に作り上げられるという事実は、問題を悪化さ
せている。ラミネーションが生じ、はんだがリフローす
る度に、橋絡の機会が新たに与えられる。
【０００９】トランジェント液相接合（Transient liqu
id bonding、ＴＬＢ）は拡散接合技術であり、共晶溶融
物を形成することのできる金属を異なる導電表面上へ付
着させることを含む。接合されるべき表面はＣｕのよう
な高導電性材料を含まなければならない。又それは、相
互に物理接触させるための金属で被覆されると共に溶融
物を形成する共晶温度以上に加熱される。この薄い液相
領域の凝固は、金属表面を互いに結合する。既に放棄さ
れた米国出願番号第２５６、５３４号の継続出願であ
り、本願の譲受人と同一人へ譲渡された係属中の米国出
願番号第３８２、０７３号「金属表面の接合（Bonding
of Metallic Surfaces）」に記載されている最近の研究
は、表面にマウントされた半導体デバイスの銅端子ピン
をプリント回路ボード又はカードなどの第２レベルの電
気的パッケージ上の銅ランドへ接続するために、トラン
ジェント液相接合技術を応用するものである。ＴＬＢプ
ロセスはフラックスを使用する必要はなく、極微量のは
んだを使用するので、従来のはんだ付けと比較して、橋
絡が少なくなる。はんだを低温度で共晶溶融物を形成さ
せ凝固させると、脆性金属間化合物を形成することな
く、次に行われるデバイス処理に必要な温度より高温に
達するまで溶融しなくなるような合金が形成される。こ
のようなはんだは、既知技術以上に多くの利点を提供す
る。もしはんだ付けが多層高性能ボードのラミネーショ
ンと同時に行われるならば、接合はこれまで以上に効果
的且つ信頼性の高いプロセスとなる。
【００１０】
【発明が解決しようとする課題】本発明は高密度ＰＣＢ
内のラミネート層の相互接続に関する。特に本発明は、
第１の誘電ラミネート表面の金属ランドを、第２の誘電
ラミネート表面上の対応ランドへ接合すると同時に、誘
電ラミネートの第１の表面が２つの誘電ラミネートを相
互に接合することに関する。複合体を形成するために必
要なラミネート数が相互接合されるまで、あるいは好ま
しくはすべての層又はサブユニットが積層され、同時に
接合されるまで、この処理手順は繰り返される。いずれ
の場合でも、プロセスが繰り返される毎に、下層のラミ
ネートは、確かな複合体を与えるためにラミネートの特
定ポリマーに要求される温度及び圧力サイクル下に置か
れる。
【００１１】高性能ポリマーは、ＰＴＦＥの場合のよう
に約３９０°Ｃのラミネーション温度を要する。従来の
ＰｂＳｎはんだの融点は約１８３−３２０°Ｃの範囲で
あり、３９０°Ｃという温度はこれよりも高い。ラミネ
ーションが実行される毎にＳｎＰｂはんだは再溶融され
る。熱サイクリングは、再溶融はんだが橋絡するという
繰り返される危険を示すのみならず、サイクル毎にラン
ドからの銅がはんだの中へ溶解し、接続を不完全なもの
とする脆性金属間化合物を形成するという危険をも示
す。もちろん、高密度ＰＣＢの緊密な寸法において、橋
絡の危険は特に大きい。
【００１２】従って、本発明の目的は、多層高性能ラミ
ネート複合体の指定ランドにおいて、ラミネート層を電
気的に相互接続するための方法を提供することである。
【００１３】また、本発明の目的は、続いて行われるラ
ミネーション処理にもかかわらず、多層高性能ＰＣＢの
指定ランドにおいて、ラミネート層を電気的に確実に相
互接続するための方法を提供することである。
【００１４】更に、本発明の目的は、多層高性能ＰＣＢ
の指定ランドにおいてラミネート層を電気的に相互接続
すること、及び、少なくとも２つのレベルの高性能誘電
層を相互にラミネートすることを同時に行う方法を提供
することである。
【００１５】
【課題を解決するための手段】本発明のこれら及び他の
目的を達成するために、ランド上に金のような１つの金
属を付着させると共に、接続すべき対応ランド上にすず
のようなもう１つの金属を付着させるトランジェント液
相接合技術を用いる。金属は次の必要条件によって選択
される：金属被覆ランドが接触させられ、先ず第１に２
元系共晶はんだ組成物を形成するために必要な温度より
も少なくとも僅かに高い溶融温度まで加熱され、次に含
有される特定誘電ポリマー系の処理温度まで加熱される
と、凝固によって生成されたはんだ合金組成物は、次の
共晶処理温度になっても、固相状態が保たれる。半導体
チップデバイスがはんだで取付けられる場合にも当然の
ことながら、固相はんだ合金は複合体全体で固相のまま
である。典型的な制御崩壊チップ接続（controlled col
lapse chip connection 、Ｃ４）プロセスにおいて、約
３６０°Ｃの最高温度で生じるチップ接合の間、複合体
の各ポリマー層を接続する金属的接合は再溶融してはな
らない。
【００１６】本発明の他の目的及び利点等は、以下の記
載及び図面を参照することによって明らかになる。
【００１７】
【実施例】高性能回路ボードの調製において、例えば、
補強材及び充填材も任意に含むＰＴＦＥなどで製造され
た別々の回路化低誘電性ポリマー層は、約３９０°Ｃ、
約５００ｐｓｉでラミネートされる。本発明では、高性
能ポリマーに必要とされる極端なラミネート条件下での
ラミネーションの間、同時に別々の誘電層の金属化スル
ーホールのランドを接合することによって、回路化層間
の電気的相互接続が達成される。接合を達成するために
は、初期融点がラミネート温度よりも低く、ラミネーシ
ョン温度下にある間に融点が上昇して最終融点が最高ラ
ミネート温度より大幅に高くなるような金属系を選択し
なければならない。ラミネート温度は、特定ポリマーの
ガラス転位温度又は融点のいずれかによって決定され
る。異なる融点をもつ２つの金属を反応させることによ
って、この接合は達成された。このようなプロセスで
は、接合温度はより低い融点を有する方の金属及び共晶
の融点よりも高く、均一組成接合部を形成するために、
ランドの湿潤及びその後の２つの金属の相互拡散の間に
共晶形成反応が進行する。反応の結果、接合部の融点は
高くなり、固い接合部が達成される。こうして形成され
た接合部は、少なくとも特定誘電ポリマーのラミネート
温度まで再加熱されたときに、２度と溶融することはな
い。
【００１８】いくつかの金属系が、その状態図に基づい
て、試みられた。銅とすずの金属対が候補の１つであっ
た。Ｃｕ及びＳｎを合金化して青銅を形成することによ
って、融点はすずの融点（２３２°Ｃ）から８００°Ｃ
以上にまで高くなる。しかしながら、Ｃｕ及びＳｎが始
めに反応すると非常に脆いＣｕＳｎ金属間化合物が形成
される。したがって、この金属対は除かれた。
【００１９】ＰｂＳｎ、ＡｕＳｎ、ＡｕＡｕ及びＣｕＳ
ｎを含むいくつかの系が評価され、そのうち、ＡｕＳｎ
のみが全ての必要条件を満たした。もし、ＡｕＳｎ合金
系がすずを多く含みすぎる、すなわち、約２０ wt.％以
上のすずを含むならば、接合部が脆くなりがちであるこ
とが知られている。一般に、Ａｕ／Ｓｎ比は少なくとも
約１．５に等しくされるべきである。ＡｕＳｎ２０ wt.
％共晶は約２８０°Ｃで溶融する。それをＡｕと反応さ
せることによって、融点は約４９０°Ｃ以上に高くな
る。その結果得られる組成物は、高性能ポリマーのラミ
ネート温度へ再加熱されたときでも接合部の完全さを保
持するために必要な延性及び強度を有する。
【００２０】図１に示されるＡｕＳｎ状態図から、金及
びすずが接触したときにいくつかのＡｕＳｎ金属間化合
物が形成されることがわかる。固相Ｓｎ（多少の溶解Ａ
ｕを含む）及び固相Ａｕ（多少の溶解Ｓｎを含む）で、
これら４つの金属間化合物は異なる共晶及び包晶系を形
成することができる。これらの状態及び系は平衡状態に
あるが、Ａｕ及びＳｎが加熱されるときには生じない。
加熱中に実際に形成されたこれらの状態は、反応速度論
によって決定される。
【００２１】ラミネート内の銅ランド接合を擬似するた
めの実験を銅片上で実施した。Ａグループ、Ｂグループ
及びＣグループという３つの異なる初期厚のＡｕ及びＳ
ｎを有する試料を用いて、速度論の研究を行った。Ａグ
ループ試料は、５ミクロンの金及び２ミクロンのすず
（公称値）をＣｕ箔片上に続けてめっきしたものであ
る。Ｂグループ試料は、３ミクロンの金及び２ミクロン
のすず（公称値）をＣｕ箔片上に続けてめっきしたもの
である。（実際には、ＤＳＣ測定結果はＢグループ試料
のＳｎが１．３ミクロンに近いことを示した。）Ｃグル
ープ試料は、２０ミクロンの金及び３ミクロンのすず
（公称値）を銅箔片上に続けてめっきしたものである。
【００２２】Ａ及びＢグループのめっき片を、３ミクロ
ンの金めっきがされた銅箔片へ、５００ｐｓｉの圧力
下、３９０°Ｃで３０分間ラミネートさせた。金めっき
の前に、銅表面を過硫酸ナトリウム（sodium persulfat
e ）でエッチングすると共に、洗浄のために１０％硫酸
中に浸漬した。金めっきは１０．３ mA/cm2 の電流密度
で実施した。３２グラム／リットルの金を含有する金の
シアン化物塩バスを、クエン酸及びりん酸の緩衝塩を用
いてｐＨ５．５に調整し、１３５°Ｆで操作した。この
条件下で、バスは９９％電流効率で作用し、６０−９０
ヌープ硬さの金堆積物が得られた。
【００２３】すずは、電流密度１０．５ mA/cm2 で硫酸
すず（１５ｇ／ｌＳｎ）／硫酸（１０％ｖｏｌ．）バス
でめっきした。すずめっきの前には、金表面の前処理は
行わなかった。
【００２４】熱処理及びＤＳＣ測定のために、箔から直
径３／１６″（約４．８mm）片を切り取った。窒素雰囲
気下で合金を溶融するため、パーキンエルマ社製示差走
査熱量計（Differential Scanning Calorimeter ）を用
いて、その吸熱を測定した。
【００２５】図２は、１００°Ｃ／ｍｉｎの速度で３２
０°Ｃまで加熱したときのＣグループ試料のＤＳＣ熱曲
線を示す。熱曲線から明らかなように、２１８°Ｃ、２
５７°Ｃ及び２８７°Ｃの３点で吸熱が生じた。これら
の吸熱は、それぞれ次の反応に相当する。 ２１７°Ｃにおける共晶反応、Ｓｎ＋Ａｕ４Ｓｎ−−＞
Ｌ。 ２５２°Ｃにおける包晶反応、Ａｕ４Ｓｎ＋ＡｕＳｎ２
−−＞Ｌ。 ２８０°Ｃにおける共晶反応、ＡｕＳｎ＋ベータ−−＞
Ｌ。
【００２６】測定融点と状態図における融点との矛盾
は、ほとんど加熱速度が速いことに関係する温度遅延の
ためと思われる。
【００２７】上記結果は、１００°Ｃ／分の加熱下では
４つの金属間化合物が形成され得ることを示す。上述の
ように、４つの金属間化合物及びＳｎは次に２つの共晶
系及び１つの包晶系を形成した。３０９°Ｃにおける包
晶反応は観察されなかった。純粋なＳｎの融点２３２°
Ｃにおける吸熱が検出されなかったことは、ＳｎがＡｕ
と完全に反応したことを示す。
【００２８】加熱速度を遅くすると、２１７°Ｃ及び２
５２°Ｃにおける反応に相当する吸熱ははっきりしなく
なってきた。図３に示されるように、２０°Ｃ／分かそ
れより遅い加熱速度では、共晶反応ＡｕＳｎ＋ベータ−
−＞Ｌによるただ１つの吸熱のみが観察された。
【００２９】反応を定量的に特徴づけるために、商業的
に入手可能なプリフォームを用いて、Ａｕ−２０wt％Ｓ
ｎ共晶の溶融熱を測定した。溶融熱は２７Ｊ／ｇである
と決定された。もし望ましくはＡｕ−２０wt％Ｓｎ共晶
が１．５ミクロンＡｕ／ミクロンＳｎ比であるただ１つ
の生成物であるときに、４．５ミクロンのＡｕが３ミク
ロンめっきされたＳｎと反応するのに必要であると計算
した。今回の研究で使用された試料では、得られた共晶
の重さは１．９５ｍｇであろう。この重量の生成物及び
溶融の熱量は５２．１ｍＪであった。１５個の試料の平
均測定吸熱量は５３．７ｍＪであり、標準偏差は３．５
ｍＪであることがわかった。これは計算値と非常によく
一致する。この結果から、２０°Ｃ／ｍｉｎ以下の加熱
速度において、Ａｕ−２０wt％Ｓｎ共晶が唯一の反応生
成物であることが確認された。
【００３０】Ａｕ−２０wt％Ｓｎ共晶が形成された後、
溶融の前にベータ相又はＡｕＳｎ固溶体のいずれかを形
成するために下部の金と更に反応するかもしれない。こ
の反応を特徴づけるために、３から１００°Ｃ／ｍｉｎ
の速度で試料を加熱し、２８０°Ｃでの吸熱を測定し
た。結果は、Ａｕ−２０wt％Ｓｎ共晶と残存Ａｕとの固
相状態反応は上記加熱速度の範囲では明らかでないこと
を示した。液相Ａｕ−２０wt％Ｓｎ共晶と固相Ａｕとの
異なる温度における反応についても研究し、図４にプロ
ットした。この一連の実験では、試料をまず１００°Ｃ
／ｍｉｎで２５０°Ｃまで加熱し、次に２０°Ｃ／ｍｉ
ｎで異なる温度まで異なる時間加熱して、１００°Ｃ／
ｍｉｎで２５０°Ｃへ冷却した。そして更に、２０°Ｃ
／ｍｉｎで３００°Ｃまで再び加熱した。反応の評価
は、第１及び第２の加熱の際の２８０°Ｃにおける吸熱
を比較することによって行われた。
【００３１】図４は４つの異なる温度において、時間に
対して反応したＡｕ−２０wt％Ｓｎ共晶の割合を示す。
これらのデータは、液相共晶とＡｕとの初期反応が非常
に速いことを示している。２９５°Ｃへ加熱すると、約
３ミクロンに相当する約４０％の共晶がすでにＡｕと反
応している。初期反応の後、反応は緩やかになる。３９
０°Ｃでは、反応を完結させるまで約１０分を要する。
【００３２】反応の進行に従って、オリジナル共晶が溶
融する最高温度が連続加熱のもとでも一定に保たれるこ
とがわかった。特定の温度に保持されるとき、残存して
いる液相の組成は状態図の液相線によって定義される値
であった。しかしながら、冷却時には、液相組成は液相
線に沿って変化し、再び共晶組成に達した。
【００３３】図５ＡはＴＬＢによる接合の前の金属化ラ
ンドを概略的に示し、図５ＢはＴＬＢによる接合の後の
金属化ランドを示す。図５Ｃに示されるように追加量の
ＡｕがランドからＡｕＳｎ共晶中へ溶解する場合を除い
て、図５Ｂの構造は、ラミネーションサイクルが繰り返
された後でも同一に保たれる。
【００３４】液相ＡｕＳｎ２０wt％共晶とＡｕとの反応
は種々の温度で研究された。図６は、Ａｕ−２０wt％Ｓ
ｎ共晶がＡｕと部分的に反応した試料のＳＥＭ写真であ
る。試料は切断され、通常のＡｕエッチングに用いられ
るシアン化物含有溶液、テクニストリップ（Technistri
p ）を用いてエッチングした。後方散乱電子を用いて撮
影した。マイクログラフには銅箔上に作成されたＡｕ−
Ｓｎセクションの見えない層を示すようにコントラスト
がつけられている。図６には３つの明確な層が見られ
る。右側の層は未反応Ａｕである。Ａｕと中間層との間
の暗線及び輝線は、エッチングによって生じたたな（レ
ッジ）のためであると考えられた。エネルギ散乱分光分
析の結果、左側の層は８０wt％Ａｕに近い組成を有する
ことがわかった。これによって、未反応液相ＡｕＳｎは
共晶組成ののままであるというＤＳＣ結果からの推測は
確かなものとなった。中間層の組成はベータ相の組成に
近いことがわかった。従って、結論は、融点以上ではＡ
ｕＳｎ共晶はＡｕと反応してベータ相Ａｕ５Ｓｎを形成
するということである。写真は、ツェータ相が共晶へ成
長することによって反応が進行するということも示して
いる。これは、接合が完全であることを示す。
【００３５】図７及び８はそれぞれ、３ミクロンのＡｕ
でめっきされた銅片へラミネートされたＡグループ及び
Ｂグループの試料である。
【００３６】接合されたスルーホールの連続性は、例え
ば最外部層のランドを接続する銅スティッチパターンを
用いることによって、測定可能である。スティッチパタ
ーンは測定後エッチング除去可能である。個々の層に孔
を開けるフューディシャルズ・レーザーを用いて心合わ
せを行うことができる。
【００３７】上述の実験は、高密度回路ボードのラミネ
ーションにおいてランド−ランド間接合を高性能ポリマ
ー−高性能ポリマー間接合と同時に行うために、ＴＬＢ
によって作成されたＡｕＳｎ２０wt％共晶が利用できる
ことを示した。この技術によって、既知の方法及び材料
の組合せによるよりも高いスルーホール密度を達成する
ことが可能になった。
【００３８】上述の重要な特徴及び利点は、その一部に
過ぎず、徹底して記載されたものではない。他の特徴、
利点及び応用例は、本発明の属する技術分野において通
常の技能を有する者にとっては容易に理解できるであろ
う。また、上記の記載は本発明のある特定の具体例を示
すものであって、本発明の様々な変形例及び他の具体例
は、発明の属する技術分野において通常の技能を有する
者にとっては明らかであろう。従って、本発明を特定の
具体例と関連させて記載したが、本発明の様々な変形例
及び他の具体例が、本発明の範囲からはずれることなく
成され得ることは理解されるべきである。
【００３９】
【発明の効果】本発明の方法に従って行われたラミネー
ト層間の電気的相互接続は、その後に繰り返されるラミ
ネーションで高温下に置かれても溶融することがなく、
橋絡を阻止できるという利点を有する。
【図面の簡単な説明】
【図１】既知のＡｕ−Ｓｎ状態図を示す。
【図２】一定速度で温度が上昇したときに、ＡｕＳｎ状
態の３段階に相当する３つの明らかな示差熱曲線が存在
する示差走査熱量測定（Differential Scanning Calori
metric、ＤＳＣ）曲線を示す。
【図３】図２に示された場合よりも加熱速度の遅い場合
のＤＳＣ曲線を示す。
【図４】４つの異なる温度において、時間に対して反応
したＡｕ−２０ wt.％Ｓｎ共晶の割合を示す。
【図５】Ａは、接合される前の金属被覆ランドの概略を
示す。Ｂは、接合後の金属被覆ランドの概略を示す。Ｃ
は、ラミネーションが完了した後のランドを示す。
【図６】Ａｕと部分的に反応したＡｕＳｎ共晶を示す。
【図７】銅箔片上の３ミクロンのＡｕ被覆物へ接合され
たＡグループ試料の走査型電子顕微鏡写真（Scanning E
lectron Micrograph、ＳＥＭ）である。（Ａグループ試
料は、続いて５ミクロンの金び及び２ミクロンのすず
（公称値）でめっきされた。）
【図８】銅箔片上の３ミクロンのＡｕ被覆物へ接合され
たＢグループ試料のＳＥＭ写真である。（Ｂグループ試
料は、続いて３ミクロンの金及び１．３ミクロン（公称
値）のすずでめっきされた。）
【図９】図８の試料の後方散乱電子（Backscattered El
ectron、ＢＳＥ）画像である。
【図１０】図９の画像の中央部の電子拡散スペクトル
（Electron Dispersion Spectrum、ＥＤＳ）である。
【手続補正書】
【提出日】平成４年１１月５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】 Ａｕと部分的に反応したＡｕＳｎ共晶を示す
金属組織の走査型電子顕微鏡写真（Scanning Electron
Micrograph、ＳＥＭ）である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】 銅箔片上の３ミクロンのＡｕ被覆物へ接合さ
れたＡグループ試料についての金属組織のＳＥＭ写真で
ある。（Ａグループ試料は、続いて５ミクロンの金び及
び２ミクロンのすず（公称値）でめっきされた。）
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】図８
【補正方法】変更
【補正内容】
【図８】 銅箔片上の３ミクロンのＡｕ被覆物へ接合さ
れたＢグループ試料についての金属組織のＳＥＭ写真で
ある。（Ｂグループ試料は、続いて３ミクロンの金及び
１．３ミクロン（公称値）のすずでめっきされた。）
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】図９
【補正方法】変更
【補正内容】
【図９】 図８の試料の金属組織の後方散乱電子（Back
scattered Electron、ＢＳＥ）画像の写真である。
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正内容】
【図８】
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正内容】
【図９】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リチャード シアオ アメリカ合衆国13850、ニューヨーク州ヴ ェスタル、ワレン ストリート 204 (72)発明者 ジェイムズ アール． ルーミズ アメリカ合衆国13905、ニューヨーク州ビ ンガムトン、レロイ ストリート 133 (72)発明者 ヤエ エム． パーク アメリカ合衆国、ニューヨーク州サマー ズ、ボニードライヴ （番地なし) (72)発明者 ジョナサン ディー． レイド アメリカ合衆国13790、ニューヨーク州ジ ョンソン シティ、プラセク ドライヴ 806

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 第１及び第２の高導電性接触表面を接合
    する方法であって、 第１接触表面を第１及び第２金属の互層で被覆する工程
    であって、各層は第１及び第２金属が第１温度で溶融す
    る共晶を形成するような比率で第１及び第２金属の１層
    を含む工程と、 第２接触表面を前記第１及び第２金属から成るグループ
    から選択される金属の少なくとも１層で被覆する工程
    と、 被覆された第１及び第２接触表面を共に接触させる工程
    と、 被覆された第１及び第２接触表面を、第１及び第２金属
    が実質的に相互に消費されるまで、少なくとも第１及び
    第２金属の第１共晶温度へ加熱し、更に、第１温度より
    も高い第２温度へ達しない限りは固相のままである均一
    合金を形成するために凝固させる工程と、 を含む接合方法。
  2. 【請求項２】 前記第１接触表面を被覆する工程が第１
    接触表面を少なくとも１つの金層と少なくとも１つのす
    ず層で交互に被覆することを含むと共に、前記第２接触
    表面を被覆する工程が第２接触表面を金で被覆すること
    を含む請求項１記載の接合方法。
  3. 【請求項３】 前記第１温度が約２８０°Ｃ以上から約
    ４００°Ｃまでであると共に、前記第２温度が少なくと
    も約４９０°Ｃである請求項１記載の接合方法。
  4. 【請求項４】 前記第１及び第２接触表面を被覆する工
    程が第１及び第２表面をめっきすることを含む請求項１
    記載の接合方法。
  5. 【請求項５】 第１及び第２接触表面上の全金厚の全す
    ず厚に対する比が、１．５に等しいか、又はそれよりも
    大きい請求項３記載の接合方法。
  6. 【請求項６】 被覆される第１及び第２接触表面が銅を
    含む請求項２記載の接合方法。
  7. 【請求項７】 すずの厚さが約０．５ミクロンから約５
    ミクロンである請求項２記載の接合方法。
  8. 【請求項８】 少なくとも１つの金属化スルーホールを
    有する高密度回路ボードを製造する方法であって、 少なくとも２つの回路化高性能誘電性ポリマーラミネー
    トを提供する工程と、 高性能誘電体と高性能誘電体との接合を行うために十分
    な時間、ラミネートに圧力及び熱を加える際同時に、請
    求項１記載の接合方法によって選択ランドを共に接合す
    る工程と、 必要なラミネートの総数が達成されるまで前記工程を繰
    り返す工程と、 を含む高密度回路ボード製造方法。
  9. 【請求項９】 前記各工程を所定数のラミネート層を含
    む高密度ＰＣＢが得られるまで繰り返す工程を含む請求
    項８記載の高密度回路ボード製造方法。
  10. 【請求項１０】 少なくとも２つの回路化高性能誘電性
    ポリマーラミネートを提供する前記工程が、充填及び未
    充填、補強及び未補強フッ素樹脂から成るグループから
    誘電体が選択される、少なくとも２つの回路化高性能誘
    電性ポリマーラミネートを提供することを含む請求項８
    記載の高密度回路ボード製造方法。
  11. 【請求項１１】 フッ素樹脂誘電体が、ポリテトラフル
    オロエチレン、ポリイミド、６Ｆフッ素樹脂及びポリフ
    ェニルキノキシリンから成るグループから選択される請
    求項１０記載の高密度回路ボード製造方法。
  12. 【請求項１２】 高密度プリント回路ボードであって、 少なくとも２つの隣接層に高性能ポリマーを含む１つ以
    上の回路化誘電体層を含み、前記回路化誘電体層は高性
    能ポリマーのラミネート温度より高い融点を有するはん
    だ合金によって、隣接誘電体層のランドへ接合されてい
    るランドで終結する少なくとも１つのスルーホールで解
    放されている高密度プリント回路ボード。
  13. 【請求項１３】 更に、その上に取付けられた少なくと
    も１つの半導体デバイスを含む請求項１２記載の高密度
    プリント回路ボード
JP3135408A 1990-06-11 1991-04-16 接合方法 Expired - Lifetime JP2584147B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/536,145 US5280414A (en) 1990-06-11 1990-06-11 Au-Sn transient liquid bonding in high performance laminates
US536145 1990-06-11

Publications (2)

Publication Number Publication Date
JPH05190245A true JPH05190245A (ja) 1993-07-30
JP2584147B2 JP2584147B2 (ja) 1997-02-19

Family

ID=24137344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3135408A Expired - Lifetime JP2584147B2 (ja) 1990-06-11 1991-04-16 接合方法

Country Status (4)

Country Link
US (2) US5280414A (ja)
EP (1) EP0461378B1 (ja)
JP (1) JP2584147B2 (ja)
DE (1) DE69115996T2 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5259110A (en) * 1992-04-03 1993-11-09 International Business Machines Corporation Method for forming a multilayer microelectronic wiring module
JPH0828583B2 (ja) * 1992-12-23 1996-03-21 インターナショナル・ビジネス・マシーンズ・コーポレイション 多層プリント回路基板およびその製作方法、およびボール・ディスペンサ
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
DE69426090T2 (de) * 1993-04-27 2001-03-01 Nec Corp Verfahren zur Herstellung einer optische Halbleitervorrichtung
US5432998A (en) * 1993-07-27 1995-07-18 International Business Machines, Corporation Method of solder bonding processor package
US5347710A (en) 1993-07-27 1994-09-20 International Business Machines Corporation Parallel processor and method of fabrication
US5359767A (en) * 1993-08-26 1994-11-01 International Business Machines Corporation Method of making multilayered circuit board
WO1995013901A1 (en) * 1993-11-19 1995-05-26 Cts Corporation Metallurgically bonded polymer vias
US5446247A (en) * 1993-11-19 1995-08-29 Motorola, Inc. Electrical contact and method for making an electrical contact
US5424492A (en) * 1994-01-06 1995-06-13 Dell Usa, L.P. Optimal PCB routing methodology for high I/O density interconnect devices
US5579207A (en) * 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
US5522535A (en) * 1994-11-15 1996-06-04 Tosoh Smd, Inc. Methods and structural combinations providing for backing plate reuse in sputter target/backing plate assemblies
WO1996015283A1 (en) * 1994-11-15 1996-05-23 Tosoh Smd, Inc. Method of bonding targets to backing plate member
US5593082A (en) * 1994-11-15 1997-01-14 Tosoh Smd, Inc. Methods of bonding targets to backing plate members using solder pastes and target/backing plate assemblies bonded thereby
US5509200A (en) * 1994-11-21 1996-04-23 International Business Machines Corporation Method of making laminar stackable circuit board structure
US5587342A (en) * 1995-04-03 1996-12-24 Motorola, Inc. Method of forming an electrical interconnect
US5574630A (en) * 1995-05-11 1996-11-12 International Business Machines Corporation Laminated electronic package including a power/ground assembly
US5736679A (en) * 1995-12-26 1998-04-07 International Business Machines Corporation Deformable interconnect structure for connecting an internal plane to a through-hole in a multilayer circuit board
US5792375A (en) * 1997-02-28 1998-08-11 International Business Machines Corporation Method for bonding copper-containing surfaces together
US6036081A (en) * 1997-12-24 2000-03-14 Wyman Gordon Fabrication of metallic articles using precursor sheets
US6016005A (en) 1998-02-09 2000-01-18 Cellarosi; Mario J. Multilayer, high density micro circuit module and method of manufacturing same
US6656422B2 (en) * 1998-03-30 2003-12-02 Yamatake Corporation Die-bonding solder materials
US6342442B1 (en) * 1998-11-20 2002-01-29 Agere Systems Guardian Corp. Kinetically controlled solder bonding
US6555762B2 (en) 1999-07-01 2003-04-29 International Business Machines Corporation Electronic package having substrate with electrically conductive through holes filled with polymer and conductive composition
US7059049B2 (en) * 1999-07-02 2006-06-13 International Business Machines Corporation Electronic package with optimized lamination process
US20020014702A1 (en) 2000-03-10 2002-02-07 Nazir Ahmad Packaging structure and method
EP1345729B1 (en) * 2000-05-08 2008-07-09 Brigham Young University Friction stir welding using a superabrasive tool
JP2002289768A (ja) * 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
FR2818870B1 (fr) * 2000-12-21 2005-08-26 Thomson Csf Procede de realisation d'interconnexion dans un circuit imprime multicouches
JP3473601B2 (ja) * 2000-12-26 2003-12-08 株式会社デンソー プリント基板およびその製造方法
US6884313B2 (en) * 2001-01-08 2005-04-26 Fujitsu Limited Method and system for joining and an ultra-high density interconnect
US6800169B2 (en) * 2001-01-08 2004-10-05 Fujitsu Limited Method for joining conductive structures and an electrical conductive article
US6486415B2 (en) * 2001-01-16 2002-11-26 International Business Machines Corporation Compliant layer for encapsulated columns
US6644983B2 (en) 2001-02-09 2003-11-11 International Business Machines Corporation Contact assembly, connector assembly utilizing same, and electronic assembly
US6634543B2 (en) 2002-01-07 2003-10-21 International Business Machines Corporation Method of forming metallic z-interconnects for laminate chip packages and boards
US6660548B2 (en) * 2002-03-27 2003-12-09 Intel Corporation Packaging of multiple active optical devices
US7168608B2 (en) 2002-12-24 2007-01-30 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for hermetic seal formation
US20050098613A1 (en) * 2003-11-07 2005-05-12 Barker William W. Method for diffusion bond welding for use in a multilayer electronic assembly
TWI229911B (en) * 2003-12-16 2005-03-21 Univ Nat Central Method for controlling the bond microstructures
US7498392B2 (en) * 2005-01-19 2009-03-03 Nelson Kevin G Methods and compositions for dielectric materials
JP2007234782A (ja) * 2006-02-28 2007-09-13 Toyota Industries Corp 複合回路基板
EP2009971B1 (en) * 2006-04-17 2015-01-07 DOWA Electronics Materials Co., Ltd. Solder layer, substrate for device junction utilizing the same, and process for manufacturing the substrate
US20090004500A1 (en) * 2007-06-26 2009-01-01 Daewoong Suh Multilayer preform for fast transient liquid phase bonding
WO2009114826A2 (en) * 2008-03-13 2009-09-17 Angiodynamics, Inc. Treatment systems and methods for renal-related diseases
GB2465825A (en) * 2008-12-03 2010-06-09 Thales Holdings Uk Plc Integrated circuit package using diffusion bonding
CH701507A1 (fr) * 2009-07-31 2011-01-31 Roth & Genta Haute Horlogerie Procédé d'assemblage de pièces en alliage d'or.
US9673163B2 (en) * 2011-10-18 2017-06-06 Rohm Co., Ltd. Semiconductor device with flip chip structure and fabrication method of the semiconductor device
FR2984073B1 (fr) * 2011-12-13 2014-09-12 Thales Sa Procede de realisation de carte imprimee
US9761506B2 (en) * 2012-02-23 2017-09-12 Rohm Co., Ltd. Semiconductor device and fabrication method for the same
CN102912175B (zh) * 2012-08-23 2014-07-02 云南大学 一种金锡合金钎料箔材的制备方法
US9024205B2 (en) * 2012-12-03 2015-05-05 Invensas Corporation Advanced device assembly structures and methods
US20160339538A1 (en) * 2015-05-18 2016-11-24 Toyota Motor Engineering & Manufacturing North America, Inc. High temperature bonding processes incorporating traces
US11000915B2 (en) * 2016-03-31 2021-05-11 Texas Instruments Incorporated Stabilized transient liquid phase metal bonding material for hermetic wafer level packaging of MEMS devices
JP2020077772A (ja) * 2018-11-08 2020-05-21 富士通株式会社 配線基板及び電子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60166163A (ja) * 1984-02-09 1985-08-29 Nec Kansai Ltd ロウ付け方法
JPH0364053A (ja) * 1989-08-01 1991-03-19 Sumitomo Special Metals Co Ltd 電子回路基板のリード片接合方法及び電子回路基板

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1052958A (fr) * 1952-03-18 1954-01-29 Csf Procédé de brasure métal-métal, notamment pour la fermeture des tubes électroniques
NL6516882A (ja) * 1965-01-06 1966-07-07
US3417461A (en) * 1965-12-15 1968-12-24 Northrop Corp Thin-film diffusion brazing of titanium members utilizing copper intermediates
GB1204052A (en) * 1968-04-23 1970-09-03 Engelhard Ind Ltd Improvements in or relating to soft-solder coated wire, strip or tape
US3648357A (en) * 1969-07-31 1972-03-14 Gen Dynamics Corp Method for sealing microelectronic device packages
US3660726A (en) * 1970-10-12 1972-05-02 Elfab Corp Multi-layer printed circuit board and method of manufacture
US3678570A (en) * 1971-04-01 1972-07-25 United Aircraft Corp Diffusion bonding utilizing transient liquid phase
DE2306236C2 (de) * 1973-02-08 1982-11-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung von Schichtschaltungen mit leitenden Schichten auf beiden Seiten eines Keramiksubstrates
GB1485051A (en) * 1974-01-04 1977-09-08 Fulmer Res Inst Ltd Diffusion bonding of aluminium alloy parts
JPS5357481A (en) * 1976-11-04 1978-05-24 Canon Inc Connecting process
US4077558A (en) * 1976-12-06 1978-03-07 International Business Machines Corporation Diffusion bonding of crystals
DE3316017A1 (de) * 1983-05-03 1984-11-08 Siegert GmbH, 8501 Cadolzburg Verfahren zur herstellung elektrischer verbindungen an multisubstratschaltungen, sowie hiernach hergestellte multisubstratschaltungen
US4727633A (en) * 1985-08-08 1988-03-01 Tektronix, Inc. Method of securing metallic members together
US4875617A (en) * 1987-01-20 1989-10-24 Citowsky Elya L Gold-tin eutectic lead bonding method and structure
US4788766A (en) * 1987-05-20 1988-12-06 Loral Corporation Method of fabricating a multilayer circuit board assembly
US4935584A (en) * 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
JPH0272642A (ja) * 1988-09-07 1990-03-12 Nec Corp 基板の接続構造および接続方法
US5008997A (en) * 1988-09-16 1991-04-23 National Semiconductor Gold/tin eutectic bonding for tape automated bonding process
US5038996A (en) * 1988-10-12 1991-08-13 International Business Machines Corporation Bonding of metallic surfaces
US5031308A (en) * 1988-12-29 1991-07-16 Japan Radio Co., Ltd. Method of manufacturing multilayered printed-wiring-board
US5090609A (en) * 1989-04-28 1992-02-25 Hitachi, Ltd. Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals
US4965702A (en) * 1989-06-19 1990-10-23 E. I. Du Pont De Nemours And Company Chip carrier package and method of manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60166163A (ja) * 1984-02-09 1985-08-29 Nec Kansai Ltd ロウ付け方法
JPH0364053A (ja) * 1989-08-01 1991-03-19 Sumitomo Special Metals Co Ltd 電子回路基板のリード片接合方法及び電子回路基板

Also Published As

Publication number Publication date
EP0461378A3 (en) 1992-10-21
JP2584147B2 (ja) 1997-02-19
EP0461378B1 (en) 1996-01-03
DE69115996T2 (de) 1996-07-11
EP0461378A2 (en) 1991-12-18
US5421507A (en) 1995-06-06
US5280414A (en) 1994-01-18
DE69115996D1 (de) 1996-02-15

Similar Documents

Publication Publication Date Title
JP2584147B2 (ja) 接合方法
JP2500086B2 (ja) 金属ランドへはんだを付与する方法
US9451693B2 (en) Electrically conductive adhesive (ECA) for multilayer device interconnects
US5837119A (en) Methods of fabricating dendritic powder materials for high conductivity paste applications
US8146243B2 (en) Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board
EP2617515B1 (en) Semiconductor device bonding material
TWI430728B (zh) 製造具有焊料膏連接之電路化基板的方法
Alajoki et al. Drop test reliability of wafer level chip scale packages
US20020170171A1 (en) Multilayer printed circuit board and method for making the same
JP4873332B2 (ja) リードフレーム及びこの製造方法、この疲労特性の向上方法、これを用いた電子部品及び電子デバイス
US5631447A (en) Uses of uniaxially electrically conductive articles
KR20140110926A (ko) 접합 방법, 접합 구조체 및 그 제조 방법
US6015082A (en) Method for joining metals by soldering
US20010002982A1 (en) Lead-free, high tin ternary solder alloy of tin, silver, and bismuth
CA1321659C (en) Uses of uniaxially electrically conductive articles
US6193139B1 (en) Method for joining metals by soldering
Park et al. Drop-shock reliability improvement of embedded chip resistor packages through via structure modification
JP6155755B2 (ja) 電子デバイス用の端子構造及び電子デバイス
JPS63309390A (ja) はんだペ−スト
Zhang et al. The processing and assembly of liquid crystalline polymer printed circuits
JP6543890B2 (ja) 高温はんだ合金
JP4506196B2 (ja) 多層配線板の評価方法、配線パターン、及び評価用部材
WO2002085081A1 (fr) Carte de circuits imprimes et procede permettant sa realisation, et carte de circuits imprimes laminee
JPS6117394A (ja) 接合材料の製造方法
JP2006278991A (ja) 多層配線板の製造方法