JP2012182298A - 電子部品実装基板およびその製造方法 - Google Patents

Abstract

【課題】安価な材料で容易に製造することができる耐熱性および接合信頼性に優れた電子部品実装基板、および、その製造方法を提供する。
【解決手段】絶縁性基板、および、該絶縁性基板の少なくとも一方の表面に形成された導体配線層を有するプリント基板を少なくとも１枚備え、表面に複数のランド電極３を有する配線基板１と、表面に複数のＡｕバンプ電極７１を有する電子部品７と、を含む電子部品実装基板であって、上記ランド電極と上記Ａｕバンプ電極とが、接合部材を介して電気的に接続されており、上記接合部材は、Ｓｎを含有する第１金属と該第１金属よりも高い融点を有する第２金属８２との反応により生成する３００℃以上の融点を有する金属間化合物８３を含み、上記第２金属の表面に最初に生成する金属間化合物の格子定数と上記第２金属の格子定数との差が、上記第２金属の格子定数に対して５０％以上であることを特徴とする、電子部品実装基板である。
【選択図】図４

Description

本発明は、マザーボード等に実装される電子部品実装基板およびその製造方法に関する。

近年、絶縁基板の表面に導体配線層を形成した、いわゆるプリント基板が、回路基板や半導体素子を搭載したパッケージ等に適用されている。また、プリント基板の表面電極（ランド電極）と、半導体素子や受動部品などの電子部品の端子電極とをはんだを用いて接合することにより、電子部品をプリント基板に実装して、マザーボード等に実装される電子部品実装基板が製造されている。

特許文献１（特開２０００−３２３６０３号公報）には、チップ外部端子とパッケージ外部端子との間にＡｕバンプとアンダーフィルを備えた電子部品実装基板の構造が開示されている。

また、特許文献２（特開２００３−３０４００３号公報）では、ＡｕバンプによるＡｕ−Ａｕ超音波接合やＡｕ−Ｓｎはんだでフリップチップ実装し、リフローした後に封止する電子部品実装基板の製造方法が開示されている。

また、特許文献３（特開２００４−０４７５３７号公報）には、Ａｕなどの貴金属バンプを備えた第1半導体チップと、はんだバンプを備えた第２半導体チップとが、はんだバンプに貴金属バンプが突き刺さった状態で接合された電子部品実装基板が開示されている。

しかしながら、Ａｕ−Ａｕ超音波接合では、素子破壊などを発生しやすいなど技術的に難しく、フレキシブル基板である場合はさらに難しいという問題がある。また、実装信頼性や耐熱性、導電性は優れるが、実装精度が厳しく、実装タクトにも時間がかかり、さらに回路基板が薄かったり、フレキシブル基材の場合には超音波による圧力が伝わり難く、実装が難しいという問題があった。

一方、Ａｕバンプ−はんだ接合では、Ａｕがはんだ中に拡散し、はんだが脆くなり接合信頼性に欠けるといった相互拡散の問題があった。また、はんだバンプ同士の接合は、実装は容易であるものの、耐熱性が低いという問題があった。さらに、これらの問題を解決する手段として、Ａｇナノペーストを用いた接合なども提案されているが、材料が非常に高価という問題があった。

さらに、特許文献４（特開２００８−３４５７０号公報）には、ＩＣチップ等の狭いピッチで配置された半田突起電極（半田バンプ電極）を有する電子部品を、有機多層基板に実装する場合の課題が開示されている。有機多層基板を熱プレスすると、熱プレスにより絶縁性基板に形成した電極が歪む現象が生じる。ＩＣや配線基板の小型化に伴い、ＩＣの実装ランドピッチのギャップが狭くなってくると、この電極の歪みが無視できなくなる。つまり、電極とＩＣ実装ランドの相対位置精度がずれてしまい、これをはんだにより実装すると、はんだのセルフアライメントにより、はんだが電極あるいはＩＣランドに引き寄せられ、導通不良やショートが生じる場合があった。これを回避するために、製造工程での電極の歪みを考慮した設計調整を行なったり、表面電極をアディティブめっき法を用いて精度良く形成するなどの方法が開発されているが、コストが非常に高いという問題がある。

特開２０００−３２３６０３号公報 特開２００３−３０４００３号公報 特開２００４−０４７５３７号公報 特開２００８−３４５７０号公報

本発明は、安価な材料で容易に製造することができる耐熱性および接合信頼性に優れた電子部品実装基板、および、その製造方法を提供することを目的とする。

また、本発明の別の目的は、ＩＣや配線基板の小型化に伴い、ＩＣの実装ランドピッチのギャップが狭くなった場合でも、コストの高い特別な方法を用いずに製造することができる導通不良やショートの発生が抑制された電子部品実装基板、および、その製造方法を提供することを目的とする。

本発明は、絶縁性基板、および、該絶縁性基板の少なくとも一方の表面に形成された導体配線層を有するプリント基板を少なくとも１枚備え、表面に複数のランド電極を有する配線基板と、
表面に複数のＡｕバンプ電極を有する電子部品と、を含む電子部品実装基板であって、
上記ランド電極と上記Ａｕバンプ電極とが、接合部材を介して電気的に接続されており、
上記接合部材は、Ｓｎを含有する第１金属と該第１金属よりも高い融点を有する第２金属との反応により生成する３００℃以上の融点を有する金属間化合物を含み、
上記第２金属の表面に最初に生成する金属間化合物の格子定数と上記第２金属の格子定数との差が、上記第２金属の格子定数に対して５０％以上であることを特徴とする、電子部品実装基板である。

上記第２金属はＣｕ−Ｎｉ合金またはＣｕ−Ｍｎ合金であることが好ましい。
上記絶縁性基板は熱可塑性樹脂を含むことが好ましい。

上記電子部品が集積回路（ＩＣ）であることが好ましい。
上記配線基板は、複数の上記プリント基板が積層されてなる多層配線基板であることが好ましい。

上記配線基板は、１枚の上記プリント基板からなる単層配線基板であることが好ましい。

上記導体配線層を相互に電気的に接続するためのビアホール導体を上記絶縁性基板の内部に有し、上記ビアホール導体は上記接合部材と同じ材質からなることが好ましい。

また、本発明は、絶縁性基板、および、該絶縁性基板の少なくとも一方の表面に形成された導体配線層を有するプリント基板を少なくとも１枚備え、表面に複数のランド電極を有する配線基板と、
表面に複数のＡｕバンプ電極を有する電子部品とを準備するステップと、
上記配線基板の表面上の上記ランド電極の表面を含む所定の位置に導電性ペーストを塗布するステップと、
上記導電性ペーストと上記Ａｕバンプ電極が接触するように、上記電子部品を上記配線基板に搭載するステップと、
上記電子部品が搭載された上記配線基板に熱処理を行い、上記導電性ペースト由来の接合部材を形成して上記ランド電極と上記Ａｕバンプ電極を相互に電気的に接続するステップと、を含む電子部品実装基板の製造方法であって、
上記導電性ペーストは、ＳｎまたはＳｎを８５重量％以上含有する合金である第１金属粉末、および、上記第１金属よりも高い融点を有する第２金属粉末からなる金属成分と、フラックス成分とからなり、
上記接合部材は、上記第１金属粉末と上記第２金属粉末との反応により生成する３００℃以上の融点を有する金属間化合物を含み、
上記熱処理において上記第２金属粉末の表面に最初に生成する金属間化合物の格子定数と上記第２金属の格子定数との差が、上記第２金属の格子定数に対して５０％以上であることを特徴とする、電子部品実装基板の製造方法にも関する。

上記第２金属はＣｕ−Ｎｉ合金またはＣｕ−Ｍｎ合金であることが好ましい。
上記金属成分中の上記第２金属の比率が３０重量％以上であることが好ましい。

上記プリント基板の表面に設けられた複数の上記ランド電極のピッチは、上記電子部品の表面に設けられた複数の上記Ａｕバンプ電極のピッチよりも広く、かつ、上記ランド電極のピッチと略同じピッチで上記導電性ペーストが上記配線基板上に塗布されることが好ましい。

本発明によれば、安価な材料で容易に製造することができる耐熱性および接合信頼性に優れた電子部品実装基板を提供することができる。

また、ＩＣや配線基板の小型化に伴い、ＩＣの実装ランドピッチのギャップが狭くなった場合でも、コストの高い特別な方法を用いずに製造することができる導通不良やショートの発生が抑制された電子部品実装基板を提供することができる。

本発明の電子部品実装基板の製造方法の一例において、接合部材を形成する際の金属成分の挙動を模式的に示す図である。（ａ）は、加熱前の状態を示す図である。（ｂ）は、加熱が開始され、第１金属が溶融した状態を示す図である。（ｃ）は、さらに加熱が継続され、第１金属のすべてが、第２金属との金属間化合物を形成した状態を示す図である。 実施形態１の電子部品実装基板の製造方法を説明するための第１の模式図である。 実施形態１の電子部品実装基板の製造方法を説明するための第２の模式図である。 実施形態１の電子部品実装基板の製造方法を説明するための第３の模式図である。 実施形態２の電子部品実装基板の製造方法を説明するための第１の模式図である。 実施形態２の電子部品実装基板の製造方法を説明するための第２の模式図である。 実施形態２の電子部品実装基板の製造方法を説明するための第３の模式図である。 従来の電子部品実装基板を説明するための模式図である。 試験例２の条件を説明するための模式図である。

＜電子部品実装基板＞
以下に、本発明の電子部品実装基板の各構成について詳細に説明する。

［絶縁性基板］
絶縁性基板は、電気絶縁性を有する材料からなる板状またはフィルム状の基板であれば特に限定されない。絶縁性基板は、樹脂基板とセラミック基板のいずれであってもよい。

［導体配線層］
導体配線層としては、種々公知の配線基板に用いられる導体配線層を使用することができる。導体配線層の材料としては、例えば、銅、銀、アルミニウム、ＳＵＳ、ニッケル、金や、それらの合金などを用いることができ、好ましくは銅である。

［配線基板］
本発明における配線基板は、上記絶縁性基板、および、絶縁性基板の少なくとも一方の表面に形成された導体配線層を有するプリント基板を少なくとも１枚備え、表面に複数のランド電極を有するものである。

上記配線基板は、複数の上記プリント基板が積層されてなる多層配線基板であっても、１枚の上記プリント基板からなる単層配線基板であってもよい。

［接合部材］
本発明の電子部品実装基板における接合部材は、Ｓｎを含有する第１金属と該第１金属よりも高い融点を有する第２金属との反応により生成する３００℃以上の融点を有する金属間化合物を含んでいる。

第１金属は、具体的には、Ｓｎ単体からなる金属、または、ＳｎとＣｕ、Ｎｉ、Ａｇ、Ａｕ、Ｓｂ、Ｚｎ、Ｂｉ、Ｉｎ、Ｇｅ、Ａｌ、Ｃｏ、Ｍｎ、Ｆｅ、Ｃｒ、Ｍｇ、Ｍｎ、Ｐｄ、Ｓｉ、Ｓｒ、Ｔｅ、Ｐからなる群より選ばれる少なくとも１種とを含む合金などが挙げられる。第１金属が合金である場合、Ｓｎを８５重量％以上含有することが好ましい。これにより、所望の金属間化合物（Ｃｕ₂ＮｉＳｎ、Ｃｕ₂ＭｎＳｎ、Ｎｉ-Ｓｎ金属間化合物、Ｍｎ-Ｓｎ金属間化合物、Ｓｎ−Ｃｕ金属間化合物など）を生成するために必要な、第２金属（Ｃｕ−Ｎｉ合金、Ｃｕ−Ｍｎ合金など）との反応成分であるＳｎの量を十分に供給することができる。第１金属におけるＳｎの含有量が８５重量％未満である場合、Ｓｎの量が不足して所望の量の金属間化合物が生成されず、耐熱性に優れた接合部材が得られなくなる。

第２金属は、該第２金属の表面に最初に形成される上記金属間化合物と上記第２金属との格子定数の差が、上記第２金属の格子定数に対して５０％以上となるような金属（合金を含む）が用いられる。ここで、「第２金属の表面に最初に生成する金属間化合物」とは、加熱処理を開始してから最初に第２金属の表面に生成する金属間化合物であり、通常は、第１金属および第２金属を構成する金属からなる３元系合金（例えば、Ｃｕ₂ＮｉＳｎ、Ｃｕ₂ＭｎＳｎ）であり、好ましくは、Ｃｕ、ＮｉおよびＳｎからなる合金、または、Ｃｕ、ＭｎおよびＳｎからなる合金である。

「第２金属の表面に最初に形成される金属間化合物と第２金属との格子定数の差」とは、金属間化合物の格子定数（結晶軸の長さ）から第２金属成分の格子定数（結晶軸の長さ）を差し引いた値の絶対値である。すなわち、この格子定数の差は、第２金属との界面に新たに生成する金属間化合物の格子定数が、第２金属の格子定数に対してどれだけ差があるかを示すものであり、いずれの格子定数が大きいかを問わないものである。通常は、金属間化合物の格子定数の方が第２金属成分の格子定数よりも大きい。

このように第２金属の表面に最初に生成する金属間化合物の格子定数と第２金属との格子定数の差を一定以上とすることで、第１金属と第２金属との金属間化合物を生成する反応を高速化することが可能となり、比較的低温で短時間の熱処理により、金属間化合物を生成させることができるため、接合部材中の低融点の第１金属が高融点の金属間化合物に短時間で変化し、耐熱性に優れた接合部材が形成される。本発明者らにより、第２金属の表面に最初に形成される金属間化合物と上記第２金属との格子定数の差が、上記第２金属の格子定数に対して５０％未満となるような、第１金属と第２金属を使用しても、このような効果を得ることができないことが分かっている。

また、ＳｎとＣｕ−Ｎｉとの反応により金属間化合物が生成する際、ＳｎとＣｕ−Ｎｉの拡散速度は、ＳｎとＡｇやＳｎとＣｕといった金属系より１０倍以上早いため、Ａｕバンプ電極付近に位置する導電性ペースト中のＳｎが、ＡｕバンプのＡｕと拡散混合すると同時に、その他のＳｎはＣｕ−Ｎｉと急速に反応して金属間化合物を生成するため、ＡｕバンプをＳｎが過剰に溶食することがなく信頼性に優れた接合が可能となる。

このような導電性ペーストによる接合方法を用いると、既存の安価な接合方法で高信頼性の接合が容易にできるだけでなく、接合には圧力が不要であるため、フレキシブル回路基板や超薄型基板など剛性の低い基板に対しても容易に接合することが可能となる。また、平坦性（コプラナリティー）が低い基板に対しても、ペーストの塗布量を調節することで、実装時に接合部材の高さを補って実装できるため、電子部品の実装性に優れる。

また、ＳｎのＣｕ−Ｎｉに対する拡散速度が速いため、はんだを用いた場合にみられるようなセルフアライメントが発生することはなく、熱処理後も塗布した位置に略そのままの状態で接合部材として固化するため、導通不良やショートの発生が抑制される。このような導電性ペーストを用いた接合方法によれば、配線基板が多層化することで表面電極が多少歪んだ場合においても、その歪みがランド電極の面積と同程度以下で、かつ、ランド電極間のギャップのサイズ以下であれば、塗布した導電性ペーストが加熱時に平面方向に移動することが無いので、実装部品との位置にミスマッチを解消して接合することが可能となり、既存の安価な方法で容易に高信頼性の接合を行うことができる。

第２金属としては、例えば、Ｃｕ−Ｎｉ合金（Ｃｕ−１０Ｎｉなど）、Ｃｕ−Ｍｎ合金などが挙げられ、好ましくは、Ｃｕ−Ｎｉ合金またはＣｕ−Ｍｎ合金である。なお、本明細書において、たとえば「Ｃｕ−１０Ｎｉ」の数字１０は当該成分（この場合はＮｉ）の重量％の値を示しており、他の記載についても同様である。

ここで、Ｃｕ−Ｎｉ合金中のＮｉの比率は１０〜１５重量％であることが好ましい。また、上記Ｃｕ−Ｍｎ合金中のＭｎの比率は１０〜１５重量％であることが好ましい。これにより、所望の金属間化合物を生成するのに必要十分なＮｉまたはＭｎを供給することができる。Ｃｕ−Ｎｉ合金中のＮｉの比率およびＣｕ−Ｍｎ合金中のＭｎの比率が１０重量％未満である場合、第１金属中のＳｎが全て金属間化合物とならずに残留しやすくなることが分かっている。また、Ｃｕ−Ｎｉ合金中のＮｉの比率およびＣｕ−Ｍｎ合金中のＭｎの比率が１５重量％を超える場合も、第１金属中のＳｎが全て金属間化合物とならずに残留しやすくなることが分かっている。

また、第１金属と第２金属との反応によって得られる金属間化合物は、Ｃｕ₂ＮｉＳｎまたはＣｕ₂ＭｎＳｎを含んでいることが好ましい。融点が３００℃以上であるこれらの金属間化合物で形成された接合部材を含む電子部品実装基板は、耐熱性に優れたものとなる。

（電子部品）
電子部品はＡｕバンプ電極を備えており、該Ａｕバンプ電極はプリント基板のランド電極と電気的に接続される。

電子部品としては、例えば、ＩＣなどの能動部品や、コンデンサ、抵抗、インダクタなどの受動部品が挙げられるが、好ましくはＩＣである。ＩＣは特に小型化が要求されており、ＩＣに設けられるＡｕバンプ電極は狭いピッチで配列されるため、配線基板のランド電極のピッチの方が広くなることが多いため、特に本発明の製造方法が有利に用いられる。

＜電子部品実装基板の製造方法＞
［実施形態１］
本発明の電子部品実装基板の製造方法の一実施形態について、以下に図２〜図４を用いて詳細に説明する。

（１） 配線基板と電子部品とを準備するステップ
まず、絶縁性基板、および、該絶縁性基板の少なくとも一方の表面に形成された導体配線層を有するプリント基板を少なくとも１枚備え、表面に複数のランド電極３を有する配線基板１を準備する。ランド電極３は、金属電極３１にめっき３２が施されたものである。

なお、図２に詳細は示していないが、配線基板１は、複数のプリント基板が一体化されてなる、内部に複数の導体配線層２を有する多層配線基板であるか、もしくは、１枚の上記プリント基板からなる単層配線基板である。また、図２〜図４では、模式的にランド電極３やＡｕバンプ７１は２つしか記載されていないが、実際には１つの配線基板１の表面に多数のランド電極３を有し、１つの電子部品７の表面に多数のＡｕバンプ７１を有していることは言うまでもない。

絶縁性基板としては、上述の絶縁性基板が用いられる。絶縁性基板が樹脂を含んでいる場合、熱処理により樹脂が流れる恐れがあるため、後述の熱処理は比較的低温であることが望ましい。特に、樹脂として熱可塑性樹脂を含む場合は、熱処理により樹脂が流れ易いため、比較的低温で熱処理する製造方法を用いることが望ましい。

導体配線層を形成する方法としては、種々公知の方法を用いることができるが、例えば、絶縁性基板の表面に導体箔を接着した後、または接着剤を用いないで絶縁性基板の表面に導体箔を直接に重ね合わした後(ラミネート)、これをエッチングして配線回路を形成する方法や、配線回路の形状に形成された導体箔を絶縁性基板に転写する方法、絶縁性基板の表面に金属メッキ法によって回路を形成する方法が挙げられる。

導体配線層の形成に用いる導体箔の材料としては、例えば、銅、銀、アルミニウム、ＳＵＳ、ニッケル、金や、それらの合金などを用いることができ、好ましくは銅である。導体箔の厚さは回路形成可能であれば特に制限されず、３〜４０μｍ程度の範囲で適宜調整することができる。また、導体箔は、熱可塑性樹脂フィルムとの接着性を高めるために片面に粗化処理が施されていてもよく、粗化された面の表面粗さ（Ｒｚ）は、例えば１〜１５μｍである。

なお、導体配線層は必要に応じて相互にビアホール導体などにより接続されている。ビアホール導体による接続は種々公知の方法で行うことができ、後述の接合部材の形成に用いられる導電性ペーストと同じ材料を用いてビアホール導体を形成することが好ましい。

また、配線基板１の両面には、電子部品に接続されるランド電極３とマザーボード等に接続される表面実装用電極４とが設けられている。ランド電極３は、例えば、Ｃｕなどの金属からなる電極３１の表面に、Ｎｉ／Ａｕめっき、Ｎｉ／Ｐｄ／Ａｕめっき、Ｓｎめっきなどのめっき３２や、水溶性プリフラックス処理（ＯＳＰ処理：Organic Solderbility Preservative処理）を施したものである。表面実装用電極４も同様に、例えば、電極４１の表面にめっき４２やＯＳＰ処理を施したものである。

（２） ランド電極の表面に導電性ペーストを塗布するステップ
このようにして形成されたランド電極の表面を含む所定の位置に、第１金属８１および第２金属８２を含む導電性ペーストを塗布する（図２）。導電性ペーストの塗布は、メタルマスクを用いたコンタクト印刷法やディスペンス法などにより行われる。

導電性ペーストとしては、上記第１金属および第２金属からなる金属成分と、フラックス成分とを混練してなるペーストが用いられる導電性ペーストの各成分について、以下に詳述する。

（金属成分）
金属成分としては、上述の第１金属および第２金属と同様のものが用いられる。導電性ペースト中における金属成分とは、具体的には、例えば、ペースト中に分散された状態で存在する第１金属からなる粉末（第１金属粉末）および第２金属からなる粉末（第２金属粉末）である。

第１金属粉末および第２金属粉末の算術平均粒径は、３〜３０μｍであることが好ましい。小さすぎると製造コストが高くなる。また金属粉末の酸化が進み反応を阻害し易い問題がある。大きすぎるとビアホールに充填できなくなる問題が起きる。また、第１金属と第２金属との接続性や反応性を考慮すると、第１金属粉末および第２金属粉末中の酸素濃度は２０００ｐｐｍ以下であることが好ましく、特に１０〜１０００ｐｐｍが好ましい。

また、導電性ペースト中の金属成分に占める第２金属の割合を３０重量％以上とすること（すなわち、第１金属の割合を７０重量％未満とすること）が好ましい。これにより、製造後の接合部材における、Ｓｎの残留割合がより低減され、第１金属と第２金属との反応生成物である金属間化合物の割合が増すため、接合部材の導電性、耐熱性をより高めることができる。

また、上記第１金属粉末および第２金属粉末として、比表面積が０．０５ｍ²・ｇ^-1以上のものを用いることにより、第１金属粉末と第２金属粉末との接触確率が高くなり、第１金属と第２金属との間で、さらに金属間化合物を形成しやすくなるため、一般的なリフロープロファイルで高融点化を完了させることが可能になる。

また、第１金属粉末のうち少なくとも一部を、第２金属粉末の周りにコートすることにより、第１金属と第２金属の間で、さらに金属間化合物を形成しやすくすることが可能になり、本願発明をより実効あらしめることができる。

また、第２金属として、Ｃｕ−Ｍｎ合金またはＣｕ−Ｎｉ合金を用いることにより、さらには、Ｍｎの割合が１０〜１５重量％であるＣｕ−Ｍｎ合金、または、Ｎｉの割合が１０〜１５重量％であるＣｕ−Ｎｉ合金を用いることにより、より低温、短時間で第１金属との間で金属間化合物を形成しやすくすることが可能になり、その後のリフロー工程でも溶融しないようにすることが可能になる。

なお、第２金属には、第１金属との反応を阻害しない程度で、例えば、１重量％以下の割合で不純物が含まれていてもよい。不純物としては、Ｚｎ、Ｇｅ、Ｔｉ、Ｓｎ、Ａｌ、Ｂｅ、Ｓｂ、Ｉｎ、Ｇａ、Ｓｉ、Ａｇ、Ｍｇ、Ｌａ、Ｐ、Ｐｒ、Ｔｈ、Ｚｒ、Ｂ、Ｐｄ、Ｐｔ、Ｎｉ、Ａｕなどが挙げられる。

なお、導電性ペースト中に占める上記金属成分の比率は、７０〜９０重量％であることが好ましい。この範囲内であれば、メタルマスクを用いた印刷において、良好な印刷性が得られる。

（フラックス成分）
フラックス成分としては、導電性ペーストの材料に用いられる種々公知のフラックス成分を用いることができ、例えば、ビヒクル、溶剤、チキソ剤、活性剤などが挙げられる。

上記ビヒクルとしては、例えば、ロジンおよびそれを変性した変性ロジンの誘導体などからなるロジン系樹脂、合成樹脂、または、これらの混合体などが挙げられる。上記ロジンおよびそれを変性した変性ロジンなどの誘導体からなるロジン系樹脂としては、例えば、ガムロジン、トールロジン、ウッドロジン、重合ロジン、水素添加ロジン、ホルミル化ロジン、ロジンエステル、ロジン変性マレイン酸樹脂、ロジン変性フェノール樹脂、ロジン変性アルキド樹脂、その他各種ロジン誘導体などが挙げられる。上記ロジンおよびそれを変性した変性ロジンなどの誘導体からなる合成樹脂としては、例えば、ポリエステル樹脂、ポリアミド樹脂、フェノキシ樹脂、テルペン樹脂などが挙げられる。

上記ビヒクルは、例えば、ポリアミド樹脂、ポリスチレン樹脂、ポリメタクリル樹脂、ポリカーボネート樹脂およびセルロース系樹脂からなる群から選ばれる少なくとも１種の熱可塑性樹脂、または、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂、シリコン樹脂またはその変性樹脂、および、アクリル樹脂からなる群より選ばれる少なくとも１種の熱硬化性樹脂を含んでいてもよい。

上記溶剤としては、アルコール、ケトン、エステル、エーテル、芳香族系、炭化水素類などが知られており、具体的な例としては、ベンジルアルコール、エタノール、イソプロピルアルコール、ブタノール、ジエチレングリコール、エチレングリコール、グリセリン、エチルセロソルブ、ブチルセロソルブ、酢酸エチル、酢酸ブチル、安息香酸ブチル、アジピン酸ジエチル、ドデカン、テトラデセン、α−ターピネオール、テルピネオール、２−メチル−２，４−ペンタンジオール、２−エチルヘキサンジオール、トルエン、キシレン、プロピレングリコールモノフェニルエーテル、ジエチレングリコールモノヘキシルエーテル、エチレングリコールモノブチルエーテル、ジエチレングリコールモノブチルエーテル、ジイソブチルアジペート、へキシレングリコール、シクロヘキサンジメタノール、２−ターピニルオキシエタノール、２−ジヒドロターピニルオキシエタノール、それらを混合したものなどが挙げられる。好ましくは、テルピネオール、エチレングリコールモノブチルエーテル、ジエチレングリコールモノエチルエーテル、ジエチレングリコールモノブチルエーテルである。

また、上記チキソ剤の具体的な例としては、硬化ヒマシ油、カルナバワックス、アミド類、ヒドロキシ脂肪酸類、ジベンジリデンソルビトール、ビス（ｐ−メチルベンジリデン）ソルビトール類、蜜蝋、ステアリン酸アミド、ヒドロキシステアリン酸エチレンビスアミドなどが挙げられる。また、これらに必要に応じてカプリル酸、ラウリン酸、ミリスチン酸、パルミチン酸、ステアリン酸、ベヘニン酸のような脂肪酸、１，２−ヒドロキシステアリン酸のようなヒドロキシ脂肪酸、酸化防止剤、界面活性剤、アミン類などを添加したものもチキソ剤として用いることができる。

上記活性剤としては、例えば、アミンのハロゲン化水素酸塩、有機ハロゲン化合物、有機酸、有機アミン、多価アルコールなどが挙げられる。

上記アミンのハロゲン化水素酸塩としては、例えば、ジフェニルグアニジン臭化水素酸塩、ジフェニルグアニジン塩酸塩、シクロヘキシルアミン臭化水素酸塩、エチルアミン塩酸塩、エチルアミン臭化水素酸塩、ジエチルアニリン臭化水素酸塩、ジエチルアニリン塩酸塩、トリエタノールアミン臭化水素酸塩、モノエタノールアミン臭化水素酸塩などが挙げられる。

上記有機ハロゲン化合物としては、例えば、塩化パラフィン、テトラブロモエタン、ジブロモプロパノール、２，３−ジブロモ−１，４−ブタンジオール、２，３−ジブロモ−２−ブテン−１，４−ジオール、トリス（２，３−ジブロモプロピル）イソシアヌレートなどが挙げられる。

上記有機酸としては、例えば、マロン酸、フマル酸、グリコール酸、クエン酸、リンゴ酸、コハク酸、フェニルコハク酸、マレイン酸、サルチル酸、アントラニル酸、グルタル酸、スベリン酸、アジピン酸、セバシン酸、ステアリン酸、アビエチン酸、安息香酸、トリメリット酸、ピロメリット酸、ドデカン酸などが挙げられる。

上記有機アミンとしては、例えば、モノエタノールアミン、ジエタノールアミン、トリエタノールアミン、トリブチルアミン、アニリン、ジエチルアニリンなどが挙げられる。

上記多価アルコールとしては、例えば、エリスリトール、ピロガロール、リビトールなどが挙げられる。

（３） 上記電子部品を上記配線基板に搭載するステップ
次に、図３に示すように、第１金属成分８１および第２金属成分８２を含む導電性ペーストと、Ａｕバンプ電極７１が接触するように、ＩＣなどの電子部品７を配線基板に搭載する。

（４） 配線基板のランド電極と電子部品のＡｕバンプ電極とを相互に電気的に接続するステップ
次に、電子部品７が搭載された配線基板１に熱処理を施す。熱処理の温度は、少なくとも一定時間の間、２３０℃以上に達することが好ましい。２３０℃に達しない場合は第１金属中のＳｎ（融点：２３２℃）が溶融状態とならず、金属間化合物を生成することができない。また、熱処理の最高温度は、搭載部品（ＩＣ）の耐熱温度より低くする。

このようにして熱処理することで、接合部材となる導電性ペースト中のフラックス成分は分解、揮発し、第１金属中のＳｎと第２金属（Ｃｕ−Ｎｉ、Ｃｕ−Ｍｎなど）が反応して金属間化合物を生成し、また、ランド電極３およびＡｕバンプ電極７１と導電性ペーストとが接する部分において、ランド電極３およびＡｕバンプ電極７１の表面を形成する金属と導電性ペーストに含まれる第１金属８１とが反応して合金層を形成する。この熱処理により、上記導電性ペースト由来の接合部材８が形成されて(図４）、配線基板のランド電極３と内蔵される電子部品のＡｕバンプ電極７１とが電気的に接続される。この接合部材８は、導電性ペーストが塗布された位置に略そのままの形状で形成される（図４）。

図１は、本発明の電子部品実装基板の製造方法の一例において、導電性ペーストから接合部材が形成される際の金属成分の挙動を模式的に示す図である。なお、ビアホール導体が同様の導電性ぺーストから形成される場合に、導電性ペーストからビアホール導体が形成される際の金属成分の挙動も同様である。

まず、図１（ａ）に、第１金属８１および第２金属８２を含む導電性ペースト８００が、下側の配線基板の表面に設けられたランド電極３と、上側の電子部品の表面に設けられたＡｕバンプ電極７１とに接触している状態を示す。

次に、この状態で加熱処理を行い、導電性ペースト８００の温度が第１金属８１の融点以上に達すると、図１（ｂ）に示すように、第１金属８１が溶融する。

その後、さらに加熱を続けると、第１金属８１が第２金属８２と反応することにより、金属間化合物８３（図１（ｃ））が生成する。そして、本発明に用いられる導電性ペーストでは、第１金属８１と第２金属８２との界面に生成する金属間化合物８３と、第２金属８２間の格子定数差が大きい（すなわち、金属間化合物と第２金属との格子定数の差が、第２金属の格子定数に対して５０％以上である）ため、溶融した第１金属中で金属間化合物が剥離、分散しながら反応を繰り返し、金属間化合物の生成が飛躍的に進行し、短時間のうちに第１金属８１（図１（ａ），（ｂ））の含有量を十分に低減させることができる。さらに、第１金属８１と第２金属８２との組成比を最適化することにより、図１（ｃ）に示すように、第１金属８１をすべて金属間化合物８３とすることができる。その結果、耐熱性に優れた接合部材８０１を形成することが可能となる。

また、第１金属８１の全てが第２金属８２と反応して高融点の金属間化合物８３を形成しているため、接合部材が高融点の第２金属８２および高融点の金属間化合物８３のみから構成されているため、耐熱性に優れた接合部材を形成することができる。

［実施形態２］
本発明の電子部品実装基板の製造方法の別の一実施形態について、以下に図５〜図７を用いて説明する。

本実施形態は、配線基板１の表面に設けられた複数のランド電極３のピッチが、電子部品７の表面に設けられた複数のＡｕバンプ電極７１のピッチよりも広く設定されており、かつ、ランド電極３のピッチと略同じピッチで導電性ペーストが配線基板１上に塗布されている点で、実施形態１とは異なる（図５、図６）。

他の製造工程については実施形態１と同様であるため省略するが、本実施形態においても、ＳｎのＣｕ−Ｎｉに対する拡散速度が速いため、接合部材８は、導電性ペーストが塗布された位置に略そのままの形状で形成される（図７）。

同様のランド電極と端子電極を従来のはんだを用いて接合した場合は、図８に示すように、はんだのセルフアライメントにより、はんだ９１のようにはんだがランド電極３に引き寄せられて、導通不良が生じたり、はんだ９２のように完全に導通しなくなってしまうおそれがあった。さらに、基板の端部においては、特にランド電極と端子電極のピッチの違いによる位置ずれが大きくなり、導通不良に加えショートが生じる恐れもあった。

これに対して、本実施形態では、特に、配線基板が多層化することで表面電極が多少歪んだ場合においても、その歪みがランド電極の面積と同程度以下で、かつ、ランド電極間のギャップのサイズ以下であれば、塗布した導電性ペーストが加熱時に平面方向に移動することが無く、ランド電極と端子電極のミスマッチを解消して接合させることが可能となる。

以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。

（実施例１）
実施形態２で説明した図５に示すようなランド電極を有する配線基板を用意する。なお、ランド電極３は、Ｃｕ製の電極３１の表面にＮｉ／Ａｕ合金からなるめっき３２が施されたものである。また、ピッチ４００μｍで直径２００μｍのＡｕバンプ電極を形成した半導体ＩＣを用意した。

次に、この配線基板上のランド電極の表面を含む所定の位置に、メタルマスクを用いて導電性ペーストを直径２００μｍ、厚さ８０μｍ程度塗布した。導電性ペーストとしては、ＳｎおよびＣｕ−Ｎｉを主成分とし、ロジンなどを含むフラックス成分とそれらとを混練して得られるペーストを用いた。具体的には、算術平均粒径２５μｍのＳｎ粉末と、算術平均粒径２５μｍのＣｕ−１０Ｎｉ合金粉末（Ｃｕ／Ｎｉの重量比は９０／１０）とを、６０重量％対４０重量％の比率で配合した金属成分に対し、ロジンからなるフラックス成分を、金属成分対フラックス成分の比率が９０重量％対１０重量％となるように配合し、それらを混練することで調製されたペーストを用いた。

さらに、実施形態１で図３、図４を用いて説明した方法で、Ａｕバンプ電極を有する半導体ＩＣを高速マウンターを用いてフリップチップ実装し、窒素雰囲気にパージしたリフロー炉を用いて２６０℃で１５秒間の加熱処理を行った。これにより、導電性ペースト由来の接合部材を形成し、配線基板のランド電極と内蔵される電子部品のＡｕバンプ電極とを電気的に接続する。これにより、本発明の電子部品実装基板を得ることができる。

本実施例では、ランド電極とＡｕバンプ電極の位置ずれが最大で１００μｍ生じても、導電性ペーストがそのずれを解消し、ランド電極とＡｕバンプ電極とを接合することができる。

なお、第１金属であるＳｎと第２金属であるＣｕ−１０Ｎｉとが反応すると、金属間化合物としてＣｕ₂ＮｉＳｎが生成する。ここで、第２金属（Ｃｕ−１０Ｎｉ）の格子定数Ａは０．３５７ｎｍ、金属間化合物（Ｃｕ₂ＮｉＳｎ）の格子定数Ｂは０．５９７ｎｍであるから、上記第２金属の格子定数に対する金属間化合物と第２金属との格子定数の差の比率［（Ｂ−Ａ）／Ａ×１００］は６７％となる。なお、格子定数はａ軸を基に評価している。

また、Ｃｕ−Ｎｉ合金の格子定数は、Ｎｉの含有量が１０重量％から１５重量％の範囲では、Ｃｕの格子定数とほぼ同じである。

なお、金属間化合物はＣｕ₂ＮｉＳｎばかりでなく、高融点のＮｉ-Ｓｎ金属間化合物や高融点のＣｕ−Ｓｎ金属間化合物も生成される。Ｃｕ−Ｎｉ粉末の表面に最初に生成される金属間化合物Ｃｕ₂ＮｉＳｎと第２金属（Ｃｕ−１０Ｎｉ）の格子定数の差が大きいので金属間化合物Ｃｕ₂ＮｉＳｎがその上に形成されたＮｉ-Ｓｎ金属間化合物やＣｕ−Ｓｎ金属間化合物とともに剥離する。すなわち、生成した金属間化合物層と、ベース金属である第２金属間の格子定数差が大きいと，溶融した第１金属中で金属間化合物が剥離、分散しながら反応を繰り返すため金属間化合物化が飛躍的に進行することにより、融点の低い第１金属がすべて高融点の金属間化合物に変化すると考えられる。

これにより、Ａｕバンプ電極付近に位置する導電性ペースト中のＳｎがＡｕバンプを過剰に溶食する前に、Ｃｕ−Ｎｉと急速に反応して金属間化合物を生成するため、信頼性に優れた接合が可能となる。

（試験例１）
［リフロー接合］
Ｓｎ粉末とＣｕ−１０Ｎｉ合金粉末の算術平均粒径および配合比率を表１に示すように変化させた導電性ペースト１〜６を用い、電子部品としてＡｕバンプを有する導通検査用ＩＣ（デイジーチェーンＩＣ）を用いた以外は、実施例１と同様にして、試験用の電子部品実装基板（試料１〜６）を作製した。なお、配線基板には、一端がランド電極に接続された貫通ビアホール導体が形成されており、このビアホール導体の他端には配線基板の外部電極が形成されている。

作製した電子部品実装基板の隣合う外部電極の一方に信号を入力し、ビアホール導体と導電性ペースト由来の接合部材を通りＩＣ内で折り返され、さらに導電性ペースト由来の接合部材とビアホール導体とを通った信号を、隣合う外部電極の他方から取り出すことにより導通検査を行って、導電性ペースト由来の接合部材での電気的導通の有無を測定した。導電性ペースト１〜６を用いて作製した電子部品実装基板の各々についての結果を、表１の「リフロー接合」に示す。表１の「リフロー接合」では、導通している場合を「可」、導通していないオープン（導通不良）の場合を「不可」と表示した。

［反転リフロー］
Ｓｎ粉末とＣｕ−１０Ｎｉ合金粉末の算術平均粒径および配合比率を表１に示すように変化させた導電性ペースト１〜６を用い、電子部品として１００５コンデンサを用いた以外は、実施例１と同様にして、試験用の電子部品実装基板を作製した。

作製した電子部品実装基板を裏返しにして（コンデンサ側を下にして）、窒素雰囲気にパージしたリフロー炉を用いて２６０℃で３０秒間の再加熱（リフロー）を行った後、リフローの際のコンデンサの落下の有無を確認した。導電性ペースト１〜６を用いて作製した電子部品実装基板の各々についての結果を、表１の「反転リフロー」に示す。表１の「反転リフロー」では、コンデンサの落下がなかった場合を「可」、コンデンサが落下した、もしくはクラックが入るなどして導通しなくなった場合を「不可」と表示した。

表１の「リフロー接合」の結果から、導電性ペースト１〜６を用いて作製した試験用の電子部品実装基板の全てで、接合部材において配線部品と電子部品とが導通されていることがわかる。また、「反転リフロー」の結果から、Ｓｎの配合比率が多い導電性ペースト３および４では、リフロー時の接合部材の耐熱性が低いことが示され、導電性ペースト中の金属成分に占める第１金属の割合を７０重量％以下とすること（すなわち、第２金属の割合を３０重量％以上とすること）が好ましいことが分かる。

（試験例２）
［リフロー接合］
実施例１と同様の図５に示すようなランド電極を有する配線基板であって、配線基板上に設けたランド電極のランド径、ランドピッチ、ランドずれを表２のように変化させた配線基板１〜７を用意した。ここで、ランド電極３は実施例１と同様に、Ｃｕ製の電極３１の表面にＮｉ／Ａｕめっき３２が施されたものである。これとは別に、バンプピッチ４００μｍで直径２００μｍのＡｕバンプ電極を形成した導通検査用半導体ＩＣを用意した。なお、図９に示すように、「ランドランドピッチ」は隣り合うランド電極３の中心間の距離であり、「バンプピッチ」は隣り合うＡｕバンプ７１の中心間の距離である。また、「ランドずれ」は、隣り合うランド電極３間の中間点と隣合うＡｕバンプ間の中間点との距離である。

次に、各配線基板上のランド電極の表面を含む所定の位置に、ＩＣのＡｕバンプ電極と同じピッチ４００μｍで直径２００μｍとなるように、メタルマスクを用いて導電性ペーストを厚さ８０μｍ程度塗布した。導電性ペーストとしては、実施例１と同様のものを使用し、実施例１と同様にして、試験用の電子部品実装基板を作製した。また、比較として、導電性ペーストに代えて、従来のはんだペースト（Ｓｎ−Ａｇ−Ｃｕ）を用いて同様の試験用の電子部品実装基板を作製した。表２の配線基板４〜７は、ランド電極のランドピッチがＩＣのＡｕバンプ電極のピッチと異なるので、導電性ペーストがランド電極からずれて形成される。

なお、試験例１と同様に、各配線基板には、一端がランド電極に接続された貫通ビアホール導体が形成されており、このビアホール導体の他端には外部電極が形成されている。導通検査は、隣合う外部電極の一方に信号を入力し隣合う外部電極の他方から信号を取り出して行う。ＩＣの隣接バンプ間はＩＣ内部で配線により接続されている。隣合う外部電極の一方に信号を入力し、ビアホール導体と導電性ペースト由来の接合部材を通り、ＩＣ内で折り返され、さらに導電性ペースト由来の接合部材とビアホール導体とを通った信号を、隣合う外部電極の他方から取り出すことにより導通検査を行うことができる。このようにして、導電性ペースト由来の接合部材での電気的導通の有無を測定した。結果を表２に示す。表２の「リフロー接合」では、導通している場合を「可」、導通していない場合を「不可」と表示した。

［繰り返しリフロー］
上記配線基板１〜７に導電性ペーストまたは従来のはんだペーストを用いて導通試験用ＩＣを接合した上記電子部品実装基板について、さらに、２６０℃で３０秒間の再加熱（リフロー）を１０回繰り返した後に、試験例１と同様にして、導電性ペースト由来の接合部材での電気的導通の有無を測定した。結果を表２に示す。表２の「繰り返しリフロー」では、導通している場合を「可」、導通していない場合を「不可」と表示した。

表２の結果から、上記導電性ペーストを用いてＩＣを接合した電子部品実装基板では、配線基板１〜７の全てについて、接合部材での導通がなされており、繰り返しリフローの後も接合部材での導通が維持されていることがわかる。これに対して、従来のはんだペーストを用いてＩＣを接合した電子部品実装基板では、配線基板１〜７のうち、ランドずれが大きい場合の一部（配線基板５、７）では接合部材でのオープン（導通不良）となっていた。また、繰り返しリフロー後も、配線基板３、７について接合部材にクラックが生じることによりオープン（導通不良）となっていた。

（試験例３)
導電性ペースト中のＣｕ−Ｎｉ合金中のＮｉの比率を１０重量％から１５重量％に変更した導電性ペースト７を用いた以外は、上記試験例１の「リフロー接合」、「反転リフロー」と同様にして、導電性ペースト由来の接合部材での電気的導通の有無を測定した。結果を表３に示す。

（試験例４)
Ｃｕ−１０Ｎｉ合金をＣｕ−１０Ｍｎ合金に変更した導電性ペースト８を用いた以外は、上記試験例１の「リフロー接合」、「反転リフロー」と同様にして、導電性ペースト由来の接合部材での電気的導通の有無を測定した。結果を表４に示す。

（試験例５)
第１金属をＳｎ−０．７５Ｃｕ（Ｓｎを主成分とするはんだ）に変更した導電性ペースト９を用いた以外は、上記試験例１の「リフロー接合」、「反転リフロー」と同様にして、導電性ペースト由来の接合部材での電気的導通の有無を測定した。結果を表５に示す。

(試験例６)
第１金属をＳｎ−３Ａｇ−０．５Ｃｕ（Ｓｎを主成分とするはんだ）に変更した導電性ペースト１０を用いた以外は、上記試験例１の「リフロー接合」、「反転リフロー」と同様にして、導電性ペースト由来の接合部材での電気的導通の有無を測定した。結果を表６に示す。

なお、Ｓｎ−０．７５Ｃｕ、Ｓｎ−３Ａｇ−０．５Ｃｕは鉛フリーはんだである。第１金属として、各種の鉛フリーはんだを用いることができる。上記以外にも、Ｂｉ、Ｚｎを含有する鉛フリーはんだが市販されている。第１金属としてこれらのはんだの内、Ｓｎが８５重量％以上のものを用いることができる。

今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 配線基板、２ 導体配線層、３ ランド電極、３１ 電極、３２ めっき、４ 表面実装用電極、４１ 電極、４２ めっき、５ はんだレジスト、７ 電子部品（ＩＣ）、７１ Ａｕバンプ電極、８００ 導電性ペースト、８０１ 接合部材、８１ 第１金属、８２ 第２金属、８３ 金属間化合物、９１，９２ はんだ。

Claims (11)

1. 絶縁性基板、および、該絶縁性基板の少なくとも一方の表面に形成された導体配線層を有するプリント基板を少なくとも１枚備え、表面に複数のランド電極を有する配線基板と、
   表面に複数のＡｕバンプ電極を有する電子部品と、を含む電子部品実装基板であって、
   前記ランド電極と前記Ａｕバンプ電極とが、接合部材を介して電気的に接続されており、
   前記接合部材は、Ｓｎを含有する第１金属と該第１金属よりも高い融点を有する第２金属との反応により生成する３００℃以上の融点を有する金属間化合物を含み、
   前記第２金属の表面に最初に生成する金属間化合物の格子定数と前記第２金属の格子定数との差が、前記第２金属の格子定数に対して５０％以上であることを特徴とする、電子部品実装基板。
2. 前記第２金属はＣｕ−Ｎｉ合金またはＣｕ−Ｍｎ合金である、請求項１に記載の電子部品実装基板。
3. 前記絶縁性基板は熱可塑性樹脂を含む、請求項１または２に記載の電子部品実装基板。
4. 前記電子部品が集積回路（ＩＣ）である、請求項１〜３のいずれかに記載の電子部品実装基板。
5. 前記配線基板は、複数の前記プリント基板が積層されてなる多層配線基板である、請求項１〜４のいずれかに記載の電子部品実装基板。
6. 前記配線基板は、１枚の前記プリント基板からなる単層配線基板である、請求項１〜４のいずれかに記載の電子部品実装基板。
7. 前記導体配線層を相互に電気的に接続するためのビアホール導体を前記絶縁性基板の内部に有し、前記ビアホール導体は前記接合部材と同じ材質からなる、請求項１〜６のいずれかに記載の電子部品実装基板。
8. 絶縁性基板、および、該絶縁性基板の少なくとも一方の表面に形成された導体配線層を有するプリント基板を少なくとも１枚備え、表面に複数のランド電極を有する配線基板と、
   表面に複数のＡｕバンプ電極を有する電子部品とを準備するステップと、
   前記配線基板の表面上の前記ランド電極の表面を含む所定の位置に導電性ペーストを塗布するステップと、
   前記導電性ペーストと前記Ａｕバンプ電極が接触するように、前記電子部品を前記配線基板に搭載するステップと、
   前記電子部品が搭載された前記配線基板に熱処理を行い、前記導電性ペースト由来の接合部材を形成して前記ランド電極と前記Ａｕバンプ電極を相互に電気的に接続するステップと、を含む電子部品実装基板の製造方法であって、
   前記導電性ペーストは、ＳｎまたはＳｎを８５重量％以上含有する合金である第１金属粉末、および、前記第１金属よりも高い融点を有する第２金属粉末からなる金属成分と、フラックス成分とからなり、
   前記接合部材は、前記第１金属粉末と前記第２金属粉末との反応により生成する３００℃以上の融点を有する金属間化合物を含み、
   前記熱処理において前記第２金属粉末の表面に最初に生成する金属間化合物の格子定数と前記第２金属の格子定数との差が、前記第２金属の格子定数に対して５０％以上であることを特徴とする、電子部品実装基板の製造方法。
9. 前記第２金属はＣｕ−Ｎｉ合金またはＣｕ−Ｍｎ合金である、請求項８に記載の電子部品実装基板の製造方法。
10. 前記金属成分中の前記第２金属の比率が３０重量％以上である、請求項８または９に記載の電子部品実装基板の製造方法。
11. 前記配線基板の表面に設けられた複数の前記ランド電極のピッチは、前記電子部品の表面に設けられた複数の前記Ａｕバンプ電極のピッチよりも広く、かつ、前記ランド電極のピッチと略同じピッチで前記導電性ペーストが前記配線基板上に塗布される、請求項８〜１０のいずれかに記載の電子部品実装基板の製造方法。

Images