JP2002270633A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JP2002270633A JP2002270633A JP2001062791A JP2001062791A JP2002270633A JP 2002270633 A JP2002270633 A JP 2002270633A JP 2001062791 A JP2001062791 A JP 2001062791A JP 2001062791 A JP2001062791 A JP 2001062791A JP 2002270633 A JP2002270633 A JP 2002270633A
- Authority
- JP
- Japan
- Prior art keywords
- bismuth
- lead
- tin
- solder
- plating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Abstract
スズービスマスめっき膜を形成した外部リードの鉛フリ
ーはんだによる接合を高信頼に行うことにある。特に、
高温高湿等の試験後にもはんだ濡れ性の低下を抑制した
スズービスマスめっきを外部リードに形成し、鉛フリー
はんだとの接合を高信頼に行うことにある。 【解決手段】本発明は、上記目的を達成するために、電
子素子と該電子素子と電気的に接続された外部端子と該
外部端子に形成されたスズービスマスめっき膜とを有す
る電子装置を回路基板に鉛フリーはんだを用いて接続し
た電子機器において、該電子装置と該回路基板との接続
部に形成されたスズービスマスめっき膜と鉛フリーはん
だとの溶融生成物のビスマス含有率が0.01〜3wt
%としたものである。
Description
めっき膜でメタライズした電子装置を鉛フリーはんだで
回路基板に接続した電子機器に関する技術である。
デンサ、コネクタ、スイッチなどの電子装置は、配線基
板などの外部回路に、主に鉛を40wt%含むいわゆる
鉛はんだを用いて接続されている。この接続に対し、鉛
はんだには所定の接続強度、熱疲労寿命などの特性が要
求される。一方、これらの電子装置の外部端子(リー
ド)には、はんだ付けを容易にするため、主に鉛を10
〜40wt%含むスズー鉛合金、いわゆる鉛はんだめっ
き層が形成されている。この外部リードめっきに対して
は、耐熱性、耐ウイスカ性、耐食性、特にはんだ濡れ性
が要求される。また、外部リードは必要に応じて所定の
寸法、形状に切断、成形されるため密着性、耐クラック
性、折り曲げ性等の特性が要求される。鉛はんだおよび
鉛はんだめっきはこれらの要求特性を全て満足し、現行
製品に広く使用されている。
いわゆる鉛フリーはんだの開発が進められ、Sn−Ag
−Cu系、Sn−Cu系などの鉛フリーはんだが開発さ
れている。
ーはんだめっきの開発も進められ、めっき膜材料として
はスズービスマス合金、スズー銀合金、スズー銅合金な
どが挙げられる。
フリーめっきにビスマスが含有された場合、接合部のビ
スマス含有率が一定量を超えると接続強度、熱疲労寿命
などが低下するという問題がある。また、鉛フリーめっ
き膜はいずれも鉛はんだめっきに比べてはんだ濡れ性、
耐クラック性および耐ウイスカ性が劣る場合がある。特
に高温高湿試験後の低温でのはんだ濡れ性の低下するこ
とがある。
く、スズービスマスめっき膜を形成した外部リードの鉛
フリーはんだによる接合を高信頼に行うことにある。特
に、高温高湿等の試験後にもはんだ濡れ性の低下を抑制
したスズービスマスめっきを外部リードに形成し、鉛フ
リーはんだとの接合を高信頼に行うことにある。
スマスめっき膜を形成した外部リードを鉛フリーはんだ
により接合した場合のその接続強度、熱疲労寿命につい
て種々検討したところ、接合部におけるめっき膜と鉛フ
リーはんだとの溶融生成物のビスマス含有率を0.01
〜3wt%に制限することにより、従来技術の最大の問
題点である接合部の接続強度、熱疲労寿命の問題を解決
できることを明らかとした。
を回路基板にはんだ接合する場合、溶融したはんだが外
部リードに形成されためっき膜上をぬれ拡がり、それに
よってはんだとめっき膜とが混ざり合い、はんだ接続部
が形成される。従って、めっき膜として、スズービスマ
スめっき膜を使用した場合、めっき膜中のビスマス成分
が溶け出し、はんだ接続部におけるビスマス量(ビスマ
ス濃度)を上昇させてしまう。はんだ中に含まれるビス
マス量(ビスマス濃度)が低い場合は、大きな影響はな
いが、はんだのビスマス含有率が1〜3wt%程度ある
と、めっき組成によっては、接合部の信頼性を確保でき
ない場合が生ずる。
のビスマス含有率を4wt%以上とし、膜厚を0.02
μm以上とすることが、スズービスマスめっき膜のはん
だ濡れ性、耐クラック性および耐ウイスカ性を満足させ
る上で好ましいが、このような場合、めっき膜中のビス
マス含有量が多く、それによってはんだ接合部の信頼性
を確保できない可能性が高い。
子と電気的に接続された外部端子と該外部端子に形成さ
れたスズービスマスめっき膜とを有する電子装置を回路
基板に鉛フリーはんだを用いて接続した電子機器におい
て、該電子装置と該回路基板との接続部に形成されたス
ズービスマスめっき膜と鉛フリーはんだとの溶融生成物
のビスマス含有率を0.01〜3wt%としたものであ
る。
−約(0.5〜6)wt%Biであるものである。
層のビスマス含有率が4wt%以上であるものである。
〜3.5)wt%Ag−(0.1〜1.0)wt%Cu
−約(0〜3.0)wt%Biを主成分としたものであ
る。
の実装構造体の実施形態について、以下、半導体装置を
例に図を用いて説明する。
示しており、実施の形態の全体を示す概略構成図であ
る。なお、これはあくまでも一例であり、外部リードや
外部端子を有するものであれば全て適用可能であること
は云うまでもない。
である42アロイまたは銅合金で作られたリードフレー
ム2上に半導体素子1を固定した後、半導体素子1の不
図示の電極をワイヤボンディング3などによりリードフ
レーム2と電気的に接続し、モールド樹脂4により樹脂
封止されて製造する。
リードフレーム2に対して、脱脂、酸洗浄処理した後、
例えば有機酸、有機酸スズ、有機酸ビスマス等の有機酸
金属および添加剤からなるめっき液を用いて、図2に示
す断面のように、リード基材6の表面にスズービスマス
めっき膜7を形成して外部リード5を形成する。場合に
よっては、スズービスマスめっき膜8を形成し、めっき
膜を2層に形成しても良い。
し、所定の形状に折り曲げ成形して半導体装置を完成さ
せる。
て完成された半導体装置8は、回路基板9の外部回路に
設けられた電極10と鉛フリーはんだを用いてはんだ接
続(はんだ接合)されて電子機器になる。
外部リードを回路基板の外部回路に設けられた電極にS
n−Ag−Cuを主成分とした鉛フリーはんだを用いて
接合し、リードを45°方向に引っ張ったときの破断強
度と接合部のビスマス含有率との関係である。外部リー
ドにはスズービスマスめっき膜が形成されており、めっ
き膜に含まれるビスマス量と鉛フリーはんだ中に含まれ
るビスマス量を調節することにより接合部のビスマス量
を変化させた。
体装置では破断強度としてリード当たり5N程度の強度
が必要とされているが、接合部のビスマス含有率が3w
t%を越えると、接合強度は5N以下となり、接合部の
ビスマス含有率は3wt%以下にすることが必要であ
る。
リードを回路基板の外部回路に設けられた電極にSn−
Ag−Cuを主成分とした鉛フリーはんだを用いて接合
し、―55〜125℃の温度サイクル試験を行ったとき
の接合部のビスマス含有率と接合部の破断寿命との関係
を示したのが図6である。図から分かるように、破断寿
命はビスマス含有率の増加とともに短くなり、約3.5
wt%で寿命の目安である1000サイクルを切ってお
り、これからも接合部のビスマス含有率は3wt%以下
にすることが必要である。これは、QFP等の他のタイ
プの半導体装置においても同様である。
成、すなわちはんだ濡れ性、耐クラック性および耐ウイ
スカ性を考慮しためっき組成について検討する。表1は
その測定結果である。
んだ濡れ性はディップ法による濡れ試験で良好な濡れ性
を示した場合を○印で、一部濡れ不良を示した場合を×
印で示した。表から分かるように、良好な濡れ性が得ら
れるビスマス含有率は4wt%以上であった。
ズービスマスめっき膜はビスマス含有率が大きくなる
と、リードを曲げ成形したときめっき膜にクラックを生
じやすくなる。表から分かるように、ビスマス含有率4
wt%以下ではリード基材面に達するクラックは発生し
ない(○印で表示)が、4〜6wt%では、支障のない
程度ではあるが、リード基材面に達するクラックがわず
かに発生する(△印で表示)。6wt%以上ではリード
基材面に達する多くのクラックが発生し、耐食性等に支
障をきたした(×印で表示)。従って、ビスマス含有率
が6wt%未満、より好ましくは4wt%未満が良い。
から分かるように、ウイスカはビスマス含有率0.5w
t%以上では発生しない(○印で表示)が、0.5wt
%未満では発生が認められた(×印で表示)。従って、
ビスマス含有率が0.5wt%以上が良い。
よび耐ウイスカ性の全てを満足するビスマス含有率は4
wt%の一点だけであり、耐クラック性を△印まで拡大
しても4〜6wt%であることが分かる。
を容易に形成できないため、次に、これらの3条件を満
足するビスマス含有率の範囲を広げる方法について検討
を行った。その結果、はんだ濡れ性はスズービスマスめ
っき膜の表面の問題であるので、スズービスマスめっき
膜を2層に形成し、その最外層のビスマス含有率を4w
t%以上とし、最外層以外のビスマス含有率を0.5〜
6wt%に、好ましくは0.5〜4wt%にすることが
明らかとなった。
膜厚を変えて、はんだ濡れ性を調べた結果を示したもの
である。図中、はんだ濡れ性が良好なものを○印で表示
し、良好でないものを×印で表示した。
%以上にすれば良好な濡れ性が得られることが分かる。
このとき最外層の膜厚は0.02μm以上あればよいこ
とも分かる。なお、ビスマス含有率が10wt%以上の
ときは0.01μmでも良好な濡れ性を示すことも分か
る。また、最外層の膜厚は2μm程度あれば十分である
が、5μmまでは耐クラック性に影響が無いことを確認
している。
ることがはんだ濡れ性、耐クラック性、耐ウイスカ性の
面から好ましいが、最外層のビスマス含有率を4wt%
以上、最外層の膜厚を0.02μm以上にすればする
程、前述の通り、はんだ接続部へのビスマス含有量が増
え、接続信頼性の低下を招くこととなる。そこで、これ
らのめっき組成を適用した例と、それによるはんだ接続
部への影響について具体的に検討する。 <実施例1>42アロイを基材とし、リード数100本
のQFPタイプのパッケージ4個を有するリードフレー
ムにスズービスマスめっきを行った。めっき液には有機
酸スズ、有機酸ビスマス、有機酸および添加剤からなる
液を用いて、電流密度15A/dm2、液温50℃でビ
スマス含有率2wt%の膜を10μm形成し、次いで電
流密度を0.3A/dm2に低下させてビスマス含有率
11wt%の膜を0.06μm形成した。すなわち、リ
ード上に2層のスズービスマスめっき膜を形成した。
ジを切り離し、リードを所定の形状に曲げ成形した。前
述の如く、下層のスズービスマスめっき膜組成は、ビス
マス含有率2wt%の膜を10μm形成したものであ
り、リードの曲げ加工においてクラックは発生しなかっ
た。なお、上層のスズービスマスめっき膜にクラックが
入ったとしても下層の存在するので問題はないが、下層
にクラックが入ると、その部分からリードが酸化する等
の問題が生じ好ましくない。
Bi系はんだを用いて回路基板にはんだ付けした。はん
だはAgが3wt%、Cuが0.5wt%、Biが0、
1、2、3、4、5wt%である。はんだ付けは235
℃で大気中でリフローした。この場合、上層のスズービ
スマスめっき膜は、ビスマス含有率11wt%の膜を
0.06μmで形成しており、リフロー時のはんだ濡れ
性は良好であった。このようにしてはんだ接続した後、
リードを45°方向に引っ張って接合部の破断強度を測
定した。
した後、−55〜125℃の温度サイクル試験をした。
けしない状態で、温度65℃、湿度95%で168時間
の高温高湿試験をした後、ディップ法によりはんだ濡れ
性を測定した。はんだはSn−3Ag−0.5Bi、温
度は215℃である。
お、本実施例においては、スズービスマスめっき膜とは
んだとの重量比を1:19に設定している。従って、め
っき膜中のビスマスによる接合部のビスマス含有率の増
加分は0.1wt%となり、接合部のビスマス含有率は
はんだ中のビスマス含有率に0.1を加えた値となる。
例えば、はんだ中のビスマス含有率が2.0wt%の場
合、最終的なはんだ接合部におけるビスマス含有率は、
スズービスマスめっきからのビスマスの溶け込み量が加
算され、2.1wt%となる。
wt%以下のときは5N以上の接合強度が得られたが、
4.1wt%のときは4.6Nで5N以上の接合強度を
得ることが出来なかった。また、3.1wt%以下のと
きは温度サイクル寿命が1000サイクル以上になった
が、4.1wt%以上では1000サイクル以下であっ
た。従って、この結果からも、接合部のビスマス含有率
は、約3.0wt%以下にすることが好ましいことが分
かる。なお、各試料は、めっき組成、めっき膜厚とも同
じであり、いずれの試料についてもそのはんだ濡れ性は
高温高湿試験後も良好であった。 <実施例2>次に、スズービスマスめっきに含まれるビ
スマス量を変えた場合(ビスマス含有率を変えた場合)
について検討する。この場合、最終的な接合部における
ビスマス含有量が3.0wt%以上とならないように、
ビスマスを含有しないはんだを用いてリフロー接続を行
った。
QFPタイプのパッケージにスズービスマスめっきを行
った。めっきはビスマス含有率2wt%の膜を10μm
形成した後、ビスマス含有率4、6、10、15、25
wt%の膜を0.1μm形成した。はんだ付けはSn−
3Ag−0.5Cuである。めっき膜とはんだの比率は
1:9とした。めっき膜中のビスマスによる接合部のビ
スマス含有率は0.204、0.206、0.21、
0.215、0.225wt%になった。実施例1と同
様に測定した接合強度、温度サイクル寿命およびはんだ
濡れ性の測定結果を表3に示す。
較的多いものの、はんだ中のビスマスがないため、接合
強度は何れの場合も5N以上の値が得られ、温度サイク
ル寿命も1000サイクル以上の値が得られた。はんだ
濡れ性も良好であった。なお、めっき中のビスマス量が
増すほど接合部におけるビスマス濃度が増ので、はんだ
のビスマス含有率が多くなると、めっきに使用できるビ
スマス量は制限され、はんだ濡れ性に影響が及ぶ。 <実施例3>次に、スズービスマスめっきに含まれるビ
スマス量を変えた場合(膜厚を変えた場合)について検
討する。この場合も、最終的な接合部におけるビスマス
含有量が3.0wt%以上とならないように、ビスマス
を含有しないはんだを用いてリフロー接続を行った。
QFPタイプのパッケージにスズービスマスめっきを行
った。めっきはビスマス含有率2wt%の膜を5μm形
成した後、ビスマス含有率20wt%の膜を0.01、
0.1、1、3、5μm形成した。はんだ付けはSn−
3Ag−0.5Cuである。めっき膜とはんだの比率は
1:9とした。めっき膜中のビスマスによる接合部のビ
スマス含有率は0.102、0.12、0.3、0.
7、1.1wt%になった。実施例1と同様に測定した
接合強度、温度サイクル寿命およびはんだ濡れ性の測定
結果を表4に示す。
の値が得られ、温度サイクル寿命も1000サイクル以
上の値が得られた。はんだ濡れ性も良好であった。な
お、めっき膜厚が厚くなるほど接合部のビスマス含有率
も増加するので、めっき膜厚の制御もはんだ接続部での
接続信頼性を確保する上で重要である。
善するのに、めっきのビスマス含有量を増やすことなど
が有効ではあるが、はんだ接続に於いては、めっきから
のビスマス溶け込み量をも考慮することが、接続信頼性
を向上させる上で非常に重要である。上記の実施例に於
いては、スズービスマス2層めっきを例に示したが、め
っき組成にビスマスを含むものであればスズービスマス
1層の場合はもとより、他のめっき組成についても本発
明を適用できることは言うまでもない。
と回路基板との接合において十分な接合強度と熱疲労寿
命を有する信頼性の高いはんだ接続が実現できる。ま
た、外部リードのスズービスマスめっきに対して、高温
高湿試験後もはんだ濡れ性の低下がなく、かつ耐クラッ
ク性および耐ウイスカ性に優れためっき膜の形成が可能
となり、この点からも信頼性の高いはんだ接続が実現で
きるようになった。
断面図。
面図。
実施例の形態を示す断面図。
す図。
示す図。
マスめっき膜のはんだ濡れ性の評価結果を示す図。
Claims (4)
- 【請求項1】電子素子と該電子素子と電気的に接続され
た外部端子と該外部端子に形成されたスズービスマスめ
っき膜とを有する電子装置を回路基板に鉛フリーはんだ
を用いて接続した電子機器において、該電子装置と該回
路基板との接続部に形成されたスズービスマスめっき膜
と鉛フリーはんだとの溶融生成物のビスマス含有率が
0.01〜3wt%であることを特徴とする電子機器。 - 【請求項2】前記スズービスマスめっき膜がSn−約
(0.5〜6)wt%Biであることを特徴とする請求
項1記載の電子機器。 - 【請求項3】前記スズ−ビスマスめっき膜の最外層のビ
スマス含有率が4wt%以上であることを特徴とする請
求項1または2項に記載の電子機器。 - 【請求項4】前記鉛フリーはんだがSn−約(0〜3.
5)wt%Ag−(0.1〜1.0)wt%Cu−約
(0〜3.0)wt%Biを主成分とした鉛フリーはん
だであることを特徴とする請求項1記載の電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001062791A JP2002270633A (ja) | 2001-03-07 | 2001-03-07 | 電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001062791A JP2002270633A (ja) | 2001-03-07 | 2001-03-07 | 電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002270633A true JP2002270633A (ja) | 2002-09-20 |
Family
ID=18921878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001062791A Pending JP2002270633A (ja) | 2001-03-07 | 2001-03-07 | 電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002270633A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007154260A (ja) * | 2005-12-05 | 2007-06-21 | Sumitomo Metal Mining Co Ltd | 鉛フリーめっき皮膜の形成方法 |
JP2014157880A (ja) * | 2013-02-14 | 2014-08-28 | Shindengen Electric Mfg Co Ltd | 端子位置決め保持治具 |
-
2001
- 2001-03-07 JP JP2001062791A patent/JP2002270633A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007154260A (ja) * | 2005-12-05 | 2007-06-21 | Sumitomo Metal Mining Co Ltd | 鉛フリーめっき皮膜の形成方法 |
JP4654895B2 (ja) * | 2005-12-05 | 2011-03-23 | 住友金属鉱山株式会社 | 鉛フリーめっき皮膜の形成方法 |
JP2014157880A (ja) * | 2013-02-14 | 2014-08-28 | Shindengen Electric Mfg Co Ltd | 端子位置決め保持治具 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100309229B1 (ko) | 납석출 땜납과 납땜된 물품 | |
JP4143478B2 (ja) | はんだ接続構造および電子部品のはんだ接続方法 | |
JP3575311B2 (ja) | Pbフリー半田および半田付け物品 | |
EP0834376A1 (en) | Solder, and soldered electronic component and electronic circuit board | |
JPH08164495A (ja) | 有機基板接続用鉛レスはんだ及びそれを用いた実装品 | |
WO2013132942A1 (ja) | 接合方法、接合構造体およびその製造方法 | |
JPH06297185A (ja) | 動的ハンダペースト組成物 | |
US5973932A (en) | Soldered component bonding in a printed circuit assembly | |
JP2000153388A (ja) | はんだ付け物品 | |
JPH1041621A (ja) | 錫−ビスマスはんだの接合方法 | |
JP3425332B2 (ja) | 電子部品電極材料および電子部品電極製造方法 | |
JP2003332731A (ja) | Pbフリー半田付け物品 | |
JPH1093004A (ja) | 電子部品およびその製造方法 | |
JPH11330340A (ja) | 半導体装置およびその実装構造体 | |
JP2001230151A (ja) | リードレスチップ部品 | |
JP2002270633A (ja) | 電子機器 | |
JP2001284785A (ja) | 電気又は電子部品及び電気又は電子組立体 | |
WO2000075940A1 (fr) | Composant electronique, appareil dans lequel est monte ce composant et procede de fabrication de cet appareil | |
JP4071049B2 (ja) | 鉛フリー半田ペースト | |
JP2000332403A (ja) | 電子部品の実装構造及び電子部品の実装方法 | |
CN103480978A (zh) | 环保无铅防电极溶出焊锡丝 | |
JP3596445B2 (ja) | 半田接合方法ならびに実装構造 | |
JP3700668B2 (ja) | 半田および半田付け物品 | |
JP2000208934A (ja) | 電子部品実装品とその製造方法、およびこれに用いるはんだ | |
JP2001298270A (ja) | 電子機器およびその接続に用いるはんだ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041018 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051121 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051220 |