JP4143478B2 - はんだ接続構造および電子部品のはんだ接続方法 - Google Patents

はんだ接続構造および電子部品のはんだ接続方法 Download PDF

Info

Publication number
JP4143478B2
JP4143478B2 JP2003178118A JP2003178118A JP4143478B2 JP 4143478 B2 JP4143478 B2 JP 4143478B2 JP 2003178118 A JP2003178118 A JP 2003178118A JP 2003178118 A JP2003178118 A JP 2003178118A JP 4143478 B2 JP4143478 B2 JP 4143478B2
Authority
JP
Japan
Prior art keywords
solder
land
tin
lead terminal
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003178118A
Other languages
English (en)
Other versions
JP2004179615A (ja
Inventor
輝芳 久保川
邦男 小坂
隆文 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2003178118A priority Critical patent/JP4143478B2/ja
Priority to CNB031603963A priority patent/CN1327748C/zh
Priority to US10/676,939 priority patent/US6929169B2/en
Priority to KR1020030068162A priority patent/KR100638386B1/ko
Publication of JP2004179615A publication Critical patent/JP2004179615A/ja
Priority to US11/045,638 priority patent/US20050127143A1/en
Application granted granted Critical
Publication of JP4143478B2 publication Critical patent/JP4143478B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3463Solder compositions in relation to features of the printed circuit board or the mounting process
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/0008Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016Brazing of electronic components
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262Sn as the principal constituent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447Lead-in-hole components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10992Using different connection materials, e.g. different solders, for the same connection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/047Soldering with different solders, e.g. two different solders on two sides of the PCB

Description

【0001】
【発明の属する技術分野】
本発明は、鉛(Pb)を含まないはんだ材料によって耐熱温度が高くない電子部品をはんだ付けする際に用いて好適電子部品のはんだ接続方法関する。
【0002】
【従来の技術】
各種電子部品の端子部を回路基板のはんだランドにはんだ付けする際には、従来、錫鉛共晶はんだ(63Sn−37Pb)が広く採用されていたが、近年、鉛による環境汚染を回避するために、鉛を含まないはんだ材料を使用する傾向が高まっている。かかる鉛フリー化の要望に応えるはんだ材料は種々提案されているが、その中でも特に錫−銀−銅系(Sn−Ag−Cu系)はんだ材料は耐熱疲労特性やクリープ特性等に優れており、最も注目されている(例えば、特許文献1参照)。しかし、錫鉛共晶はんだが183℃で溶融するのに対し、錫−銀−銅系はんだ材料は融点が約220℃と高いため、耐熱温度がさほど高くない非耐熱電子部品を錫−銀−銅系はんだ材料によってはんだ付けすることは好ましくない。すなわち、リード端子付き電子部品群の中には耐熱温度が200℃程度のものが数多く存在するが、このような非耐熱電子部品の端子部に融点が約220℃の錫−銀−銅系はんだ材料を溶融接合させることはできない。
【0003】
一方、非耐熱電子部品のはんだ付けが可能な鉛フリーのはんだ材料として、錫−亜鉛系(Sn−Zn系)はんだ材料が知られている(例えば、特許文献2参照)。この錫−亜鉛系はんだ材料は、例えば錫に8重量%の亜鉛と3重量%のビスマスを添加してなるはんだ合金(Sn−8Zn−3Bi)であって、融点が約200℃と低い。そのため、非耐熱電子部品の端子部に錫−亜鉛系はんだ材料を溶融接合させても問題はないが、このはんだ材料を銅箔パターンのような銅を含む導体パターン上に塗布して温度サイクル試験を行うと、銅と亜鉛とが相互作用して接合強度が弱まり、はんだ付けの信頼性が大幅に低下することがわかっている。つまり、錫−亜鉛系はんだ材料を回路基板のはんだランド(銅箔パターン)上に直接塗布してはんだ付けを行っても、所望の信頼性を確保することはできない。
【0004】
そこで従来、図7に示すように、回路基板1の銅箔パターン2上に下地層としてニッケル(Ni)メッキ層3と薄い金(Au)メッキ層4とを形成しておき、この金メッキ層4上に塗布した錫−亜鉛系はんだ5によって低融点のはんだ付けを行うという手法が採用されている。ここで、ニッケルメッキ層3は亜鉛が銅箔パターン2へ拡散するのを抑えるためのものであり、金メッキ層4ははんだ濡れ性の悪いニッケルメッキ層3を被覆して錫−亜鉛系はんだ5を確実に接合させるためのものである。また、符号6は回路基板1の銅箔パターン2に隣接して形成されている端子孔であり、金メッキ層4上に錫−亜鉛系はんだ5を塗布した後、非耐熱電子部品のリード端子31を端子孔6に挿入してリフロー炉内で約200℃で加熱することにより、このリード端子31に錫−亜鉛系はんだ5を溶融接合させることができる。
【0005】
このように銅箔パターン2上にニッケルメッキ層3および金メッキ層4を介して錫−亜鉛系はんだ5を設けるというはんだ接続構造によれば、銅と亜鉛との相互作用に起因する接合強度の低下が抑制できるので、鉛フリーのはんだ材料によって非耐熱電子部品を確実にはんだ付けすることができる。
【0006】
【特許文献1】
特開2002−158438号公報(第3頁、図2)
【0007】
【特許文献2】
特開2002−66783号公報(第3頁、図1)
【0008】
【発明が解決しようとする課題】
しかしながら、図7に示す従来のはんだ接続構造は、鉛による環境汚染を回避しつつ非耐熱電子部品のはんだ付けを確実に行えるという利点があるものの、はんだ濡れ性の悪いニッケルメッキ層3を金メッキ層4で被覆しなければならないため、材料費が嵩んで工程数も多く、それゆえ製造コストが高いという不具合があった。
【0009】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、回路基板に耐熱電子部品および非耐熱電子部品を実装する際に鉛フリーのはんだ付けが確実かつ安価に行える電子部品のはんだ接続方法を提供することにある。
【0010】
【課題を解決するための手段】
上述した目的を達成するために、本発明による電子部品のはんだ接続方法では、銅を含む導体パターンである面実装用はんだランドとリード端子用はんだランドとが同一面に形成されている回路基板を備え、該回路基板の前記面実装用はんだランドと前記リード端子用はんだランド上にそれぞれ同一の組成からなり、錫−銀−銅系はんだ材料、またはアンチモン、ニッケル、リン、ゲルマニウム、ガリウムのいずれか1種または2種以上の添加物を含む錫−銀−銅系はんだ材料、またはアンチモン、ニッケル、リン、ゲルマニウム、ガリウム、アルミニウム、コバルト、クロム、鉄、マンガン、パラジウム、チタンのいずれか1種または2種以上の添加物を含む錫−銀系はんだ材料のいずれかからなる第1のはんだ部を設けた後、前記面実装用はんだランド上にチップ状電子部品の端子部を搭載して加熱することにより、前記第1のはんだ部を溶融して該端子部を前記面実装用はんだランドに接合させると共に、前記リード端子用はんだランド上の前記第1のはんだ部を溶融させてはんだ下地部となし、次いで、前記リード端子用はんだランド上の前記はんだ下地部上に錫−亜鉛系はんだ材料からなる第2のはんだ部を設け、該リード端子用はんだランドの近傍に形成されている端子孔に別の電子部品のリード端子を挿入した後、前記加熱工程よりも低い温度で加熱することにより、前記第2のはんだ部を溶融して該リード端子を前記はんだ下地部を介して前記リード端子用はんだランドに接合させることとした。
【0015】
このように錫−銀−銅系はんだ材料や錫−銀系はんだ材料からなる第1のはんだ部を面実装用はんだランド上に設けた後、該ランド上に耐熱性のチップ状電子部品の端子部を搭載して加熱すれば、信頼性の高い鉛フリーのはんだ付けが行える。一方、非耐熱電子部品のはんだ付けは該チップ状電子部品のはんだ付けよりも後に行う必要があるが、第1のはんだ部を面実装用はんだランド上に設ける際にリード端子用はんだランド上にも設けておけば、リード端子用はんだランド上の第1のはんだ部を下地層として低融点の第2のはんだ部を設けることができるので、非耐熱電子部品のリード端子に第2のはんだ部を溶融接合させても信頼性が確保できる。すなわち、下地層である第1のはんだ部によって銅と亜鉛との相互作用に起因する接合強度の低下が抑制されるため、高価な金メッキ層を付設しなくても、鉛フリーの錫−亜鉛系はんだによる非耐熱電子部品のはんだ付けを確実に行うことができる。また、第1のはんだ部はチップ状電子部品をはんだ付けするために予め対応するランド上に設けられるものであるから、第2のはんだ部の下地層を形成するための独立した工程を追加する必要もない。
【0016】
【発明の実施の形態】
発明の実施の形態について図面を参照して説明すると、図1は本発明の実施形態例に係る回路基板に各種電子部品を実装した状態を示す説明図、図2は図1における非耐熱電子部品のリード端子のはんだ接続構造を示す断面図、図3は該回路基板の各ランドを示す説明図、図4は該回路基板の各ランドに錫−銀−銅系はんだを印刷した状態を示す説明図、図5は該回路基板上にチップ状電子部品を実装した状態を示す説明図、図6は該回路基板のリード端子用はんだランドに錫−亜鉛系はんだを印刷した状態を示す説明図である。
【0017】
これらの図に示すように、回路基板10には銅箔パターンである面実装用はんだランド11とリード端子用はんだランド12とが同一面に形成されており、リード端子用はんだランド12の近傍には端子孔13が穿設されている。ここで、面実装用はんだランド11は、耐熱性のチップ状電子部品20の端子部を21を搭載してはんだ接合される部位である。また、リード端子用はんだランド12は、端子孔13に挿入された非耐熱電子部品30のリード端子31とはんだ接合される部位である。
【0018】
この回路基板10にチップ状電子部品20と非耐熱電子部品30とを実装する際には、非耐熱電子部品30の熱損傷を回避するため、まず耐熱性のチップ状電子部品20を比較的高温(例えば約230℃)ではんだ付けして実装し、しかる後、非耐熱電子部品30をそれよりも低温(例えば約200℃)ではんだ付けして実装する。また、これら電子部品20,30のはんだ付けには、環境汚染を回避するために鉛を含まないはんだ材料を使用する。
【0019】
具体的には、まず、図3に示す回路基板10の面実装用はんだランド11上およびリード端子用はんだランド12上に、図4に示すように、錫−銀−銅系はんだ材料からなる第1のはんだ部14を印刷形成する。このはんだ材料は、錫(Sn)を主成分として3重量%の銀(Ag)と0.5重量%の銅(Cu)を含むはんだ合金であり、融点は約220℃である。
【0020】
次に、面実装用はんだランド11上の第1のはんだ部14上にチップ状電子部品20の端子部21を搭載した後、リフロー炉内で約230℃で加熱することにより、図5に示すように、第1のはんだ部14を端子部21に溶融接合させてチップ状電子部品20の実装を完了する。前述したように鉛フリーの錫−銀−銅系はんだ材料は耐熱疲労特性等に優れているため、第1のはんだ部14を端子部21に溶融接合させることにより、チップ状電子部品20をランド11上に確実にはんだ付けすることができる。
【0021】
しかる後、図6に示すように、リード端子用はんだランド12上の第1のはんだ部14上に、錫−亜鉛系はんだ材料からなる第2のはんだ部15を印刷形成する。このはんだ材料は、錫を主成分として8重量%の亜鉛と3重量%のビスマスを含むはんだ合金(Sn−8Zn−3Bi)であり、融点は約200℃である。ここで、ビスマスを添加するのは、錫と亜鉛のみからなるはんだ合金では大気中でのはんだ付けができないからである。
【0022】
次に、リード端子用はんだランド12の近傍に形成されている端子孔13に非耐熱電子部品30のリード端子31を挿入した後、リフロー炉内で約200℃で加熱することにより、図2に示すように、第2のはんだ部15をリード端子31に溶融接合させて非耐熱電子部品30の実装を完了する。前述したように錫−亜鉛系はんだ材料は銅箔パターン上に直接塗布してはんだ付けを行っても、銅と亜鉛との相互作用により接合強度が低下して所望の信頼性を確保することができないが、本実施形態例の場合、下地層である第1のはんだ部14によって銅と亜鉛との相互作用に起因する接合強度の低下が抑制されるため、高価な金メッキ層を付設しなくても、鉛フリーの低融点のはんだ材料(第2のはんだ部15)によって非耐熱電子部品30をランド12上に確実にはんだ付けすることができる。
【0023】
このように本実施形態例においては、面実装用はんだランド11上に設けられてチップ状電子部品20の端子部21に溶融接合される第1のはんだ部14を、リード端子用はんだランド12上にも設けておくことにより、該ランド12上の第1のはんだ部14を、非耐熱電子部品30のリード端子31に溶融接合される第2のはんだ部15の下地層となしている。これにより、錫−亜鉛系はんだ材料(第2のはんだ部15)で懸念されていた銅と亜鉛との相互作用に起因する接合強度の低下が抑制されるため、耐熱性のチップ状電子部品20だけでなく非耐熱電子部品30についても、鉛フリーで信頼性も高いはんだ付けが行える。その結果、信頼性を確保するために付設されていた高価な金メッキ層が不要となり、材料費を大幅に低減できる。また、第1のはんだ部14は各ランド11,12上に一括して形成できるので、ランド12上に下地層を形成するために独立した工程を追加する必要はなく、それゆえ工程数の増加も回避できる。
【0024】
なお、上記実施形態例では、第1のはんだ部14を各ランド11,12上に印刷形成した場合について説明したが、ディップはんだ法によって各ランド11,12上に第1のはんだ部14を塗着形成してもよい。
【0025】
また、上記実施形態例では、第1のはんだ部14として添加物を含まない錫−銀−銅系はんだ材料を用いた場合について説明したが、本発明はこれに限定されるものではない。例えば、第1のはんだ部14として、アンチモン、ニッケル、リン、ゲルマニウム、ガリウムのいずれか1種または2種以上を微量添加した錫−銀−銅系はんだ材料を用いてもよい。このほか、第1のはんだ部14として、アンチモン、ニッケル、リン、ゲルマニウム、ガリウム、アルミニウム、コバルト、クロム、鉄、マンガン、パラジウム、チタンのいずれか1種または2種以上を微量添加した錫−銀系はんだ材料を用いてもよい。
【0026】
このように微量の添加物を含む錫−銀−銅系はんだ材料や錫−銀系はんだ材料は、添加物の含有量が0.1重量%程度で、融点が220℃程度であることが好ましい。そして、第1のはんだ部14が、アンチモンやニッケルを添加した錫−銀−銅系はんだ材料または錫−銀系はんだ材料からなる場合には、耐熱疲労特性が一層向上するという効果が期待できる。また、第1のはんだ部14が、リンやゲルマニウム、ガリウム等を添加した錫−銀−銅系はんだ材料または錫−銀系はんだ材料からなる場合には、酸化が抑制されるため、はんだ付け時の信頼性が向上するという効果を期待できる。
【0027】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
【0029】
−銀−銅系はんだ材料や錫−銀系はんだ材料からなる第1のはんだ部を面実装用はんだランド上に設ける際にリード端子用はんだランド上にも設けておき、面実装用はんだランド上にチップ状電子部品を実装した後、リード端子用はんだランド上の第1のはんだ部上に、低融点の錫−亜鉛系はんだ材料からなる第2のはんだ部を設けて非耐熱電子部品のリード端子をはんだ付けするという電子部品のはんだ接続方法においては、リード端子用はんだランド上の第1のはんだ部が下地層となり、銅と亜鉛との相互作用に起因する接合強度の低下が抑制されるため、高価な金メッキ層を付設しなくても第2のはんだ部によるはんだ付けの信頼性が確保でき、下地層を形成するための独立した工程を追加する必要もない。それゆえ、材料費等の製造コストを大幅に低減することができる。
【図面の簡単な説明】
【図1】本発明の実施形態例に係る回路基板に各種電子部品を実装した状態を示す説明図である。
【図2】図1における非耐熱電子部品のリード端子のはんだ接続構造を示す断面図である。
【図3】該回路基板の各ランドを示す説明図である。
【図4】該回路基板の各ランドに錫−銀−銅系はんだを印刷した状態を示す説明図である。
【図5】該回路基板上にチップ状電子部品を実装した状態を示す説明図である。
【図6】該回路基板のリード端子用はんだランドに錫−亜鉛系はんだを印刷した状態を示す説明図である。
【図7】錫−亜鉛系はんだによる従来のはんだ接続構造を示す断面図である。
【符号の説明】
10 回路基板
11 面実装用はんだランド
12 リード端子用はんだランド
13 端子孔
14 第1のはんだ部(はんだ下地部)
15 第2のはんだ部(はんだ接合部)
20 チップ状電子部品
21 端子部
30 非耐熱電子部品
31 リード端子

Claims (1)

  1. 銅を含む導体パターンである面実装用はんだランドとリード端子用はんだランドとが同一面に形成されている回路基板を備え、該回路基板の前記面実装用はんだランドと前記リード端子用はんだランド上にそれぞれ同一の組成からなり、錫−銀−銅系はんだ材料、またはアンチモン、ニッケル、リン、ゲルマニウム、ガリウムのいずれか1種または2種以上の添加物を含む錫−銀−銅系はんだ材料、またはアンチモン、ニッケル、リン、ゲルマニウム、ガリウム、アルミニウム、コバルト、クロム、鉄、マンガン、パラジウム、チタンのいずれか1種または2種以上の添加物を含む錫−銀系はんだ材料のいずれかからなる第1のはんだ部を設けた後、前記面実装用はんだランド上にチップ状電子部品の端子部を搭載して加熱することにより、前記第1のはんだ部を溶融して該端子部を前記面実装用はんだランドに接合させると共に、前記リード端子用はんだランド上の前記第1のはんだ部を溶融させてはんだ下地部となし、次いで、前記リード端子用はんだランド上の前記はんだ下地部上に錫−亜鉛系はんだ材料からなる第2のはんだ部を設け、該リード端子用はんだランドの近傍に形成されている端子孔に別の電子部品のリード端子を挿入した後、前記加熱工程よりも低い温度で加熱することにより、前記第2のはんだ部を溶融して該リード端子を前記はんだ下地部を介して前記リード端子用はんだランドに接合させることを特徴とする電子部品のはんだ接続方法。
JP2003178118A 2002-10-02 2003-06-23 はんだ接続構造および電子部品のはんだ接続方法 Expired - Fee Related JP4143478B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003178118A JP4143478B2 (ja) 2002-10-02 2003-06-23 はんだ接続構造および電子部品のはんだ接続方法
CNB031603963A CN1327748C (zh) 2002-10-02 2003-09-29 电子部件的软钎焊方法
US10/676,939 US6929169B2 (en) 2002-10-02 2003-10-01 Solder joint structure and method for soldering electronic components
KR1020030068162A KR100638386B1 (ko) 2002-10-02 2003-10-01 땜납 접속구조 및 전자부품의 땜납 접속방법
US11/045,638 US20050127143A1 (en) 2002-10-02 2005-01-27 Solder joint structure and method for soldering electronic components

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002289865 2002-10-02
JP2003178118A JP4143478B2 (ja) 2002-10-02 2003-06-23 はんだ接続構造および電子部品のはんだ接続方法

Publications (2)

Publication Number Publication Date
JP2004179615A JP2004179615A (ja) 2004-06-24
JP4143478B2 true JP4143478B2 (ja) 2008-09-03

Family

ID=32044666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003178118A Expired - Fee Related JP4143478B2 (ja) 2002-10-02 2003-06-23 はんだ接続構造および電子部品のはんだ接続方法

Country Status (4)

Country Link
US (2) US6929169B2 (ja)
JP (1) JP4143478B2 (ja)
KR (1) KR100638386B1 (ja)
CN (1) CN1327748C (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338682A (ja) * 2002-01-11 2003-11-28 Nec Infrontia Corp はんだ付け方法及びはんだ接合体
US20040155097A1 (en) * 2003-02-04 2004-08-12 Matsushita Electric Industrial Co., Ltd. Soldering method and method for manufacturing component mounting board
JP3918779B2 (ja) * 2003-06-13 2007-05-23 松下電器産業株式会社 非耐熱部品のはんだ付け方法
US7718927B2 (en) * 2005-03-15 2010-05-18 Medconx, Inc. Micro solder pot
EP1924393A1 (en) * 2005-08-24 2008-05-28 Fry's Metals Inc. Reducing joint embrittlement in lead-free soldering processes
JP4799997B2 (ja) * 2005-10-25 2011-10-26 富士通株式会社 電子機器用プリント板の製造方法およびこれを用いた電子機器
JP2007300383A (ja) 2006-04-28 2007-11-15 Fujitsu Ltd Mimo−ofdm送信機
WO2008016140A1 (en) * 2006-08-04 2008-02-07 Panasonic Corporation Bonding material, bonded portion and circuit board
KR100975652B1 (ko) * 2007-10-05 2010-08-17 한국과학기술원 아연 및 아연합금을 이용한 비아 및 그의 형성 방법, 그를3차원 다중 칩 스택 패키지 제조 방법
US20090108442A1 (en) * 2007-10-25 2009-04-30 International Business Machines Corporation Self-assembled stress relief interface
KR20090061369A (ko) * 2007-12-11 2009-06-16 현대자동차주식회사 시프트 레버 세트를 구비한 자동차
US20090310318A1 (en) * 2008-06-16 2009-12-17 Cisco Technology, Inc. Attaching a lead-free component to a printed circuit board under lead-based assembly conditions
EP2214213A2 (de) * 2009-01-29 2010-08-04 SCHOTT Solar AG Photovoltaisches Modul
US20100203353A1 (en) * 2009-02-06 2010-08-12 Iowa State University Research Foundation, Inc. Pb-Free Sn-Ag-Cu-Mn Solder
US20110014825A1 (en) * 2009-07-16 2011-01-20 Delphi Technologies, Inc. Electrical terminal connection with galvanic sacrificial metal
US8507325B2 (en) 2010-01-28 2013-08-13 International Business Machines Corporation Co-axial restraint for connectors within flip-chip packages
TWI387420B (zh) * 2010-06-18 2013-02-21 Askey Computer Corp 切邊定位型銲接結構及防止引腳偏移的方法
KR101513494B1 (ko) * 2013-12-04 2015-04-21 엠케이전자 주식회사 무연 솔더, 솔더 페이스트 및 반도체 장치
CN104741725B (zh) * 2013-12-27 2017-03-22 博世汽车部件(苏州)有限公司 一种焊接工具
CN104582308A (zh) * 2015-01-22 2015-04-29 浪潮(北京)电子信息产业有限公司 一种焊接器件引脚连接方法、装置及pcb板
US10209479B2 (en) * 2015-06-12 2019-02-19 Nidec Copal Corporation Lens drive device, and imaging device and electronic apparatus provided with same
EP3225351B1 (en) * 2016-03-30 2020-05-06 General Electric Company Brazing compositions for ductile braze structures, and related processes and devices
JP6642865B2 (ja) * 2016-06-16 2020-02-12 富士電機株式会社 はんだ接合部
WO2019176380A1 (ja) * 2018-03-16 2019-09-19 富士電機株式会社 半導体装置
US10381322B1 (en) 2018-04-23 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same
CN108598720A (zh) * 2018-05-04 2018-09-28 昆山徳可汽车配件有限公司 一种电阻钎焊式线束及其加工工艺
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US583343A (en) * 1897-05-25 Dish-mop
SE339707B (ja) * 1970-02-25 1971-10-18 Ericsson Telefon Ab L M
JPH0267731A (ja) * 1988-09-02 1990-03-07 Toshiba Corp はんだバンプ形半導体装置とその製造方法
US5390080A (en) * 1993-05-03 1995-02-14 Motorola Tin-zinc solder connection to a printed circuit board of the like
US5527628A (en) * 1993-07-20 1996-06-18 Iowa State University Research Foudation, Inc. Pb-free Sn-Ag-Cu ternary eutectic solder
JP3443793B2 (ja) * 1994-05-24 2003-09-08 小松エレクトロニクス株式会社 熱電装置の製造方法
CN1102797A (zh) * 1994-07-30 1995-05-24 浦瑞霆 一种低熔点稀土软钎焊料
JP3054056B2 (ja) * 1995-04-24 2000-06-19 株式会社日立製作所 はんだ付け方法
US5803344A (en) * 1996-09-09 1998-09-08 Delco Electronics Corp. Dual-solder process for enhancing reliability of thick-film hybrid circuits
US6110608A (en) * 1996-12-10 2000-08-29 The Furukawa Electric Co., Ltd. Lead material for electronic part, lead and semiconductor device using the same
JP3386009B2 (ja) 1998-07-01 2003-03-10 富士電機株式会社 はんだ合金
JP3762146B2 (ja) * 1999-06-30 2006-04-05 本田技研工業株式会社 金属部材の接合構造および接合方法
JP3544904B2 (ja) * 1999-09-29 2004-07-21 株式会社トッパンNecサーキットソリューションズ はんだ、それを使用したプリント配線基板の表面処理方法及びそれを使用した電子部品の実装方法
WO2001069990A1 (fr) * 2000-03-15 2001-09-20 Matsushita Electric Industrial Co., Ltd. Structure liee et carte a circuit imprime electronique
JP3596445B2 (ja) 2000-08-28 2004-12-02 松下電器産業株式会社 半田接合方法ならびに実装構造
JP2002158438A (ja) 2000-11-20 2002-05-31 Matsushita Electric Ind Co Ltd 電子制御装置
JP4464554B2 (ja) * 2000-12-14 2010-05-19 北陸電気工業株式会社 ヒューズ素子及びチップ型ヒューズ
US20040078964A1 (en) * 2001-03-07 2004-04-29 Kazuhiro Itou Land portion of printed wiring board, method for manufacturing printed wiring board, and printed wiring board mounting method
US6680128B2 (en) * 2001-09-27 2004-01-20 Agilent Technologies, Inc. Method of making lead-free solder and solder paste with improved wetting and shelf life
JP2003234433A (ja) * 2001-10-01 2003-08-22 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置の実装方法、ならびに実装体およびその製造方法
JP2003198116A (ja) * 2001-12-28 2003-07-11 Matsushita Electric Ind Co Ltd はんだ付け方法および接合構造体
JP2003338682A (ja) * 2002-01-11 2003-11-28 Nec Infrontia Corp はんだ付け方法及びはんだ接合体
CN1445049A (zh) * 2002-03-19 2003-10-01 日本胜利株式会社 焊锡膏、焊接成品及焊接方法
JP2003275892A (ja) * 2002-03-20 2003-09-30 Tamura Kaken Co Ltd 無鉛はんだ合金及びソルダペースト組成物
WO2003081734A1 (fr) * 2002-03-27 2003-10-02 The Furukawa Electric Co., Ltd Module et procede optique d'assemblage de module optique
JP2004241542A (ja) * 2003-02-05 2004-08-26 Matsushita Electric Ind Co Ltd はんだ付け方法およびこのはんだ付け方法により接合される部品および接合された接合構造体

Also Published As

Publication number Publication date
CN1498066A (zh) 2004-05-19
US6929169B2 (en) 2005-08-16
KR100638386B1 (ko) 2006-10-25
KR20040030353A (ko) 2004-04-09
US20050127143A1 (en) 2005-06-16
US20040065718A1 (en) 2004-04-08
CN1327748C (zh) 2007-07-18
JP2004179615A (ja) 2004-06-24

Similar Documents

Publication Publication Date Title
JP4143478B2 (ja) はんだ接続構造および電子部品のはんだ接続方法
KR100776114B1 (ko) 땜납 접합용 페이스트 및 이를 이용한 땜납 접합 방법
JP4939891B2 (ja) 電子装置
KR101209845B1 (ko) 전자부품 땜납 방법 및 전자부품 땜납 구조
JPH0788679A (ja) 無鉛すずアンチモン・ビスマス銅はんだ合金
WO2013132942A1 (ja) 接合方法、接合構造体およびその製造方法
KR101924682B1 (ko) 이종 전극 접합용 적층 땜납재 및 전자 부품의 이종 전극의 접합 방법
US6264093B1 (en) Lead-free solder process for printed wiring boards
US20060242825A1 (en) Method of making a circuitized substrate
JP4211828B2 (ja) 実装構造体
JPH1041621A (ja) 錫−ビスマスはんだの接合方法
JP2004165637A (ja) 半導体装置
JP2004241542A (ja) はんだ付け方法およびこのはんだ付け方法により接合される部品および接合された接合構造体
EP1272018A2 (en) Method of mounting electronic parts with Sn-Zn solder free of Pb
JPH1093004A (ja) 電子部品およびその製造方法
JP4940662B2 (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置
JP2637863B2 (ja) 半導体装置
JP4071049B2 (ja) 鉛フリー半田ペースト
JP6267427B2 (ja) はんだ付け方法及び実装基板
JP3596445B2 (ja) 半田接合方法ならびに実装構造
JP2003198116A (ja) はんだ付け方法および接合構造体
JP2004031724A (ja) ワークの半田付け方法及び半田付け実装体
JP2003174254A (ja) 鉛フリーはんだを用いた回路基板への電子部品の接合方法
JPH05259632A (ja) プリント配線板およびその製造方法
JP2002009428A (ja) 電子部品の実装方法及び電子部品の実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041217

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20041217

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050908

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051130

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051205

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080616

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4143478

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140620

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees