JP2005327818A - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
JP2005327818A
JP2005327818A JP2004142802A JP2004142802A JP2005327818A JP 2005327818 A JP2005327818 A JP 2005327818A JP 2004142802 A JP2004142802 A JP 2004142802A JP 2004142802 A JP2004142802 A JP 2004142802A JP 2005327818 A JP2005327818 A JP 2005327818A
Authority
JP
Japan
Prior art keywords
recess
adhesive
hole
base member
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004142802A
Other languages
English (en)
Other versions
JP4598432B2 (ja
Inventor
Masayuki Sakakibara
正之 榊原
Masaru Morishita
勝 森下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2004142802A priority Critical patent/JP4598432B2/ja
Priority to PCT/JP2005/008308 priority patent/WO2005109528A1/ja
Priority to US11/596,055 priority patent/US20070284714A1/en
Priority to DE112005001067T priority patent/DE112005001067T5/de
Priority to CNB2005800151208A priority patent/CN100521256C/zh
Priority to TW094115092A priority patent/TW200603226A/zh
Publication of JP2005327818A publication Critical patent/JP2005327818A/ja
Application granted granted Critical
Publication of JP4598432B2 publication Critical patent/JP4598432B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Casings For Electric Apparatus (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】 位置ズレ、接着不良を低減して、密閉性を向上可能な電子部品及び、かかる現象を抑制可能な電子部品の製造方法を提供する。
【解決手段】 上述の電子部品は、凹部１５の底面から裏面１１ｂａｃｋにまで延びた貫通孔４１（４３）を有するベース部材１と、凹部１５内に搭載された電子素子４と、凹部１５の開口部を閉塞する蓋部材２と、蓋部材２と凹部１５の開口端面との間に介在すると共に、貫通孔４１（４３）を閉塞させ、凹部内空間を密閉状態にする接着剤３（４２）とを備え、接着剤３（４２）は、蓋部材２とベース部材１との間を閉塞し、製造時には閉塞を阻害する空気を逃がすように凹部１５の底面から裏面１１ｂａｃｋに抜けた貫通孔４１（４３）も、かかる接着剤３（４２）によって最終的には閉塞されている。このように、空気による接着剤３（４２）の接着阻害が抑制されるため、位置ズレ及び接着不良が抑制されると共に、接着剤による閉塞によって凹部内の密閉性が従来よりも向上する。特に複数凹部を有する材料の場合に顕著である。
【選択図】 図１

Description

本発明は、電子素子を搭載する電子部品及びその製造方法に係り、特に、光半導体素子を搭載する光半導体装置及びその製造方法に関する。
電子部品として、ベース部材（シート基板をダイシングして得られる）内に電子素子を収容し、蓋をして内部を密閉したものがある。このような電子部品は、例えば、下記特許文献１に開示されている。
下記特許文献１に記載の電子部品は、複数の凹部を備えるセラミック又はガラスエポキシからなるシート基板の各凹部の底面に電子素子（ヒューズ素子）を搭載し、入出力電極部と電気的に接続した上で、エポキシ樹脂等の接着剤を介してシート蓋部材を接着した後、ダイシングにより各凹部毎に分離するものである。
特開２０００−３１１９５９号公報
しかしながら、特許文献１に記載された製造方法により電子部品を組み立ててみたところ、蓋部材とシート基板とを接着する際に、シート蓋部材がシート基板の表面上を滑り、両者の間に位置ズレが生じた。また、この場合、シート蓋部材とシート基板との間に介在する接着剤のシート基板への確実な付着も阻害された。
この原因を解析したところ、シート蓋部材とシート基板とを接着する際に、特にシート蓋部材でシート基板の複数の凹部を被覆する際に、各凹部内に存在していた空気が逃げ場を失っていることが判明した。すなわち、シート蓋部材とシート基板との間の隙間を介して、空気が外部に抜けようと作用すると、シート基板の表面上でシート蓋部材が滑るという現象が発生したり、接着剤が付かなかったりし、凹部内の密閉性が保持できない。
詳説すれば、このような電子部品の製造方法では、位置ズレや接着不良が生じやすく、また、製造物としての電子部品は、位置ズレや接着不良が生じていたり、密閉性が確保できていない。
本発明は、このような課題に鑑みてなされたものであり、位置ズレ、接着不良を低減して、密閉性を向上可能な電子部品及び、かかる現象を抑制可能な電子部品の製造方法を提供することを目的とする。
上述の課題を解決するため、本発明に係る電子部品は、凹部の底面から裏面にまで延びた貫通孔を有するベース部材と、凹部内に搭載された電子素子と、凹部の開口部を閉塞する蓋部材と、蓋部材と凹部の開口端面との間に介在すると共に、貫通孔を閉塞させ、凹部内空間を密閉状態にする接着剤とを備えることを特徴とする。
本発明の電子部品によれば、接着剤が、蓋部材とベース部材との間を閉塞し、製造時には閉塞を阻害する空気を逃がすように凹部の底面から裏面に抜けた貫通孔も、かかる接着剤によって最終的には閉塞されている。したがって、空気による接着剤の接着阻害が抑制されるため、位置ズレ及び接着不良が抑制されると共に、接着剤による閉塞によって凹部内の密閉性が従来よりも向上している。特に複数凹部を有する材料の場合に顕著である。
また、貫通孔の凹部側の開口は、凹部内壁の近傍の底面に位置することが好ましい。この場合、製造時において、凹部開口端面上に位置していた接着剤が、その内壁の近傍に位置する貫通孔の開口内に容易に入ることができるので、接着剤が貫通孔を効率的に閉塞し、接着剤による密閉状態が従来よりも改善する。特に複数凹部を有する材料の場合に顕著である。
また、上記凹部の底面は多角形であり、貫通孔の凹部側の開口は、底面の頂点位置の近傍に位置することを特徴とする。凹部内壁面（側面）は、底面の頂点位置で交差するため、これらの側面間のように狭い空間では、液体が集まりやすい傾向がある。したがって、製造時において、凹部開口端面上に位置していた接着剤が、この凝集傾向の空間を介して貫通孔の開口内に容易に入ることができるので、接着剤が貫通孔を効率的に閉塞し、接着剤による密閉状態が従来よりも改善する。特に複数凹部を有する材料の場合に顕著である。
この接着剤は、蓋部材と開口端面との間の領域から、凹部内壁に沿って垂れて貫通孔内の領域まで連続していることが好ましい。この場合、接着剤が貫通孔内から脱離しにくくなり、密閉性の信頼度が向上する。
また、凹部の底面は、電子素子がダイボンドされる下側底面と、下側底面の周囲に位置し、この下側底面よりも蓋部材に近接し、この下側底面との境界が段差を形成する上側底面とを有し、貫通孔は、上側底面からベース部材の裏面にまで延びており、貫通孔の裏面側の開口の径は、凹部側の開口の径よりも大きいことが好ましい。
この場合、凹部の内面側から貫通孔に流れ込んだ接着剤は、小径側で貫通孔を閉塞するが、接着剤の量が多すぎた場合においても、接着剤の裏面方向への進行に従って、貫通孔内の接着剤収容空間が大きくなるので、接着剤が裏面からはみ出しにくくなる。
また、上記電子素子は光半導体素子であり、蓋部材は光半導体素子に対応する主要光成分を透過する材料からなり、ベース部材は透過特性が蓋部材とは異なる材料からなり、ベース部材によって主要光成分を遮蔽することができると共に、蓋部材は主要光成分を透過することができる。
上記接着剤は、常温硬化型の接着剤からなり、好ましくは、この接着剤は、吸湿硬化型シリコーン樹脂からなることが好ましい。この接着剤は、常温で硬化するため、高温下に晒す必要はなくなるので、接着後に発生する蓋部材とベース部材との膨張係数の違いによる応力を低減することができる。特に、吸湿硬化型シリコーン樹脂は、被着体の水酸基（−ＯＨ）と反応して接着する。シリコーンは硬化後も柔軟性に富んだものであり、エポキシ接着剤などと異なり吸湿性も低い。さらには、樹脂の中では耐熱性が非常に高いという性質を有しているので、半田付け時のシート蓋部材の剥がれやシート蓋部材の脱落などを防止することができる。
さらに、接着剤は常温で硬化するので、密封状態となっている凹部内の空気が、硬化時に膨張して接着面にボイドを発生させ、硬化不良を起こすといった事態を防止することもできる。そして、シリコーン樹脂は短波長域の光にも透過性が高いので、接着剤がわずかに受光部に付着したとしても、光半導体素子に対応した光の透過率の低下を抑制することができる。
ベース部材は、セラミック製であることが望ましい。セラミックは耐熱性や耐久性に優れた物質であり、また、シリコーン樹脂の接着性も高いという利点がある。
凹部の底面上に設けられ電子素子に電気的に接続された上層電極パッドと、ベース部材の裏面に設けられた裏面電極端子とを備え、上層電極パッドと裏面電極端子とは、ベース部材の側方に位置する凹面上の導電体を介して電気的に接続され、凹面の最深部は、凹部の底面を規定する外縁よりも外側に位置することを特徴とする。
すなわち、電子素子と上層電極パッドはボンディングワイヤ等で接続され、これは凹面上に設けられた導電体を介して、裏面電極端子に接続される。回路配線基板上に電子部品を配置すると、裏面電極端子を回路配線上に接続することができる。凹面上の導電体は、基板を貫通する孔を開けた後、この上に導電材料を設ければよいため製造が容易である。この孔開け工程では、凹部内の密閉性が保持できるように、凹部形成位置から外れた位置に凹面を含む孔を開け、その後、この孔を横切るダイシングを行う。
凹部の底面上に設けられ電子素子に電気的に接続された上層電極パッドと、ベース部材の裏面に設けられた裏面電極端子とを備え、上層電極パッドと裏面電極端子とは、ベース部材の中に位置する導電体を介して電気的に接続され、導電体は、凹部の底面を規定する外縁よりも外側に位置することを特徴とする。
すなわち、電子素子と上層電極パッドはボンディングワイヤ等で接続され、これはベース部材の中に位置するように設けられた導電体を介して、裏面電極端子に接続される。回路配線基板上に電子部品を配置すると、裏面電極端子を回路配線上に接続することができる。ベース部材の中に位置する導電体は、ベース部材を製造する際に底面となる基板を貫通する孔を開けた後、この中に導電材料を設ければよいため製造が容易である。この孔開け工程では、凹部内の密閉性が保持できるように、凹部形成位置から外れた位置に孔を開け、その後、この孔を導電体で埋め、底面となる基板の上に位置する基板で導電体を覆ってベース部材を構成する。
本発明に係る電子部品の製造方法は、凹部の内壁近傍の底面に少なくとも一つの貫通孔が形成されたベース部材における凹部に電子素子を搭載する第一工程と、蓋部材を、常温で硬化する接着剤によってベース部材に接着して、ベース部材における凹部の開口部を蓋部材で閉塞する第二工程とを含むことを特徴とする。蓋部材によって開口部を閉塞する場合、凹部内の空気は貫通孔を介して外部に抜けるため、蓋部材とベース部材間の位置ズレや接着剤の接着不良を低減することができる。また、接着剤は貫通孔内部にも入るので、凹部内の密閉性を更に向上させることができる。また、接着剤は常温硬化型であるので、密封状態となっている凹部内の空気が、硬化時に膨張して接着面にボイドを発生させ、硬化不良を起こすといった事態を防止することもできる。
また、第一工程は、複数の凹部が同一面に形成されたシート基板を用意する工程と、これら複数の凹部のそれぞれに対して電子素子を搭載する工程とを有し、前記第二工程は、常温硬化型の接着剤を前記凹部の開口端面上に塗布する工程と、シート基板とシート蓋部材とを接着剤で貼り合わせ、接着剤が、それぞれの凹部の底面から延びた少なくとも一つの貫通孔内に、凹部内壁を伝って流入することで、貫通孔を閉塞し、凹部内空間が密閉状態となる複合シートを形成する工程とを有することが好ましい。また、この製造方法は、シート基板、シート蓋部材及び接着剤からなる複合シートを、凹部間の領域上に設定されたダイシングラインに沿って切断することで分離する工程を備え、この切断によって、それぞれのベース部材と蓋部材が貼り合わせられてなる電子部品が複数得られることが好ましい。
凹部内の空気は貫通孔を通って外部に抜けると同時に、接着剤は凹部内壁を伝って貫通孔内に流入し、これを閉塞して、常温で硬化する。凹部間の領域上のダイシングラインに沿って複合シートを切断すると、凹部内密閉性が保持された複数の電子部品を得ることができる。
本発明の電子部品によれば、位置ズレ、接着不良が低減されており、密閉性が向上している。また、本発明の電子部品の製造方法によれば、位置ズレ、接着不良を抑制して密閉性を向上させることができる。
以下、図面を参照して、本発明の好適な実施形態について説明する。なお、各実施形態において、同一の機能を有する部分については同一の符号を付し、重複する説明は省略する。
図１は、実施形態に係る電子部品の代表的な例である光半導体装置の平面図である。図２は図１に示した光半導体装置のＩＩ−ＩＩ線断面図、図３は光半導体装置の裏面図である。
図１及び図２に示すように、本実施形態に係る光半導体装置Ｍは、ベース部材１及び蓋部材であるガラス窓材２を有している。また、ベース部材１とガラス窓材２とは、常温で硬化する接着剤３によって接着されており、ベース部材１上には、光半導体素子である４分割ホトダイオード４が搭載されている。すなわち、ホトダイオード４からは、光の入射に応じて４つの信号を出力することができる（マルチ・チャンネル）。
ベース部材１は、アルミナセラミックなどのセラミック製のグリーンシート（セラミック板）を３枚積層した３層構造を有しており、図２に示すように最下層が基板本体１１を形成し、その上層に形成された２層のシート１３，１４が壁部１２を形成している。基板本体１１は、平面視した形状が矩形をなしており、この基板本体１１上にホトダイオード４が載置されている。
壁部１２は、下層壁部（シート）１３と上層壁部（シート）１４とを備えて構成されており、基板本体１１と壁部１２とは、全体で３枚のセラミック板（グリーンシート）を重ね合わせ、焼結することによって形成されている。
壁部１２の上面上にガラス窓材２が載置され、接着剤３によって接着されている。さらに、壁部１２に囲まれた部位にベース部材１における凹部１５の開口部が形成されており、この開口部がガラス窓材２によって閉塞されて、凹部１５内が密閉されている。
ガラス窓材２は、青色光を透過するホウ珪酸ガラスなどからなり、ベース部材１とは異なる材料から構成されている。また、ガラス窓材２の下面は、接着剤３によって、ベース部材１の壁部１２の上面上に接着されている。
また、壁部１２における下層壁部１３の上面には、４個の上層電極パッド２１Ａ，２１Ｂ，２１Ｃ，２１Ｅが設けられている。
さらに、基板本体１１の表面側には、ホトダイオード４が、電極パッド２１Ｄ上に配置されている。さらに、４分割されたホトダイオード４には、４個の接続電極が設けられている。これらの４個の接続電極は、それぞれボンディングワイヤ２２Ａ，２２Ｂ，２２Ｃ，２２Ｅを介して、上層電極パッド２１Ａ，２１Ｂ，２１Ｃ，２１Ｅにそれぞれ電気的に接続されている。
また、下層壁部１３には、４個の導電部２３Ａ，２３Ｂ，２３Ｃ，２３Ｅが形成されている。これらの導電部２３Ａ，２３Ｂ，２３Ｃ，２３Ｅは、それぞれ上層電極パッド２１Ａ，２１Ｂ，２１Ｃ，２１Ｅと、図３に示す側面電極２４Ａ，２４Ｂ，２４Ｃ，２４Ｅと裏面電極端子２５Ａ，２５Ｂ，２５Ｃ，２５Ｅとを電気的に接続している。なお、電極パッド２１Ｄは、基板本体１１の上面に形成されているため接続電極はなく、側面電極２４Ｄを介して裏面電極端子２５Ｄに電気的に接続している。
また、上層壁部１４の近傍であって、例えば開口部１５の四隅の少なくとも１箇所には、下層壁部１３及び基板本体１１には夫々同じ径で、かつ樹脂が容易に流れ出さない程度の大きさで貫通孔が形成され、連通させることで、一つの貫通孔４１が構成されている。貫通孔４１は、ガラスからなる蓋部材２をベース部材１に接着する接着剤が上層壁部１４の内壁に沿って垂れ、貫通孔４１に流入し、塞いだ状態で接着剤（シール手段）４２として硬化されることで、凹部１５に密閉空間を形成している。
凹部を構成する下層壁部１３と基板本体１１とを貫通する貫通孔４１は、蓋部材２とベース部材１とを接着する際に、特に蓋部材２でベース部材１の複数の凹部を被覆する際に、各凹部内に存在していた空気を外部に逃がす空気抜け孔として機能する。したがって、蓋部材２とベース部材１との間の隙間から、空気が外部に抜けにくくなり、ベース部材１の表面で蓋部材２が滑るという現象が発生したり、接着剤が付かないという問題は解決される。
更に、空気抜き孔として機能する貫通孔４１を上層壁部１４の近傍の底面に設けることで、上層壁部１４の内壁に沿って流れ落ちる接着剤が、自動的に貫通孔４１に流入し硬化することで、貫通孔４１を閉塞する接着剤４２として機能する。これによって、凹部１５は密閉空間を構成することができ、耐湿性は十分確保される。なお、貫通孔４１は、貫通孔４３に連続している。
図４は、第２の実施形態に係る光半導体装置における貫通孔近傍の縦断面図である。第２の実施形態の光半導体装置は、貫通孔の大きさのみが上述の実施形態のものと異なる。
下層壁部１３及び基板本体１１に夫々形成される貫通孔４１，４３は、樹脂（接着剤）が容易に流れ出さない程度の大きさである。また、下層壁部１３に形成される貫通孔４１の径は、基板本体１１に形成される貫通孔４３の径よりも小さい。下層壁部１３の貫通孔４１を小さく、基板本体１１に形成する貫通孔４３を大きくすることで、壁部を沿って移動して貫通孔４１に流入した接着剤４２が外部に流れ出すのを防止することができる。
図５は、分離前の複数のベース部材１からなるシート基板１０の平面図である。すなわち、貫通孔４１は、図５に示すように、複数の凹部１５が形成されたシート基板１０の各凹部１５内に、それぞれ少なくとも１つ以上形成されている。なお、シート基板１０は、凹部１５の閉塞後に、凹部１５毎に分離する。なお、この分離時のダイシングラインは、凹部１５の開口端面上、すなわち、壁部１２の上面上に設定される。
なお、貫通孔４１の形成位置について説明する。図６〜図８は、図５における領域Ｘ内を拡大して示している。
図６に示すように、貫通孔４１の凹部側開口は、凹部の底面の四隅（凹部の底面の頂点位置）の少なくとも一つの近傍に形成されるのが好適である。これは、ガラスからなる蓋部材２をベース部材１に接着する際に、ベース部材１の畝部（又は枠部）である壁部１２上端（開口端面）に沿って、接着剤を塗布した状態で、上方より蓋部材を押圧する為、接着剤３は畝部から上層壁部１４の内壁に沿って流れ、下層壁部１３の上端に広がる。この際、貫通孔４１が上層壁部の近傍の底面に形成されていることで、接着剤は貫通孔４１に容易に流入することができ、貫通孔４１を閉塞し、硬化される。
図６では、凹部１５の四隅の少なくとも一つの近傍に貫通孔４１が形成された例を示したが、図７に示すように、開口部を取り囲む上層壁部近傍の底面に形成されていれば、同様の効果が期待できる。すなわち、貫通孔４１の凹部側開口は、凹部１５の底面を構成する多角形の辺の近傍に形成されている。また、図示しないが、下層壁部１３が存在しない２辺の近傍に貫通孔４１を形成する場合は、基板本体１１にのみ貫通孔が形成されることは言うまでもない。
また、図８に示すように、凹部底面の四隅の総ての近傍位置に、貫通孔４１が存在していても同等の効果が得られることは言うまでもない。
さらに、図３に示すように、基板本体１１には、６個の凹面（切り欠き部）２６Ａ〜２６Ｆが形成されている。凹面２６Ａ〜２６Ｆは、いずれも基板本体１１の側端部に配置されている。また、これらの凹面２６Ａ〜２６Ｆは、平面視して半円形状をなしている。この凹面２６Ａ〜２６Ｆは、上層壁部１４及び下層壁部１３の裏面に覆われており（図２参照）、蓋部材２側からは、観察できないようにされている。
これらの６個のうち、５個の凹面２６Ａ〜２６Ｅ上には、それぞれ側面電極２４Ａ〜２４Ｅが形成されている。本実施形態に係る光半導体装置Ｍでは、基板本体１１にのみ凹面が形成されており、ガラス窓材２と接着される壁部１２には、凹面は形成されていない。このため、凹面２６Ａ〜２６Ｆは、ベース部材１における開口部が形成された面を除いた位置、本実施形態では、基板本体１１の表面と裏面との間の位置に配置されている。そして、ベース部材１における開口面側に位置するガラス窓材２との接触面である壁部１２の表面は、凹面非形成領域とされている。
さらに、ガラス窓材２における表面及び裏面の両面には、それぞれ図示しない本発明の反射防止膜が単層または多層に形成されている。この反射防止膜によって、ガラス窓材２における光の反射を防止し、特定波長の透過率を向上させている。なお、本実施形態では、ガラス窓材２として青色光を透過するホウ珪酸ガラス材を用いているが、青色光の波長よりも短波長の光を透過する石英ガラス材等を用いることもできる。また、反射防止膜は、ガラス窓材２の表面または裏面の一方に形成することもできるし、反射防止膜を形成しないようにすることもできる。
ベース部材１とガラス窓材２とを接着する接着剤３としては、常温硬化型、さらにいえば吸湿硬化型の接着剤が用いられており、具体的には吸湿硬化型シリコーン樹脂が用いられている。吸湿硬化型シリコーン樹脂は、常温下において硬化して接着効果を発揮するものである。
以上の構成を有する本実施形態に係る光半導体装置の製造方法について説明する。本実施形態に係る光半導体装置は、ベース部材の母材であるシート基板にホトダイオード及び蓋部材の母材であるシート蓋部材などを取り付け、ダイシングすることによって製造される。
光半導体装置の製造にあたり、まず、図５〜図８に示すようなシート基板１０を準備する。
シート基板１０は、図９に示す３枚のセラミック板３１（１１），３２（１３），３３（１４）を積層し、焼結して形成されている。シート基板１０としては、ガラスエポキシなども用いることができるが、青色光等を扱う場合、半田付け時の高温処理でガラスエポキシから有機性のアウトガスが発生し、ガラス窓やホトダイオード４などに付着して感度低下を招くおそれがある。この点、無機物であるセラミックでは、有機性のアウトガスの発生はないので、その分有利なものとなる。
最下層に配置される第一セラミック板３１には、凹部となる孔は形成されておらず、ベース部材１の基板本体１１となるものである。その上層に配置される第二セラミック板３２には、ｍ×ｎ個、本実施形態では１７×１５＝２５５個の貫通孔が二次元的にマトリクス状に配置されており、その貫通孔は、ベース部材１に形成される凹部１５の開口部よりも小さいものである。この第二セラミック板３２がベース部材１の壁部１２における下層壁部１３となる。この凹部の配置は一次元的であってもよい。
第二セラミック板３２の上層に配置される第三セラミック板３３には、第二セラミック板３２の貫通孔に対応する位置に、やはり２５５個の貫通孔がマトリクス状に配置され、その貫通孔はベース部材１に形成される凹部１５の開口部と同じ大きさの孔である。この第三セラミック板３３がベース部材１の壁部１２における上層壁部１４となる。また、第一セラミック板３１と第二セラミック板３２には、空気抜き孔として機能する貫通孔４１（４３）を上層壁部３３（１４）に対応する位置の近傍に設ける。
基板本体１１となる第一セラミック板３１には、切り欠き部となる貫通孔（円形穴）が形成され、貫通孔内壁には側面電極２４Ａ〜２４Ｅを形成するための金属層が形成される。さらに、裏面には電極端子２５Ａ〜２５Ｅを形成するための金属層が形成される。この３枚のセラミック板３１〜３３を積層して焼結した後、外部に露出している金属層部分に金メッキを施す。
このシート基板１０の各凹部１５における電極パッド２１Ｄの上にホトダイオード４が実装される。ホトダイオード４を実装する際には、たとえば導電性接着剤等でダイボンドしてホトダイオード４の裏面のカソードコモン電極（図示せず）に接続するとともに、ホトダイオード４表面の各チャンネルの電極からアノードを接続するために、本実施形態では下層壁部１３に形成された電極パッドにワイヤボンディングする。こうして、シート基板１０における１７×１５の凹部１５のそれぞれにおいて、シート基板１０（ベース部材１）とホトダイオード４との電気的接続を完成させる。
なお、シート基板１０には、複数のザグリ孔１６が形成されており（図５参照）、複数のザグリ孔１６は、第三セラミック板３３と第二セラミック板３２を貫通し、第一セラミック板３１表面で止まっている。ザグリ孔１６の第一セラミック板３１表面には、図１０（ａ）に示すように、各凹部１５のピッチ中心を示す十字型の金属配線で作られたマーカー１７が配置されている。金属配線で作られたマーカー１７は、電極パッド２１Ｄと同一の表面において、図１０（ｂ）に示すようにパターン形成され、切り欠き部となる貫通孔（円形穴）の中心に一致している。
このようにして、シート基板１０を用意したら、図１１に示すように、ホトダイオード４が搭載されたシート基板１０における凹部１５の周囲を取り囲む壁部１２を構成する上層の上面に、接着剤３を塗布する。この接着剤３は、吸湿硬化型シリコーン樹脂である。この接着剤３により、シート基板１０における凹部１５のすべてを覆うようにシート蓋部材２０を壁部１２の上面に接着し、凹部１５の開口部をシート蓋部材２０で封止する。なお、同図では、シート蓋部材２０は、その下方物が見えるように描かれている。
ここで、シート基板１０においては、最下層の第一セラミック板３１にのみ切り欠き部となる貫通孔が形成されており、シート蓋部材２０を接着した最上層を含むその他の層には貫通孔が形成されていない。このため、シート蓋部材２０を接着した際に用いる接着剤３が貫通孔を介してシート基板１０の裏面側に流れ出さないようにすることができる。電極端子２５Ａ〜２５Ｅが形成されているシート基板１０の裏面側に接着剤３が流れ出ると、電極端子２５Ａ〜２５Ｅの金メッキ表面に半田付けができなくなるという問題が発生する。この点、本実施形態では、基板本体１１の裏面側の貫通孔を介して接着剤が流れることは防止されるので、このような問題を発生させないようにすることができる。
また、上層壁部１４の近傍の底面であって、例えば開口部１５の四隅の少なくとも１箇所には、下層壁部１３及び基板本体１１には夫々同じ径で、かつ樹脂が容易に流れ出さない程度の大きさ（外径２ｍｍ以下）の貫通孔が形成され、連通させることで一つの貫通孔４１が構成されている。なお、孔の径は、円形、方形などの形状に拘らず、その平均径で与えられるものとする。
貫通孔４１は、ガラスからなる蓋部材２をベース部材１に接着する接着剤が上層壁部１４の内壁に沿って垂れ、下層壁部１３の上面に拡がり、貫通孔４１に流入し、塞いだ状態でシール手段４２として硬化されることで、凹部１５に密閉空間を形成している。
つまり、本発明においては、凹部を構成する下層壁部１３と基板本体１１とを貫通する貫通孔４１が、蓋部材２とベース部材１とを接着する際に、特にシート蓋部材２でシート基板（ベース部材）１０の複数の凹部を被覆する際に、各凹部１５内に存在していた空気を外部に逃がす空気抜け孔として機能することで、蓋部材２とベース部材１との間の隙間を介して空気を外部に抜けようとすることがなくなり、ベース部材１の表面で蓋部材２が滑るという現象が発生したり、接着剤が付かないという問題は解決される。
しかも空気抜き孔として機能する貫通孔４１を上層壁部３３（１４）の近傍の底面に設けることで、上層壁部３３（１４）に沿って流れ落ちる接着剤が、自動的に貫通孔に流入し硬化することで、貫通孔を閉塞するシール部材４２として機能する為、貫通孔４１を閉塞するという工程を別途行わなくとも、自動的に凹部１５は密閉空間を構成することができ、耐湿性は十分確保される。
シート蓋部材２０をシート基板１０に接着する際、常温硬化型の接着剤３が用いられている。この接着剤３は、常温で硬化するため、高温下に晒す必要はなくなるので、接着後に発生するガラス窓材２とベース部材１との膨張係数の違いによる応力を低減することができる。したがって、膨張係数が１桁異なる石英ガラス（ガラス窓材２）とアルミナセラミック（ベース部材１）などであっても、確実に接着することができ、剥離や接着不良を防止することができる。
特に、吸湿硬化型シリコーン樹脂は、被着体の水酸基（−ＯＨ）と反応して接着する。このため、ガラスとセラミックを接着する際には、非常に好適な接着剤となる。また、シリコーンは硬化後も柔軟性に富んだものであり、エポキシ接着剤などと異なり吸湿性も低い。さらには、樹脂の中では耐熱性が非常に高いという性質を有しているので、半田付け時のシート蓋部材の剥がれやシート蓋部材の脱落などを防止することができる。
さらに、接着剤３は常温で硬化するので、密封状態となっている凹部１５内の空気が、硬化時に膨張して接着面にボイドを発生させ、硬化不良を起こすといった事態を防止することもできる。そして、シリコーン樹脂は短波長域の光にも透過性が高いので、接着剤がわずかに受光部に付着したとしても、ホトダイオード４の受光感度の低下を起こさないようにすることができる。
こうして、シート基板１０にシート蓋部材２０を接着したら、図１２に示すように、凹部１５ごとにシート基板１０、シート蓋部材２０、及び接着剤３をダイシングブレード３０によって一括してダイシングする。ダイシングブレード３０は、シート基板１０において、マトリクス状に配置された凹部１５を囲むザグリ孔１６の貫通孔部の内部の十字型の金属配線で作られたマーカー１７に位置合わせしてダイシングを行う。なお、図１２中に、３つのダイシングラインＤＬを一点鎖線で示す。
このように、ダイシングブレード３０によってマトリクス状のシート基板１０とシート蓋部材２０とを同時に切断することで、１７×１５個のホトダイオード４が搭載された凹部１５の個々を分離して２５５個の半導体装置Ｍを製造することができる。位置合わせを行うための十字型の金属配線で作られたマーカー１７は、光半導体装置Ｍのダイボンド用電極パッド２１Ｄと同一層のパターンで形成されている。このため、光半導体装置Ｍとするための切断の位置基準と、光半導体装置Ｍにおける光半導体素子のダイボンドの位置基準が一致する。したがって、光半導体装置Ｍの外形基準に対する光半導体素子の位置精度を向上させることができる。
また、マーカー１７は、少なくともシート基板１０の上層を通過するものであって、かつ下層に形成された切り欠き部となる貫通孔（円形孔）の略中央をダイシングブレードが通過するように設定されている。こうして、ダイシングが行われた際、貫通孔の一部が外部に露出して、光半導体装置Ｍの側端片に切り欠きとなって現れる。
また、ダイシングブレード３０で切断することによってベース部材１及びガラス窓材２が接着した状態で製造される。このため、ベース部材１、ガラス窓材２、及び接着剤３の側面端部が連続した直線状で面一の状態となる。このため、ベース部材１の端面が欠けたり、突起がでたりといった問題を生じないようにすることができ、コンパクトになるとともに、他の部品との位置合わせを容易に行うことができる。
こうして形成された光半導体装置Ｍにおいては、常温硬化性の接着剤３を用いてベース部材１とガラス窓材２とを接着して凹部１５にホトダイオード４を気密状態で密封している。このため、熱応力が発生しにくく、高温の鉛フリー半田付けに対応可能となる。また、ベース部材１とガラス窓材２との接着に用いたシリコーン樹脂は、硬化後でも柔軟性があるので、ベース部材１に通気穴を形成することなく、高温の半田付けを行うことができる。
さらに、ガラス窓材２に石英ガラスを用いることで、青色等の短波長の光に対する面実装光半導体装置を製造することができる。また、大面積の半導体素子の面実装も容易なものとなる。その他、ガラス窓材として色ガラスや干渉膜付ガラスを用いることにより、特定波長を選択するバンドパスフィルタ付の光半導体素子とすることもできる。また、光半導体素子としては、レーザダイオードなどの発光素子などを用いることもできる。
以上、説明したように、上述の電子部品は、以下の構造上の利点を有する。
第１に、図２に示すように、上述の電子部品は、凹部１５の底面から裏面１１ｂａｃｋにまで延びた貫通孔４１（４３）を有するベース部材１と、凹部１５内に搭載された電子素子４と、凹部１５の開口部を閉塞する蓋部材２と、蓋部材２と凹部１５の開口端面との間に介在すると共に、貫通孔４１（４３）を閉塞させ、凹部内空間を密閉状態にする接着剤３（４２）とを備えている。
したがって、接着剤３（４２）は、蓋部材２とベース部材１との間を閉塞し、製造時には閉塞を阻害する空気を逃がすように凹部１５の底面から裏面１１ｂａｃｋに抜けた貫通孔４１（４３）も、かかる接着剤３（４２）によって最終的には閉塞されている。このように、空気による接着剤３（４２）の接着阻害が抑制されるため、位置ズレ及び接着不良が抑制されると共に、接着剤による閉塞によって凹部内の密閉性が従来よりも向上する。特に複数凹部を有する材料の場合に顕著である。
第２に、図６〜図８に示すように、貫通孔４１の凹部側の開口は、凹部１５の内壁の近傍の底面に位置している。この場合、製造時において、凹部開口端面（１２）上に位置していた接着剤３が、その内壁の近傍（２ｍｍ以下）に位置する貫通孔４１の開口内に容易に入ることができるので、接着剤３が貫通孔４１を効率的に閉塞し、接着剤３による密閉状態が従来よりも改善する。特に複数凹部を有する材料の場合に顕著である。
第３に、図６及び図８に示すように、凹部１５の底面は多角形（本例では四角形）であり、貫通孔４１の凹部１５側の開口は、底面の頂点位置の近傍（２ｍｍ以下）に位置している。凹部内壁面（側面）は、底面の頂点位置で交差するため、これらの側面間のように狭い空間では、液体が集まりやすい傾向がある。したがって、製造時において、凹部開口端面上に位置していた接着剤３（４２）が、この凝集傾向の空間を介して貫通孔４１の開口内に容易に入ることができるので、接着剤３（４２）が貫通孔４１を効率的に閉塞し、接着剤３（４２）による密閉状態が従来よりも改善する。特に複数凹部を有する材料の場合に顕著である。
第４に、図２に示すように、接着剤３（４２）は、蓋部材２と開口端面（１２の上面）との間の領域から、凹部内壁に沿って垂れて貫通孔４１内の領域まで連続している。したがって、接着剤３（４２）は、貫通孔４１内から脱離しにくくなり、密閉性の信頼度が向上する。
第５に、図４に示すように、凹部１５の底面は、電子素子４がダイボンドされる下側底面１５Ｌと、下側底面１５Ｌの周囲に位置し、この下側底面１５Ｌよりも蓋部材２に近接し、この下側底面１５Ｌとの境界が段差を形成する上側底面１５Ｕとを有し、貫通孔４１（４３）は、上側底面１５Ｕからベース部材１の裏面１１ｂａｃｋにまで延びている。貫通孔４３の裏面側の開口の径は、凹部側の貫通孔４１の開口の径よりも大きい。凹部１５の内面側から貫通孔４１に流れ込んだ接着剤４２は、小径側で貫通孔４１を閉塞するが、接着剤４２の量が多すぎた場合においても、接着剤４２の裏面方向への進行に従って、貫通孔内の接着剤収容空間が大きくなるので、接着剤４２が裏面からはみ出しにくくなる。
第６に、電子素子４は光半導体素子であり、蓋部材２は光半導体素子に対応する主要光成分（青色光）を透過する材料（ホウ珪酸ガラス）からなり、ベース部材１は透過特性が蓋部材２とは異なる材料（アルミナセラミック）からなると、ベース部材１によって主要光成分を遮蔽することができると共に、蓋部材２は主要光成分を透過することができる。
第７に、接着剤３（４２）は、常温硬化型の接着剤であり、好ましくは、この接着剤は、吸湿硬化型シリコーン樹脂からなる。この接着剤は、常温で硬化するため、高温下に晒す必要はなくなるので、接着後に発生する蓋部材とベース部材との膨張係数の違いによる応力を低減することができる。特に、吸湿硬化型シリコーン樹脂は、被着体の水酸基（−ＯＨ）と反応して接着する。シリコーンは硬化後も柔軟性に富んだものであり、エポキシ接着剤などと異なり吸湿性も低い。さらには、樹脂の中では耐熱性が非常に高いという性質を有しているので、半田付け時のシート蓋部材の剥がれやシート蓋部材の脱落などを防止することができる。
さらに、接着剤は常温で硬化するので、密封状態となっている凹部内の空気が、硬化時に膨張して接着面にボイドを発生させ、硬化不良を起こすといった事態を防止することもできる。そして、シリコーン樹脂は短波長域の光にも透過性が高いので、接着剤がわずかに受光部に付着したとしても、光半導体素子に対応した光の透過率の低下を抑制することができる。
第８に、ベース部材１は、セラミック製である。セラミックは耐熱性や耐久性に優れた物質であり、また、シリコーン樹脂の接着性も高いという利点がある。
第９に、図１及び図３に示すように、凹部１５の底面上に設けられ電子素子４に電気的に接続された上層電極パッド２１Ａ，２１Ｂ，２１Ｃ，２１Ｅと、ベース部材１の裏面１１ｂａｃｋに設けられた裏面電極端子２５Ａ，２５Ｂ，２５Ｃ，２５Ｅとを備え、上層電極パッド２１Ａ，２１Ｂ，２１Ｃ，２１Ｅと裏面電極端子２５Ａ，２５Ｂ，２５Ｃ，２５Ｅとは、ベース部材１の側方に位置する凹面上の導電体２４Ａ，２４Ｂ，２４Ｃ，２４Ｅを介して電気的に接続され、これらの凹面の最深部は、凹部１５の底面を規定する外縁ＯＬ（図２参照）よりも外側に位置している。
この場合、凹面の最深部は、凹部１５の底面を規定する外縁ＯＬよりも外側に位置しているので、凹面に接着剤が付着することなく保護されているという利点がある。
また、電子素子４と上層電極パッド２１Ａ，２１Ｂ，２１Ｃ，２１Ｅはボンディングワイヤ等で接続され、これは凹面上に設けられた導電体２４Ａ，２４Ｂ，２４Ｃ，２４Ｅを介して、裏面電極端子２５Ａ，２５Ｂ，２５Ｃ，２５Ｅに接続される。回路配線基板上に光半導体装置Ｍを配置すると、裏面電極端子２５Ａ，２５Ｂ，２５Ｃ，２５Ｅを回路配線上に接続することができる。側方の凹面上の導電体２４Ａ，２４Ｂ，２４Ｃ，２４Ｅは、基板を貫通する孔を開けた後、この上に導電材料を設ければよいため製造が容易である。この孔開け工程では、凹部内の密閉性が保持できるように、凹部形成位置から外れた位置に凹面を含む孔を開け、その後、この孔を横切るダイシングを行う。
また、以下のような変形例としても良い。
第１０に、図１及び図３に示すように、凹部１５の底面上に設けられ電子素子４に電気的に接続された上層電極パッド２１Ａ，２１Ｂ，２１Ｃ，２１Ｅと、ベース部材１の裏面１１ｂａｃｋに設けられた裏面電極端子２５Ａ，２５Ｂ，２５Ｃ，２５Ｅとを備え、上層電極パッド２１Ａ，２１Ｂ，２１Ｃ，２１Ｅと裏面電極端子２５Ａ，２５Ｂ，２５Ｃ，２５Ｅとは、ベース部材１の中に位置する導電体２３Ａ，２３Ｂ，２３Ｃ，２３Ｅを介して電気的に接続されても良い。この場合、これらの導電体は、凹部１５の底面を規定する外縁ＯＬ（図２参照）よりも外側に位置している。
この場合、導電体は、凹部１５の底面を規定する外縁ＯＬよりも外側に位置しているので、凹部１５に導電体の表面がさらされることなく凹部１５の密閉性を確実にしているという利点がある。
また、電子素子４と上層電極パッド２１Ａ，２１Ｂ，２１Ｃ，２１Ｅはボンディングワイヤ等で接続され、これはベース部材１の中に位置する導電体２３Ａ，２３Ｂ，２３Ｃ，２３Ｅを介して、裏面電極端子２５Ａ，２５Ｂ，２５Ｃ，２５Ｅに接続される。回路配線基板上に光半導体装置Ｍを配置すると、裏面電極端子２５Ａ，２５Ｂ，２５Ｃ，２５Ｅを回路配線上に接続することができる。ベース部材の中に位置する導電体２３Ａ，２３Ｂ，２３Ｃ，２３Ｅは、基板を貫通する孔を開けた後、この中に導電材料を設ければよいため製造が容易である。この孔開け工程では、凹部内の密閉性が保持できるように、凹部形成位置から外れた位置に孔を開け、その後、この孔を導電体で埋め、底面となる基板の上に位置する基板で導電体を覆ってベース部材を構成する。
また、上述の電子部品の製造方法では、以下の工程上の利点を有する。
第１に、上述の製造方法は、凹部１５の内壁近傍の底面に少なくとも一つの貫通孔４１が形成されたベース部材１における凹部１５に電子素子４を搭載する第一工程と、蓋部材２を、常温で硬化する接着剤３によってベース部材１に接着して、ベース部材１における凹部１５の開口部を蓋部材２で閉塞する第二工程とを含んでいる。
蓋部材２によって開口部を閉塞する場合、凹部内の空気は貫通孔４１を介して外部に抜けるため、蓋部材２とベース部材１間の位置ズレや接着剤の接着不良を低減することができる。また、接着剤３（４２）は貫通孔４１内部にも入るので、凹部１５内の密閉性を更に向上させることができる。また、接着剤は常温硬化型であるので、密封状態となっている凹部内の空気が、硬化時に膨張して接着面にボイドを発生させ、硬化不良を起こすといった事態を防止することもできる。
ここで、貫通孔４１（４３）を介して凹部内の空気を吸引すると、排気と接着剤の吸引を効率的に行うことができる。
第２に、第一工程は、複数の凹部１５が同一面に形成されたシート基板１０を用意する工程と、これら複数の凹部１５のそれぞれに対して電子素子４を搭載する工程とを有し、第二工程は、常温硬化型の接着剤３を凹部１５の開口端面上に塗布する工程と、シート基板１０とシート蓋部材２０とを接着剤３で貼り合わせ、接着剤３が、それぞれの凹部１５の底面から延びた少なくとも一つの貫通孔４１内に、凹部内壁を伝って流入することで、貫通孔４１（４３）を閉塞し、凹部内空間が密閉状態となる複合シート（図１２に示す複合体）を形成する工程とを有している。
この製造方法では、シート基板１０、シート蓋部材２０及び接着剤３からなる複合シートを、凹部間の領域上に設定されたダイシングラインＤＬに沿って切断することで分離する工程を備え、この切断によって、それぞれのベース部材１と蓋部材２が貼り合わせられてなる電子部品が複数得られる。
凹部１５内の空気は貫通孔４１を通って外部に抜けると同時に、接着剤３（４２）は凹部内壁を伝って貫通孔４１内に流入し、これを閉塞して、常温で硬化する。凹部間の領域上のダイシングラインＤＬに沿って複合シートを切断すると、凹部内密閉性が保持された複数の電子部品を得ることができる。
本発明は、電子素子を搭載する電子部品及びその製造方法に利用することができる。
本発明の実施形態に係る光半導体装置の平面図である。 図１のＩＩ−ＩＩ線断面図である。 本発明の実施形態に係る光半導体装置の裏面図である。 第２の実施形態に係る局所的な断面図である。 光半導体装置の製造に用いるシート基板の平面図である。 図５における貫通孔形成パターンの拡大図である。 図５における貫通孔形成パターンの拡大図である。 図５における貫通孔形成パターンの拡大図である。 シート蓋部材を接着する前のシート基板の斜視図である。 ザグリ孔の拡大図（ａ）と、（ａ）に示す部位のＢ−Ｂ線断面図（ｂ）である。 光半導体装置の製造工程を示す工程図である。 図１１に示す工程に続く工程を示す工程図である。
符号の説明
１…ベース部材、２…ガラス窓材、３…接着剤、４…ホトダイオード、１０…シート基板、１１…基板本体、１２…壁部、１３…下層壁部、１４…上層壁部、１５…凹部、１６…ザグリ孔、１７…マーカー、２０…シート蓋部材、２１Ａ，２１Ｂ，２１Ｃ，２１Ｅ…上層電極パッド、２２Ａ，２２Ｂ，２２Ｃ，２２Ｅ…ボンディングワイヤ、２４Ａ〜２４Ｅ…側面電極、２５Ａ〜２５Ｅ…電極端子、２６Ａ〜２６Ｆ…凹面、３０…ダイシングブレード、Ｍ…光半導体装置。

Claims (12)

  1. 凹部の底面から裏面にまで延びた貫通孔を有するベース部材と、
    前記凹部内に搭載された電子素子と、
    前記凹部の開口部を閉塞する蓋部材と、
    前記蓋部材と前記凹部の開口端面との間に介在すると共に、前記貫通孔を閉塞させ、前記凹部内空間を密閉状態にする接着剤と、
    を備えることを特徴とする電子部品。
  2. 前記貫通孔の前記凹部側の開口は、前記凹部内壁の近傍に位置することを特徴とする請求項１に記載の電子部品。
  3. 前記凹部の底面は多角形であり、
    前記貫通孔の前記凹部側の開口は、前記底面の頂点位置の近傍に位置することを特徴とする請求項２に記載の電子部品。
  4. 前記接着剤は前記蓋部材と前記開口端面との間の領域から、前記凹部内壁に沿って垂れて前記貫通孔内の領域まで連続していることを特徴とする請求項１乃至３のいずれか１項に記載の電子部品。
  5. 前記凹部の底面は、
    前記電子素子がダイボンドされる下側底面と、
    前記下側底面の周囲に位置し、この下側底面よりも前記蓋部材に近接し、この下側底面との境界が段差を形成する上側底面と、
    を有し、
    前記貫通孔は、前記上側底面から前記ベース部材の裏面にまで延びており、
    前記貫通孔の前記裏面側の開口の径は、前記凹部側の開口の径よりも大きいことを特徴とする請求項１乃至４のいずれか１項に記載の電子部品。
  6. 前記電子素子は光半導体素子であり、
    前記蓋部材は前記光半導体素子に対応する主要光成分を透過する材料からなり、
    前記ベース部材は透過特性が前記蓋部材とは異なる材料からなる、
    ことを特徴とする請求項１乃至５のいずれか１項に記載の電子部品。
  7. 前記接着剤は、常温硬化型のシリコーン樹脂からなる接着剤であることを特徴とする請求項１乃至６のいずれか１項に記載の電子部品。
  8. 前記ベース部材は、セラミック製であることを特徴とする請求項１乃至請求項７のいずれか１項に記載の電子部品。
  9. 前記凹部の底面上に設けられ前記電子素子に電気的に接続された上層電極パッドと、
    前記ベース部材の裏面に設けられた裏面電極端子と、
    を備え、
    前記上層電極パッドと前記裏面電極端子とは、前記ベース部材の側方に位置する凹面上の導電体を介して電気的に接続され、前記凹面の最深部は、前記凹部の底面を規定する外縁よりも外側に位置することを特徴とする請求項１乃至請求項８のいずれか１項に記載の電子部品。
  10. 前記凹部の底面上に設けられ前記電子素子に電気的に接続された上層電極パッドと、
    前記ベース部材の裏面に設けられた裏面電極端子と、
    を備え、
    前記上層電極パッドと前記裏面電極端子とは、前記ベース部材の中に位置する導電体を介して電気的に接続され、前記導電体は、前記凹部の底面を規定する外縁よりも外側に位置することを特徴とする請求項１乃至請求項８のいずれか１項に記載の電子部品。
  11. 凹部の内壁近傍の底面に少なくとも一つの貫通孔が形成されたベース部材における前記凹部に電子素子を搭載する第一工程と、
    蓋部材を、常温で硬化する接着剤によって前記ベース部材に接着して、前記ベース部材における前記凹部の開口部を蓋部材で閉塞する第二工程と、
    を含むことを特徴とする電子部品の製造方法。
  12. 前記第一工程は、
    複数の凹部が同一面に形成されたシート基板を用意する工程と、
    これら複数の凹部のそれぞれに対して電子素子を搭載する工程と、
    を有し、
    前記第二工程は、
    常温硬化型の接着剤を前記凹部の開口端面上に塗布する工程と、
    前記シート基板とシート蓋部材とを前記接着剤で貼り合わせ、前記接着剤が、それぞれの前記凹部の底面から延びた少なくとも一つの前記貫通孔内に、凹部内壁を伝って流入することで、前記貫通孔を閉塞し、前記凹部内空間が密閉状態となる複合シートを形成する工程と、
    を有し、
    前記シート基板、前記シート蓋部材及び前記接着剤からなる前記複合シートを、前記凹部間の領域上に設定されたダイシングラインに沿って切断することで分離する工程を備え、この切断によって、それぞれの前記ベース部材と前記蓋部材が貼り合わせられてなる電子部品が複数得られることを特徴とする請求項１１に記載の電子部品の製造方法。
JP2004142802A 2004-05-12 2004-05-12 電子部品及びその製造方法 Expired - Lifetime JP4598432B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004142802A JP4598432B2 (ja) 2004-05-12 2004-05-12 電子部品及びその製造方法
PCT/JP2005/008308 WO2005109528A1 (ja) 2004-05-12 2005-05-02 電子部品及びその製造方法
US11/596,055 US20070284714A1 (en) 2004-05-12 2005-05-02 Electronic Part And Method Of Producing The Same
DE112005001067T DE112005001067T5 (de) 2004-05-12 2005-05-02 Elektronikteil und Verfahren zu dessen Herstellung
CNB2005800151208A CN100521256C (zh) 2004-05-12 2005-05-02 电子部件及其制造方法
TW094115092A TW200603226A (en) 2004-05-12 2005-05-10 Electronic part and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004142802A JP4598432B2 (ja) 2004-05-12 2004-05-12 電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005327818A true JP2005327818A (ja) 2005-11-24
JP4598432B2 JP4598432B2 (ja) 2010-12-15

Family

ID=35320484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004142802A Expired - Lifetime JP4598432B2 (ja) 2004-05-12 2004-05-12 電子部品及びその製造方法

Country Status (6)

Country Link
US (1) US20070284714A1 (ja)
JP (1) JP4598432B2 (ja)
CN (1) CN100521256C (ja)
DE (1) DE112005001067T5 (ja)
TW (1) TW200603226A (ja)
WO (1) WO2005109528A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4466860B2 (ja) * 2005-05-17 2010-05-26 横河電機株式会社 受光モジュール
EP1949770B1 (en) * 2005-11-09 2018-12-12 Koninklijke Philips N.V. Method of manufacturing a package carrier for enclosing at least one microelectronic element and method of manufacturing a diagnostic device
JP2008182103A (ja) * 2007-01-25 2008-08-07 Olympus Corp 気密封止パッケージ
US8508036B2 (en) * 2007-05-11 2013-08-13 Tessera, Inc. Ultra-thin near-hermetic package based on rainier
DE102008025491A1 (de) * 2008-05-28 2009-12-03 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Leiterplatte
JP2011018863A (ja) * 2009-07-10 2011-01-27 Sharp Corp 発光素子モジュール及びその製造方法、並びに、バックライト装置
GB2477492B (en) * 2010-01-27 2014-04-09 Thales Holdings Uk Plc Integrated circuit package
JP4947169B2 (ja) * 2010-03-10 2012-06-06 オムロン株式会社 半導体装置及びマイクロフォン
WO2012155984A1 (de) * 2011-05-19 2012-11-22 Osram Opto Semiconductors Gmbh Optoelektronische vorrichtung und verfahren zur herstellung von optoelektronischen vorrichtungen
US9917118B2 (en) * 2011-09-09 2018-03-13 Zecotek Imaging Systems Pte. Ltd. Photodetector array and method of manufacture
US9197796B2 (en) 2011-11-23 2015-11-24 Lg Innotek Co., Ltd. Camera module
DE102012220323A1 (de) * 2012-11-08 2014-05-08 Robert Bosch Gmbh Bauteil und Verfahren zu dessen Herstellung
WO2014189221A1 (ko) * 2013-05-23 2014-11-27 엘지이노텍주식회사 발광 모듈
KR20150004118A (ko) * 2013-07-02 2015-01-12 삼성디스플레이 주식회사 표시 장치용 기판, 상기 표시 장치용 기판의 제조 방법, 및 상기 표시 장치용 기판을 포함하는 표시 장치
FR3066643B1 (fr) * 2017-05-16 2020-03-13 Stmicroelectronics (Grenoble 2) Sas Boitier electronique pourvu d'une fente locale formant un event
JP7231809B2 (ja) * 2018-06-05 2023-03-02 日亜化学工業株式会社 発光装置
JP2020129629A (ja) * 2019-02-12 2020-08-27 エイブリック株式会社 光センサ装置およびその製造方法
US11823991B2 (en) * 2021-03-26 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Frames stacked on substrate encircling devices and manufacturing method thereof

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5343477A (en) * 1976-09-30 1978-04-19 Nec Corp Semiconductor device
JPS5623755A (en) * 1979-08-01 1981-03-06 Hitachi Ltd Assembly of semiconductor device
JPS58106956U (ja) * 1982-01-18 1983-07-21 沖電気工業株式会社 収納容器
JPH01179437A (ja) * 1988-01-07 1989-07-17 Sony Corp 半導体装置
JPH01244651A (ja) * 1988-03-26 1989-09-29 Nec Corp セラミックパッケージ型半導体装置
JPH04324959A (ja) * 1991-04-25 1992-11-13 Hitachi Ltd キャップ封止半導体装置とその組立方法
JPH05283549A (ja) * 1992-03-31 1993-10-29 Toshiba Corp ガラス封止型セラミック容器の製造方法
JPH09121000A (ja) * 1995-10-25 1997-05-06 Nec Corp 半導体装置とその製造方法
JP2000150844A (ja) * 1998-11-10 2000-05-30 Sony Corp 固体撮像装置の製造方法
JP2003283287A (ja) * 2002-03-25 2003-10-03 Seiko Epson Corp 圧電デバイスとその孔封止方法及び孔封止装置並びに圧電デバイスを利用した携帯電話装置及び圧電デバイスを利用した電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3507251B2 (ja) * 1995-09-01 2004-03-15 キヤノン株式会社 光センサｉｃパッケージおよびその組立方法
US6428650B1 (en) * 1998-06-23 2002-08-06 Amerasia International Technology, Inc. Cover for an optical device and method for making same
US6307447B1 (en) * 1999-11-01 2001-10-23 Agere Systems Guardian Corp. Tuning mechanical resonators for electrical filter

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5343477A (en) * 1976-09-30 1978-04-19 Nec Corp Semiconductor device
JPS5623755A (en) * 1979-08-01 1981-03-06 Hitachi Ltd Assembly of semiconductor device
JPS58106956U (ja) * 1982-01-18 1983-07-21 沖電気工業株式会社 収納容器
JPH01179437A (ja) * 1988-01-07 1989-07-17 Sony Corp 半導体装置
JPH01244651A (ja) * 1988-03-26 1989-09-29 Nec Corp セラミックパッケージ型半導体装置
JPH04324959A (ja) * 1991-04-25 1992-11-13 Hitachi Ltd キャップ封止半導体装置とその組立方法
JPH05283549A (ja) * 1992-03-31 1993-10-29 Toshiba Corp ガラス封止型セラミック容器の製造方法
JPH09121000A (ja) * 1995-10-25 1997-05-06 Nec Corp 半導体装置とその製造方法
JP2000150844A (ja) * 1998-11-10 2000-05-30 Sony Corp 固体撮像装置の製造方法
JP2003283287A (ja) * 2002-03-25 2003-10-03 Seiko Epson Corp 圧電デバイスとその孔封止方法及び孔封止装置並びに圧電デバイスを利用した携帯電話装置及び圧電デバイスを利用した電子機器

Also Published As

Publication number Publication date
CN1954443A (zh) 2007-04-25
TW200603226A (en) 2006-01-16
DE112005001067T5 (de) 2007-04-12
WO2005109528A1 (ja) 2005-11-17
JP4598432B2 (ja) 2010-12-15
CN100521256C (zh) 2009-07-29
US20070284714A1 (en) 2007-12-13

Similar Documents

Publication Publication Date Title
JP4598432B2 (ja) 電子部品及びその製造方法
JP5385411B2 (ja) 半導体構造および半導体構造の製造方法
KR100765945B1 (ko) 집합기판, 반도체소자 탑재부재, 반도체장치, 촬상장치,발광다이오드 구성부재, 및 발광다이오드
JP5344336B2 (ja) 半導体装置
TWI491081B (zh) 可表面安裝之光電組件及可表面安裝之光電組件之製造方法
JP4279388B2 (ja) 光半導体装置及びその形成方法
CN1930680B (zh) 集合基板
JP5496072B2 (ja) 半導体発光装置及びその製造方法
US7834438B2 (en) Sealed structure and method of fabricating sealed structure and semiconductor device and method of fabricating semiconductor device
JP2005011953A (ja) 発光装置
JP4516320B2 (ja) Ｌｅｄ基板
JPWO2005020338A1 (ja) 半導体発光素子搭載部材、それを用いた発光ダイオード構成部材、およびそれを用いた発光ダイオード
JP2013535847A (ja) 少なくとも１つのオプトエレクトロニクス半導体部品の製造方法
JP6407544B2 (ja) Ｌｅｄ発光装置及びｌｅｄ発光装置の製造方法
JP2004363400A (ja) 半導体装置およびその製造方法
JP2005039122A (ja) 発光装置
WO2017033890A1 (ja) 発光素子搭載用基板、発光装置および発光モジュール
JP2008235764A (ja) 発光装置およびその製造方法
JP3692874B2 (ja) 半導体装置およびそれを用いた接合構造
JP2010093285A (ja) 半導体装置の製造方法
JP7299121B2 (ja) 回路基板、電子部品および電子モジュール
KR20070021214A (ko) 전자 부품 및 그 제조 방법
JP2005236146A (ja) 光半導体装置および光半導体装置の製造方法
JP7515035B1 (ja) 発光装置
WO2023084899A1 (ja) 発光装置及びリードフレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100924

R150 Certificate of patent or registration of utility model

Ref document number: 4598432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3