JP3692874B2 - 半導体装置およびそれを用いた接合構造 - Google Patents
半導体装置およびそれを用いた接合構造 Download PDFInfo
- Publication number
- JP3692874B2 JP3692874B2 JP35143099A JP35143099A JP3692874B2 JP 3692874 B2 JP3692874 B2 JP 3692874B2 JP 35143099 A JP35143099 A JP 35143099A JP 35143099 A JP35143099 A JP 35143099A JP 3692874 B2 JP3692874 B2 JP 3692874B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- groove
- silicon substrate
- grooves
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
この発明は、突起電極を有する半導体装置およびそれを用いた接合構造に関する。
【0002】
【従来の技術】
半導体装置には、下面の周辺部に複数の突起電極を有するものや下面全体に格子状に複数の突起電極を有するもの(例えばCSP(Chip Size Package))などがある。図20は従来のこのような半導体装置を回路基板上に実装した状態の一例の断面図を示したものである。この場合、半導体装置1は、平面方形状のシリコン基板2の下面の周辺部に複数の柱状の突起電極3が設けられた構造となっている。そして、半導体装置1は、その突起電極3が回路基板4の上面に設けられた接続端子5に熱圧着されていることにより、回路基板4上に実装されている。
【0003】
【発明が解決しようとする課題】
ところで、シリコン基板2を構成するシリコンの熱膨張係数は2〜3ppm程度であり、回路基板4を構成するガラスエポキシやセラミックなどの熱膨張係数10〜15ppm程度よりもかなり小さい。この結果、温度変化により、シリコン基板2と回路基板4との間にその熱膨張係数差に起因する比較的大きな応力が生じたとき、突起電極3の根元部分あるいは接続端子5との接合部分にクラックが発生し、接合不良が発生することがある。特に、シリコン基板2の下面の4角に設けられた突起電極3はシリコン基板2の中心から最も離れた位置に配置されているので、この4角の突起電極の相対的変位量が最も大きくなり、この4角の突起電極3の根元部分あるいは接続端子5との接合部分にクラックが発生しやすいという問題があった。
この発明の課題は、シリコンなどの半導体基板に設けられた突起電極に生じる応力を緩和することである。
【0004】
【課題を解決するための手段】
請求項1に記載の発明に係る半導体装置は、複数の突起電極が設けられた半導体基板に薄肉部が設けられており、前記薄肉部は線状の溝であり、前記溝は複数本設けられ、外側に深さの深いまたは幅の大きい溝があるものである。請求項3に記載の発明に係る半導体装置は、複数の突起電極が設けられた半導体基板に薄肉部が設けられており、前記半導体基板は方形状であり、前記薄肉部は隣接の辺間にさし渡して形成された線状の溝であるものである。請求項4に記載の発明に係る半導体装置の接合構造は、薄肉部を有する半導体基板に設けられた複数の突起電極が、それぞれ、基板に形成された対応する各接続端子に接合されており、前記薄肉部は線状の溝であり、前記溝は複数本設けられ、外側に深さの深いまたは幅の大きい溝があるものである。以上の発明によれば、突起電極を支持する半導体基板に薄肉部が設けられており、前記薄肉部は線状の溝であり、前記溝は複数本設けられ、外側に深さの深いまたは幅の大きい溝があるので、熱膨張係数差に起因する比較的大きな応力が生じても半導体基板が変位され、これにより半導体基板に設けられた突起電極に生じる応力を緩和することができる。
【0005】
【発明の実施の形態】
図1(A)および(B)はこの発明の第1実施形態における半導体装置の平面図および側面図を示したものである。この半導体装置10では、平面正方形状のシリコン基板(半導体基板)11の下面の周辺部に複数の柱状の突起電極12が設けられ、シリコン基板11の上面において各辺の突起電極12の内側に対応する部分に各1本の溝(線状の薄肉部)13がシリコン基板11の各辺に沿って且つ当該各辺に隣接する2辺まで延びて設けられている。この場合、シリコン基板11の下面の4角に設けられた突起電極12は対応する2本の溝13の外側に設けられている。すなわち、溝13は、4角の突起電極12とそれに隣接する突起電極12との間に設けられている。
【0006】
次に、この半導体装置10の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板11の下面にめっきレジストパターン14が形成され、めっきレジストパターン14に形成された開口部15内のシリコン基板11の下面に電解めっきにより突起電極12が形成されたものを用意する。次に、図3に示すように、めっきレジストパターン14および突起電極12の下面にダイシングテープ16を紫外線の照射により接着力が劣化する接着剤(図示せず)を介して貼り付ける。
【0007】
次に、図4に示すように、シリコン基板11の上面に、各チップ形成領域17毎に、図1(A)に示すような溝13をブレード(図示せず)を用いて形成する。次に、紫外線を照射して接着剤の接着力を劣化させ、次いでダイシングテープ16を剥がす。次に、めっきレジストパターン14を剥離する。次に、図5に示すように、シリコン基板11をダイシングすると、図1(A)、(B)に示す半導体装置10が得られる。
【0008】
次に、図6はこのようにして得られた半導体装置10を回路基板18上に実装した状態の一例の断面図を示したものである。半導体装置10は、その突起電極12が回路基板18の上面に設けられた接続端子19に熱圧着されていることにより、回路基板18上に実装されている。
【0009】
以上のように、この第1実施形態における半導体装置10では、シリコン基板11の上面において各辺の突起電極12の内側に対応する部分に各1本の溝13をシリコン基板11の各辺に沿って且つ当該各辺に隣接する2辺まで延ばして設けているので、各溝13の外側におけるシリコン基板11の周辺部をその内側に対して変位しやすいようにすることができる。
【0010】
この結果、温度変化により、シリコン基板11と回路基板18との間にその熱膨張係数差に起因する比較的大きな応力が生じても、各溝13の外側におけるシリコン基板11の周辺部と共に突起電極12が変位し、これにより突起電極12に生じる応力を緩和することができる。この場合、特に、シリコン基板11の下面の4角に設けられた突起電極12を対応する2本の溝13の外側に設けているので、この4角の突起電極12をシリコン基板11の4角と共により大きく変位させることができ、これにより4角の突起電極12に生じる応力をより一層緩和することができる。したがって、温度変化が生じても、特に、4角の突起電極12の根元部分および接続端子19との接合部分にクラックが発生することがなく、接合の信頼性を高めることができる。
【0011】
なお、上記第1実施形態では、シリコン基板11の上面において各辺の突起電極12の内側に対応する部分に各1本の溝13をシリコン基板11の各辺に沿って且つ当該各辺に隣接する2辺まで延ばして設けた場合について説明したが、これに限定されるものではない。
【0012】
例えば、図7(A)、(B)に示すこの発明の第2実施形態のように、シリコン基板11の上面において各辺の突起電極12の内側に対応する部分に各2本(または3本以上)の溝13a、13bをシリコン基板11の各辺に沿って且つ当該各辺に隣接する2辺まで延ばして設けるようにしてもよい。このようにした場合、外側の溝13aの外側におけるシリコン基板11をより一層変位しやすくすることができ、特にシリコン基板11の4角をさらに変位しやすくすることができる。したがって、突起電極12に生じる応力をより一層緩和することができ、特に4角の突起電極12に生じる応力をさらに緩和することができる。
【0013】
ところで、この場合、両溝13a、13bの深さは同じとしてもよいが、外側の溝13aの深さを内側の溝13bの深さよりも深くすると、外側の溝13aの外側におけるシリコン基板11をより一層変位しやすくすることができ、また特にシリコン基板11の4角をさらに変位しやすくすることができる。なお、両溝13a、13bの深さを同じとし、外側の溝13aの幅を内側の溝13bの幅よりも大きくしても、同様の効果を得ることができる。また、内側の溝13bの位置は突起電極12と重ならない位置、重なる位置のいずれであってもよい。
【0014】
また、図8(A)、(B)に示すこの発明の第3実施形態のように、シリコン基板11の上面において各角の突起電極12の内側に対応する部分に各2本(または1本あるいは3本以上)の溝13a、13bをシリコン基板11の対角線に沿って且つ対応する2辺まで延ばして設けるようにしてもよい。このようにした場合、シリコン基板11の中心から最も離れた4角のみを変位しやすくすることができる。なお、両溝13a、13bの幅は同じとなっているが、外側の溝13aの幅を内側の溝13bの幅よりも大きくしてもよい。
【0015】
また、図9(A)、(B)に示すこの発明の第4実施形態のように、シリコン基板11の上面において各角の突起電極12の内側に対応する部分にそれぞれ複数の凹部(点状の薄肉部)20を設けるようにしてもよい。この場合、凹部20の平面形状は円形に限らず、正方形、長方形などとしてもよい。また、例えば図7(A)を参照して説明すると、溝13a、13bを井形ではなく、枠状としてもよい。さらに、シリコン基板11の下面のほぼ全面に点状または線状の薄肉部をマトリクス状または格子状に形成するようにしてもよい。
【0016】
ところで、図8や図9に示す場合、上記第1実施形態の場合と異なり、溝13a、13bや凹部20をブレードを用いて形成することはできない。そこで、次に、代表として、図8に示す半導体装置10の製造方法の一例について説明する。まず、図10に示すように、ウエハ状態のシリコン基板11の上面に第1下地金属層21および保護用レジスト層22を形成するとともに、シリコン基板11の下面に第2下地金属層23およびレジストパターン24を形成する。この場合、第1下地金属層21は本来の下地金属層としての役目を果たすものであり、第2下地金属層23は後述のようにエッチングマスクとしての役目を果たすものである。また、両下地金属層21、23の最表面は共に金層であるが、第2下地金属層23の金層の膜厚は第1下地金属層21の金層の膜厚よりも厚くする。
【0017】
次に、図11に示すように、レジストパターン24をマスクとして第2下地金属層23を王水などのエッチング液を用いてエッチングし、次いでこのエッチングされた第2下地金属層23をマスクとしてシリコン基板11の下面をKOHなどの強アルカリ性のエッチング液を用いてエッチングし、これによりシリコン基板11の下面に溝13a、13b(図8(A)参照)を形成する。この場合、溝13a、13bの幅が互いに異なっていても、溝13a、13bを同時に形成することができる。なお、第2下地金属層23をエッチングするとき、第1下地金属層21は保護用レジスト層22によって覆われているのでエッチングされない。次に、保護用レジスト層22およびレジストパターン24を剥離する。
【0018】
次に、図12に示すように、第1下地金属層21の上面にめっきレジストパターン25を形成する。この場合、めっきレジストパターン25の突起電極形成領域に対応する部分には開口部26が形成されている。次に、第1下地金属層21をめっき電流路として銅などの電解めっきを行うことにより、めっきレジストパターン25の開口部26内の第1下地金属層21の上面に突起電極12を形成する。次に、めっきレジストパターン25を剥離する。
【0019】
次に、図13に示すように、突起電極12をマスクとして第1下地金属層21の不要な部分をエッチングして除去し、これと同時に、第2下地金属層23をすべてエッチングして除去する。次に、図14に示すように、シリコン基板11をダイシングすると、図8(A)、(B)に示す半導体装置10が得られる。
【0020】
なお、上記製造方法では、溝13a、13bをエッチングにより形成しているので、溝13a、13bを曲線とすることもできる。また、他の製造方法として、溝13a、13bをレーザなどを用いて形成するようにしてもよい。この場合、溝13a、13bの幅および深さを任意に変えることができる。
【0021】
また、上記各実施形態では、シリコン基板11の上面に溝または凹部を設けた場合について説明したが、これに限らず、例えば図15〜図17にそれぞれ示すようにしてもよい。すなわち、図15(A)、(B)に示すこの発明の第5実施形態のように、シリコン基板11の上面の周辺部に断面方形状の切欠部(薄肉部)31を設けるようにしてもよい。また、図16(A)、(B)に示すこの発明の第6実施形態のように、シリコン基板11の上面の周辺部に断面台形状の切欠部32を設けるようにしてもよい。さらに、図17(A)、(B)に示すこの発明の第6実施形態のように、シリコン基板11の上面の周辺部に断面楕円形状の切欠部33を設けるようにしてもよい。
【0022】
図15〜図17にそれぞれ示す半導体装置10を製造する場合には、一例として、切欠部31〜33の断面形状を2つ突き合わせた断面形状に対応したブレードを用いてウエハ状態のシリコン基板11の上面を切削すればよい。そして、図14〜図16にそれぞれ示す半導体装置10の場合には、シリコン基板11の周辺部の厚さが中心部よりも薄くなっているので、シリコン基板11の周辺部を変位しやすくすることができる。
【0023】
また、上記各実施形態では、シリコン基板11の下面の周辺部に突起電極12を設けた場合について説明したが、これに限定されるものではない。例えば、図18(A)、(B)に示すこの発明の第7実施形態のように、CSP(Chip Size Package)と呼ばれる半導体装置40にも適用することができる。
【0024】
この図18(A)、(B)に示す半導体装置40では、シリコン基板41の上面全体に複数の柱状の突起電極42が再配線43を介して格子状に設けられ、シリコン基板41の上面に封止膜44が突起電極42の下部の周囲面を覆うように設けられ、封止膜44の上面において各辺の突起電極12の内側に各1本の溝45がシリコン基板41の各辺に沿って且つ当該各辺に隣接する2辺まで延びて設けられている。この場合、各溝45の外側における封止膜45の周辺部をその内側に対して変位しやすいようにすることができる。
【0025】
なお、この半導体装置40では、突起電極42の下部の周囲面を封止膜44で覆っているが、図19に示すこの発明の第9実施形態のように、突起電極42の周囲面全体を封止膜44で覆うようにしてもよい。このようにした場合、突起電極42の露出面に半田などからなる低融点金属ボール46を予め設けるようにすることもできる。そして、この場合には、低融点金属ボール46を回路基板47の上面に設けられた接続端子48に接合することにより、半導体装置40を回路基板47上に実装することになる。
【0026】
なお、例えば、図6に示す場合に、半導体装置10を回路基板18上に実装した後に、封止膜で封止するようにしてもよい。また、図5に示すダイシング工程前に、封止膜で封止するようにしてもよい。さらに、シリコン基板11、41は平面長方形状であってもよい。
【0027】
【発明の効果】
以上説明したように、この発明によれば、突起電極を支持する半導体基板に線状の薄肉部を設け、前記薄肉部は、外側に深さの深いまたは幅の大きい薄肉部を設ける、または、隣接の辺間にさし渡して形成するようにしているので、熱膨張係数差に起因する比較的大きな応力が生じても半導体基板または封止膜が変位され、これにより半導体基板に設けられた突起電極に生じる応力を緩和することができ、したがって温度変化が生じても突起電極にクラックが発生することがなく、接合の信頼性を高めることができる。
【図面の簡単な説明】
【図1】(A)および(B)はこの発明の第1実施形態における半導体装置の平面図および側面図。
【図2】図1に示す半導体装置の製造に際し、当初の製造工程の断面図。
【図3】図2に続く製造工程の断面図。
【図4】図3に続く製造工程の断面図。
【図5】図4に続く製造工程の断面図。
【図6】図5に示す半導体装置を回路基板上に実装した状態の一例の断面図。
【図7】(A)および(B)はこの発明の第2実施形態における半導体装置の平面図および側面図。
【図8】(A)および(B)はこの発明の第3実施形態における半導体装置の平面図および側面図。
【図9】(A)および(B)はこの発明の第4実施形態における半導体装置の平面図および側面図。
【図10】図8に示す半導体装置の製造に際し、当初の製造工程の断面図。
【図11】図10に続く製造工程の断面図。
【図12】図11に続く製造工程の断面図。
【図13】図12に続く製造工程の断面図。
【図14】図13に続く製造工程の断面図。
【図15】(A)および(B)はこの発明の第5実施形態における半導体装置の平面図および側面図。
【図16】(A)および(B)はこの発明の第6実施形態における半導体装置の平面図および側面図。
【図17】(A)および(B)はこの発明の第7実施形態における半導体装置の平面図および側面図。
【図18】(A)および(B)はこの発明の第8実施形態における半導体装置の平面図および側面図。
【図19】この発明の第9実施形態における半導体装置を回路基板上に実装した状態の一例の断面図。
【図20】従来の半導体装置を回路基板上に実装した状態の一例の断面図。
【符号の説明】
10 半導体装置
11 シリコン基板
12 突起電極
13 溝
Claims (5)
- 複数の突起電極が設けられた半導体基板に薄肉部が設けられており、前記薄肉部は線状の溝であり、前記溝は複数本設けられ、外側に深さの深いまたは幅の大きい溝があることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記溝は、前記半導体基板ほぼ全面に格子状に形成されていることを特徴とする半導体装置。
- 複数の突起電極が設けられた半導体基板に薄肉部が設けられており、前記半導体基板は方形状であり、前記薄肉部は隣接の辺間にさし渡して形成された線状の溝であることを特徴とする半導体装置。
- 薄肉部を有する半導体基板に設けられた複数の突起電極が、それぞれ、基板に形成された対応する各接続端子に接合されており、前記薄肉部は線状の溝であり、前記溝は複数本設けられ、外側に深さの深いまたは幅の大きい溝があることを特徴とする半導体装置の接合構造。
- 請求項4に記載の発明において、前記溝は、前記半導体基板ほぼ全面に格子状に形成されていることを特徴とする半導体装置の接合構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35143099A JP3692874B2 (ja) | 1999-12-10 | 1999-12-10 | 半導体装置およびそれを用いた接合構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35143099A JP3692874B2 (ja) | 1999-12-10 | 1999-12-10 | 半導体装置およびそれを用いた接合構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001168139A JP2001168139A (ja) | 2001-06-22 |
JP3692874B2 true JP3692874B2 (ja) | 2005-09-07 |
Family
ID=18417239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35143099A Expired - Fee Related JP3692874B2 (ja) | 1999-12-10 | 1999-12-10 | 半導体装置およびそれを用いた接合構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3692874B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003031526A (ja) * | 2001-07-16 | 2003-01-31 | Mitsumi Electric Co Ltd | モジュールの製造方法及びモジュール |
JP4328520B2 (ja) * | 2002-12-06 | 2009-09-09 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP2005150221A (ja) * | 2003-11-12 | 2005-06-09 | Seiko Epson Corp | 半導体装置、半導体ウエハおよびその製造方法 |
SG139753A1 (en) | 2004-03-15 | 2008-02-29 | Yamaha Corp | Semiconductor device |
JP4904769B2 (ja) * | 2005-10-21 | 2012-03-28 | 富士通セミコンダクター株式会社 | 半導体装置 |
JP4668814B2 (ja) | 2006-03-08 | 2011-04-13 | Okiセミコンダクタ株式会社 | 半導体装置 |
JP5251073B2 (ja) * | 2007-03-08 | 2013-07-31 | 日産自動車株式会社 | 半導体装置とその製造方法 |
JP5358089B2 (ja) * | 2007-12-21 | 2013-12-04 | スパンション エルエルシー | 半導体装置 |
-
1999
- 1999-12-10 JP JP35143099A patent/JP3692874B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001168139A (ja) | 2001-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100344833B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
JP4143345B2 (ja) | チップ積層型パッケージ素子及びその製造方法 | |
EP0627766B1 (en) | Semiconductor device and manufacturing method thereof | |
US20090309201A1 (en) | Lead frame, semiconductor device, method for manufacturing lead frame and method for manufacturing semiconductor device | |
JP5232185B2 (ja) | 半導体装置の製造方法 | |
JP2015133520A (ja) | チップパッケージおよびその製造方法 | |
JP2002343902A (ja) | 半導体装置用テープキャリア及びそれを用いた半導体装置 | |
JP4495916B2 (ja) | 半導体チップの製造方法 | |
JP4598432B2 (ja) | 電子部品及びその製造方法 | |
US5970320A (en) | Process of resin sealing a semiconductor device and lead frame | |
JP3692874B2 (ja) | 半導体装置およびそれを用いた接合構造 | |
US20090203171A1 (en) | Semiconductor device fabricating method | |
JP2020136507A (ja) | 半導体装置および半導体装置の製造方法 | |
TW201737430A (zh) | 引線框架、半導體裝置及引線框架的製造方法 | |
JP5000877B2 (ja) | 半導体装置 | |
JP2010109274A (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
JP7232123B2 (ja) | 配線基板、電子装置、及び配線基板の製造方法 | |
JP2003142509A (ja) | 半導体装置およびその製造方法 | |
JP2008235299A (ja) | 半導体装置及びその製造方法 | |
JP2004247464A (ja) | 半導体装置及びその製造方法 | |
JP4283240B2 (ja) | 半導体装置の製造方法 | |
JP2002280491A (ja) | 電子部品およびその製造方法 | |
JP2002222998A (ja) | 光半導体素子 | |
JP3520976B2 (ja) | 半導体装置の接合構造 | |
KR100919985B1 (ko) | 반도체 팩키지용 필름 기판 및 이를 이용한 반도체 팩키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050613 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130701 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |