JP2008235299A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】インターポーザ上に積層される半導体チップの変形を抑制可能な半導体装置及びその製造方法を提供すること。また、複数段積層した半導体チップ間における絶縁性樹脂の充填性向上に寄与する半導体装置の構造及び製造方法を提供すること。
【解決手段】本発明に係る半導体装置は、インターポーザと；前記インターポーザ上に積層された複数の半導体チップ（機能チップ）と；前記半導体チップ間に充填された絶縁性樹脂部とを備える。そして、前記半導体チップは、貫通配線と；当該貫通配線に接続され、他の半導体チップと電気的に接続される接続バンプと；前記貫通配線とは電気的に独立し、前記接続バンプよりも外側に設けられた複数のダミーバンプとを備えることを特徴とする。
【選択図】図６

Description

本発明は、複数の半導体チップをインターポーザ上に積層し、その半導体チップ（機能チップ）間に樹脂を充填してなる半導体装置の構造及び、その製造方法に関する。

図１は、貫通配線を有する半導体チップを複数積層した従来の半導体装置の断面構造を示す。複数の機能チップ基板１２１には貫通配線１０２が形成され、内部集積回路と電気的に接続されている。複数の機能チップ基板１２１同士は、金属バンプ１１５を介して互いに電気的に接続される。機能チップ基板１２１間には機械的強度を向上させる等の目的で絶縁性の樹脂１０４が充填されている。複数個の機能チップ群１０５は、貫通配線１０６を有する実装搭載用チップ（インターポーザ）１０７の電極部１０８に金属バンプ１０９を介して搭載される。インターポーザ１０７のチップ搭載面とは逆側の実装面１１０には、配線基板搭載のための半田端子１１１が形成されている。

図１〜図４は、従来の半導体チップ（１２１）の形成工程を示す。まず、工程（１−１）において、スパッタリング、ホトリソグラフィック、めっき、エッチングなどの工程により、半導体基板１１４上に素子配線層１１２と保護層１１３を形成する。

次に、工程（１−２）において、半導体基板１１４上に、素子配線層１１２と接続される表金属バンプ１１５を形成する。続いて、工程（１−３）において、ガラス等の支持基板１１６を半導体基板１１４の表面に貼り付ける。その後、工程（１−４）において、半導体基板１１４の裏面を数十ミクロン程度の厚さに削る。なお、（１−４）の図は、（１−３）の図を裏返した状態を示す。

次に、工程（１−５）において、ホトリソグラフィック、エッチング処理などにより、素子配線層１１２の所定の位置につながる貫通孔１１７を形成する。その後、熱酸化による酸化膜を形成し、スパッタリングまたはＣＶＤにより、バリア、シード層を形成する。続いて、工程（１−６）において、ドライフィルムのような感光性レジスト１１８を半導体基板１１４上に貼り付け、その後ホトリソグラフィック工程により貫通孔１１７上に開口部を形成する。

次に、工程（１−７）において、電気めっき処理を行った後、感光性レジスト１１８及び不要なバリア、シード層をエッチングし、貫通配線１１９を形成する。続いて、工程（１−８）において、半導体基板１１４上にダイシングテープ１２０を貼り付けた後、支持基板１１６を剥離する。

その後、工程（１−９）において、半導体基板１１４に対してダイシングを行う。その後、ダイシングテープ１２０を除去することにより、個片化された貫通配線付半導体チップ１２１が形成される。これらの半導体チップ１２１を図１の半導体チップ１２１のようにインターポーザ１０７上に積層し、当該インターポーザ１０７と最下段の半導体チップとの間から絶縁性の樹脂１０４を充填する。充填された樹脂１０４は、上方に向かって移動（浸透）し、全ての半導体チップの隙間に充填される。

現在ではインターポーザ１０７上に積層される半導体チップを薄く（５０ミクロン以下）加工するため、図１〜図４に示した工程によって製造される従来の半導体装置では、チップ上に形成された種々の膜応力によって半導体チップに反りが発生してしまう。特に、半導体チップの積層数が多くなると、半導体チップの反り応力が累積され、全体の反りが大きくなってしまう。また、積層条件が不適切な場合にはさらに反り応力が大きくなる。半導体チップの反りが大きくなると、チップ周辺部のバンプ接合部が破壊する恐れがある。

半導体チップの反り（変形）は、支持体を外した時（ウエハ状態）からはじまり、ダイシングして個片化された後も反ったままの状態となる。反った状態の半導体チップは、治具によって吸着、平坦化され積層されることになる。

また、インターポーザ１０７と最下段の半導体チップとの間から絶縁性の樹脂１０４を充填するため、チップ積層数が多くなるに従って、絶縁性樹脂の充填性が上の段に行くほど悪化する。その結果、未充填やボイドが発生する等の問題があった。特開２００４−２８８７２１号公報には、絶縁性樹脂のボイド発生を抑制する技術が開示されている。
特開２００４−２８８７２１号公報

本発明は上記のような状況に鑑みてなされたものであり、インターポーザ上に積層される半導体チップの変形（反り）を低減又は抑制可能な半導体装置の構造及びその製造方法を提供することを目的とする。

また、複数段積層した半導体チップ間における絶縁性樹脂の充填性向上に寄与する半導体装置の構造及び製造方法を提供することを他の目的とする。

上記目的を達成するために、本発明の第１の態様に係る半導体装置は、インターポーザと；前記インターポーザ上に積層された複数の半導体チップ（機能チップ）と；前記半導体チップ間に充填された絶縁性樹脂部とを備える。そして、前記半導体チップは、半導体基板と；前記半導体基板を貫通する貫通配線と；前記貫通配線に接続され、他の半導体チップと電気的に接続される接続バンプと；前記貫通配線とは電気的に独立し、前記接続バンプよりも外側に設けられた複数のダミーバンプとを備えることを特徴とする。

また、本発明の第２の態様に係る半導体装置の製造方法は、複数の半導体チップをインターポーザ上に積層し、当該半導体チップ間に絶縁性樹脂を充填してなる半導体装置の製造方法に適用される。そして、前記各半導体チップの製造は、半導体基板に貫通配線を形成する工程と；前記貫通配線と接続された接続バンプを形成する工程と；前記接続バンプの形成と同一工程において、前記接続バンプよりも外側に前記貫通配線とは電気的に独立した複数のダミーバンプを形成する工程とを含むことを特徴とする。

本発明の第３の態様に係る半導体装置の製造方法は、複数の半導体チップをインターポーザ上に積層し、当該半導体チップ間に絶縁性樹脂を充填してなる半導体装置の製造方法に適用される。ここで、前記各半導体チップの製造は、半導体基板に貫通配線を形成する工程と；前記貫通配線と接続された接続バンプを形成する工程と；前記接続バンプの形成と同一工程において、前記接続バンプよりも外側に前記貫通配線とは電気的に独立した複数のダミーバンプを形成する工程と；前記半導体基板上のダイシングラインに沿って複数の貫通孔を形成する工程と；前記貫通孔に沿ってダイシングして個々の半導体チップを形成する工程と含む。そして、前記ダイシングによって前記半導体チップの側辺に複数の切欠きを形成する。更に、前記半導体チップを前記インターポーザ上に積層した後、前記複数の切欠きが形成された方向から前記絶縁性樹脂を注入することを特徴とする。

上記のような構成の本発明によれば、補強用のダミーバンプの存在により、積層される半導体チップ同士の接合強度が向上し、半導体チップの反り応力を低減することが可能となる。これにより、バンプ接合部の破壊を防止することができる。

また、本発明に係る半導体装置においては、絶縁性樹脂がダミーバンプを伝わって各チップ間に充填されるため、絶縁性樹脂の充填効率が向上する。さらに、本発明の第３の態様に係る半導体装置の製造方法によれば、半導体チップの側面に形成された切欠きから毛細管現象により絶縁性樹脂が効率よく半導体チップ積層体内側に充填される。

図５は、貫通配線を有する半導体チップを複数積層した本発明に係る半導体装置の断面構造を示す。複数の機能チップ基板２２１には貫通配線２０２が形成され、内部集積回路と電気的に接続されている。複数の機能チップ基板２２１同士は、金属バンプ２０３を介して互いに電気的に接続される。機能チップ基板２２１間には機械的強度を向上させる等の目的で絶縁性の樹脂２０４が充填されている。複数個の機能チップ群２０５は、貫通配線２０６を有する実装搭載用チップ（インターポーザ）２０７の電極部２０８に金属バンプ２０９を介して搭載される。インターポーザ２０７のチップ搭載面とは逆側の実装面２１０には、基板搭載のための半田端子２１１が形成されている。

半導体チップ２２１の厚さは、２０μｍ〜１００μｍ程度である。一方、インターポーザ２０７の厚さは、２００μｍ〜４００μｍ程度である。本実施例の場合、例えば、半導体チップ２２１の厚さを５０μｍ、インターポーザ２０７の厚さを３００μｍとする。このように、インターポーザ１０７の厚みを大きくすることによって、インターポーザ１０７上に積層される半導体チップ２２１の反りを低減することができる。

各半導体チップ２２１には、金属バンプ２０３の他に、金属バンプ２０３よりも外側に複数のダミーバンプ２３０が形成されている。ダミーバンプ２３０は、半導体チップ２２１の外周部（外縁部）周辺に形成されている。ダミーバンプ２３０は、内部集積回路や他の半導体チップと電気的に接続されている金属バンプ２０３とは異なり、内部集積回路や他の半導体チップとは電気的に独立している。

図７〜図９は、本発明の第１の実施例に係る半導体装置に適用される半導体チップ（２２１）の形成工程を示す。まず、工程（２−１）において、スパッタリング、ホトリソグラフィック、めっき、エッチングなどの工程により、半導体基板２１４上に素子配線層２１２と保護層２１３を形成する。

次に、工程（２−２）において、半導体基板２１４上に、素子配線層２１２と接続される表金属バンプ２１５ａ及びダミーバンプ２１５ｂを同一工程で形成する。この時、ダミーバンプ２１５ｂは、図６にも示すように、チップエッジ付近に形成することが好ましい。

続いて、工程（２−３）において、ガラス等の支持基板２１６を半導体基板２１４の表面に貼り付ける。その後、工程（２−４）において、半導体基板２１４の裏面を数十ミクロン程度の厚さに削る。なお、（２−４）の図は、（２−３）の図を裏返した状態を示す。

次に、工程（２−５）において、ホトリソグラフィック、エッチング処理などにより、素子配線層２１２の所定の位置につながる貫通孔２１７を形成する。その後、熱酸化による酸化膜を形成し、スパッタリングまたはＣＶＤにより、バリア、シード層を形成する。続いて、工程（２−６）において、ドライフィルムのような感光性レジスト２１８を半導体基板２１４上に貼り付け、その後、ホトリソグラフィック工程により貫通孔２１７上に開口部２１７ａを形成する。貫通孔２１７上に開口部２１７ａを形成する際に、ダミーバンプ２１５ｂに対応する位置にも開口部２１７ｂを形成する。

次に、工程（２−７）において、電気めっき処理を行った後、感光性レジスト２１８及び不要なバリア、シード層をエッチングし、貫通配線２１９を形成する。続いて、工程（２−８）において、半導体基板２１４上にダイシングテープに２２０を貼り付けた後、支持基板２１６を剥離する。

次に、工程（２−９）において、半導体基板２１４に対してダイシングを行う。その後、ダイシングテープ２１０を除去することにより、個片化された貫通配線付半導体チップ２２１が形成される。

上記のように製造された半導体チップ２２１は、図５の半導体チップ２２１のようにインターポーザ２０７上に積層される。この時、積層される半導体チップ２２１同士及び半導体チップ２２１とインターポーザ２０７とは、金属バンプ２１５ａ（２０４）のみならず、ダミーバンプ２１５ｂ（２０３）によって接続されるため、接続強度の向上が図れる。なお、ダミーバンプの形成位置及び個数に関しては、金属バンプの形成に障害にならず、半導体チップのエッジに近い位置であることが好ましい。

半導体チップ２２１をインターポーザ１０７上に１枚ずつ積層した後、充填器４００を使用して、インターポーザ１０７と最下段の半導体チップ２２１との間から絶縁性の樹脂１０４が充填される。その様子を図２１に示す。充填された樹脂１０４は、上方に向かって移動（浸透）し、全ての半導体チップの隙間に充填される。本実施例においては、各半導体チップにダミーバンプを形成しているため、樹脂がダミーバンプを伝わって半導体チップ間に良好に充填される。これは、樹脂の表面張力が低くなると、当該樹脂が固体表面に濡れ広がりやすくなるためと考えられる。

図１０は、貫通配線を有する半導体チップを複数積層した本発明の第２実施例に係る半導体装置の断面構造を示す。複数の機能チップ基板３２１には貫通配線３０２が形成され、内部集積回路と電気的に接続されている。複数の機能チップ基板３２１同士は、金属バンプ３０３を介して互いに電気的に接続される。機能チップ基板３２１間には機械的強度を向上させる等の目的で絶縁性の樹脂３０４が充填されている。複数個の機能チップ３０５は、貫通配線３０６を有する実装搭載用チップ（インターポーザ）３０７の電極部３０８に金属バンプ３０９を介して搭載される。インターポーザ３０７のチップ搭載面とは逆側の実装面３１０には、基板搭載のための半田端子３１１が形成されている。

半導体チップ２２１の厚さは、２０μｍ〜１００μｍ程度である。一方、インターポーザ２０７の厚さは、２００μｍ〜４００μｍ程度である。本実施例の場合、例えば、半導体チップ２２１の厚さを５０μｍ、インターポーザ２０７の厚さを３００μｍとする。このように、インターポーザ１０７の厚みを大きくすることによって、インターポーザ１０７上に積層される半導体チップ２２１の反りを低減することができる。

各半導体チップを３２１には、金属バンプ２０３の他に、金属バンプ３０３よりも外側に複数のダミーバンプ３３０が形成されている。ダミーバンプ３３０は、半導体チップ２２１の外周部（外縁部）周辺に形成されている。

図１１は、本発明の第２の実施例に係る半導体装置に適用される半導体チップの構造を示す平面図である。図１２は、本発明の第２の実施例に係る半導体装置に適用される半導体チップの要部の構造を示す説明図である。半導体チップ３２１の２つの側面（辺）に切欠き３０１ａが形成されている。切欠き３０１ａとダミーバンプ３３０との位置関係は、図１２の（Ａ）や（Ｂ）のようにすることができる。（Ａ）の場合には、半導体基板３１４のエッジ部分に略等間隔で形成された切欠き３０１ａの内側にダミーバンプ３３０が形成されている。（Ｂ）の場合には、半導体基板３１４のエッジ部分に略等間隔で形成された切欠き３０１ａの間にダミーバンプ３３０が形成される。

図１３〜図１５は、本発明の第２の実施例に係る半導体装置に適用される半導体チップ３２１の製造工程を示す。まず、工程（３−１）において、スパッタリング、ホトリソグラフィック、めっき、エッチングなどの工程により、半導体基板３１４上に素子配線層３１２と保護層３１３を形成する。

次に、工程（３−２）において、半導体基板３１４上に、素子配線層３１２と接続される表金属バンプ３１５ａ及びダミーバンプ３１５ｂを同一工程で形成する。この時、ダミーバンプ３１５ｂは、図１１，１２にも示すように、チップエッジ付近に形成することが好ましい。

続いて、工程（３−３）において、ガラス等の支持基板３１６を半導体基板３１４の表面に貼り付ける。その後、工程（３−４）において、半導体基板３１４の裏面を数十ミクロン程度の厚さに削る。なお、（３−４）の図は、（３−３）の図を裏返した状態を示す。

次に、工程（３−５）において、ホトリソグラフィック、エッチング処理などにより、素子配線層３１２の所定の位置につながる貫通孔３１７を形成する。これと同時に、ホトマスクパターンを利用してダイシングライン上にダイシング幅より数十ミクロンほど幅の広い貫通孔３１１を複数個形成する。

その後、熱酸化による酸化膜を形成し、スパッタリングまたはＣＶＤにより、バリア、シード層を形成する。続いて、工程（３−６）において、ドライフィルムのような感光性レジスト３１８を半導体基板３１４上に貼り付け、その後ホトリソグラフィック工程により貫通孔３１７上に開口部３１７ａを形成する。貫通孔３１７上に開口部３１７ａを形成する際に、ダミーバンプ３１５ｂに対応する位置にも開口部３１７ｂを形成する。

次に、工程（３−７）において、電気めっき処理を行った後、感光性レジスト３１８及び不要なバリア、シード層をエッチングし、貫通配線３１９を形成する。続いて、工程（３−８）において、半導体基板３１４上にダイシングテープ３２０を貼り付けた後、支持基板３１６を剥離する。

ここで、図１６は、半導体チップが形成されるウエハ１０の様子を示す。ダイシング前の状態を平面的に見ると、図１７に示すように、各チップ形成領域３４２の２つの側面（辺）に貫通孔３１１が形成されていることが分かる。なお、図１７は図１６の破線円で囲まれた範囲Ｘを拡大して示す。

チップ形成領域３４２に対する貫通孔３１１の位置は、基本的に半導体装置における樹脂注入箇所に対応する。したがって、貫通孔をチップ形成領域３４２の１つの側面（１辺）や、３つの側面（３辺）に形成することも可能である。なお、チップ形成領域３４２の周囲全体にわたって貫通孔３１１を形成し、１つの側面（辺）、２つの側面又は３つの側面から樹脂を充填することもできる。ただし、半導体チップの４つの側面（４辺）全カ所から樹脂を充填（注入）すると、積層された半導体チップ間で空気の逃げ道がなくなりボイド発生の恐れがある。

次に、工程（３−９）において、半導体基板３１４に対してダイシングを行う。このとき、貫通孔３１１が配列されたライン上にダイシング用のカッターが通過することとなる。その後、ダイシングテープ３１０を除去することにより、個片化された貫通配線付半導体チップ３２１が形成される。ダイシング後の状態を平面的に見ると、図１８に示すように、各チップ３２１の２つの側面（辺）に切欠き３１１ａが形成されていることが分かる。なお、図１８は図１６の破線円で囲まれた範囲Ｘに対応する。

上記のように製造された半導体チップ３２１は、図１０及び図２１に示すように、インターポーザ３０７上に順次積層される。ここで、図２０及び図２１に示すように、半導体チップ３２１をインターポーザ１０７上に１枚ずつ積層した後、充填器４００を使用して、インターポーザ１０７と最下段の半導体チップ３２１との間から絶縁性の樹脂１０４が充填される。本実施例においては、複数段積層した半導体チップ３２１の側面に複数の切り込み３１１ａが入っているため、絶縁性樹脂３０４の充填性が向上する。すなわち、毛細管現象により、樹脂３０４がチップ内部側に入り込みやすくなる。充填された樹脂３０４は、上方に向かって移動（浸透）し、全ての半導体チップの隙間に充填される。

また、本実施例においては、各半導体チップ３２１にダミーバンプ３３０（３１５ｂ）を設けているため、樹脂がダミーバンプ３３０（３１５ｂ）を伝わって半導体チップ間に良好に充填される。これは、樹脂の表面張力が低くなると、当該樹脂が固体表面に濡れ広がりやすくなるためと考えられる。

ここで、絶縁性樹脂の物性と、切欠き３１１ａの形状及びサイズとについて考察する。半導体チップの側面に形成される切欠き３１１ａによる毛細管現象は、そこから注入される樹脂の物性及び当該切欠き３１１ａの形状、大きさの影響を受ける。絶縁性樹脂は、通常、積層された半導体チップの上下のチップ間隔（約２０μｍ）を考慮して、粘性（粘度）及び含有されるフィラー粒子のサイズが決められる。図１９は、本発明に適用可能な半導体チップの側面の切欠き形状のバリエーションを示す。第２の実施例においては、（Ａ）を採用している。

例えば、インターポーザ上に積層された半導体チップの上下のチップ間隔を２０μｍとした場合、充填される絶縁性樹脂（エポキシ樹脂）の粘度を９Ｐａｓ、含有されるフィラー粒子のサイズを平均０．３μｍ（最大１μｍ）とする。このような状況において、半導体チップの側面に形成される切欠きの幅Ｗは、切欠きによる毛細管現象を良好に発揮させる（樹脂を効率よく注入する）ために、上下のチップ間隔と略同等（２０μｍ）又はそれ以下とすることが好ましい。また、ほぼ同間隔で形成される切欠きの間隔Ｄは、２０−４０μｍとすることが好ましい。間隔Ｄが、２０μｍ以下であると半導体チップの側面における機械的強度が不足してしまうからである。なお、ダイシング幅（ダイシングブレード幅）は、４０−５０μｍ程度とする。

以上、本発明の実施例について説明したが、本発明はこれらの実施例に何ら限定されるものではなく、特許請求の範囲に示された技術的思想の範疇において変更可能なものである。

図１は、複数の半導体チップを積層してなる従来の半導体装置の構造を示す断面図である。 図２は、半導体装置の製造工程の参考例を示す部分断面図である。 図３は、半導体装置の製造工程の参考例を示す部分断面図である。 図４は、半導体装置の製造工程の参考例を示す部分断面図である。 図５は、複数の半導体チップを積層してなる本発明の第１の実施例に係る半導体装置の構造を示す断面図である。 図６は、本発明の第１の実施例に係る半導体装置に適用される半導体チップの構造を示す平面図である。 図７は、本発明の第１の実施例に係る半導体装置の製造工程を示す部分断面図である。 図８は、本発明の第１の実施例に係る半導体装置の製造工程を示す部分断面図である。 図９は、本発明の第１の実施例に係る半導体装置の製造工程を示す部分断面図である。 図１０は、複数の半導体チップを積層してなる本発明の第２の実施例に係る半導体装置の構造を示す断面図である。 図１１は、本発明の第２の実施例に係る半導体装置に適用される半導体チップの構造を示す平面図である。 図１２は、本発明の第２の実施例に係る半導体装置に適用される半導体チップの要部の構造を示す説明図である。 図１３は、本発明の第２の実施例に係る半導体装置の製造工程を示す部分断面図である。 図１４は、本発明の第２の実施例に係る半導体装置の製造工程を示す部分断面図である。 図１５は、本発明の第２の実施例に係る半導体装置の製造工程を示す部分断面図である。 図１６は、本発明の第２の実施例に係る半導体装置の製造に使用される半導体ウエハを示す説明図である。 図１７は、本発明の第２の実施例に係る半導体装置の製造過程の様子を示す説明図（平面図）である。 図１８は、本発明の第２の実施例に係る半導体装置の製造過程の様子を示す説明図（平面図）である。 図１９は、本発明の第２の実施例に適用可能な半導体装置のチップ側面の切欠き形状の例を示す拡大平面図である。 図２０は、本発明の第２の実施例に係る半導体装置の製造過程の様子を示す説明図（平面図）である。 図２１は、本発明に係る半導体装置の製造過程（樹脂充填）の様子を示す説明図である。

符号の説明

１０ 半導体ウエハ
１０４ 絶縁性樹脂
１０７ インターポーザ
２１１ 貫通孔
２１１ａ 切欠き
２２１，３２１ 半導体チップ

Claims (13)

1. インターポーザと；
   前記インターポーザ上に積層された複数の半導体チップと；
   前記半導体チップ間に充填された絶縁性樹脂部とを備え、
   前記半導体チップは、半導体基板と；前記半導体基板を貫通する貫通配線と；前記貫通配線に接続され、他の半導体チップと電気的に接続される接続バンプと；前記貫通配線とは電気的に独立し、前記接続バンプよりも外側に設けられた複数のダミーバンプとを備えることを特徴とする半導体装置。
2. 前記ダミーバンプは、前記半導体チップの外周部付近に設けられることを特徴とする請求項１に記載の半導体装置。
3. 前記複数の半導体チップの各々は、少なくとも絶縁性樹脂を注入する側辺に、内側に向かって凹んだ複数の切欠きを有することを特徴とする請求項１又は２に記載の半導体装置。
4. 前記切欠きの開口幅は、毛細管現象により前記絶縁性樹脂が前記半導体チップ間に導かれるような大きさに設定されていることを特徴とする請求項３に記載の半導体装置。
5. 前記切欠きの開口幅は、前記積層された複数の半導体チップの上下チップ間隔と概ね等しく設定されていることを特徴とする請求項３又は４に記載の半導体装置。
6. 前記インターポーザは、前記複数の半導体チップの各々よりも厚いことを特徴とする請求項１，２，３，４又は５に記載の半導体装置。
7. 複数の半導体チップをインターポーザ上に積層し、当該半導体チップ間に絶縁性樹脂を充填してなる半導体装置の製造方法において、
   前記各半導体チップの製造は、半導体基板に貫通配線を形成する工程と；前記貫通配線と接続された接続バンプを形成する工程と；前記接続バンプの形成と同一工程において、前記接続バンプよりも外側に、前記貫通配線とは電気的に独立した複数のダミーバンプを形成する工程とを含むことを特徴とする半導体装置の製造方法。
8. 前記ダミーバンプは、前記半導体チップの外周部付近に設けられることを特徴とする請求項７に記載の半導体装置の製造方法。
9. 前記インターポーザは、前記複数の半導体チップの各々よりも厚いことを特徴とする請求項７又は８に記載の半導体装置の製造方法。
10. 複数の半導体チップをインターポーザ上に積層し、当該半導体チップ間に絶縁性樹脂を充填してなる半導体装置の製造方法において、
    前記各半導体チップの製造は、半導体基板に貫通配線を形成する工程と；前記貫通配線と接続された接続バンプを形成する工程と；前記接続バンプの形成と同一工程において、前記接続バンプよりも外側に前記貫通配線とは電気的に独立した複数のダミーバンプを形成する工程と；前記半導体基板上のダイシングラインに沿って複数の貫通孔を形成する工程と；前記貫通孔に沿ってダイシングして個々の半導体チップを形成する工程と含み、
    前記ダイシングによって前記半導体チップの側辺に複数の切欠きを形成し、
    前記半導体チップを前記インターポーザ上に積層した後、前記複数の切欠きが形成された方向から前記絶縁性樹脂を注入することを特徴とする半導体装置の製造方法。
11. 前記切欠きの開口幅は、毛細管現象により前記絶縁性樹脂が前記半導体チップ間に導かれるような大きさに設定されていることを特徴とする請求項１０に記載の半導体装置の製造方法。
12. 前記切欠きの開口幅は、前記積層された複数の半導体チップの上下チップ間隔と概ね等しく設定されていることを特徴とする請求項１０又は１１に記載の半導体装置の製造方法。
13. 前記インターポーザは、前記複数の半導体チップの各々よりも厚いことを特徴とする請求項１０，１１又は１２に記載の半導体装置の製造方法。

Images