JP4904769B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4904769B2 JP4904769B2 JP2005307737A JP2005307737A JP4904769B2 JP 4904769 B2 JP4904769 B2 JP 4904769B2 JP 2005307737 A JP2005307737 A JP 2005307737A JP 2005307737 A JP2005307737 A JP 2005307737A JP 4904769 B2 JP4904769 B2 JP 4904769B2
- Authority
- JP
- Japan
- Prior art keywords
- sensor
- semiconductor device
- wafer
- sealing resin
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
- Image Input (AREA)
Description
(付記1)一方の主面にセンサ面を有するセンサ回路が形成され、他方の主面に配線が形成された半導体基板と、
前記センサ面を表出する開口部を有し、前記開口部を除く前記一方の主面上全面に設けられた第1封止樹脂と、
前記他方の主面上全面に設けられた第2封止樹脂と、
前記半導体基板を貫通して前記センサ回路と前記配線とを接続する接続配線と、
一端が前記配線に接続し、前記第2封止樹脂を貫通して他端が前記第2封止樹脂から突出する外部端子とを有する半導体装置において、
前記半導体基板の前記他方の主面に窪みが形成され、前記窪みには前記第2封止樹脂が埋め込まれていることを特徴とする半導体装置。
(付記2)前記窪みは、複数の溝からなることを特徴とする付記1記載のセンサ用半導体装置。
(付記3)前記窪みは、前記半導体基板の周縁部及び前記配線の形成領域を除く前記他方の主面のほぼ全面に形成された凹部からなることを特徴とする付記1記載のセンサ用半導体装置。
(付記4)前記窪みは、先端が閉じた複数の孔からなることを特徴とする付記1記載のセンサ用半導体装置。
(付記5)一方の主面にセンサ面を有するセンサ回路が形成され、他方の主面に配線が形成された半導体基板と、
前記センサ面を表出する開口部を有し、前記開口部を除く前記一方の主面上全面に設けられた第1封止樹脂と、
前記他方の主面上全面に設けられた第2封止樹脂と、
前記半導体基板を貫通して前記センサ回路と前記配線とを接続する接続配線と、
一端が前記配線に接続し、前記第2封止樹脂を貫通して他端が前記第2封止樹脂から突出する外部端子とを有するセンサ用半導体装置において、
前記第2の封止樹脂の前記半導体基板と対向する面とは反対の面に、補強板が設けられていることを特徴とするセンサ用半導体装置。
(付記6)前記補強板は、導電体又は熱伝導体からなり、前記第2封止樹脂を貫通して一旦が前記半導体基板の前記他方の主面に接続された端子に接続されることを特徴とする付記5記載のセンサ用半導体装置。
(付記7)一方の主面にセンサ面を有するセンサ回路が形成され、他方の主面に配線が形成された半導体基板と、
前記センサ面を表出する開口部を有し、前記開口部を除く前記一方の主面上全面に設けられた第1封止樹脂と、
前記他方の主面上全面に設けられた第2封止樹脂と、
前記半導体基板を貫通して前記センサ回路と前記配線とを接続する接続配線と、
一端が前記配線に接続し、前記第2封止樹脂を貫通して他端が前記第2封止樹脂から突出する外部端子とを有する半導体装置において、
前記半導体基板の前記一方の主面及び他方の主面には外周に沿って枠状の溝が形成されていることを特徴とする半導体装置。
(付記8)前記枠状の溝は、前記半導体基板の端面より同一の距離に設けられることを特徴とする付記7記載の半導体装置。
(付記9)半導体ウエーハの一方の主面に複数のセンサ回路を形成する工程と、
一端が前記センサ回路に接続し前記半導体ウエーハを貫通する接続配線を形成する工程と、
前記半導体ウエーハの他方の主面に前記接続配線に接続する配線を形成する工程と、
前記配線上に外部端子を形成する工程と、
前記半導体ウエーハの前記他方の主面に窪みを形成する工程と、
前記半導体ウエーハの前記一方の主面を被覆する第1封止樹脂を形成する工程と、
前記半導体ウエーハの前記窪みを埋め込み前記他方の主面を被覆する第2封止樹脂を形成する工程と、
前記第1封止樹脂、前記第2封止樹脂及び前記半導体ウエーハを一括して切断する工程とを有することを特徴とする付記1記載の半導体装置の製造方法。
(付記10)前記窪みはダイシングソーを用いて形成することを特徴とする付記9記載のセンサ用半導体装置の製造方法。
(付記11)前記窪みはレーザアブレーション法により形成することを特徴とする付記9記載の半導体装置の製造方法。
(付記12)半導体ウエーハの一方の主面に複数のセンサ回路を形成する工程と、
一端が前記センサ回路に接続し前記半導体ウエーハを貫通する接続配線を形成する工程と、
前記半導体ウエーハの他方の主面に前記接続配線に接続する配線を形成する工程と、
前記配線上に外部端子を形成する工程と、
前記半導体ウエーハの前記一方の主面を被覆する第1封止樹脂を形成する工程と、
前記半導体ウエーハの前記窪みを埋め込み前記他方の主面を被覆する第2封止樹脂を形成する工程と、
前記第2封止樹脂を形成するのと同時に前記第2の封止樹脂の表面に補強板を埋め込む工程と、
前記第1封止樹脂、前記第2封止樹脂及び前記半導体ウエーハを一括して切断する工程とを有することを特徴とする半導体装置の製造方法。
1a、101a センサ面
1b、101b 電極
1c、11c 絶縁層
2 接続配線
2a スルーホール
3、111a 配線
4 外部端子
4a 保護金属
5、105 はんだボール
6 第1封止樹脂
6a、113a 開口部
7 第2封止樹脂
8 窪み
8a 溝
8b 凹部
8c 孔
9 補強板
11 ウエーハ
11a 上面
11b 下面
11d SiN層
11e PSG層
11f カバー膜
12a 密着金属層
12b 下地金属層
12c、13 レジスト
12d、13a 開口
16 テストボード
16a 検針
17 ダイシングテープ
18 ダイシング溝
18a ダンシングライン
19 ブレード
21 上型
21a 凸部
22 下型
22a 下型底部
22b 下型側部
22c キャビティ
23a 上型シート
23b 下型シート
24、25 樹脂
30a 補強シート
30b 連結部
30c プレート枠
31 端子
32 導電性接着剤
41a、41b、41 枠状の溝
42 端面
43 クラック
100、100a、100b、110、120、200、200a、200b センサ用半導体装置
101 半導体素子
111 インターポーザ
113 封止樹脂
114、114a、114b 配線
115 筐体
115a 開口
116 マザーボード
116a 配線
Claims (1)
- 一方の主面にセンサ面を有するセンサ回路が形成され、他方の主面に配線が形成された半導体基板と、
前記センサ面を表出する開口部を有し、前記開口部を除く前記一方の主面上全面に設けられた第1封止樹脂と、
前記他方の主面上全面に設けられた第2封止樹脂と、
前記半導体基板を貫通して前記センサ回路と前記配線とを接続する接続配線と、
一端が前記配線に接続し、前記第2封止樹脂を貫通して他端が前記第2封止樹脂から突出する外部端子とを有する半導体装置において、
前記半導体基板の前記一方の主面及び他方の主面には外周に沿って一周する閉じた枠状の溝が形成されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005307737A JP4904769B2 (ja) | 2005-10-21 | 2005-10-21 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005307737A JP4904769B2 (ja) | 2005-10-21 | 2005-10-21 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007114126A JP2007114126A (ja) | 2007-05-10 |
JP4904769B2 true JP4904769B2 (ja) | 2012-03-28 |
Family
ID=38096445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005307737A Expired - Fee Related JP4904769B2 (ja) | 2005-10-21 | 2005-10-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4904769B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3686926A4 (en) * | 2017-10-20 | 2020-08-05 | Huawei Technologies Co., Ltd. | CHIP BOX STRUCTURE AND ENCLOSURE PROCESS |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5217183B2 (ja) * | 2007-02-26 | 2013-06-19 | カシオ計算機株式会社 | 画像読取装置 |
JP2011175505A (ja) * | 2010-02-25 | 2011-09-08 | Egis Technology Inc | 平面式半導体指紋検出装置 |
JP2016059079A (ja) * | 2016-01-27 | 2016-04-21 | 富士通株式会社 | 電子機器及び取付部品ユニット |
US10395164B2 (en) * | 2016-12-15 | 2019-08-27 | Fingerprint Cards Ab | Fingerprint sensing module and method for manufacturing the fingerprint sensing module |
US11610429B2 (en) | 2016-12-15 | 2023-03-21 | Fingerprint Cards Anacatum Ip Ab | Fingerprint sensing module and method for manufacturing the fingerprint sensing module |
CN108615000B (zh) * | 2018-04-19 | 2021-06-08 | 蚌埠华特科技有限公司 | 一种强粘附性的减薄指纹模组的制作方法 |
CN110942996B (zh) * | 2019-11-15 | 2021-07-13 | 深圳市宏能微电子有限公司 | 一种指纹识别芯片封装结构及其制备方法 |
CN111092019B (zh) * | 2019-11-22 | 2021-11-02 | 绥化市鸿骏智能科技有限公司 | 一种指纹识别模块及其制备方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61100192A (ja) * | 1984-10-24 | 1986-05-19 | Mitsui Toatsu Chem Inc | アシラ−ゼ生産菌の培養方法 |
JPS636330A (ja) * | 1986-06-25 | 1988-01-12 | Toshiba Corp | 空気調和機等の室内空気処理装置 |
JPH05335292A (ja) * | 1992-05-28 | 1993-12-17 | Nec Corp | 半導体装置の製造方法 |
JP3292798B2 (ja) * | 1995-10-04 | 2002-06-17 | 三菱電機株式会社 | 半導体装置 |
JPH11220075A (ja) * | 1998-02-04 | 1999-08-10 | Sony Corp | 樹脂封止型半導体装置 |
JP2000164628A (ja) * | 1998-11-30 | 2000-06-16 | Fujitsu Ten Ltd | 電子部品及びフェイスダウン実装構造 |
JP2001144213A (ja) * | 1999-11-16 | 2001-05-25 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
JP3692874B2 (ja) * | 1999-12-10 | 2005-09-07 | カシオ計算機株式会社 | 半導体装置およびそれを用いた接合構造 |
JP2001284497A (ja) * | 2000-04-03 | 2001-10-12 | Fujitsu Ltd | 半導体装置及びその製造方法及び半導体チップ及びその製造方法 |
JP2001338932A (ja) * | 2000-05-29 | 2001-12-07 | Canon Inc | 半導体装置及び半導体装置の製造方法 |
JP2002289740A (ja) * | 2001-03-23 | 2002-10-04 | Toshiba Corp | 半導体装置及びその製造方法 |
JP4702586B2 (ja) * | 2001-09-10 | 2011-06-15 | 日本電気株式会社 | 指紋センサ及び指紋センサ実装構造並びに該指紋センサを備えた指紋検出器 |
JP2003282791A (ja) * | 2002-03-20 | 2003-10-03 | Fujitsu Ltd | 接触型センサ内蔵半導体装置及びその製造方法 |
JP2004055852A (ja) * | 2002-07-19 | 2004-02-19 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
JP4328520B2 (ja) * | 2002-12-06 | 2009-09-09 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP2004319678A (ja) * | 2003-04-15 | 2004-11-11 | Fujitsu Ltd | 指紋センサ装置及びその製造方法 |
JP2005150221A (ja) * | 2003-11-12 | 2005-06-09 | Seiko Epson Corp | 半導体装置、半導体ウエハおよびその製造方法 |
JP2005353740A (ja) * | 2004-06-09 | 2005-12-22 | Toshiba Corp | 半導体素子及び半導体装置 |
JP4731191B2 (ja) * | 2005-03-28 | 2011-07-20 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2005
- 2005-10-21 JP JP2005307737A patent/JP4904769B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3686926A4 (en) * | 2017-10-20 | 2020-08-05 | Huawei Technologies Co., Ltd. | CHIP BOX STRUCTURE AND ENCLOSURE PROCESS |
US11309227B2 (en) | 2017-10-20 | 2022-04-19 | Huawei Technologies Co., Ltd. | Chip package structure having a package substrate disposed around a die |
Also Published As
Publication number | Publication date |
---|---|
JP2007114126A (ja) | 2007-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4904769B2 (ja) | 半導体装置 | |
US6528869B1 (en) | Semiconductor package with molded substrate and recessed input/output terminals | |
TWI442325B (zh) | Semiconductor memory device and manufacturing method thereof | |
EP1905077B1 (en) | Semiconductor device | |
US8461689B2 (en) | Packaging structure having embedded semiconductor element | |
US8729710B1 (en) | Semiconductor package with patterning layer and method of making same | |
US8669653B2 (en) | Semiconductor device having electronic component in through part, electronic device, and manufacturing method of semiconductor | |
JP2017038075A (ja) | エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ | |
JPWO2004055891A1 (ja) | 半導体装置および積層型半導体装置 | |
US11646248B2 (en) | Semiconductor device having a lead flank and method of manufacturing a semiconductor device having a lead flank | |
JP5151158B2 (ja) | パッケージ、およびそのパッケージを用いた半導体装置 | |
JP4945682B2 (ja) | 半導体記憶装置およびその製造方法 | |
JP5000877B2 (ja) | 半導体装置 | |
WO1998018163A1 (en) | Film carrier tape, tape carrier semiconductor device assembly, semiconductor device, its manufacturing method, package substrate, and electronic appliance | |
TWI588954B (zh) | 晶片封裝體及其製造方法 | |
CN102420202B (zh) | 半导体装置及其制造方法 | |
JP3939707B2 (ja) | 樹脂封止型半導体パッケージおよびその製造方法 | |
JP2008078164A (ja) | 半導体装置とその製造方法 | |
JP2006156574A (ja) | 回路装置およびその製造方法 | |
JP3685185B2 (ja) | 半導体装置の製造方法 | |
CN108962868B (zh) | 封装结构及其制法 | |
US20080048310A1 (en) | Carrier Board Structure Embedded with Semiconductor Component and Method for Fabricating the Carrier Board Structure | |
CN107978575B (zh) | 封装结构及其制作方法 | |
JP2007180445A (ja) | 回路装置およびその製造方法 | |
US20170186716A1 (en) | Chip with i/o pads on peripheries and method making the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110509 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111109 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111226 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |