JP5279488B2 - ケーシング本体およびケーシング本体の製造方法 - Google Patents

ケーシング本体およびケーシング本体の製造方法 Download PDF

Info

Publication number
JP5279488B2
JP5279488B2 JP2008513912A JP2008513912A JP5279488B2 JP 5279488 B2 JP5279488 B2 JP 5279488B2 JP 2008513912 A JP2008513912 A JP 2008513912A JP 2008513912 A JP2008513912 A JP 2008513912A JP 5279488 B2 JP5279488 B2 JP 5279488B2
Authority
JP
Japan
Prior art keywords
casing body
contact
casing
layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008513912A
Other languages
English (en)
Other versions
JP2008546192A (ja
Inventor
ボーグナー ゲオルク
アルント カールハインツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2008546192A publication Critical patent/JP2008546192A/ja
Application granted granted Critical
Publication of JP5279488B2 publication Critical patent/JP5279488B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01077Iridium [Ir]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Furnace Charging Or Discharging (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、ケーシング本体およびケーシング本体の製造方法に関する。
このようなケーシング本体は、側方の放射に基づいて、側方放出素子(いわゆるサイドルッカ;sideloocker)と呼ばれる素子に用いることができる。側方放出素子は、様々な形式で製造することができる。側方放出素子は、たとえば導体フレーム(リードフレーム)のベースに製造することができる。
欧州特許出願公開第0400175号明細書から、サイドルッカが公知であり、サイドルッカは、電気接続部を有するリードフレームとして、金属製の支持体を備えており、ここでは半導体チップは、接続部の1つに取り付けられている。半導体チップおよび接続部の構成部分は、半導体の取付後に、プラスチック、たとえば熱硬化性樹脂または熱可塑性樹脂による射出成型で包囲され、この場合プラスチックは、サイドルッカのケーシングを成す。サイドルッカは、赤外線または可視光線を送信し、かつ/または受信することができる。
このようなプラスチック材料を含有するケーシングを備えた側方放出素子では、約500nmを下回る波長の放射で、ケーシングの劣化もしくは材料疲労の生じる恐れがある。これによって素子の動作期間が大幅に短縮する恐れがある。
本発明の課題は、特に高い耐用期間を有するケーシング本体を提供することである。特に500nmを下回る比較的短い波長でも、ケーシング本体の劣化を回避するのが望ましい。この課題は、請求項1記載のケーシング本体によって解決される。
本発明の別の課題は、特に500nmを下回る比較的短い波長でも劣化しにくい、比較的高い耐用期間を有する側方放出素子を提供することである。この課題は、請求項19記載の側方放出素子によって解決される。
本発明のさらなる課題は、そのようなケーシング本体の製造方法を提供することである。この課題は、請求項25記載の方法によって解決される。
ケーシング本体は、上面と、上面とは反対側の下面と、上面と下面とを結合する、取付面として設けられた側面とを備えており、この場合ケーシング本体は、セラミック材料を含有する複数の層を備えており、層の主延伸方向は、取付面に対して横向きに延びている。
セラミック材料を含有する複数の層から成るケーシング本体の層構造によって、ケーシング本体の特に簡単な製造が実現される。層は、グリーンシートとして上下にスタックして、次いで焼結することができる。この場合グリーンシートとは、焼結されていないセラミック層と解することができ、この層は、この状態では、依然として成形可能であり、要するにたとえば切削、打ち抜きまたは圧刻によって加工することができる。グリーンシートの後続の焼結によって、個々の層の間の良好な保持が達成される。これによって層の剥離リスクが低減され、このことはケーシング本体の安定性もしくは寿命にとってポジティブに働く。
有利には、層は、取付面に対して横向きに配置されている。
特に有利には、層は、取付面に対して直交して配置されている。このことは、たとえば層が偏平に形成され、第1の層の下面が、第1の層に後置された第2の層の上面に配置されていると、実現される。このような層の配置構造は、任意の回数で連続させることができ、この場合任意の大きさの積層を形成することができる。そのようにして形成された積層の側面は、ケーシング本体の取付面として役立つ。
従来慣用のケーシング本体に対して、本発明によるケーシング本体は、赤外範囲または可視範囲の放射の放出を有する側方放出素子だけでなく、特にUV範囲もしくはUV近似の範囲の放射を放射するための側方放出素子にも適しており、この場合放射の波長は、有利には500nm、特に有利には約475nmまたは430nmを下回っている。特にUV放射による劣化に対する、ケーシング本体の耐性は、ケーシング本体に用いられる材料によってほぼ特定される。通常セラミック材料は、UVビームに対して鈍感である。有利には、本発明によるケーシング本体は、UV安定性の材料、特に有利にはAl23またはAlNを含有している。両材料は、ケーシング本体からの運転中に生じる熱の搬出に関しても、熱に起因する故障を回避するために、極めて有利であると判った。なぜならば熱伝導率が、比較的高いからである。たとえばAl23の熱伝導率は、30〜100度の温度で約18〜30W/mK、AlNでは、30〜180W/mKである。これに対して従来慣用のプラスチックは、多くの場合1W/mKを下回る熱伝導率を有している。
記載の観点、つまり低減された層の剥離リスク、さらにUV放射またはUV近似の放射での劣化の低減、また改善された熱搬出は、ケーシング本体の寿命を高め、側方放出素子にケーシング本体を用いる場合に、側方放出素子の運転時間を改善する。
有利には、ケーシング本体は、導電性のチップ接続領域を備えている。特に有利には、導電性の第1のチップ接続領域は、ワイヤ接続フィールドである。特に有利には、導電性の第2の接続領域は、チップフィールドである。したがって放射を形成する半導体チップをケーシング本体に配置する場合、半導体は接続することができ、半導体は、導体、有利にはワイヤ接続部によって、ワイヤ接続フィールドと接続され、さらにチップフィールドに取り付けられる。この場合ワイヤ接続フィールドは、半導体のための第1の電気コンタクトを形成し、チップフィールドは、第2の電気コンタクトを形成する。
各チップ接続領域は、セラミック材料を含有する層に直に取り付けることができる。特に有利には、ワイヤ接続フィールドは、第1の層に配置されており、これに対してチップフィールドは、第1の層とは異なる第2の層に配置されている。
この場合、各チップ接続領域は、比較的小さな厚さを有している。有利には、厚さは、10-6〜10-5mの範囲であり、特に有利には厚さは、8μmである。チップ接続領域は、本発明では、支持体として、もしくは自己支持性に形成する必要はないので、チップ接続領域に、特別な機械安定性要求が課されることはない。単に導電性を保証すればよく、このことは有利な形式で金属の使用によって達成される。有利には、チップ接続領域およびチップ接続領域と接続される導体路の僅かな厚さによって、構成素子の比較的小さな全高が実現される。
有利には、チップ接続領域は、金属含有性の液体またはペーストとして、特に有利には金属インキとして、セラミックを含有する層に取り付けて、硬化される。たとえば液体またはペーストは、タングステンを含有してよい。特に有利には、液体またはペーストは、層に取り付けて、硬化される。
チップ接続領域の剥離リスクに関しては、既に説明した内容が当て嵌まる。セラミックを含有する層は、チップ接続領域で焼結され、これによって剥離を防止する付着が得られる。
ケーシング本体は、本発明の有利な実施形態では、少なくとも1つの導電性のスルーコンタクト(Via;通路)を備えている。スルーコンタクトは、放射放出側から、取付面に沿って、下面に延びている。この場合有利には、スルーコンタクトは、スルーコンタクトをチップ接続領域と接続する少なくとも1つの導体路と導電接続されるように配置されている。導体路は、2つのセラミック層の間に配置することができる。
有利には、スルーコンタクトは、半管状または半円筒状に形成されており、つまりスルーコンタクトの形状は、中央平面に沿って分離された管もしくは円筒に相当する。有利には、このような形状は、焼結まえに、グリーンシートの上面に対して横向きに、グリーンシートに円筒形の凹部が形成されると、簡単に実現することができる。次いで凹部は、電気めっきによって金属含有材料で被覆されるか、または充填される。円筒形の凹部は、最終的に分離され、半管状または半円筒形のスルーコンタクトが形成される。
さらにスルーコンタクトは、溝として形成することができ、溝の横断面は、丸、楕円、矩形または多角形に形成してよい。
有利には、スルーコンタクトは、上面および/または下面で、金属化部によって包囲されている。たとえば金属化部は、アーチ状に形成されている。有利には、金属化部は、スルーコンタクトの形状に適合されている。金属化部は、取付に際して、配線基板に対するケーシング本体の精確な位置決めを助成する。このことは重要であり、これによって電気接続が保証されている。さらに金属化部は、赤外線はんだ付またはリフローはんだ付に際してケーシング本体自体がセンタリングするのを助成する。
ケーシング本体は、放射源、たとえば放射を放出する半導体チップを収容するための上面で、切欠を有している。有利には、切欠は、構成素子から放出される放射が僅かな損失で別の構成素子に入力結合できるように配置されている。たとえば別の構成素子は、支持体と接続することのできる光導体である。このために切欠は、取付面よりも、取付面とは反対側に位置する側面に接近して配置することができる。
有利には、切欠は、リフレクタとして形成されている。たとえば切欠は、上面から出発して下面に向かってホッパ状に先細にすることができる。さらに切欠の上面は、反射を高める層で被覆することができる。これによって放射が集束され、したがって側方で放出される放射の強度が高められる。
有利には、切欠の縁とケーシング本体の縁との間の寸法は、約0.3mmである。特に有利には、この寸法は、0.3mmより大きい。このような寸法設定によって、ケーシング本体を透過する放射が減少され、側方放出素子の不都合な放射の分布が回避される。
ケーシング本体の処理は、適当に選択された、ケーシング本体の高さと厚さとの比によって簡単になる。この場合ケーシング本体の高さとは、取付面に対して横向きに延びる縁部の寸法と解される。ここでは厚さとは、上面に対して横向きに延びる縁部の寸法と解される。有利には、高さと厚さとの比は、1:1〜2:1である。
この場合1:1よりも大きな比によって、梱包帯でまとめた状態でケーシング本体の傾倒が回避される。さらに上限を考慮することによって、ケーシング本体の十分な安定性が保証されるので、取付時のケーシング本体の転倒リスクが有利には僅かである。記載の比は、全ての側面がほぼ直角に配置されたケーシング本体に関するものである。
有利な実施形態では、ケーシング本体は、側方放出素子に用いられる。放射形成のために、側方放出素子は、少なくとも1つの放射源、有利には放射を放出する半導体チップを備えており、半導体チップは、切欠に配置されている。有利には、使用される半導体チップの数の適当な選択によって、様々な定格出力の構成素子を製造することができる。
有利な実施形態では、切欠に、異なる波長の放射を放出する少なくとも2つの半導体チップが配置されている。波長を適当に選択する際に、ビームの混合によって、多色の光の他に、混色、有利には白色の光を形成することができる。このことによって側方放出素子に対する適用範囲が拡がる。たとえばディスプレイバックライトのために白色が所望される。
さらに同じ波長の放射を放出する半導体チップで、変換素子を使用することによって、同様に多色また混色の光を形成することができる。この場合変換素子に半導体チップが後置されており、変換素子は、半導体チップをたとえば形状接続(形状による束縛)で包囲することができる。
さらに異なる波長のビームを形成する半導体チップと変換素子との組み合わせも考えられる。
半導体チップは、被覆材料、有利にはシリコーン樹脂または適当なUV硬化性のエポキシ樹脂によって包囲することができる。さらにシリコーン樹脂とUV硬化性のエポキシ樹脂とから成る混合物、またはその他のUV硬化性材料もしくは樹脂から成る混合物も考えられる。
被覆材料は、ネガティブな機械的作用から保護するためにも、半導体チップと周囲との間の境界における反射損失を低減するためにも役立つ。有利には、適当な被覆材料の使用によっても、放射放出素子の運転時間長さと同時に出力結合効率が高められる。
有利な実施形態では、さらなるビーム成形もしくはビーム集束のために、半導体チップに光学素子、有利にはレンズが後置されている。光学素子は、切欠に配置し、かつ/または切欠から突出することができる。
有利には、ケーシング本体もしくは側方放射素子は、配線基板に取り付けられている。有利には、ケーシング本体もしくは側方放射素子の給電も、側方放出素子からの熱搬出も、配線基板を介して行うことができる。
給電のために、配線基板に導体路が設けられており、導体路は、スルーコンタクトと導体路とのできるだけ簡単な電気接続が達成されるように、配置されている。たとえば配線基板の導体路は真っ直ぐに延びていてよい。
さらにケーシング本体を冷却するために、配線基板は、熱伝達良好な材料を含有していてよい。たとえば配線基板は、金属シートである。配線基板に対する、ケーシング本体もしくは側方放出素子に形成される熱の適当な伝達のために、十分な大きさの熱伝達面、たとえばはんだ付可能な面が、ケーシング本体の下面に設けられている。面の大きさは、連続する単個の面の大きさまたは連続しない複数の面の大きさの合計から得られる。
ケーシング本体を製造する方法では、ケーシング本体が、上面と、上面とは反対側の下面と、上面と下面とを結合する、取付面として設けられた側面とを備えており、ケーシング本体が、セラミック材料を有する複数の層を備えており、基板が、複数のケーシング本体に個別化される。これによってケーシング本体は、特に簡単に製作することができる。
このような製法によって、ケーシング本体および側方放射素子の大量生産が助成され、これによって個別的な製造に対してコストを削減することができる。
有利には、基板は、セラミック積層から形成されている。この場合有利には、基板は、上面に切欠を備えている。上面は、基板を複数のケーシング本体に個別化したあとで、ケーシング本体の上面に相当する。特に有利には、ケーシング本体は、形状および大きさで等しいので、上面に沿って切欠を規則的に配置すると有利である。
有利には、基板は、偏平な上面を有している。この場合切欠は、格子の格子点のように、上面に分配することができる。
望ましくはーシング本体は、取付面上にたとえば半管状または半円筒状のスルーコンタクトを備えている。有利には、ケーシング本体を製作するために、基板に、管状または円筒状のスルーコンタクトが設けられており、有利には焼結まえにグリーンシートに先ず管状または円筒状の凹部が形成される。凹部は、電気めっきによって、導電層で被覆するか、または導電材料、たとえば金属で充填することができる。この場合スルーコンタクトの間に十分に大きな間隔が存在するよう考慮する必要があり、これによってたとえば側方放出素子のためにケーシング本体を用いる際に、あとの運転において短絡を回避することができる。
そのようにして形成されたスルーコンタクトは、個別化に際して効果的な方式で露出される。このことは、本発明では、有利には隣接する2つの切欠の間で平行に延びる直線に沿って配置されたスルーコンタクトが分離されることによって達成される。基板は、平行に延びる直線に沿って分離することができる。特に有利には、スルーコンタクトが非対称的に分離されるように、基板は個別化される。
1直線に沿った非対称的な分離は、通常、有利には、第1のケーシング本体が、取付面で、良好な導電性を有して形成されたスルーコンタクトを備えており、これに対して第1のケーシング本体に隣接する第2のケーシング本体が、取付面とは反対側に位置する側面で、分離されるスルーコンタクトの残存部分を有していない。
分離まえに、第1のケーシング本体のあとの取付面は、第2のケーシング本体の、取付面とは反対側に位置するあとの側面に隣接する。このような形式の分離は極めて効果的である。なぜならば基板の個別化に際して切れ端が生じないからである。さらにこれによって製作時間が短縮される。なぜならばケーシング本体は、分離したあとで正確な大きさで提供されるからであり、これによって後加工が省略される。
非対称的な分離の有利な方法は、有利には平行な直線に沿った基板の分離である。ここで留意しておくと、第1のケーシング本体のあとの取付面に、実質的にスルーコンタクトの上位半部が残存し、これに対してスルーコンタクトの下位半部は、分離経路によって除去されるので、第2のケーシング本体の、取付面とは反対側に位置するあとの側面に、平滑で偏平な面が形成される。有利には、装着時に吸引面として役立つ側面は、特に平滑に形成されている。なぜならば簡単に吸引可能であるという理由による。
有利には、基板を個別化するまえに、放射を放出する半導体チップを取り付けることができる。
製造後に、ケーシング本体は、配線基板上に配置することができ、それもスルーコンタクトが配線基板の導体路によってコンタクトされるように、配置することができる。
有利には、側方放出素子は、僅かな構造高さの所望される場合に用いられる。したがって側方放射によって、構成素子は、照明しようとする構成素子との1水平面上で、構成素子の側方に配置することができる。これに対して鉛直に放射する素子では、構成素子は、鉛直方向で、照明しようとする素子に対応配置されており、これによって構成部材の全高が大きくなる。さらに側方放射素子は、たとえば偏平に形成された光導体への光入力結合を助成する。
たとえば側方放射素子は、携帯電話用ディスプレイ、携帯電話用キーまたは液晶ディスプレイのバックライトのために用いることができる。さらに有利には、ナビゲーションシステム、点滅灯または高温用途に使用される。
本発明のその他の特徴、利点ならびに改良形は、以下の図1〜図7につき説明した実施例から判る。
図1のAに示したケーシング本体1の上面2は、放射放出素子の放射出射側を成している。上面2は、第1の層の正面であり、上面2は、有利には第1の層に続く第2の層および第3の層と共に、積層(層スタック)を成し、積層をケーシング本体1が包括する。
第1の層は、切欠(開口)6を備えており、切欠6は、上面2から出発して、第2の層に向かって先細になっている。
図1のAに示したケーシング本体1では、切欠6に、3つのチップフィールド7が設けられている。各チップフィールド7に、放射源、有利には放射を放出する半導体チップを配置することができる。各チップの電気接続のために、ワイヤ接続フィールド30およびチップフィールド7が設けられている。さらにスルーコンタクト3が設けられており、スルーコンタクト3は、導体路5を介して、ワイヤ接続フィールド30またはチップフィールド7と接続されている。
有利には、スルーコンタクト3は、金属、特に有利にはタングステンを含有している。スルーコンタクト3は、半円形に形成されている。スルーコンタクト3は、取付面19に沿って、上面2から、上面2とは反対側の下面に向かって延びている。スルーコンタクト3は、異なる3つの層に凹部が形成されるように形成することができ、凹部は、たとえば電気めっきによってタングステンで被覆されるか、または充填される。ここでは、金属層11は、電極として役立つ。
図1のAには、6つのスルーコンタクト3を示しており、これらのスルーコンタクト3のうち、隣接する2つがそれぞれ1つの半導体チップと導電接続されている。さらに隣接する2つのスルーコンタクト3は、それぞれ第1の電気コンタクトと第2の電気コンタクトとを成す。有利には、各半導体チップは、個別的に制御可能である。選択的に半導体チップは、直列または並列に接続することができる。
上面2でスルーコンタクト3を包囲する金属化部4は、金属化部10と同様に、マーキングに役立つ。スルーコンタクト3の、金属化部4によって示された位置によって、配線基板にケーシング本体1を取り付ける際に、配線基板上に配置された導体路とのスルーコンタクト3の電気接続が簡単になる。同様に金属化部10によって、ケーシング本体1の方向付けは、比較的簡単に確認することができる。
さらに金属化部4は、赤外線はんだ付またはリフローはんだ付に際してケーシング本体1自体をセンタリングするのに役立つ。
水平線A−Aは、切欠6の中心軸線を成し、かつ取付面19に対して平行に延びている。水平線A−Aは、取付面19とは反対側の側面よりも取付面19から離間して位置している。切欠の非センタリング配置構造による利点によれば、たとえば光導体への、放出される放射の効率的な入力結合が容易になる。
波線で示した構成部材は、第2および第3の層の素子であり、これについては図3および図4につき詳しく説明する。
図1のBでは、ケーシング本体1を横断面図で概略的に示した。ここでは積層8が看取され、積層8は、セラミック材料を含有する3つの層23,24,25を有している。
層23は、切欠6を備えており、切欠6は、有利にはリフレクタとして形成されている。切欠6に配置された半導体チップから放出される放射を集束し、それも側方放出素子が特に高い放射量を有するように集束するという要求が、リフレクタに課せられる。このことは、たとえば90°の開放角9によって達成することができる。
層24は、チップ凹部26を備えており、チップ凹部26のサイズは、チップフィールド7の凹部に配置された半導体チップのサイズに適合されている。
層25は、たとえば構成素子を冷却するため、ひいては構成素子を安定させるために役立つ。この層の厚さが大きいほど、より多くの熱を吸収することができる。
ケーシング本体1をあとでたとえば配線基板に取り付けるために、高さ21と厚さ20との比を考慮する必要がある。有利には、比は2:1である。たとえば高さは3.2mmであり、厚さは1.65mmである。
図1のCには、上面2とは反対側に位置する下面22を概略的に示した。下面22は、スルーコンタクト3を包囲する金属化部4と金属化部10とを備えており、金属化部10は、ケーシング本体1を方向付けするためのマーキングとして役立ち、かつ金属化部10は、電極として役立つ金属層11を有している。
図2には、ケーシング本体1の層23を様々な方向からみて示した。
層23は、特にビームをガイドするのに役立つ。このために層23は、切欠6を備えており、切欠6を通って、切欠6の下方もしくは切欠の内側(図1のA参照)に配置された放射源によって形成された放射が、側方放出素子から出射される。ビームガイドは、有利には切欠6の形状によって影響を及ぼすことができる。
図2のAには、ケーシング本体1の上面2を示した。上面2は、側方放出素子の放射出射面を成す。スルーコンタクト3、金属化部4,10、電極11および切欠6が看取される。切欠6は、図示したように楕円形に形成してよい。さらに切欠6は、層23の正面から背面に向かってホッパ状に先細に形成することができる。
図2のBには、層23を横断面図で概略的に示した。層23は、セラミック材料を含有している。製作時に、層23は、部分的に穿孔することができるので、切欠6が形成される。ここでは切欠6は、円錐台に等しい。切欠6は、リフレクタに適しており、この場合開放角9は、有利には90°である。図2のCに縦断面図で示した切欠6の開放角9は、ここでも有利には90°である。
図2のDには、層23の背面を示した。金属化部4,10および金属層11が層23の正面および背面に取り付けられているのに対して、スルーコンタクト3は、正面から背面まで延びていて、取付面19に沿って延びている。
図3には、ケーシング本体1の層24を様々な方向からみて概略的に示した。
図3のAには、層24の正面を示した。正面は、積層において、層23の背面に向いている。層24は、正面に、導電性のワイヤ接続フィールド30を備えている。各ワイヤ接続フィールド30は、導体路5と接続されており、この場合導体路5は、スルーコンタクト3に接する。スルーコンタクト3との境界では、導体路5は、スルーコンタクト3が導体路5に位置正確に接合するように形成されている。有利には、スルーコンタクト3は、導体路5に対する境界で半円形に形成されており、これに対して導体路5は、半円形の凹みを有している。
導体路5を介して、半導体チップに対する電気接続部が形成され、半導体チップのためにチップ凹部26が設けられている。各半導体チップは、有利にはワイヤを介して、各半導体チップのために設けられたワイヤ接続フィールド30と接続されている。
導体路5は、層23によってカバーされており、これに対してワイヤ接続フィールド30は、切欠6において露出している。
チップ凹部26は、層24に形成されている。有利には、チップ凹部のサイズは、チップのサイズに対応する。
図3のAには、正面の、取付面19とは反対側に、金属化部4の一部が看取される。このことは、個々の構成素子を製作するための、基板の前述の非対称的な分離の結果として生じるものである。
図3のBには、層24を横断面図で概略的に示した。有利には、チップ凹部26は、層24の正面から背面まで延びている。特に有利には、チップ凹部26は、ほぼ正方形の凹所を成す。
図3のCには、層24の背面を概略的に示した。層24は、マーキングとして役立つ金属化部4,10を備えていて、その他にチップ凹部26とスルーコンタクト3とを備えている。
図4には、層25を様々な方向からみて概略的に示した。
図4のAには、層25の正面を概略的に示した。正面は、層24の背面に向いており、この場合背面は、正面をほぼ完全にカバーする。単にチップ凹部26が、層25のための窓を形成する。この窓を通ってチップフィールド7が看取される。チップフィールド7には、チップを配置することができる。導体路5は、チップフィールド7とスルーコンタクト3との間の電気接続を形成する。この場合層25の導体路5は、層24の導体路5とは別のスルーコンタクト3に接する。
図4のAに示した実施例では、3つのチップは、別個の3つのチップフィールドに配置することができ、この場合チップは個別的に制御可能である。選択的にチップは、並列または直列に接続することができ、このために共通のチップフィールドを配置することができる。
図4のBには、層25を横断面図で概略的に示した。層25は、熱溜めを形成することができる。この場合層25にセラミック材料が含有されていると有利である。
図4のCには、層25の背面を概略的に示した。背面は、同時にケーシング本体1の下面22を形成する。
図5には、4つのケーシング本体1に個別化される基板27を示した。有利には、基板27は、セラミック積層から形成されている。特に有利には、積層は、3つの層を有している。3つの層は、図2〜4に示した層23,24,25に応じて形成することができる。
したがって基板27の第1の層は、ホッパ状の切欠6を有しており、切欠6は、あとでケーシング本体1の上面2を成す上面から、第1の層の背面まで延びている。第1の層に、第2の層および第3の層が後置されている。第2の層から、ワイヤ接続フィールド30が看取され、第3の層から、チップフィールド7が看取される。
有利には、基板27に取り付けられた金属化部4は、直線12に沿って配置されている。基板27は、直線12に沿って分離することができる。有利には、基板27は、側面29に沿ってスルーコンタクト3が大体において取り除かれて、これに対して取付面19に沿って露出するように、分離される。これによってケーシング本体1は、専ら取付面19で電気接続を有する。側面29は、ケーシング本体1をたとえば配線基板にあとで取り付けるために平滑化され、これによって簡単に装着可能になる。たとえば基板27は、直線12に沿って引き裂く(鋸引きする)ことができ、この場合分離路は、有利には直線12の幅に応じて選択される。
別の分離は、線28に沿って行うことができ、この場合基板27は、たとえば破断によって分離することができる。
図6には、たとえば基板27から個別化可能な側方放出素子31を斜視図で例示した。側方放出素子31は、積層を有しており、積層は、有利には層23と層24と層25とを有している。層23に、切欠6が設けられている。切欠6において、各チップフィールド7にチップ13が配置されており、チップ13は、導体14によって、ワイヤ接続フィールド30に接続されている。有利には、チップ13は、導電性の接着剤でチップフィールド7に取り付けられている。
半導体チップ13は、たとえば放出された放射の波長によって異なるものであってよい。波長は、たとえば赤、緑、もしくは青のスペクトル範囲に位置することができる。
図7には、配線基板17に取り付けられたケーシング本体1を示した。高さ21と厚さ20との比が2:1に選択されると、取付時にケーシング本体1の取扱が簡単になる。はんだ付けの場合、ケーシング本体1に傾動力15が働く。この力は、たとえば対称的に配置されたはんだ顎部(はんだによって形成された丸溝部分)16を取り付けることによって対抗させることができる。金属層18は、有利にはケーシング本体1と配線基板17との間の導電接続機能および/または熱伝導接続機能を満たすことができる。
ここで付記しておくと、層23,24,25は、複数の部分層から組み合わせることもできる。
もちろん記載の実施例に基づく本発明の説明は、本発明を制限するものではない。特に実施例の個々の特徴を組み合わせて、別の組み合わせを得ることもできる。
本願は、ドイツ連邦共和国特許出願第102005024668.0号明細書の優先権を主張するものであり、本願には、その開示内容が取り入れられているものとする。
本発明によるケーシング本体の第1実施例を概略的に示す、Aは、正面図であり、Bは、横断面図であり、Cは、背面図である。 本発明によるケーシング本体の第1実施例における第1の層を概略的に示す、Aは、正面図であり、Bは、横断面図であり、Cは、縦断面図であり、Dは、背面図である。 本発明による第1実施例のケーシング本体における第2の層を概略的に示す、Aは、正面図であり、Bは、横断面図であり、Cは、背面図である。 本発明によるケーシング本体の第1実施例における第2の層を概略的に示す、Aは、正面図であり、Bは、横断面図であり、Cは、背面図である。 4つのケーシング本体に個別化される基板を概略的に示す正面図である。 本発明による側方放出素子の1実施例を概略的示す立体図である。 配線基板上に取り付けられたケーシング本体を示す図である。

Claims (13)

  1. ケーシング本体(1)であって、
    上面(2)と、該上面(2)とは反対側の下面(22)と、上面(2)と下面(22)とを結合する、取付面(19)として設けられた側面とを備えている形式のものにおいて、
    当該ケーシング本体(1)が、複数の層(8)を備えており、これらの層(8)が、セラミック材料を含有しており、層(23,24,25)の主延伸方向が、取付面(19)に対して横向きに延びており、
    前記ケーシング本体(1)が、第1の層(24)に配置された導電性の第1のチップ接続領域と、第2の層(25)に配置された導電性の第2のチップ接続領域とを備えており、
    前記ケーシング本体(1)がスルーコンタクト(3)を備えており、該スルーコンタクト(3)が、前記上面(2)から前記下面(22)に延びており、且つ前記取付面(19)に沿って延びており、
    スルーコンタクト(3)が、上面(2)および/または下面(22)で、金属化部(4)によって包囲されており、
    当該ケーシング本体(1)が、上面(2)に、切欠(6)を備えており、切欠(6)が、取付面(19)と、該取付面(19)とは反対側の側面(29)との間で非センタリングに配置されていることを特徴とする、ケーシング本体。
  2. セラミック材料が、UV安定性であり、且つ/又はセラミック材料が、Al23又はAlNである、請求項1記載のケーシング本体。
  3. 第1のチップ接続領域が、ワイヤ接続フィールド(30)である、請求項1又は2記載のケーシング本体。
  4. 第2のチップ接続領域が、チップフィールド(7)である、請求項3記載のケーシング本体。
  5. スルーコンタクト(3)が、半管状または半円筒状に形成されている、請求項1から4までのいずれか1項記載のケーシング本体。
  6. 金属化部(4)が、アーチ状に形成されている、請求項1から5までのいずれか1項記載のケーシング本体。
  7. 当該ケーシング本体(1)の高さ(21)と厚さ(20)との比が、1:1から2:1までの間である、請求項1からまでのいずれか1項記載のケーシング本体。
  8. 請求項1から7までのいずれか1項記載のケーシング本体(1)を備えた側方放出素子(31)において、
    少なくとも2つの半導体チップ(13)が、切欠(6)に配置されており、これらの半導体チップ(13)が、異なる波長の放射を放出するようになっていることを特徴とする、側方放出素子。
  9. ケーシング本体(1)を製造する方法であって、
    該ケーシング本体(1)が、上面(2)と、該上面(2)とは反対側の下面(22)と、上面(2)と下面(22)とを結合する、取付面(19)として設けられた側面とを備えており、ケーシング本体(1)が、複数の層(8)を備えており、これらの層(8)が、セラミック材料を含有しており、これらの層の主延伸方向が、取付面(19)に対して横向きに延びている方式のものにおいて、
    基板(27)を複数のケーシング本体(1)に個別化して、ケーシング本体(1)を製造しており、
    前記ケーシング本体(1)が、第1の層(24)に配置された導電性の第1のチップ接続領域と、第2の層(25)に配置された導電性の第2のチップ接続領域とを備えており、
    前記ケーシング本体(1)がスルーコンタクト(3)を備えており、該スルーコンタクト(3)が、前記上面(2)から前記下面(22)に延びており、且つ前記取付面(19)に沿って延びており、
    スルーコンタクト(3)、上面(2)および/または下面(22)で、金属化部(4)によって包囲し、
    当該ケーシング本体(1)の上面(2)に、取付面(19)と、該取付面(19)とは反対側の側面(29)との間で切欠(6)を非センタリングに形成することを特徴とする、ケーシング本体(1)を製造する方法。
  10. 基板(27)が、セラミック積層(8)を備え、かつケーシング本体(1)の上面(2)に相当する上面に、有利には均等に配置された複数の切欠(6)を備えるようにし、
    隣接する2つの切欠(6)の間に、上面(2)から下面(22)に延びるスルーコンタクト(3)を配置し、
    スルーコンタクト(3)が非対称的に分離されるように、基板(27)を複数のケーシング本体に個別化する、請求項記載の方法。
  11. スルーコンタクト(3)を鋸引きして分離する、請求項10記載の方法。
  12. 分離前に、切欠(6)に、放射を形成する少なくとも1つの半導体チップ(13)を配置する、請求項10または11記載の方法。
  13. スルーコンタクト(3)が配線基板(17)の導体路によってコンタクトされるように、ケーシング本体(1)を、配線基板(27)上に配置する、請求項10から12までのいずれか1項記載の方法。
JP2008513912A 2005-05-30 2006-05-05 ケーシング本体およびケーシング本体の製造方法 Expired - Fee Related JP5279488B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005024668 2005-05-30
DE102005024668.0 2005-05-30
PCT/DE2006/000778 WO2006128416A2 (de) 2005-05-30 2006-05-05 Gehäusekörper und verfahren zu dessen herstellung

Publications (2)

Publication Number Publication Date
JP2008546192A JP2008546192A (ja) 2008-12-18
JP5279488B2 true JP5279488B2 (ja) 2013-09-04

Family

ID=37057036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008513912A Expired - Fee Related JP5279488B2 (ja) 2005-05-30 2006-05-05 ケーシング本体およびケーシング本体の製造方法

Country Status (8)

Country Link
US (2) US8288791B2 (ja)
EP (1) EP1886359B1 (ja)
JP (1) JP5279488B2 (ja)
KR (1) KR101267477B1 (ja)
CN (1) CN100547821C (ja)
DE (1) DE112006001414A5 (ja)
TW (1) TWI305949B (ja)
WO (1) WO2006128416A2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008011254A1 (de) 2007-09-19 2009-04-02 Osram Opto Semiconductors Gmbh Verfahen zum Verschließen von mindestens einer Ausnehmung eines Trägerelements für mindestens ein Halbleiterbauelement und Trägerelement für mindestens ein Halbleiterbauelement
DE102008049535A1 (de) * 2008-09-29 2010-04-08 Osram Opto Semiconductors Gmbh LED-Modul und Herstellungsverfahren
JP2011054736A (ja) * 2009-09-01 2011-03-17 Sharp Corp 発光装置、平面光源および液晶表示装置
US8791492B2 (en) 2009-10-01 2014-07-29 Excelitas Canada, Inc. Semiconductor laser chip package with encapsulated recess molded on substrate and method for forming same
US8431951B2 (en) * 2009-10-01 2013-04-30 Excelitas Canada, Inc. Optoelectronic devices with laminate leadless carrier packaging in side-looker or top-looker device orientation
US9018074B2 (en) 2009-10-01 2015-04-28 Excelitas Canada, Inc. Photonic semiconductor devices in LLC assembly with controlled molding boundary and method for forming same
TWI407546B (zh) * 2010-02-24 2013-09-01 Advanced Optoelectronic Tech 側向發光之半導體元件封裝結構
JP2012032763A (ja) * 2010-06-28 2012-02-16 Hitachi Consumer Electronics Co Ltd 液晶表示装置、バックライトおよびled
EP2609634B1 (en) 2010-08-24 2015-06-24 Colorchip (Israel) Ltd. Light source mount
CN104112714B (zh) * 2013-04-19 2017-03-08 武汉赛丰科技有限公司 芯壳、芯匣及芯系统
KR20150004118A (ko) * 2013-07-02 2015-01-12 삼성디스플레이 주식회사 표시 장치용 기판, 상기 표시 장치용 기판의 제조 방법, 및 상기 표시 장치용 기판을 포함하는 표시 장치
CN104681690A (zh) * 2013-12-03 2015-06-03 复盛精密工业股份有限公司 侧向型发光二极管的支架结构
CN103873619B (zh) * 2014-03-23 2016-09-07 郑景文 杀菌手机护壳
DE102014106791B4 (de) 2014-05-14 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement, Beleuchtungsvorrichtung und Verfahren zur Herstellung eines Halbleiterbauelements
US10098241B2 (en) 2015-10-23 2018-10-09 International Business Machines Corporation Printed circuit board with edge soldering for high-density packages and assemblies
JP6504019B2 (ja) * 2015-10-27 2019-04-24 豊田合成株式会社 発光装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4288841A (en) * 1979-09-20 1981-09-08 Bell Telephone Laboratories, Incorporated Double cavity semiconductor chip carrier
US4328530A (en) * 1980-06-30 1982-05-04 International Business Machines Corporation Multiple layer, ceramic carrier for high switching speed VLSI chips
US4681656A (en) * 1983-02-22 1987-07-21 Byrum James E IC carrier system
US4852227A (en) * 1988-11-25 1989-08-01 Sprague Electric Company Method for making a multilayer ceramic capacitor with buried electrodes and terminations at a castellated edge
DE58908841D1 (de) * 1989-05-31 1995-02-09 Siemens Ag Oberflächenmontierbares Opto-Bauelement.
US5223746A (en) * 1989-06-14 1993-06-29 Hitachi, Ltd. Packaging structure for a solid-state imaging device with selectively aluminium coated leads
JPH05275750A (ja) * 1992-03-25 1993-10-22 Sanyo Electric Co Ltd 光半導体装置
EP0646971B1 (de) * 1993-09-30 1997-03-12 Siemens Aktiengesellschaft Zweipoliges SMT-Miniatur-Gehäuse für Halbleiterbauelemente und Verfahren zu dessen Herstellung
JP3472429B2 (ja) * 1997-02-28 2003-12-02 シャープ株式会社 側面発光表示装置の製造方法
TW473882B (en) * 1998-07-06 2002-01-21 Hitachi Ltd Semiconductor device
JP2001077408A (ja) * 1999-09-09 2001-03-23 Rohm Co Ltd 赤外線送受信モジュールの製造方法および赤外線送受信モジュール
US7078791B1 (en) * 2001-05-09 2006-07-18 Ess Technology, Inc. Chip on board package for imager
JP3668438B2 (ja) * 2001-06-07 2005-07-06 シャープ株式会社 チップ発光ダイオード
JP2003304002A (ja) * 2002-04-08 2003-10-24 Sharp Corp 面実装型光半導体装置の製造方法
SG107595A1 (en) * 2002-06-18 2004-12-29 Micron Technology Inc Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assembles and packages including such semiconductor devices or packages and associated methods
CN100338786C (zh) * 2002-06-19 2007-09-19 三垦电气株式会社 半导体发光装置及其制法和半导体发光装置用反射器
KR100495211B1 (ko) * 2002-11-25 2005-06-14 삼성전기주식회사 세라믹 다층기판 및 그 제조방법
JP2004253425A (ja) * 2003-02-18 2004-09-09 Tdk Corp 積層コンデンサ
JP2004266124A (ja) 2003-03-03 2004-09-24 Matsushita Electric Ind Co Ltd 半導体発光装置
TWI249864B (en) * 2003-03-20 2006-02-21 Toyoda Gosei Kk LED lamp
JP4166611B2 (ja) * 2003-04-01 2008-10-15 シャープ株式会社 発光装置用パッケージ、発光装置
CN102290409B (zh) * 2003-04-01 2014-01-15 夏普株式会社 发光装置
JP2005005380A (ja) * 2003-06-10 2005-01-06 Sanyo Electric Co Ltd 半導体装置の製造方法
KR100541079B1 (ko) * 2003-06-10 2006-01-10 삼성전기주식회사 세라믹 패키지 및 그 제조방법
JP3876250B2 (ja) * 2003-06-24 2007-01-31 スタンレー電気株式会社 表面実装型半導体電子部品および製造方法
US20080025030A9 (en) * 2003-09-23 2008-01-31 Lee Kong W Ceramic packaging for high brightness LED devices
JP4792726B2 (ja) * 2003-10-30 2011-10-12 日亜化学工業株式会社 半導体素子用支持体の製造方法
JP4765632B2 (ja) * 2004-01-20 2011-09-07 日亜化学工業株式会社 半導体発光素子
KR101131259B1 (ko) * 2004-03-24 2012-03-30 스탄레 덴끼 가부시키가이샤 발광 장치의 제조방법 및 발광 장치
US7114252B2 (en) * 2004-06-17 2006-10-03 Toko, Inc. Large scale simultaneous circuit encapsulating apparatus
WO2006013731A1 (ja) * 2004-08-06 2006-02-09 A. L. M. T. Corp. 集合基板、半導体素子搭載部材、半導体装置、撮像装置、発光ダイオード構成部材、および発光ダイオード
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
TWI253714B (en) * 2004-12-21 2006-04-21 Phoenix Prec Technology Corp Method for fabricating a multi-layer circuit board with fine pitch
JP4689637B2 (ja) * 2007-03-23 2011-05-25 シャープ株式会社 半導体発光装置
US7547630B2 (en) * 2007-09-26 2009-06-16 Texas Instruments Incorporated Method for stacking semiconductor chips

Also Published As

Publication number Publication date
EP1886359A2 (de) 2008-02-13
US20130005091A1 (en) 2013-01-03
DE112006001414A5 (de) 2008-03-06
US8288791B2 (en) 2012-10-16
JP2008546192A (ja) 2008-12-18
CN101213677A (zh) 2008-07-02
US20090230420A1 (en) 2009-09-17
KR20080016686A (ko) 2008-02-21
WO2006128416A3 (de) 2007-08-09
EP1886359B1 (de) 2019-07-03
TW200703596A (en) 2007-01-16
WO2006128416A2 (de) 2006-12-07
KR101267477B1 (ko) 2013-05-31
US8772065B2 (en) 2014-07-08
TWI305949B (en) 2009-02-01
CN100547821C (zh) 2009-10-07

Similar Documents

Publication Publication Date Title
JP5279488B2 (ja) ケーシング本体およびケーシング本体の製造方法
EP2760058B1 (en) Led module and led lamp employing same
US9595806B2 (en) Laser light-emitting apparatus
US9842973B2 (en) Method of manufacturing ceramic LED packages with higher heat dissipation
US7670872B2 (en) Method of manufacturing ceramic LED packages
JP6191453B2 (ja) 発光装置
US20100270579A1 (en) Light emitting device package and lighting system including the same
US8319427B2 (en) Light emitting apparatus and light unit
JP2008147605A (ja) 発光装置及びその製造方法並びに実装基板
JP2003152225A (ja) 発光装置
JP2006339639A (ja) 高出力ledパッケージおよびその製造方法
WO2007004450A1 (ja) 線状光源装置、面発光装置および液晶表示装置
EP3511981A1 (en) High light extraction efficiency, wavelength-converted devices
JP2011249737A (ja) リードフレーム、配線板およびそれを用いたledユニット
JP2009038184A (ja) 半導体発光装置、光源装置及び面状発光装置
US9105825B2 (en) Light source package and method of manufacturing the same
US9887179B2 (en) Light emitting diode device and light emitting device using the same
JP5717622B2 (ja) 照明装置
JP2010109095A (ja) 発光素子収納用パッケージ
JP5890212B2 (ja) 照明装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090224

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120709

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120717

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20120907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130521

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5279488

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees