TWI305949B - Package body and method for its production - Google Patents

Package body and method for its production Download PDF

Info

Publication number
TWI305949B
TWI305949B TW095119070A TW95119070A TWI305949B TW I305949 B TWI305949 B TW I305949B TW 095119070 A TW095119070 A TW 095119070A TW 95119070 A TW95119070 A TW 95119070A TW I305949 B TWI305949 B TW I305949B
Authority
TW
Taiwan
Prior art keywords
package
upper side
layer
wafer
connection region
Prior art date
Application number
TW095119070A
Other languages
English (en)
Other versions
TW200703596A (en
Inventor
Georg Bogner
Karlheinz Arndt
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of TW200703596A publication Critical patent/TW200703596A/zh
Application granted granted Critical
Publication of TWI305949B publication Critical patent/TWI305949B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01077Iridium [Ir]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Furnace Charging Or Discharging (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

Vi 1305949 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種封裝體及其製造方法。 【先前技術】 一種這種型態的封襄體係可以用來作為 件’其係稱為-側面發射元件(或所謂的側視封 y的疋 元件可以許多不同的方式製造。舉例而々,^ 面發射 為基礎來製造。 °其可以用導線架 歐洲專利公開號EP0400175A1揭露一種側視 -金屬的載體和電性端點,一個半導體晶片 ^、具有 點上。此半導體晶片和其他的端點使用—高材^ ^ ^而 熱固或是熱塑膠’於放置半導體晶片之後用 側視f體。__可_及__==此 的風險。嫩⑽是材料疲勞 【發明内容】 是,為提供—财錄碎壽命之域體。特別 封裝趙的’可㈣免此 達成。 的了^藉由申Μ專利範園第1項的封裝體來 #, # "θ —目的輕供—具雜長工作壽命之側面發射元 Μ㈣1 ’即使在姆㈣波長幼是低於奈狀輕射下, β 4封裝體的劣化。此目的可簡由申請專繼15第19項 1305949 的側面發射元件來達成。 本發明之又-目的為提供-種方法來製造此封裝體。此目的 可以藉由申請專利範圍第25項的方法來達成。 此封▲體具有—上方侧’―相對於此上方侧之底侧,以及- 侧表面’其與上相和底侧翻,且提供—蚊表面,此封裝體 具有複數個包含一陶瓷材料的層次,以及這些層次的一主軸,其 與固定表面互相傾斜。
此具有包含-陶紐料的多層次結構之封裝體可以使其製造 變得十分簡易。這些層次可以堆疊在彼此之上作為綠薄片然後再 ,結。在此情況下,-綠薄片可以被理解為—未燒結的陶究層, 、在此狀%下可以賴被成形,也就是可以進—步被處理,如切 斷'猛擊或壓印。藉由對此綠薄片的繼續燒結,個別層次間的良 ^接著可以被達成。這可使得的驗被降低,如崎於此封 裝體的長壽或安定性具有正面的影響。 攻些層次最好被安排成無絲面互相傾斜。制最好是, 次被安排成與固絲面互減直。此種鋪可以被理解 ,’、、’攻些層次在-平面上’第一層的底侧在一第二層的上方側之 ==種鋪可以是需要被重複許多次,其可形成—具有任何期 、之堆疊。此财式卿成之—絲祕作為此封裝體的固 與習知封裝體不_是,本發明之封裝體也可叫用於-侧 =射兀件具有—在紅外線或可見光範圍之輕射發射,特別是也 面發射元件具有—在紫外線或近紫外線範圍之輕射發 i乎=之波長大約是低於鄕奈米,最好是低請 不未或甚至430奈米。此縣體不會受财化的敎性, 在紫外線騎時’枝林發明職歸_最重要考量。’一陶 6 ^ 1305949 瓷材料通常不會受到紫外線照射的影響。因此,本發明之封裝體 材料最好包含一紫外線穩定的材料,特別最好是氧化鋁(Al2〇3)或 氮化鋁(A1N)。此兩種材料也可以在傳導此封裝體工作時所產出的 熱方面具有絕佳之優點,以避免熱所導致的失效,因為其導熱性 疋相對地大。舉例而§,氧化銘(八丨2〇3)在介於3〇到之間的 導熱性是18到30W/mK,氮化鋁(A1N)是30到l8〇w/mK。相對而 吕’傳統高分子材料的導熱性通常係低於IW/mK。
上述的重點是’降低此封裝體在料線或近料線範圍之劣 化所產生脫落的驗’以及’最後’改善散熱性,其對封裝體壽 命的重要影響,以及’假如此封紐係作為_發射元,改 善其工作壽命。 此封裝體最好具有電性傳導晶片連接區域。特別是較佳,一 第-電性傳導連接區域是-導線連接區域。特別是最佳,一第二 電性傳導連接區域是-晶片連接區域,此,在此安排情況下, 此封裝_之-產生輻料賴晶片,此轉體晶片可一 導體手段,較佳是一導線手段,固定於并曰y 4區域且與導線連接 £或相連。在此情況下’此導線連接區域為第—電性傳導連接區 域,而此晶片連接區域為第二電性傳導連接區域。 ^ 每一晶片連接區域可以直接與包含一 連。特別較佳是,此導線連接區域安排在 域安排在與第一層不同之第二層。 陶材料的層次之一相 第—層,而晶片連接區 在此情況下’每-晶片連接區域可以具有—較小 佳係介於#和心之間,特別是最佳為8微米^ ::情況下,此晶片連接區域並不需要形成做為 = 支撐的結構,因此,此晶片連接區域並兩 度的特殊需求。僅需要確保其電性傳導率種機械穩定 年千具可使用一金屬來達 7 Ί305949 成。一個較低的元件整體高度之優點也可以被理解由較低的晶片 連接區域和連接至晶片連接區域之區域連接的厚度所達成。 此晶片連接區域最好是透過一包含金屬的溶液或塗料與包含 一陶瓷材料的層次相連,特別是最好利用一金屬墨水,再加以固 化。舉例而言,包含鎢的溶液或塗料。特別是最好利用一溶液或 塗料塗在該層上,再加以固化。 特別是考量此晶片連接區域的脫落風險,仍可利用之前所描 述過的:此包含一陶瓷材料的層可以被燒結與此晶片連接區域連 接,因此可防止剝落的黏著被產生。 、在本發明一較佳改良的情況下,此封裝體具有至少一個電性 連接介層孔(或介層)。此介層孔可以通過一輻射軸側,沿著固定表 面’至此底側。最好是安排成其與至少一區域連接電性相連,此 區域連接會連接介層孔至連接_。此 排成具有介於兩層陶瓷之間。 也j以女 此介層孔最好是形成如—難於半管或是半除的形狀 =層孔的形狀係類似於—管狀或是圓柱_狀,μ著 =分離。此獅狀的優點應可輕易理解,可以在燒 圓 ==屬 =::斜:=中,,此』 介層孔形成如-類似於半管或是半_:形狀端分離使得 其剖面可 以θ此^層孔可以描述為—類似於隨道的形狀, 以疋一圓形、橢圓形、長方形或多邊形。 此金屬化可崎封賴棚定在層孔的械配合。 置。此外,糊咖㈣伽糊====
S 1305949 . 焊錫時幫助其對準中心。 對安排一輻射源而言,例如一輻射發出半導體晶片,此封裝 體具有一凹陷。此凹陷最好是安排成此發射進入此元件的輻射可 以在最小損失的情況下被耦合至一後續元素。舉例而言,此後續 元素為一光波導,其可以與一載體連接。為了此目的,此凹陷可 以在相對於固定表面的另一面延伸更靠近於侧面。 此凹陷具有可作為一反射體的優點。舉例而言,此凹陷可以 傾斜成一自此上方側的上端向底侧傾斜如一漏斗狀。更進一步, _ 此凹陷的表面可吨覆-增進反㈣層次。如此可以使得反射集 中’且使得此侧面發射的輻射強度增加。 此凹陷的一邊緣與此封裝體的一邊緣之間的距離大小尺寸最 好是大約為0.3 mm。最好是,此尺寸係大於〇.3 mm。如此的尺寸 可以使穿過此封衷體的輻射被減少,且可以防止不利於此側面發 射元件的輻射分布。 適當地選取高度與厚度的比例,可以使得封裝體在固定時的 處理較為料。在此情況下,此封裝體高度的定義為此邊緣相對 • 於固定表面傾斜之尺寸。此厚度則定義為此邊緣相對於上方側傾 斜之尺寸。此高度與厚度的比例最好是介於1:1到2:1之間。 在此情況下,此封裝體的尖端於一封裝膠帶内能夠避免一大 於1:1之比例。更進-步,此封裝體可以被確有適當地穩定性 因為其並不需制其上限,因此此封裝體在固定時會翻倒的 會降地。此封裝體的每一侧面皆與其他面接近垂直的方式安排。 • 、在一較佳的改進,此封裝體可以被用作為一側面發^元件°。 . 為了產生輻射的目的,此側面發射元件具有至少—輻射源, 疋輻射產生的半導體晶片,其可被安置於一凹陷内。藉由 合適數目的半導體晶#,可以產生不同等級的輕射元件。、 9 1305949 在一較佳實施例中,至少兩個發射不同輻射波長的半導體晶 片被安置於一凹陷内。藉由選取合適的波長,不但可以產生多重 顏色,甚至是混合顏色,最好是白色,可以由混合這些輻射而產 生。如此可以擴大此側面發射元件的應用範圍。舉例而言,白光 可以做為一顯示裝置的背光源之用。
更進一步,使用兩個發射相同輻射波長的半導體晶片,藉由 利用波長轉換技術,多重顏色或是混合顏色的光線,仍可以由使 用一波長轉換元素而產生。在此情況下,此波長轉換元素可以被 安排在一半導體晶片的下游,且可被包覆於其中。 更進一步,搭配使用一波長轉換元素以及一半導體晶片,也 可以產生不同波長的輻射。 甘此半導體晶片可以被一包覆材料所環繞,最好是一矽膠樹酯 或,一合適地紫外線穩定之環氧樹酯。更進一步,也可以是一矽 膠树Ss和;合適地紫外線穩定之環氧細旨或是其他紫外線穩定 之材料或樹酯的混合物。 此包覆材料可以被用來抵抗貞面的機械影響或是降低在半導 $片與其介關反射損失之保護之用。此輻射發射元件的 及同__合發纽柯以#由使用 材料來增加。 t較佳實施例中,-光學元素,最好是一制’可以被安 =此=導體W的下游,以進—步調縣束的雜或密度。此 先子凡素可以被安置於―凹陷内及/或延伸自此凹陷。 裝體或疋側面發射元件最好是111定於一印刷電路板之 -杜恭1"°此封裝體或是側面發射元件的電能以及自此側面發射 兀件::的熱量,可以藉由印刷電路板傳導的優點。 ’、仏應電戒而言,此印刷電路板可以提供區域連接,其可以 10 130-5949 • 利用介層孔的方式來提供最簡單的區域連接。舉例而言,此印刷 電路板的區域連接可以用直線的方式安排。 更進-步’對此封裝體的散熱而言,此印刷電路板可以包含 具有良好導熱性的物質。舉例而言,此印刷電路板是包含一金 屬核心的電路板。為了適當地將由封裝體或是侧面發射元件產生 的熱傳導至印刷電路板,最好是-個大的熱傳導表面,舉例而言, 可焊接表面,被提供於此封裝體的底面。此表面區域的尺寸可以 由-連續的尺寸或是由-複數個不連續的表面尺寸所構成。 ’〜對於-種可以大量生產—封裝體或是侧面發射元件的方法而 言,此封裝體包含-上方側、-相對於此上方側之底側、以及一 側表面,此侧表面與此上方側和此底側連接,且提供作為一固定 表面’此封裝體具有複數她含—喊材料的層次,以及利用一 被分割成複數個封裝本體的薄片。如此,一封裝體可以十分容易 地被產出。 如此可以大量生產一封裝體或是側面發射元件的方法而言, 相較於傳統個別生產的方式可以節省生產成本。 I 此薄>1最好包含彡層材料之堆叠。在此情況下,其最好 疋在-上方側具有-凹陷。在此薄片被分誠複數個封裝本體之 後’其上方觸應於-封裝體的上方侧。制是較佳,這些封裝 本體具有相_大小及形狀如此可以在此上箱_陷中安排成 一長方形的分布。 此薄片最好是具有-平坦的上方侧。在此情況下,在此上方 侧的這些凹陷可以被安排成一網狀格子狀的交會點。 此封裝體會敎具有介層孔來被安錄―固絲面,這些介 層孔最好是形成如-類似於半管或是半圓柱的形狀。最盆量產 時’此薄片提供具有管狀或是_狀的介層孔,最好是在燒結前 11 1305949 將此管狀或是圓柱壓入此與綠薄片中。這些擠壓可以襯上一電性 導通層或是填滿一電性導通材料,最好一用電鍍所形成的金屬。 在此情況下必須確保在介層孔之間具有一足夠的距離,以防止在 後續操作中如一短路的情況發生,假如此封裝體係被用作一側面 發射元件。
此介層孔的形成最好在此分割過程中可以有效率地被露出。 此目的可以糊本㈣的介層孔而達成,其最好是在兩個相鄰的 凹陷之間以平行直線方式排列且互相分離。此薄片可以沿著這些 平行的直線方分離。特別是,此薄片分離後可以造成這些 以不對稱的方式分離。 1 這些沿著一直線之不對稱的分離最好是利用一封裝體具有用 於電性傳導固定表面介層孔的方式達成,然而—第二封裝體,鄰 近於第-封裝體’通常沒有介層孔,或是㈣這些分離的介 於相對於此固定表面的另一側。 離之前’此第―封裝體的另—固定表面,鄰近於第二封 定表面,此另―固絲面係相對於蚊表面。這種 2方式係十分有效率’因為在薄片分割時並不會有破片產生 離 之後j結果是’其生產時間可以被減少,因為骑裝體在分 爰就疋正確的尺寸,可以不需要被第二次加工。 此^對稱的分離方式較蚁延著料非對稱地 a - Μ ^ ^ 除時’其可以露出在此第—封裝咖定表_上 之離,械介層⑽下半部係沿著—蝴線而被 ^ 其二:相對:固巧!的第二封裝趙固定表面是平坦的表面: 在此情況下,此薄片必須確保是以之後的侧表面: 用,點是’此第二封裝體的側表面可以在作為 用…藉由吸附來固定元件,其平坦表面可以使得元 1305949 為方便,因為其可以使元件的吸附更為容易。 在此薄片被分割之前,最好是將所有的半導體晶片放置於每 一個凹陷之中。 在生產之後’此封裝體可以被安置於印刷電路板之上,利用 一精確的方式使得介層孔經由區域連接而與印刷電路板接觸。 此側面發射元件最好是使用於需要一較低元件高度的情況 下。這是因為侧面輻射可以使得元件被安置於相對於另一元件的 侧向,這樣可以在水平方向上照射。另一方面,對於一垂直輻射 ® 的元件而言,其可以被安排在垂直方向上照射元件的下游,如此 會增加元件整體的高度。此外’側向發射元件對於光會被導入一 光導的應用中是較佳的,因為其會形成例如一平坦的方式。 舉例而言,一側向發射元件可以被用來作為行動電話顯示、 行動電話按鍵或是液晶顯示器的背光之用。此外,其也可以作為 照明系統、閃光指示器或是高溫的應用之用。 【實施方式】 -此封裝體1的上方侧2,如第ία圖中所示,形成一輕射發出 轉的-輻射出π側。此上相2係為—第―層的前端,其與下 游之一第二層與―第三層最好是形成—多層堆疊,此封裝體1包 含此多層堆疊。 此第一層具有1陷6 ’其自第二層上方側2的方向上傾斜。 纽情況下,第1A圖中的封裝體!,三個晶片區域7被安排 ★凹陷—6中。-細源’最好是—輻射發射半導體晶片,可以被 女排於每-晶片區域7中。而每—晶片區域7對外的—電性連接, 導線連接區域3G與—晶片區域7分職提供。也提供一介層孔 ’其藉由—區域連接5與導線連接區域3G或晶片區域7連接。 13 l3〇5949 此介層孔3 ’最好包含—金屬,制最好是鶴。此介層孔3 係為半環形。其沿著固定表面19自上方侧2至與上方侧相反的底 側。此介層孔3也可以藉由在此不同三層中挖出—關,且利用 如電鑛墊上或填滿鶴於其中。在此情況下,此金屬層u可以做為 一電極。
、第1A圖中,顯不了六個介層孔3 ’兩個相鄰的介層孔以電性 連接方式分別連接到-半導體晶片。此外,兩個相鄰的介層孔3 分別連接到-第-電性接點和—第二電性接點。每—半導體晶片 具有可以分別啟動之優點。替代地方式,半導體晶片可以串接或 並接。 ,繞於此介層孔3上箱2的她t 4可以作為如標示作用 的金屬化10。藉由金屬化4辨識的介層孔3位置之幫助,此介層 孔3與*置於_電路板上的區域連接之—電性連接,可以在此 封褒體1固定在此印刷電路板時輕易地完成。類似地,此金屬化 10可以在此封裝體1定位方向時更容易。 髓ϋ此金屬化4也可以幫助此封裝體1在紅外線照射或是 知錫重新流動時對準其中心點。 —水平線Α_Α形成此凹陷6的中心軸,其與固絲面19平行。 固疋表面I9糾目對於m絲面^賴邊更遠離絲。此不在中 =凹陷6安排具有更有鱗與輻編合之優點 容易地進入一光壤。 在第1B圖中,顯示此封裝體1的剖面圖。一堆疊層8,其包 3有二層23、24、25其包含—陶究材料,如圖所示。 骑^ 3⑸陷6 ’其具有可作為反射體之優點。此反射 隹由—置於凹陷6中的半導體晶片所發出之輻射聚 '、、、^^ $成-侧面發射元件具有一特別高的輕射效率。此可 14 1305949 藉由例如—9g〇的絲肖度9而達成。 中的3m—晶片凹陷26,其可搭配-置於晶編或7凹陷 牛導體晶片尺寸大小而調整其尺寸。 性。「可以提供此元件的冷卻之用,以及後續影響其穩定 此層越厚的話則可以吸收越多的熱量。 虎到1分顧⑽言’如在—印刷電路板上,必須考 I古與厚度2G的比例。此比例最好是2:1。舉例而言, 3 2mm而此厚度以是丨65咖。 且右圖巾’顯讀此上方侧2麵之躺22。此底側22 層孔3的金屬化4 ’以及—作為如封_標示作用 的金屬化1G ’以及作為電極之用的金屬層11。
=2圖中,顯示此封裝體丨之層23的不同方向上之視圖。 4 θ 23特別作為光束控制之用。為此目的,其包含—凹陷6, /凹可以將由—置於凹陷6下或是於此凹陷6内(如第^ 示的‘射;騎發&之&射離開此侧面發射元件。此光束控制 具有一可由凹陷6形狀所影響之優點。 ^第2A圖中,顯示此封裝體丨的此上方侧2,其可作為此側 S、7L件之#射射出端。圖巾亦顯示出介層孔3、金屬化4和 〇、電極11以及凹陷6。此_ 6可以形成如圖巾所示賴圓形。 ^夕’ Ϊ也可以自此層23的前端向後端傾斜如—漏斗狀。 在第2B圖中’顯示此層23的剖面圖。此層23包含-陶究材 料。在製造時,此層23可以部分被抽出以形成此凹陷6。此時此 ό可以像疋削短的圓錐。其可適用作為—反㈣,而孔徑 角度最好是90。類似地,在第2C圖截面中此凹陷6中的孔徑角 度9最好也是90G。 在第2D圖中,顯示此層23的背面圖。此金屬化*和1〇以及 1305949 電極η被安置在此層23的前端及後端,而此介層孔3自前端向 後端延伸’因此在此固定表面19上延伸。 在第3圖中,顯示此封裝體1之層24的不同方向上之視圖。 在第3Α圖中,顯示此層24之前視圖。此前視係面對於多層 堆疊中之此層23的後端。此層24具有電性導通導線連接區域%。 每-導線連接區域3G連皆至區域連接5,此區域連接係鄰近一介 層孔3。在與介層孔3交界的邊緣,此區域連線5會以讓介層孔3
:以良好地位於區域連、線5中的方式形成。齡層孔3最好θ是半 環形方式形成在此區域連線5的邊緣,而此區域連線5 環形的凹口。 '、 ^ 此區域連線5可以彻來建立—提供日日日片_ 26 晶片最好是利用所提供之個“ 陷由層Μ所覆蓋,而此導線連接區域3。在此凹 之尺Γ片凹槽26被安置於此層Μ中。其尺寸係對應於此晶片 的薄片之不對稱分離所造成。°在疋因為由前述產生個別元件時 在第3B圖中,顯示此声 層24的前端向後端延伸。“、:1圖。晶片凹槽26最好自此 骰子狀的凹槽。 __是’晶片凹槽26大致形成— 在第3C圖中,顯示此層 圖中’顯不此封裝體丨之層Μ的不同方向上之視圖。 1305949 在第4A圖中’顯示此層25之前視圖。此前視係面對於多層 堆疊中之此層24的後端’此後端係完全覆蓋住前端。僅有晶片凹 槽26相對於此層25形成窗口。經由這些窗口,此晶片區域7可 以被看到’而晶片可以被安置於晶片區域7中。此區域連線5可 以被用來建立一晶片區域7與介層孔3之間的電性連接。此層25 的區域連線5其與介層孔3之間的距離較與一晶片區域7之間的 距離為近。 在第4A圖的例示實施例中,三個晶片可以被放置在三個不同 • 的晶片區域7中,這些晶片可以分別被啟動。或是替代地,這些 晶片可以利用串接或並接方式放置在一共同晶片區域中。 在第4B圖中,顯示此層25的剖面圖。此層25可以形成一散 熱片。在此情況下,此層25最好包含有一陶瓷材料於其中。 在第4C ®中,顯示此層25的背面圖,其同時也顯示構成封 裝體1的底侧22。 在第5圖中’顯示一薄片27 ’其被分割成四個封裝體】。此 薄片最好包含多層喊材料之堆疊。特別是較佳,此多層堆疊包 • 含三層。此三層可以形成如對應第2圖到第4圖中的三層23、24、 25。之後,此薄片27的第一層可以具有一漏斗狀凹陷6,豆自上 方侧延伸,構成之後的封裝體1之上方侧2,至此第一層的底侧。 安排在此第-層的下游是第二層和第三層。圖中可見導線連接區 域30在第二層,而晶片區域7在第三層。 *與此薄片27連接之金屬化4最好是安排成延著一直線12。此 ' 薄片27也可以是分離安排成延著此直線12。此薄27最好是以 — 之後的侧表面29之介層孔3移除時,其可贿出在此固定表面19 的方式分離。其結果是,封裝m僅與固定表面19具有電 此側表面29是平坦的以為了之後封裝體丨固定之用,如安置在一 17 1305949 印刷電路板上,以使得元件的放置更為方便。舉例而言,此薄片 27係延著此直線丨2鋸開,此鋸開的執跡最好是與此直線12的寬 度對應。 更進一步的分離可以沿著此直線28,此薄片27可以利 斷的手段分離。 在第6圖中,一側面發射元件31其可自薄片27中分割,由 -^示來表示。其為―多層堆疊,最好包含層23、%和。此層 23提供有凹陷6。安排於凹陷6中的每-晶片區域6中為一晶^ 13 ^其藉由導線14連接手段與一導線連接區域30相連。此^片 13最好是利用一導電膠而與晶片區域7相連。 曰曰 此半導體晶片13可以視實施例之不同而改變其輕射發射之波 長。此波長可以在如紅、綠或是黃色光譜範圍中。 在第7圖中’顯示出一封裝體j被固定於一印刷電路板η上。 度21與厚度2G的比例為2:1時,會使得封裝體1在固 2的處理較為料。於焊接時,尖端_力15會施加於此封裝 A屈上。攻些作用力可以集中在如對稱地施加在焊锡條上。此 板以較佳地執行電性及/或熱傳導於封裝體1與印刷電路 組成 必須注意的是’層23、24和25可以由—定數目的部分層所 雖穌發_已麵触實_來加挪述 =是’本發明並未受限於其詳細描述内容。熟習此= 本情本發明所述之實施例加以修改及潤飾。然而,根據 、查==結構’所有具有實質上相同於本發明之組件結合而 此财上相同結果者皆不_本創作之精神範轉。因 此’所有此㈣換方式及修改樣式係意欲落在本發·隨 1305949 專利範圍及其均等物所界定的齡之中。 【圖式簡單說明】 、s沒些附加圖式第1至第7圖,包含且建構部分之本發明,用 於說明本發敗魏例,且伴隨本發狀綱,作鱗釋本發明 之特徵、優點及主旨,其中: U、出和1C圖分別顯示本發明之第—實施例中所揭露之 封裝體的前視、剖面以及—後視示意圖。 露之、2C和2D圖分別顯示本發明之第—實施例中所揭 第^ —第—層的前視、剖面、長轴剖面以及一後視示意圖。 封裝辦3B和3C圖分別顯示本發明之第—實施例中所揭露之 第一層的前視、剖面以及一後視示意圖。 封裝=B和4C圖分別顯示本發明之第—實施例中所揭露之 —θ的萷視、剖面以及一後視示意圖。 第6^顯^一分割成四個封裂本體之薄片的平面示意圖。 示意圖。2示本發明之實施例中所揭露—侧向發射桃的三維 弟7圖顯示-狀於印刷電路板之封裝體的示意圖。 【主要元件符號說明】 1封裝體 2上方側 3介層孔 4、10金屬連接線 5區域連接 6凹陷 19 1305949 晶片區域 孔徑角度 、18金屬層 尖端作用力 焊錫條 印刷電路板 固定表面 厚度 高度 底側 、24 、 25 層 晶片凹陷 薄片 直線 侧表面 導線連接區域 20

Claims (1)

1305949 月斗修波)正替換頁 第095Π9070號專利申請案 T多正後無劃線之中文說明書替換本 民國97年7月22日呈送-附件二 '、申請專利範圍: h 上方側、-相對於該上方側之底側、以 -固定表面,該封和該底側連接’且提供作為 導晶片連接區域安排在—第—層,該第二電性 傳導晶片連接區域安排在—第二層。 * W 2 利範圍第1項之封裝體,其中該陶究材料係在紫外線 3. 4. 5. 6. 如申請專利範圍第1項之封裝體 如申請專利範圍第1項之封裝體 如申請專利範圍第1項之封裴體 接區域為一導線連接區域。 如申請專利範圍第1項之封裝體 接£域為一晶片區域。 ’其中該陶瓷材料是氧化鋁。 ,其中該陶瓷材料是氮化鋁。 ,其中該第一電性傳導晶片連 ,其中該第二電性傳導晶片連 7. 如申請專利範圍帛1項封裝體,其中該封裝體更包含一介層 孔,其自該上方側至該底側延伸。 8. 如申請專利範圍第7項封裝體,其中該介層孔是以一半環型或 是半圓柱型方式形成。 1305949 γ- ----------------—_____________ .替換 9’ *申請專概圍第7項之封裝體,其巾該介層孔是沿著該固定 表面延伸。 10.如申請專利範圍第7項之封裝體,其中該介層孔是以一金屬化 導線環繞該上方侧及/或該底侧。 u.如申請專利範圍帛ίο項之封裝體,其中該金屬化導線係以一 拱形方式形成。 12. 如申睛專利範圍第1項封裝體,其中該封裝體更包含-凹陷, 其位於該上方側。 13. 如申請專利範圍帛12項封裝體,其中該凹陷係安排林 向該固絲面_側邊較㈣於棚絲_ 更 此軸的方叙伸。 忠又退離
14.如申請專利範圍第12項之封裝體 射體。 ’其中該凹陷係安排為—反 I5·如申請專利範圍第i項之封裝體,其中該封裝體的一高声斑— 厚度的一比例介於1:1到2:1之間。 ° ^、一 —種具有一封裝體的側面發射元件,其包含一上方側、一 於該上方側之底側、以及-側表面,該侧表面與 ^^目詞 底側連接’且提供作為-蚊表面,該封裝體 一陶瓷材料的層次,以及該些層次有與固定表^傾斜匕令 向,其特徵在於至少一半導體晶片被安置於—凹陷中:主方 體具有-第-電性傳導晶片連接區域和一第二電性傳^= 1305949 為修⑩ι.替換頁 連接區域,其中該第一電性傳導晶片連接區域安排在一第一 層,该第二電性傳導晶片連接區域安排在一第二層。 17.:種具有一封裝體的侧面發射元件,其包含一上方側、一相對 =該上方側之底側、以及—側表面,該侧表面與該上方侧和該 ^側連接’且提供作為―固絲面,該封裝體具有複數個包含 一陶究材料的層次’以及該些層次有與固定表面傾斜之一主方 向’其特徵在於至少兩個轉體晶片,其發出不同波長之轄射 • ^安置於-凹陷中,該封裝體具有-第-電性傳導晶片連接區 、:和-第二電性傳導晶片連接區域,其中該第—電性傳導晶片 f接區域安排在-第-層,該第二電性傳導晶片_區域安 在一第二層。 如申《月專利範圍第16項或第17項之侧面發射元件,其中該半 導體晶片係被一包覆材料所包覆住。 、/
19.如申請專利範圍第項或第n項之側面發射元件,更包含一 光學元素被安置於該半導體晶片的下游。 20·如申請專利範圍帛16項或第17項之侧面發射元件,其中 面發射元件被安置於一印刷電路板上。 Λ :係· 一電,二導及/或二 =牛式,與其:=:J 種生產-封裝體的方法’該封裝體包含—上方側、一 邊上方側之細、以及面,該·面無上方側和該底 22. 1305949
側連接,且提供作為一 向,該封裝體係利用=::=:斜之-主方 出,其中該複數個封裝本體的料具薄片來產 接區域安排在-第—層,以及—第 =傳導晶片連 排在-第二層。 m傳導晶片連接區域安 23.如申請專利範圍第22項之方法,其中該
.體 罐咖蝴__:上方侧= ,數個最好是安排成長方形_陷和介層孔,其自該上方側至 该底側,被安排介於兩個相鄰之該凹陷之間且該薄片以該介 層孔呈對稱分離的方式被分割成複數個封裝: / ^;, 24. 如申請專利範圍第23項之方法,其中該介層孔被鋸穿。 25. 如申請專利範圍第23項之方法,更包含至少一個輻射產生半 導體晶片在該分離之前被安置於該凹陷中。
26.如申請專利範圍第23項之方法,其中該封裝體以該介層孔利 用區域連接方式而與印刷電路板接觸的方式被安置於一印刷 電路板上。 4
TW095119070A 2005-05-30 2006-05-29 Package body and method for its production TWI305949B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005024668 2005-05-30

Publications (2)

Publication Number Publication Date
TW200703596A TW200703596A (en) 2007-01-16
TWI305949B true TWI305949B (en) 2009-02-01

Family

ID=37057036

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095119070A TWI305949B (en) 2005-05-30 2006-05-29 Package body and method for its production

Country Status (8)

Country Link
US (2) US8288791B2 (zh)
EP (1) EP1886359B1 (zh)
JP (1) JP5279488B2 (zh)
KR (1) KR101267477B1 (zh)
CN (1) CN100547821C (zh)
DE (1) DE112006001414A5 (zh)
TW (1) TWI305949B (zh)
WO (1) WO2006128416A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008011254A1 (de) 2007-09-19 2009-04-02 Osram Opto Semiconductors Gmbh Verfahen zum Verschließen von mindestens einer Ausnehmung eines Trägerelements für mindestens ein Halbleiterbauelement und Trägerelement für mindestens ein Halbleiterbauelement
DE102008049535A1 (de) * 2008-09-29 2010-04-08 Osram Opto Semiconductors Gmbh LED-Modul und Herstellungsverfahren
JP2011054736A (ja) * 2009-09-01 2011-03-17 Sharp Corp 発光装置、平面光源および液晶表示装置
US8431951B2 (en) * 2009-10-01 2013-04-30 Excelitas Canada, Inc. Optoelectronic devices with laminate leadless carrier packaging in side-looker or top-looker device orientation
US8791492B2 (en) 2009-10-01 2014-07-29 Excelitas Canada, Inc. Semiconductor laser chip package with encapsulated recess molded on substrate and method for forming same
US9018074B2 (en) 2009-10-01 2015-04-28 Excelitas Canada, Inc. Photonic semiconductor devices in LLC assembly with controlled molding boundary and method for forming same
TWI407546B (zh) * 2010-02-24 2013-09-01 Advanced Optoelectronic Tech 側向發光之半導體元件封裝結構
JP2012032763A (ja) * 2010-06-28 2012-02-16 Hitachi Consumer Electronics Co Ltd 液晶表示装置、バックライトおよびled
US9210796B2 (en) 2010-08-24 2015-12-08 Colorchip (Israel) Ltd. Light source mount
CN104112714B (zh) * 2013-04-19 2017-03-08 武汉赛丰科技有限公司 芯壳、芯匣及芯系统
KR20150004118A (ko) * 2013-07-02 2015-01-12 삼성디스플레이 주식회사 표시 장치용 기판, 상기 표시 장치용 기판의 제조 방법, 및 상기 표시 장치용 기판을 포함하는 표시 장치
CN104681690A (zh) * 2013-12-03 2015-06-03 复盛精密工业股份有限公司 侧向型发光二极管的支架结构
CN103873619B (zh) * 2014-03-23 2016-09-07 郑景文 杀菌手机护壳
DE102014106791B4 (de) * 2014-05-14 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement, Beleuchtungsvorrichtung und Verfahren zur Herstellung eines Halbleiterbauelements
US10098241B2 (en) 2015-10-23 2018-10-09 International Business Machines Corporation Printed circuit board with edge soldering for high-density packages and assemblies
JP6504019B2 (ja) * 2015-10-27 2019-04-24 豊田合成株式会社 発光装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4288841A (en) * 1979-09-20 1981-09-08 Bell Telephone Laboratories, Incorporated Double cavity semiconductor chip carrier
US4328530A (en) * 1980-06-30 1982-05-04 International Business Machines Corporation Multiple layer, ceramic carrier for high switching speed VLSI chips
US4681656A (en) * 1983-02-22 1987-07-21 Byrum James E IC carrier system
US4852227A (en) * 1988-11-25 1989-08-01 Sprague Electric Company Method for making a multilayer ceramic capacitor with buried electrodes and terminations at a castellated edge
EP0400175B1 (de) 1989-05-31 1994-12-28 Siemens Aktiengesellschaft Oberflächenmontierbares Opto-Bauelement
US5223746A (en) 1989-06-14 1993-06-29 Hitachi, Ltd. Packaging structure for a solid-state imaging device with selectively aluminium coated leads
JPH05275750A (ja) * 1992-03-25 1993-10-22 Sanyo Electric Co Ltd 光半導体装置
DE59402033D1 (de) 1993-09-30 1997-04-17 Siemens Ag Zweipoliges SMT-Miniatur-Gehäuse für Halbleiterbauelemente und Verfahren zu dessen Herstellung
JP3472429B2 (ja) 1997-02-28 2003-12-02 シャープ株式会社 側面発光表示装置の製造方法
TW473882B (en) * 1998-07-06 2002-01-21 Hitachi Ltd Semiconductor device
JP2001077408A (ja) * 1999-09-09 2001-03-23 Rohm Co Ltd 赤外線送受信モジュールの製造方法および赤外線送受信モジュール
US7078791B1 (en) * 2001-05-09 2006-07-18 Ess Technology, Inc. Chip on board package for imager
JP3668438B2 (ja) * 2001-06-07 2005-07-06 シャープ株式会社 チップ発光ダイオード
JP2003304002A (ja) * 2002-04-08 2003-10-24 Sharp Corp 面実装型光半導体装置の製造方法
SG107595A1 (en) * 2002-06-18 2004-12-29 Micron Technology Inc Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assembles and packages including such semiconductor devices or packages and associated methods
US7429757B2 (en) * 2002-06-19 2008-09-30 Sanken Electric Co., Ltd. Semiconductor light emitting device capable of increasing its brightness
KR100495211B1 (ko) 2002-11-25 2005-06-14 삼성전기주식회사 세라믹 다층기판 및 그 제조방법
JP2004253425A (ja) * 2003-02-18 2004-09-09 Tdk Corp 積層コンデンサ
JP2004266124A (ja) 2003-03-03 2004-09-24 Matsushita Electric Ind Co Ltd 半導体発光装置
TWI249864B (en) * 2003-03-20 2006-02-21 Toyoda Gosei Kk LED lamp
JP4166611B2 (ja) * 2003-04-01 2008-10-15 シャープ株式会社 発光装置用パッケージ、発光装置
CN102290409B (zh) 2003-04-01 2014-01-15 夏普株式会社 发光装置
JP2005005380A (ja) * 2003-06-10 2005-01-06 Sanyo Electric Co Ltd 半導体装置の製造方法
KR100541079B1 (ko) 2003-06-10 2006-01-10 삼성전기주식회사 세라믹 패키지 및 그 제조방법
JP3876250B2 (ja) * 2003-06-24 2007-01-31 スタンレー電気株式会社 表面実装型半導体電子部品および製造方法
US20080025030A9 (en) * 2003-09-23 2008-01-31 Lee Kong W Ceramic packaging for high brightness LED devices
JP4792726B2 (ja) * 2003-10-30 2011-10-12 日亜化学工業株式会社 半導体素子用支持体の製造方法
WO2005069388A1 (ja) 2004-01-20 2005-07-28 Nichia Corporation 半導体発光素子
KR101131259B1 (ko) * 2004-03-24 2012-03-30 스탄레 덴끼 가부시키가이샤 발광 장치의 제조방법 및 발광 장치
US7114252B2 (en) * 2004-06-17 2006-10-03 Toko, Inc. Large scale simultaneous circuit encapsulating apparatus
US7649270B2 (en) * 2004-08-06 2010-01-19 A. L. M. T. Corp. Collective substrate, semiconductor element mount, semiconductor device, imaging device, light emitting diode component and light emitting diode
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
TWI253714B (en) * 2004-12-21 2006-04-21 Phoenix Prec Technology Corp Method for fabricating a multi-layer circuit board with fine pitch
JP4689637B2 (ja) * 2007-03-23 2011-05-25 シャープ株式会社 半導体発光装置
US7547630B2 (en) * 2007-09-26 2009-06-16 Texas Instruments Incorporated Method for stacking semiconductor chips

Also Published As

Publication number Publication date
DE112006001414A5 (de) 2008-03-06
WO2006128416A2 (de) 2006-12-07
US8772065B2 (en) 2014-07-08
WO2006128416A3 (de) 2007-08-09
US20130005091A1 (en) 2013-01-03
KR101267477B1 (ko) 2013-05-31
JP5279488B2 (ja) 2013-09-04
CN100547821C (zh) 2009-10-07
CN101213677A (zh) 2008-07-02
JP2008546192A (ja) 2008-12-18
US8288791B2 (en) 2012-10-16
US20090230420A1 (en) 2009-09-17
EP1886359A2 (de) 2008-02-13
TW200703596A (en) 2007-01-16
KR20080016686A (ko) 2008-02-21
EP1886359B1 (de) 2019-07-03

Similar Documents

Publication Publication Date Title
TWI305949B (en) Package body and method for its production
US7772609B2 (en) LED package with structure and materials for high heat dissipation
US7670872B2 (en) Method of manufacturing ceramic LED packages
CN101346584B (zh) 具有led的照明器具
US7868345B2 (en) Light emitting device mounting substrate, light emitting device housing package, light emitting apparatus, and illuminating apparatus
US8101966B2 (en) Light-emitting diode lamp with low thermal resistance
CN103824923B (zh) 一种半导体发光芯片、半导体照明灯具及其制造方法
EP2290717B1 (en) Light emitting apparatus and light unit
KR100933920B1 (ko) 발광유니트 및 그 제조방법
JP2015127834A (ja) 光半導体装置
JP2008288536A (ja) 表面実装型セラミック基板
US8373195B2 (en) Light-emitting diode lamp with low thermal resistance
JP2011035264A (ja) 発光素子用パッケージ及び発光素子の製造方法
JP2008235827A (ja) 発光装置
TW201203636A (en) Light emitting diode device and lighting device using the same
JP2015103714A (ja) 発光装置
JP2004311917A (ja) 発光素子収納用パッケージおよび発光装置
JP5817390B2 (ja) 発光装置
JP2007115874A (ja) 接合用パターンの構造、その形成方法及び発光装置
JP4480736B2 (ja) 発光装置
TWM326223U (en) Package structure of light emitting diode
JP5870582B2 (ja) 発光装置
TW201228051A (en) LED chip and the manufacturing method of LED chip and chip
JP2013045786A (ja) 発光装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees