JP2854492B2 - チップ抵抗器 - Google Patents
チップ抵抗器Info
- Publication number
- JP2854492B2 JP2854492B2 JP5064562A JP6456293A JP2854492B2 JP 2854492 B2 JP2854492 B2 JP 2854492B2 JP 5064562 A JP5064562 A JP 5064562A JP 6456293 A JP6456293 A JP 6456293A JP 2854492 B2 JP2854492 B2 JP 2854492B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resistor
- electrodes
- overcoat
- primary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、チップ抵抗器の改良に
関するものである。
関するものである。
【０００２】
【従来の技術】チップ抵抗器は、例えば図７に示すよう
に、基板５０と、基板５０の相対両側にてその上面及び
下面にそれぞれ形成した一次電極５１ａ，５２ａ及び５
１ｂ，５２ｂと、上面及び下面の一次電極をそれぞれ導
通する二次電極５３，５４と、上面の一次電極５１ａ，
５２ａに接触させて設けた抵抗体５５と、この抵抗体５
５上に施したアンダーコート５６と、抵抗体５５及びア
ンダーコート５６を覆うミドルコート５７と、ミドルコ
ート５７を被覆するオーバーコート５８とを備える。こ
こでは、アンダーコート５６、ミドルコート５７及びオ
ーバーコート５８で保護コートが構成される。
に、基板５０と、基板５０の相対両側にてその上面及び
下面にそれぞれ形成した一次電極５１ａ，５２ａ及び５
１ｂ，５２ｂと、上面及び下面の一次電極をそれぞれ導
通する二次電極５３，５４と、上面の一次電極５１ａ，
５２ａに接触させて設けた抵抗体５５と、この抵抗体５
５上に施したアンダーコート５６と、抵抗体５５及びア
ンダーコート５６を覆うミドルコート５７と、ミドルコ
ート５７を被覆するオーバーコート５８とを備える。こ
こでは、アンダーコート５６、ミドルコート５７及びオ
ーバーコート５８で保護コートが構成される。
【０００３】
【発明が解決しようとする課題】上記のようなチップ抵
抗器は、図８に示すように、オーバーコート５８側を下
向けにして回路基板６０に装着するバルク実装（裏面装
着）を行う場合がある。しかしながら、図７のような通
常の抵抗器では、基板５０の上面に位置する二次電極５
３，５４の面よりもオーバーコート５８の面が高いた
め、つまり基板５０上の相対端部における二次電極５
３，５４とオーバーコート５８とに高低差があるため、
バルク実装のように抵抗器を逆様にしてはんだ６０，６
１ではんだ付けする際、抵抗器の一方側が引っ張られて
他方側が浮き上がる所謂マンハッタン現象が生じ易い。
抗器は、図８に示すように、オーバーコート５８側を下
向けにして回路基板６０に装着するバルク実装（裏面装
着）を行う場合がある。しかしながら、図７のような通
常の抵抗器では、基板５０の上面に位置する二次電極５
３，５４の面よりもオーバーコート５８の面が高いた
め、つまり基板５０上の相対端部における二次電極５
３，５４とオーバーコート５８とに高低差があるため、
バルク実装のように抵抗器を逆様にしてはんだ６０，６
１ではんだ付けする際、抵抗器の一方側が引っ張られて
他方側が浮き上がる所謂マンハッタン現象が生じ易い。
【０００４】従って、本発明の目的は、バルク実装をす
る場合にマンハッタン現象が起こらないようにしたチッ
プ抵抗器を提供することにある。
る場合にマンハッタン現象が起こらないようにしたチッ
プ抵抗器を提供することにある。
【０００５】
【課題を解決するための手段】前記目的を達成するため
に、本発明のチップ抵抗器は、基板と、この基板の両端
部に設けた一次電極と、この一次電極に接触させて前記
基板端部に設けた二次電極と、前記一次電極に接触させ
て設けた抵抗体と、この抵抗体及び前記一次電極を覆う
保護コートとを備えるチップ抵抗器において、前記保護
コートは前記一次電極の一部を露出させる切除部を基板
端部の略中央に有し、前記二次電極は保護コートの端部
上にも設けられると共に、前記切除部にて一次電極と接
触するように切除部にも形成されていることを特徴とす
る。
に、本発明のチップ抵抗器は、基板と、この基板の両端
部に設けた一次電極と、この一次電極に接触させて前記
基板端部に設けた二次電極と、前記一次電極に接触させ
て設けた抵抗体と、この抵抗体及び前記一次電極を覆う
保護コートとを備えるチップ抵抗器において、前記保護
コートは前記一次電極の一部を露出させる切除部を基板
端部の略中央に有し、前記二次電極は保護コートの端部
上にも設けられると共に、前記切除部にて一次電極と接
触するように切除部にも形成されていることを特徴とす
る。
【０００６】
【作用】保護コートが一次電極の一部を露出させる切除
部を基板端部の略中央に有し、この切除部により保護コ
ートに凹部が形成されることにより、換言すれば凹部に
よって保護コート（即ち抵抗器の４隅付近）に実質的に
凸部が形成されることにより、保護コート側を回路基板
に装着するバルク実装を行う場合、抵抗器が保護コート
の４箇所の凸部にて回路基板に接触するので、保護コー
トと回路基板との接触面積が増える上に、回路基板に対
して抵抗器が安定して支持される。その結果、バルク実
装時に、はんだ付けによるマンハッタン現象が起こらな
くなる。
部を基板端部の略中央に有し、この切除部により保護コ
ートに凹部が形成されることにより、換言すれば凹部に
よって保護コート（即ち抵抗器の４隅付近）に実質的に
凸部が形成されることにより、保護コート側を回路基板
に装着するバルク実装を行う場合、抵抗器が保護コート
の４箇所の凸部にて回路基板に接触するので、保護コー
トと回路基板との接触面積が増える上に、回路基板に対
して抵抗器が安定して支持される。その結果、バルク実
装時に、はんだ付けによるマンハッタン現象が起こらな
くなる。
【０００７】
【実施例】以下、本発明のチップ抵抗器を実施例に基づ
いて説明する。一実施例に係る抵抗器の外観斜視図を図
１に、図１の線Ａ−Ａにおける断面図を図２に、図１の
線Ｂ−Ｂにおける断面図を図３に、平面図を図４に示
す。このチップ抵抗器は、基板１０と、基板１０の相対
両側にてその上面及び下面にそれぞれ形成した一次電極
１１ａ，１２ａ及び１１ｂ，１２ｂと、上面と下面の一
次電極をそれぞれ導通する二次電極１３，１４と、上面
の一次電極１１ａ，１２ａに接触させて設けた抵抗体１
５と、抵抗体１５上に施したアンダーコート１６と、抵
抗体１５及びアンダーコート１６を覆うミドルコート１
７と、ミドルコート１７及び一次電極１１ａ，１２ａを
被覆するオーバーコート１８とを備える。そして、アン
ダーコート１６、ミドルコート１７及びオーバーコート
１８で保護コートが構成される。
いて説明する。一実施例に係る抵抗器の外観斜視図を図
１に、図１の線Ａ−Ａにおける断面図を図２に、図１の
線Ｂ−Ｂにおける断面図を図３に、平面図を図４に示
す。このチップ抵抗器は、基板１０と、基板１０の相対
両側にてその上面及び下面にそれぞれ形成した一次電極
１１ａ，１２ａ及び１１ｂ，１２ｂと、上面と下面の一
次電極をそれぞれ導通する二次電極１３，１４と、上面
の一次電極１１ａ，１２ａに接触させて設けた抵抗体１
５と、抵抗体１５上に施したアンダーコート１６と、抵
抗体１５及びアンダーコート１６を覆うミドルコート１
７と、ミドルコート１７及び一次電極１１ａ，１２ａを
被覆するオーバーコート１８とを備える。そして、アン
ダーコート１６、ミドルコート１７及びオーバーコート
１８で保護コートが構成される。
【０００８】この実施例では、基板１０上の相対両側に
おいて一次電極１１ａ，１２ａ上にまで延在するオーバ
ーコート１８上に二次電極１３，１４が設けられてお
り、電極１１ａ，１１ｂ，１３と、電極１２ａ，１２
ｂ，１４とでそれぞれ基板１０の相対両側の電極が構成
される。又、保護コートのうち、オーバーコート１８
が、基板１０上の一次電極１１ａ，１２ａ上を通り、基
板１０の相対両側の端部まで延びていると共に、一次電
極１１ａ，１２ａのほぼ中央部を露出させるための切欠
き（切除部）１８ａ，１８ｂを有する。この切欠き１８
ａ，１８ｂにより、オーバーコート１８を一次電極１１
ａ，１２ａ上に設けることによる一次電極１１ａ，１２
ａと二次電極１３，１４とのコンタクトの減少を防ぐこ
とができる。即ち、図３から分かるように、切欠き１８
ａの部分で二次電極１３が一次電極１１ａと接触し、一
次電極１１ａと二次電極１３との接触面積が十分に確保
され、両電極１１ａ，１３の導通が確実になる。同様に
切欠き１８ｂにおいても、二次電極１４が一次電極１２
ａに接触している。又、オーバーコート１８は、切欠き
１８ａ，１８ｂの位置が凹部となる。
おいて一次電極１１ａ，１２ａ上にまで延在するオーバ
ーコート１８上に二次電極１３，１４が設けられてお
り、電極１１ａ，１１ｂ，１３と、電極１２ａ，１２
ｂ，１４とでそれぞれ基板１０の相対両側の電極が構成
される。又、保護コートのうち、オーバーコート１８
が、基板１０上の一次電極１１ａ，１２ａ上を通り、基
板１０の相対両側の端部まで延びていると共に、一次電
極１１ａ，１２ａのほぼ中央部を露出させるための切欠
き（切除部）１８ａ，１８ｂを有する。この切欠き１８
ａ，１８ｂにより、オーバーコート１８を一次電極１１
ａ，１２ａ上に設けることによる一次電極１１ａ，１２
ａと二次電極１３，１４とのコンタクトの減少を防ぐこ
とができる。即ち、図３から分かるように、切欠き１８
ａの部分で二次電極１３が一次電極１１ａと接触し、一
次電極１１ａと二次電極１３との接触面積が十分に確保
され、両電極１１ａ，１３の導通が確実になる。同様に
切欠き１８ｂにおいても、二次電極１４が一次電極１２
ａに接触している。又、オーバーコート１８は、切欠き
１８ａ，１８ｂの位置が凹部となる。
【０００９】前述したように、オーバーコート１８は、
切欠き１８ａ，１８ｂの部分を除いて、基板１０上の一
次電極１１ａ，１２ａ上まで延び、このオーバーコート
１８の両端部上に二次電極１３，１４が設けられている
（図４参照）。因みに、オーバーコート１８を、図５の
ように切欠きを形成せずに基板１０の端部まで延伸した
場合、一次電極１１ａ，１２ａと二次電極１３，１４と
のコンタクトが基板１０の隅部だけになり、両電極の接
触面積が僅かになるため、信頼性が低くなる。
切欠き１８ａ，１８ｂの部分を除いて、基板１０上の一
次電極１１ａ，１２ａ上まで延び、このオーバーコート
１８の両端部上に二次電極１３，１４が設けられている
（図４参照）。因みに、オーバーコート１８を、図５の
ように切欠きを形成せずに基板１０の端部まで延伸した
場合、一次電極１１ａ，１２ａと二次電極１３，１４と
のコンタクトが基板１０の隅部だけになり、両電極の接
触面積が僅かになるため、信頼性が低くなる。
【００１０】上記のようなチップ抵抗器では、オーバー
コート１８が基板１０の上面端部まで設けられているた
め、基板１０の上面端部とオーバーコート１８との高低
差がなくなる。従って、図６において、このチップ抵抗
器をバルク実装する場合、基板１０の４隅付近の部分
（図４の円で囲んだ４箇所の部分）が回路基板２０に接
触し、抵抗器のオーバーコート１８側と回路基板２０と
の接触面積が増え、前記４箇所で抵抗器が支持されるた
め、はんだ２１，２２ではんだ付けする際にマンハッタ
ン現象が起こらない。因みに、オーバーコート１８が切
欠き１８ａ，１８ｂを有しない場合は、基板１０の４隅
付近に凸部が形成されないが、基板１０の４隅付近に凸
部が存在する方が、バルク実装の際の抵抗器の安定性を
より高めることができる。又、バルク実装の際に、凸部
と凸部の間の隙間、即ちオーバーコート１８の切欠き１
８ａ，１８ｂにはんだが入り込むことで、はんだフィレ
ットが形成されて、はんだと抵抗器（特に二次電極１
３，１４）との接触面積が増加するので、接着（実装）
強度が向上する。
コート１８が基板１０の上面端部まで設けられているた
め、基板１０の上面端部とオーバーコート１８との高低
差がなくなる。従って、図６において、このチップ抵抗
器をバルク実装する場合、基板１０の４隅付近の部分
（図４の円で囲んだ４箇所の部分）が回路基板２０に接
触し、抵抗器のオーバーコート１８側と回路基板２０と
の接触面積が増え、前記４箇所で抵抗器が支持されるた
め、はんだ２１，２２ではんだ付けする際にマンハッタ
ン現象が起こらない。因みに、オーバーコート１８が切
欠き１８ａ，１８ｂを有しない場合は、基板１０の４隅
付近に凸部が形成されないが、基板１０の４隅付近に凸
部が存在する方が、バルク実装の際の抵抗器の安定性を
より高めることができる。又、バルク実装の際に、凸部
と凸部の間の隙間、即ちオーバーコート１８の切欠き１
８ａ，１８ｂにはんだが入り込むことで、はんだフィレ
ットが形成されて、はんだと抵抗器（特に二次電極１
３，１４）との接触面積が増加するので、接着（実装）
強度が向上する。
【００１１】なお、上記抵抗器で、オーバーコート１８
の端部上に二次電極１３，１４を形成するには、図４に
示すような形状のオーバーコート１８を形成した後、基
板１０の側面及び下面にそれぞれ二次電極１３，１４を
形成する時（ディップ時）に同時に形成すればよい。上
記実施例では、保護コートのうちオーバーコート１８の
みを基板１０の端部まで延伸してあるが、オーバーコー
ト１８だけでなく、例えばミドルコート１７も、或いは
アンダーコート１６をも基板１０の端部まで設けても構
わない。要するに、保護コートが一次電極の一部を露出
させる切除部を有していればよい。又、一次及び二次電
極は、一次電極が抵抗体に接触し、二次電極が一次電極
に接触し、切除部から一次電極の一部が露出すると共
に、二次電極と回路基板のパターン配線との十分なコン
タクトが取れれば特定されない。
の端部上に二次電極１３，１４を形成するには、図４に
示すような形状のオーバーコート１８を形成した後、基
板１０の側面及び下面にそれぞれ二次電極１３，１４を
形成する時（ディップ時）に同時に形成すればよい。上
記実施例では、保護コートのうちオーバーコート１８の
みを基板１０の端部まで延伸してあるが、オーバーコー
ト１８だけでなく、例えばミドルコート１７も、或いは
アンダーコート１６をも基板１０の端部まで設けても構
わない。要するに、保護コートが一次電極の一部を露出
させる切除部を有していればよい。又、一次及び二次電
極は、一次電極が抵抗体に接触し、二次電極が一次電極
に接触し、切除部から一次電極の一部が露出すると共
に、二次電極と回路基板のパターン配線との十分なコン
タクトが取れれば特定されない。
【００１２】
【発明の効果】本発明のチップ抵抗器は、以上説明した
ように構成されるため、実質的に保護コート（即ち抵抗
器の４隅付近）に凸部が形成され、バルク実装の際に
は、その保護コートの４箇所の凸部にて回路基板に接触
するので、保護コートと回路基板との接触面積が増える
上に、回路基板に対して抵抗器が安定して支持される。
その結果、バルク実装時に、はんだ付けによるマンハッ
タン現象が起こらなくなる。又、バルク実装の際に、凸
部と凸部の間、即ち保護コートの切除部にはんだが入り
込むことで、はんだフィレットが形成されて、はんだと
抵抗器（特に二次電極）との接触面積が増加するので、
接着（実装）強度が向上する。
ように構成されるため、実質的に保護コート（即ち抵抗
器の４隅付近）に凸部が形成され、バルク実装の際に
は、その保護コートの４箇所の凸部にて回路基板に接触
するので、保護コートと回路基板との接触面積が増える
上に、回路基板に対して抵抗器が安定して支持される。
その結果、バルク実装時に、はんだ付けによるマンハッ
タン現象が起こらなくなる。又、バルク実装の際に、凸
部と凸部の間、即ち保護コートの切除部にはんだが入り
込むことで、はんだフィレットが形成されて、はんだと
抵抗器（特に二次電極）との接触面積が増加するので、
接着（実装）強度が向上する。
【図１】一実施例に係るチップ抵抗器の外観斜視図であ
る。
る。
【図２】図１に示すチップ抵抗器の線Ａ−Ａにおける断
面図である。
面図である。
【図３】図１に示すチップ抵抗器の線Ｂ−Ｂにおける断
面図である。
面図である。
【図４】図１に示すチップ抵抗器の平面図である。
【図５】図１に示すチップ抵抗器におけるオーバーコー
トの別形態を説明するための平面図である。
トの別形態を説明するための平面図である。
【図６】図１に示すチップ抵抗器をバルク実装する際の
状態を示す図である。
状態を示す図である。
【図７】従来例に係るチップ抵抗器の要部断面図であ
る。
る。
【図８】図７に示すチップ抵抗器をバルク実装する際の
状態を示す図である。
状態を示す図である。
１０ 基板 １１ａ，１２ａ 基板上面の一次電極 １１ｂ，１２ｂ 基板下面の一次電極 １３，１４ 二次電極 １５ 抵抗体 １８ オーバーコート １８ａ，１８ｂ オーバーコートの切欠き（切除部）
Claims (1)
- 【請求項１】基板と、この基板の両端部に設けた一次電
極と、この一次電極に接触させて前記基板端部に設けた
二次電極と、前記一次電極に接触させて設けた抵抗体
と、この抵抗体及び前記一次電極を覆う保護コートとを
備えるチップ抵抗器において、 前記保護コートは前記一次電極の一部を露出させる切除
部を基板端部の略中央に有し、前記二次電極は保護コー
トの端部上にも設けられると共に、前記切除部にて一次
電極と接触するように切除部にも形成されていることを
特徴とするチップ抵抗器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5064562A JP2854492B2 (ja) | 1993-03-24 | 1993-03-24 | チップ抵抗器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5064562A JP2854492B2 (ja) | 1993-03-24 | 1993-03-24 | チップ抵抗器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06275401A JPH06275401A (ja) | 1994-09-30 |
| JP2854492B2 true JP2854492B2 (ja) | 1999-02-03 |
Family
ID=13261804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5064562A Expired - Lifetime JP2854492B2 (ja) | 1993-03-24 | 1993-03-24 | チップ抵抗器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2854492B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2320620B (en) * | 1996-12-20 | 2001-06-27 | Rohm Co Ltd | Chip type resistor and manufacturing method thereof |
| AU2002324848A1 (en) | 2002-09-03 | 2004-03-29 | Vishay Intertechnology, Inc. | Flip chip resistor and its manufacturing method |
| JP4057462B2 (ja) | 2003-04-28 | 2008-03-05 | ローム株式会社 | チップ抵抗器およびその製造方法 |
| CN104795192A (zh) * | 2014-01-16 | 2015-07-22 | 国巨股份有限公司 | 晶片电阻器 |
| JP6678293B2 (ja) * | 2016-01-12 | 2020-04-08 | パナソニックＩｐマネジメント株式会社 | チップ抵抗器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6447001A (en) * | 1987-08-18 | 1989-02-21 | Murata Manufacturing Co | Square-shaped chip resistor |
-
1993
- 1993-03-24 JP JP5064562A patent/JP2854492B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06275401A (ja) | 1994-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6426880B1 (en) | Surface mounted device with grooves on a termination lead | |
| CN101267710B (zh) | 印刷电路板单元和印刷线路板 | |
| JP2854492B2 (ja) | チップ抵抗器 | |
| JPH05226803A (ja) | 実装回路基板 | |
| CN115315070A (zh) | 电路板、电路板组件和电子设备 | |
| JP3134572B2 (ja) | 射出成形プリント基板配線構造 | |
| EP1104225B1 (en) | Surface mounting component and mounted structure of surface mounting component | |
| WO2024202697A1 (ja) | 電子部品 | |
| JPH11251186A (ja) | スタック型セラミックコンデンサ | |
| JP2859221B2 (ja) | 電子部品の端子構造 | |
| JPH10256695A (ja) | 電気部品接続構造及びランドパターン構造 | |
| JP2000030903A (ja) | チップ型部品 | |
| JP2000173802A (ja) | チップ型抵抗器の構造 | |
| JP2833178B2 (ja) | 半導体チップ用パッケージ | |
| JPH0637575A (ja) | 圧電部品 | |
| JPH0864458A (ja) | 角形チップ部品 | |
| US6424535B1 (en) | Hybrid circuit with contact surfaces (solder pads) | |
| JPH0321096B2 (ja) | ||
| JPH06334292A (ja) | 可撓性基板の端子構造 | |
| JP3225191B2 (ja) | チップ抵抗器 | |
| JPS61107791A (ja) | 印刷配線板 | |
| JPH07254763A (ja) | 表面実装形半導体パッケージ及びプリント基板 | |
| JPH0155578B2 (ja) | ||
| JP2001156202A (ja) | セラミック多層基板 | |
| JPH11186685A (ja) | プリント基板の接続構造 |