JP3915188B2 - チップ抵抗器及びその製造方法 - Google Patents

チップ抵抗器及びその製造方法 Download PDF

Info

Publication number
JP3915188B2
JP3915188B2 JP24503897A JP24503897A JP3915188B2 JP 3915188 B2 JP3915188 B2 JP 3915188B2 JP 24503897 A JP24503897 A JP 24503897A JP 24503897 A JP24503897 A JP 24503897A JP 3915188 B2 JP3915188 B2 JP 3915188B2
Authority
JP
Japan
Prior art keywords
layer
electrode
resistor
ceramic substrate
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24503897A
Other languages
English (en)
Other versions
JPH10144501A (ja
Inventor
浩司 下山
恵一 中尾
涼 木村
尚継 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP24503897A priority Critical patent/JP3915188B2/ja
Publication of JPH10144501A publication Critical patent/JPH10144501A/ja
Application granted granted Critical
Publication of JP3915188B2 publication Critical patent/JP3915188B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は電子回路に広く使われるチップ抵抗器に関し、特に低抵抗、低TCR特性を有するチップ抵抗器およびその製造方法に関するものである。
【0002】
【従来の技術】
近年、携帯電話、ムービー、ノートパソコンなどに代表されるように、小型電子機器の需要は高まる一方であり、今後これらの電子機器の小型化、高性能化はこれに用いられるチップ型電子部品の小型化、高性能化に依存していると言って過言でない。厚膜抵抗体としては酸化ルテニウムおよびその複合酸化物であるルテニウム酸ビスマスやルテニウム酸鉛を主成分とする組成物が知られており(例えば、特公昭58−37963号公報参照)、種々の分野で利用されている。
【0003】
従来のチップ抵抗器の製造方法の一例について図面に基づいて説明する。図12は、従来の角形チップ抵抗器の構造の一例を示す斜視図であり、図13は図12のA−A’部における断面図である。一般にこの種の角形チップ抵抗器の製造方法は、まず、96%アルミナからなるチップ状のアルミナ基板10の上面に、上部電極11を形成し、次にアルミナ基板10の上面の一部に、上記上部電極と接続するように抵抗体12を形成し、さらにこの抵抗体12を完全に覆うように、ホウケイ酸鉛系ガラスからなる保護膜14を形成している。一般的には、上記保護膜14は、スクリーン印刷によりパターン形成を行った後、500〜800℃という高温で焼成する事により形成される。
【0004】
次に上記アルミナ基板10の端面部に、上部電極11とを接続するようにAg系の厚膜でなる端面電極13を形成し、このときこの端面電極13は、一般に600℃付近の高温で焼成する事により形成される。最後に、はんだ付けを行うときの信頼性を確保するために、上記端面電極13を覆うようにNiめっき膜15を電気めっきにより形成し、そしてはんだめっき膜16をこのNiめっき膜15を覆うように形成して角形チップ抵抗器を得ている。
【0005】
上記のような製造方法にて製造されるチップ抵抗器においては、一般に、抵抗体となる導電粒子として酸化ルテニウムを主成分とする厚膜グレーズ抵抗体材料が用いられるが、この酸化ルテニウムのみからなる抵抗体材料では、抵抗値の温度変化を示す抵抗温度係数(以下、TCRという)が大きくなるため、金属酸化物などのTCR調整材を添加することにより±50ppm/℃程度以内という低い値にして用いる必要があった。
【0006】
しかし、このような抵抗体材料を用いた場合、酸化ルテニウムの比抵抗が高いために、1Ω以下の低い抵抗値を有するチップ抵抗器を形成することが困難であった。そのため、1Ω以下の低抵抗体材料としてJIS C2521や同C2532に記載されているような抵抗温度係数の小さい銅/ニッケル合金を用いたチップ抵抗器が提案されている。
【0007】
すなわち、この合金材料を箔または板の形状に加工してアルミナ基板上に張りつける構造や、銅粉、ニッケル粉そしてガラスフリットを有機ビヒクルにて混練した抵抗体ペーストをアルミナ基板上に印刷した後、不活性雰囲気中にて焼成する事によって合金膜を形成する構造のものが提案されている(特開平2−308501号公報、特開平3−270104号公報参照)。
【0008】
【発明が解決しようとする課題】
しかしながら、前者の場合、合金箔或いは合金板を加工する方法は、チップ部品の形状が益々小型化の方向に進んでいる中で限界があり、またトリミングはレーザーを用いることができず、研摩等では限界があり、さらにコスト的にも印刷方法に比較して不利であるため、あまり量産性に優れたものではなかった。
【0009】
また、後者の場合、抵抗体膜と基板の接着や抵抗値の調整にガラスを用いており、銅、ニッケル以外の成分が多く含まれていることから、温度係数が銅−ニッケル合金の物性値と異なってくるとともに、ガラス成分は焼成条件によって金属成分中や焼結粒子界面への拡散挙動が異なるために、安定した抵抗値特性が得られにくいという課題を有していた。
【0010】
さらに、銅、ニッケル粉を用いたペースト法では、給電部の端子電極の特性や抵抗体/電極界面の構造が抵抗器としての特性を大きく左右するため、抵抗値としては100mΩまでが限界であり、さらに低い抵抗値を実現することは困難であった。
【0011】
前述のごとく、近年、チップ抵抗器の形状は益々小型化の傾向となる一方、電子回路の電流検出などに用いられる低抵抗でかつ、低TCR特性を有するチップ抵抗器の要望が益々高まっており、更に用いられる用途の性能から、低抵抗、低TCR特性に加え、高精度、高信頼性をも満足するようなチップ抵抗器が切望されている。
【0012】
本発明は、上述した課題を解決し、上記要望に応えるものであり、1Ω以下、特に100mΩ以下の低抵抗、低TCR特性を持ち、かつ高信頼性を有するチップ抵抗器及びその製造方法を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明は、セラミック基板と、このセラミック基板の少なくとも片面に形成された銅/ニッケル合金および5重量%以下のガラスフリットからなる抵抗層と、この抵抗層の両端部にそれぞれを上面から面接触するように形成された一対の上面電極層と、この上面電極層の少なくとも一部を覆うように前記セラミック基板の両端部に形成された一対の端面電極とを有するチップ抵抗器であり、特に、抵抗層と上面電極層とはセラミック基板上で同時焼成されたものであって、これらの抵抗層と上面電極層の接合が金属接合であり、抵抗層と上面電極層との接合界面には、ガラスフリットが含まれず、かつ合金化された拡散層を有するため、界面には特性に影響を与えるような不純物が介在せず、低抵抗、低TCR特性でかつ耐熱性に優れたチップ抵抗器が得られる。
【0014】
【発明の実施の形態】
(実施の形態1)
図1は本発明の第1の実施の形態におけるチップ抵抗器の断面模式図を示す。図において、3は抵抗層であり、方形の絶縁基板(以下、単に基板と呼ぶ)1の片面に、(表1)に示すような合金組成よりなる抵抗体ペーストを用いてスクリーン印刷などの厚膜技術により印刷形成している。次に基板1に対向する一対の両端部に抵抗層3と面接触するように上面電極層2を抵抗層3と同じ方法で印刷形成し、この抵抗層3と上面電極層2とを中性雰囲気もしくは還元雰囲気中にて同時焼成している。その後、この抵抗層3の一部を覆うように保護膜層4を形成し、また基板1の対向する一対の両端部にコ字状かつ、抵抗層3の保護膜層4で覆われていない部分に端面電極層5を形成している。さらにこの端面電極層5を覆うNiめっき膜6を形成し、このNiめっき膜6上にはんだめっき膜7を形成している。
【0015】
以下に、チップ抵抗器の作製方法について詳述する。抵抗体ペーストは銅/ニッケル合金粉(平均粒子径5μmのアトマイズ粉)を用い、これにガラスフリットを添加した混合粉体を無機組成物とした。ガラスフリットは硼珪酸鉛ガラスを金属粉に対して5重量%の割合にて添加し、また、ビヒクル成分には有機バインダであるエチルセルロースをターピネオールで溶かしたものを用い、これを有機ビヒクル組成物とした。これらの無機組成物と有機ビヒクル組成物を三本ロールにて混練し抵抗体ペーストとした。
【0016】
次に、上面電極ペーストは銅粉(平均粒子径:2μm)または銀粉(平均粒子径:5μm)を用い、ビヒクル成分には有機バインダであるエチルセルロースをターピネオールで溶かしたものを用い、これを有機ビヒクル組成物とした。これらの無機組成物と有機ビヒクル組成物を三本ロールにて混練し上面電極ペーストとした。
【0017】
このようにして調整した前記抵抗体ペーストをスクリーン版を用いて基板1(96%アルミナ基板)上に抵抗体パターンを印刷し、100℃の温度で10分間乾燥させるとともに、続いて前記上面電極ペーストを抵抗体パターンの上面にスクリーン版を用いて図1に示すような所定のパターンに印刷し、100℃の温度で10分間乾燥させた。次にこの基板1を窒素雰囲気焼成のできるプロファイルにて抵抗体、電極の同時焼成を行って抵抗層3と上面電極層2を同時形成し、さらに基板1を分割して端面電極5として銅電極を設けた後、抵抗層3の保護膜としてエポキシ樹脂をスクリーン印刷にて保護膜層4を形成し、160℃、30分の条件にて樹脂硬化させた。できた抵抗体素子の抵抗値、抵抗値の温度係数(TCR)および信頼性(高温放置試験、熱衝撃試験)について評価した。
【0018】
また、比較例として図13に示すような構造になるように上部電極11としてガラスフリットを含む銅電極あるいは銀電極を形成した後、合金粉とガラスと有機ビヒクルを前記と同様にペースト化したものをアルミナ基板10(96%アルミナ基板)上に印刷し、100℃の温度で10分間乾燥させた後、N2雰囲気下で(表1)に示す焼成条件にて加熱して抵抗体の焼成を行った。
【0019】
次に焼成後の抵抗器の評価方法について示す。抵抗値は試料を温度25±2℃、湿度65±10%RHの雰囲気に30分間以上静置したのち4端子法で求めた。また、TCR特性は抵抗器を恒温槽に入れ試料を温度雰囲気に30分間以上静置したのち、25℃と125℃の抵抗値を測定しその変化率を求めた。
【0020】
信頼性評価項目である熱衝撃試験はあらかじめ所定の温度に設定された2つの試験槽(−45℃、+150℃)があり、一つの試験槽に30分間保持した後すぐに、他方の試験槽に30分間曝される試験を500サイクル繰り返した後の抵抗値変化率を評価した。また、高温放置試験は150℃に保持された試験槽に1000時間放置した後の抵抗値変化率を評価した。
【0021】
また作製した抵抗器の合金層断面部をX線回折装置を用いて結晶構造を明らかにした。
【0022】
【表1】
Figure 0003915188
【0023】
(表1)の結果より、従来の構造にて作製された比較例の抵抗体膜は上部電極との接続が高精度、高信頼性を要求される抵抗体としての品質としては不十分であることが分かる。その時の膜質を断面観察すると抵抗体12と上部電極11との界面においてガラスフリットの存在や空隙などが多くみられ、焼結による緻密化が十分に進んでいないことが分かった。
【0024】
一方本発明方法にて作製された抵抗層3と上面電極層2の界面はガラスフリットを含んでいないために不純物が介在せず、また同時焼結によって上面電極層2と抵抗層3との金属拡散によって結合された明確な界面を持たない結晶構造が実現できていることが分かった。このことは同時焼結によって銅もしくは銀が抵抗層である銅/ニッケル合金層中に拡散することによってはっきりとした界面の無い拡散層を有することが信頼性面で優れた熱安定性を示すものと思われる。焼結後の金属膜をX線回折装置にて解析したところ均一な銅/ニッケル合金層を形成している事が分かった。さらに、膜質を走査型電子顕微鏡にて観察したところ空隙の殆ど無い緻密な焼結膜が得られていることが分かった。
【0025】
次に図2の製造工程図に従ってこのチップ抵抗器の具体的な製造方法を説明する。
【0026】
銅/ニッケル合金粉末とガラスフリットの比率を変えた抵抗体組成物を三本ロールミルにより混合し、粘度20〜25万パスカル・秒の抵抗体ペーストを調整した(Step1)。
【0027】
このペーストをアルミナ基板にスクリーン印刷、乾燥(抵抗体サイズ:2mm角、乾燥膜厚:40μm)して抵抗体を形成し(Step2)、上面電極層として銅粉(平均粒子径:2μm)または銀粉(平均粒子径:5μm)と有機ビヒクルとを3本ロールミルにより混練し、粘度20〜25万パスカル・秒の電極ペーストを調整した(Step3)。この電極ペーストを用いて図1に示すような前記抵抗体の上面に面接触する構造になるようにスクリーン印刷、乾燥形成(乾燥膜厚:30μm)する(Step4)。その後、窒素雰囲気下で900℃にて10分間保持して焼成し抵抗層3および上面電極層2を作製した(Step5)。
【0028】
ついで端面電極として市販の銅電極ペーストを用いて端面に膜厚約50〜100μmになるように塗布し、窒素雰囲気にて800℃にて10分間焼成して端面電極層5を形成した(Step6)。その後YAGレーザーにより抵抗層3を切断トリミングを行ない(Step7)、続いて保護膜としてエポキシ樹脂ペースト(Step8)を抵抗層上に印刷・硬化(硬化膜厚:40μm、150℃にて30分間硬化保持)して保護膜層4を作製した(Step9)。
【0029】
その後、チップ部品とするためにNiめっき6及びはんだめっき7を端面に処理することによって(Step10,11)、実装時のはんだ濡れ性を高める設計を実施した。
【0030】
このような製造方法にて得られた抵抗器は(表1)から明らかなように、高温放置、熱衝撃試験といった耐熱特性において十分な信頼性を有していることが分かる。高温において安定な理由としては金属層の界面を明確に持たないで、合金化された拡散層を有していることと、上面電極層に不純物であるガラスフリットを含まないために低抵抗、低TCR特性で耐熱性に優れたチップ抵抗器を実現できた。
【0031】
また、一般的には銅/ニッケルの合金比率を変えることにより抵抗温度係数(TCR特性)は400〜−200ppm/℃の範囲で調節可能であるが、本実施の形態1では焼成温度条件も含めて40〜−20ppm/℃の範囲に抑えられ、また、抵抗値も10mΩまでの低抵抗値範囲までカバーできた。しかも、抵抗体として要求される接着強度も優れている。また、その他の信頼性評価においても実用上十分な抵抗体としての耐久性を有していた。
【0032】
なお、保護膜として本実施の形態では樹脂ペーストを用いたが、通常よく使われるガラスペーストを用いても同様の効果が得られることは言うまでもない。
【0033】
(実施の形態2)
以下に、(表2)に示す合金粉混合比組成のものを用いて、実施の形態1と同様の方法で調整した抵抗体ペーストを、(表2)に示す焼成雰囲気で実施の形態1と同様に印刷焼成して得られたチップ抵抗器について説明する。
【0034】
このようにして作製したチップ抵抗器の抵抗値、抵抗値の温度係数(TCR)、信頼性(高温放置、熱衝撃試験)について評価した。
【0035】
また、比較例として図13に示すような上部電極11が形成された基板10上に合金粉とガラスフリットと有機ビヒクルを実施の形態1と同様にペースト化したものをスクリーン版を用いて印刷し、100℃の温度で10分間乾燥させた後、N2雰囲気下で1000℃に加熱して抵抗体の焼成を行った。その後、実施の形態1と同様に端面電極、保護膜を形成し抵抗器とした。
【0036】
焼成後の抵抗器の評価方法も実施の形態1と同様の方法で求めた。その結果を(表2)に示す。
【0037】
【表2】
Figure 0003915188
【0038】
(表2)から明らかなように、本実施の形態方法にて作製された抵抗層3と上面電極層2の界面は不純物が介在せず、また同時焼結によって上面電極層2と抵抗層3との金属拡散によって結合された明確な界面を持たない結晶構造が実現できている。このことは同時焼結によって界面の無い拡散層を有することが信頼性面で優れた熱安定性を示すものである。これらのことより、低抵抗、低TCR特性を有し、信頼性に優れた特性を示すチップ抵抗器が得られることが分かる。
【0039】
なお、上面電極層として銅電極を用いる場合には、焼成温度が600〜1000℃の範囲であれば、抵抗値や抵抗温度係数について再現性が良好であり、銀電極を用いる場合には、焼成温度が600〜850℃の範囲であれば、抵抗値や抵抗温度係数について再現性が良好である。しかし、銀電極を用いるときに銀と抵抗層の銅との合金化が低温で起こるためにあまり高温には上げられない。また、焼成雰囲気として窒素雰囲気中より還元雰囲気中にて焼成する事によってさらに低抵抗を実現できる。
【0040】
(実施の形態3)
図3は本発明の第3の実施の形態のチップ抵抗器の断面模式図を示す。このチップ抵抗器においては、方形の基板1の片面に基板に対向する一対の両端部に下面電極層8をスクリーン印刷などの厚膜技術により印刷焼成して形成する。下面電極層8には金属粉として銅あるいは銀粉を用い、ガラスフリットとして硼珪酸鉛ガラスを金属粉に対して3wt%添加した電極ペーストを用いた。次に、(表3)に示す合金組成になる抵抗体ペーストを用いてスクリーン印刷などの厚膜技術により抵抗層3を図3に示すように下面電極層8の上に印刷形成する。次に基板1に対向する一対の両端部に抵抗層3と面接触するように上面電極層2を抵抗層3と同じ方法にて印刷形成する。そしてこの抵抗層3と上面電極層2とを中性雰囲気、もしくは還元雰囲気中にて同時焼成することによって形成する。その後、保護膜および端面電極の形成は実施の形態1と同様な方法にて形成する。
【0041】
できたチップ抵抗器の抵抗値、抵抗値の温度係数(TCR)、信頼性(高温放置試験、熱衝撃試験)についても実施の形態1と同様な評価をした。
【0042】
【表3】
Figure 0003915188
【0043】
(表3)から明らかなように、第3の実施の形態によれば、非常に低い抵抗値を有し、熱衝撃特性、耐熱の長期信頼性試験においても非常に優れた抵抗体が得られ、各種電気特性の信頼性も優れている。
【0044】
比較例として従来法にて作製された抵抗体は、耐熱性の長期信頼性という観点からは不十分な性能を示した。
【0045】
以上のように実施の形態1〜3によれば、上面電極層と抵抗層とが合金化された界面を有しているために耐熱特性的に安定な電極構造が得られる低抵抗値、低TCR特性を有し、かつ耐熱性の長期信頼性において抵抗値変化の極めて少ない高精度のチップ抵抗器を実現するとともに、抵抗器を安価に製造できるという有利な効果が得られる。
【0046】
なお、実施の形態1〜3の厚膜抵抗体組成物は、抵抗値を下げる意味から高温(600〜1000℃)での焼成であり、ガラスフリットはガラス転移点が450〜800℃の高融点ガラスフリット、特に硼珪酸鉛ガラス系、硼珪酸亜鉛ガラス系の1種または2種以上が好適である。抵抗温度係数は一般にはゼロに近い方が好ましいため、±400ppm/℃の値が性能、価格などの観点から選択されていたが、本実施の形態により価格・性能比で10倍に近いものが得られた。
【0047】
また、基板の材料としては600〜1000℃の焼成温度に耐えられるものであればよく、たとえばアルミナ、フォルステライト、ムライト、窒化アルミニウムのほか、ガラスセラミック系の基板が広く使用できる。
【0048】
(実施の形態4)
図4は本発明の第4の実施の形態におけるチップ抵抗器の断面模式図である。図において、3は抵抗層であり、方形のセラミック基板(以下、単に基板と呼ぶ)1の両面に(表4)に示すような合金組成よりなる抵抗体ペーストを用いてスクリーン印刷などの厚膜形成技術により印刷形成している。次にこの抵抗層3の両端部に抵抗層3と面接触するように上面電極層2を抵抗層3と同じ方法で印刷形成し、さらに基板1の両側面に少なくとも上面電極層2の一部を覆うように一対のコ字状の端面電極層5を形成して、これらを中性雰囲気もしくは還元雰囲気中にて同時焼成している。
【0049】
以下に、抵抗体ペーストの作製方法について示す。銅−ニッケル系合金粉は平均粒子径2μmのアトマイズ粉を用い、これにガラスを添加した混合粉体を無機組成物とした。また、ビヒクルには有機バインダであるエチルセルロースをターピネオールで溶かしたものを用い、これを有機組成物とした。これらの無機組成物と有機組成物を三本ロールにて混練し、抵抗層3を形成する抵抗体ペーストとした。
【0050】
次に、上面電極層2を形成する電極ペーストの作製方法を示す。銅粉は平均粒子径2μmの粉を用い、これを無機組成物とした。また、ビヒクルには有機バインダであるエチルセルロースをターピネオールで溶かしたものを用い、これを有機組成物とした。これらの無機組成物と有機組成物を三本ロールにて混練し、上面電極層2用の電極ペーストとした。
【0051】
以下に、チップ抵抗器の作製方法について示す。まず抵抗層3用の抵抗体ペーストを基板1(96%アルミナ基板6.4×3.2mm)の両面に印刷し、100℃の温度で10分間乾燥させた。次に、上面電極層2用の電極ペーストを抵抗層3の上面に面接触する構造になるようにスクリーン印刷し乾燥させた。ついで端面電極層5として市販の銅電極ペーストを用いて端面に膜厚約50〜100μmになるように塗布し、その後これらを窒素雰囲気にて900℃−10分間焼成して図4のようなチップ抵抗器を作製した。
【0052】
以下に、チップ抵抗器の評価方法について示す。チップ抵抗器の上面電極層2間の電極距離を4.0mmとし、焼成抵抗体の膜幅を2.5mmで形成し、上面電極層2にプローブを固定して4端子法で端子間抵抗値を求めた。また、TCR特性は、チップ抵抗器を恒温槽に入れて25℃と125℃の抵抗値を測定し、その変化率を求めた。高温放置における抵抗値変化は、焼成抵抗体に図10,11に示すような保護層11として樹脂をコート(層厚約50μm)、160℃で1000時間放置したときの抵抗値変化率を求めた。
【0053】
作製したチップ抵抗器の断面部を走査電子顕微鏡、電子線マイクロアナライザ、X線微小回折計を用いて構造を明らかにした。
【0054】
結果を(表4)に示す。
【0055】
【表4】
Figure 0003915188
【0056】
(表4)より明らかなように本実施の形態のチップ抵抗器によれば、抵抗層を両面に形成することによって低抵抗値、低TCR、高信頼性のチップ抵抗器が得られ、しかも抵抗体層の焼成粒子径が40μm以下、層厚が30μm以下のため、YAGレーザーによるトリミングを行うことができる。一般に金属箔や金属線であればレーザーのエネルギーを反射するためレーザートリミングを行うことができず、また、サンドブラスト等のトリミングでは、簡単にしかも高精度のトリミングを行うことができず、本実施の形態のチップ抵抗器は非常に有効的なものである。
【0057】
(実施の形態5)
図5は本発明の第5の実施の形態におけるチップ抵抗器の断面模式図である。図において、3は抵抗層であり、8は(表5)に示すような合金組成よりなる金属箔8(6.4×3.2mm、厚さ=0.04mm)である。
【0058】
なお、抵抗層3用の抵抗体ペーストの作製は、実施の形態4と同様の方法で行なった。
【0059】
以下に、チップ抵抗器の作製方法について示す。まず抵抗層3を形成する抵抗体ペーストを金属箔8上に印刷し、100℃の温度で10分間乾燥させた後、窒素雰囲気にて900℃−10分間焼成し、図5のようなチップ抵抗器を作製した。
【0060】
チップ抵抗器の評価方法については、実施の形態4と同様の方法で行ない、その結果を(表5)に示す。
【0061】
【表5】
Figure 0003915188
【0062】
(実施の形態6)
図6は本発明の第6の実施の形態におけるチップ抵抗器の断面模式図である。図において3は抵抗層で、8は(表6)に示すような金属箔であり、方形の基板1の両面に(表6)に示すような合金組成よりなる抵抗体ペーストを用いてスクリーン印刷などの厚膜形成技術により印刷形成している。次に、この抵抗層3の両端部に抵抗層3と面接触するように上面電極層2を抵抗層3と同じ方法で印刷形成し、さらに基板1の両側面に少なくとも上面電極層2の一部を覆うように一対のコ字状の端面電極層5を形成してこれらを中性雰囲気もしくは還元雰囲気中にて同時焼成している。
【0063】
なお、抵抗層3用の抵抗体ペーストの作製および上面電極層2用の電極ペーストの作製については、実施の形態4と同様の方法で行なった。
【0064】
以下に、チップ抵抗器の作製方法について示す。まず基板1(96%アルミナ基板6.4×3.2mm)上に金属箔8(3.8×2.3mm、厚さ=0.02mm)を接着等で固定させ、その上に抵抗層3を形成する抵抗体ペーストを印刷し、100℃の温度で10分間乾燥させた。次に、上面電極層2を形成する電極ペーストを抵抗層3の上面に面接触する構造になるようにスクリーン印刷し乾燥させた。次に端面電極層5として市販の銅電極ペーストを用いて端面に膜厚約50〜100μmになるように塗布し、その後これらを窒素雰囲気にて900℃−10分間焼成して図6のようなチップ抵抗器を作製した。
【0065】
チップ抵抗器の評価方法については、実施の形態4と同様の方法で行ない、その結果を(表6)に示す。
【0066】
【表6】
Figure 0003915188
【0067】
(実施の形態7)
図7は本発明の第7の実施の形態におけるチップ抵抗器の断面模式図ある。
【0068】
なお、本実施の形態は、第6の実施の形態の金属箔8に代え、(表7)に示されるような金属線9を用いた例を示しており、金属線9として直径=0.6mm、長さ=3.8mmのものを用い、基板1上に設けられたスリット(図示せず)にはまり込めるように構成されている。
【0069】
チップ抵抗器の評価方法については、実施の形態4と同様の方法で行ない、その結果を(表7)に示す。
【0070】
【表7】
Figure 0003915188
【0071】
(実施の形態8)
図8は本発明の第8の実施の形態におけるチップ抵抗器の断面模式図である。図において3は抵抗層で、8は(表8)に示すような金属箔であり、方形の基板1のもう一方の片面には(表8)に示すような合金組成よりなる抵抗体ペーストを用いてスクリーン印刷などの厚膜形成技術により印刷形成している。次に、この抵抗層3の両端部に抵抗層3と面接触するように上面電極層2を抵抗層3と同じ方法で印刷形成し、さらに基板1の両側面に少なくとも上面電極層2の一部を覆うように一対のコ字状の端面電極層5を形成して、これらを中性雰囲気もしくは還元雰囲気中にて同時焼成している。
【0072】
なお、抵抗層3用の抵抗体ペーストの作製および上面電極層2用の電極ペーストの作製については、実施の形態4と同様の方法で行なった。
【0073】
以下にチップ抵抗器の作製方法について示す。まず基板1(96%アルミナ基板6.4×3.2mm)の片面に金属箔8(6.4×2.5mm、厚さ=0.1mm)を接着等で固定し、抵抗層3を形成する抵抗体ペーストを金属箔8とは反対の面に印刷し、100℃の温度で10分間乾燥させた。次に上面電極層2を形成する電極ペーストを抵抗層3の上面に面接触する構造になるようにスクリーン印刷形成し乾燥させた。ついで端面電極層5として市販の銅電極ペーストを用いて端面に膜厚約50〜100μmになるように塗布し、その後、これらを窒素雰囲気にて900℃−10分間焼成して図8のようなチップ抵抗器を作製した。
【0074】
チップ抵抗器の評価方法については、実施の形態4と同様の方法で行ない、その結果を(表8)に示す。
【0075】
【表8】
Figure 0003915188
【0076】
(実施の形態9)
図9は本発明の第9の実施の形態におけるチップ抵抗器の断面模式図である。図において3は抵抗層で、9は(表9)に示すような金属線であり、方形の基板1の両面に(表8)に示すような合金組成よりなる抵抗体ペーストを用いてスクリーン印刷などの厚膜形成技術により印刷形成している。次に、この抵抗層3の両端部に抵抗層3と面接触するように上面電極層2を抵抗層3と同じ方法で印刷形成し、さらに基板1の両側面に少なくとも両面に設けられた上面電極層2の一部を覆うように一対のコ字状の端面電極層5を形成して、これらを中性雰囲気もしくは還元雰囲気中にて同時焼成している。
【0077】
なお、抵抗層3用の抵抗体ペーストの作製および上面電極層2用の電極ペーストの作製については実施の形態4と同様の方法で行なった。
【0078】
以下に、チップ抵抗器の作製方法について示す。まず基板1(96%アルミナ基板6.4×3.2mm)の片面に設けられたスリット(図示せず)に金属線9(直径=0.6mm、長さ=3.8mm)を挿入固定する。次に、抵抗層3を形成する抵抗体ペーストをその両面に印刷し、100℃の温度で10分間乾燥させた。次に、上面電極層2を形成する電極ペーストを両抵抗層3の上面に面接触する構造になるようにスクリーン印刷形成し乾燥させた。ついで端面電極層5として市販の銅電極ペーストを用いて端面に膜厚約50〜100μmになるように塗布し、その後、これらを窒素雰囲気にて900℃−10分間焼成して図9のようなチップ抵抗器を作製した。
【0079】
チップ抵抗器の評価方法については、実施の形態4と同様の方法で行ない、その結果を(表9)に示す。
【0080】
【表9】
Figure 0003915188
【0081】
なお、実施の形態4〜9では端面電極層5として上裏面抵抗体の導通をとる例について示したが、基板1にスルーホール等を形成し金属ペーストや金属を埋めて導通させて低抵抗チップ抵抗器を形成することも可能である。また、金属箔あるいは金属線を用いる場合、基板1に凹凸(スリット)をつけて凹部に金属箔、金属線を固定して抵抗器を形成すると接着等の手間が省けるとともに、接着剤に含まれる特性に影響を与えるような物質を用いずにそれらを確実に固定することができ、非常に有効である。
【0082】
また、本実施の形態では、YAGレーザーによるトリミングの例を説明したが、その他のレーザーによるトリミングを行なっても同様の効果が得られることは言ういうまでもなく、抵抗体層の膜厚をそのレーザーによるトリミングが可能な範囲に形成すればよく、特に焼成粒子径が40μm以下、層厚が30μm以下の場合が好ましいことが実験的に見い出されている。
【0083】
【発明の効果】
以上のように、本発明によれば、抵抗層と上面電極層の接合が金属接合で行なわれるため、その界面には特性に影響を与えるような不純物が介在せず、銅/ニッケル合金の材料特性を十分に生かした低抵抗、低TCR特性を有し、かつ耐熱特性に優れた高信頼性の優れたチップ抵抗器が実現できる。
【0084】
また、焼成抵抗体層の焼結粒子径を30μm以下で、かつその膜厚が40μm以下になるように構成されているため、レーザーによるトリミングが可能となり、サンドブラスト等による研摩に比べ非常に簡単にしかも精度良くトリミングを行なうことが可能となり、非常に安価でかつ高精度のチップ抵抗器が実現できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態におけるチップ抵抗器の模式断面図
【図2】同実施の形態の製造工程図
【図3】本発明の第3の実施の形態におけるチップ抵抗器の模式断面図
【図4】本発明の第4の実施の形態におけるチップ抵抗器の模式断面図
【図5】本発明の第5の実施の形態におけるチップ抵抗器の模式断面図
【図6】本発明の第6の実施の形態におけるチップ抵抗器の模式断面図
【図7】本発明の第7の実施の形態におけるチップ抵抗器の模式断面図
【図8】本発明の第8の実施の形態におけるチップ抵抗器の模式断面図
【図9】本発明の第9の実施の形態におけるチップ抵抗器の模式断面図
【図10】本発明の第4の実施の形態におけるチップ抵抗器に保護層として樹脂コーティングが施された様子を示す斜視図
【図11】同一部切欠断面図
【図12】従来のチップ抵抗器の構成を示す斜視図
【図13】同A−A’断面図
【符号の説明】
1 基板
2 上面電極層
3 抵抗層
4 保護膜層
5 端面電極層
6 Niめっき膜
7 はんだめっき膜
8 下面電極層

Claims (13)

  1. セラミック基板と、このセラミック基板の少なくとも片面に設けられた銅/ニッケル合金粉および5重量%以下のガラスフリットからなる抵抗層と、この抵抗層の両端部にそれぞれ上面から面接触するように設けられた一対の上面電極層と、この上面電極層の少なくとも一部を覆うように前記セラミック基板の両側面に設けられた一対の端面電極とを備え、前記抵抗層と前記上面電極層とはセラミック基板上で同時焼成されたものであって、これらの前記抵抗層と前記上面電極層との接合が金属接合であり、前記抵抗層と前記上面電極層との接合界面には、ガラスフリットが含まれず、かつ合金化された拡散層を有するチップ抵抗器。
  2. 上面電極層の抵抗値が抵抗層より低いことを特徴とする請求項1記載のチップ抵抗器。
  3. 上面電極層が銅電極または銀電極からなることを特徴とする請求項2記載のチップ抵抗器。
  4. セラミック基板と、このセラミック基板の少なくとも片面の両端部に設けられた一対の下面電極層と、この一対の下面電極層をつなぐように設けられた銅/ニッケル合金粉および5重量%以下のガラスフリットからなる抵抗層と、この抵抗層の前記下面電極層と対向する両端部にそれぞれ上面から面接触するように設けられた一対の上面電極層と、この上面電極層の少なくとも一部を覆うように前記セラミック基板の両側面に設けられた一対の端面電極とを備え、前記抵抗層と前記上面電極層とはセラミック基板上で同時焼成されたものであって、これらの前記抵抗層と前記上面電極層との接合が金属接合であり、前記抵抗層と前記上面電極層との接合界面には、ガラスフリットが含まれず、かつ合金化された拡散層を有するチップ抵抗器。
  5. 上面電極層および下面電極層の抵抗値が抵抗層より低いことを特徴とする請求項4記載のチップ抵抗器。
  6. 上面電極層および下面電極層が銅電極または銀電極からなることを特徴とする請求項4記載のチップ抵抗器。
  7. セラミック基板の少なくとも片面に銅/ニッケル合金粉および5重量%以下のガラスフリットからなる抵抗層を形成する工程と、この抵抗層の両端部にそれぞれ上面から面接触するように一対の上面電極層を形成し、前記抵抗層と前記上面電極層とを同時に焼成する工程と、焼結形成された上面電極層の少なくとも一部を覆うように前記セラミック基板の両側面に一対の端面電極を形成する工程とを有し、焼結形成された抵抗層と上面電極層とが金属接合により接合されていることを特徴とするチップ抵抗器の製造方法。
  8. 抵抗層および上面電極層を窒素雰囲気下でまたは水素を含んだ還元雰囲気下で600〜1000℃の温度で焼結形成することを特徴とする請求項7記載のチップ抵抗器の製造方法。
  9. セラミック基板の少なくとも片面の両端部に一対の下面電極層を形成する工程と、この一対の下面電極層をつなぐように銅/ニッケル合金粉および5重量%以下のガラスフリットからなる抵抗層を形成する工程と、この抵抗層の両端部にそれぞれ上面から面接触するように一対の上面電極層を形成し、前記抵抗層と前記上面電極層とを同時に焼成する工程と、焼結形成された上面電極層の少なくとも一部を覆うように前記セラミック基板の両側面に一対の端面電極を形成する工程とを有し、焼結形成された下面電極層と抵抗層および抵抗層と上面電極層とがそれぞれ金属接合により接合されていることを特徴とするチップ抵抗器の製造方法。
  10. 抵抗層および上面電極層を窒素雰囲気下でまたは水素を含んだ還元雰囲気下で600〜1000℃の温度で焼結形成することを特徴とする請求項9記載のチップ抵抗器の製造方法。
  11. セラミック基板の両面に設けられ少なくとも銅/ニッケル合金粉末および5重量%以下のガラスフリットからなる焼結形成された焼成抵抗体層と、この両面の焼成抵抗体層のそれぞれの両端部の一部を少なくとも覆うように設けられた端子電極と、この端子電極のそれぞれの両端部の一部を少なくとも覆うように前記セラミック基板の両側面に設けられた端面電極とを備え、前記焼成抵抗体層と前記端子電極とはセラミック基板上で同時焼成されたものであって、これらの前記焼成抵抗体層と前記端子電極との接合界面が金属接合であり、前記焼成抵抗体層と前記上面電極層との接合界面には、ガラスフリットが含まれず、かつ合金化された拡散層を有し、前記セラミック基板の少なくとも片面に設けられた焼成抵抗体層の焼結粒子径が30μm以下で、かつその膜厚が40μm以下であることを特徴とするチップ抵抗器。
  12. その端面電極の少なくとも一部を残して樹脂でその全体を覆うことを特徴とする請求項11に記載されたチップ抵抗器。
  13. セラミック基板の両面に少なくとも銅/ニッケル合金粉末からなる抵抗体層を形成する工程と、この抵抗体層のそれぞれの両端部の一部を少なくとも覆うように端子電極を形成する工程と、この端子電極のそれぞれの両端部の一部を少なくとも覆うように前記セラミック基板の両側面に端面電極を形成後、前記抵抗体層と前記端子電極とを同時に焼成する工程と、この焼成された抵抗体をトリミングする工程とを備え、前記セラミック基板の少なくとも片面に設けられた抵抗体層の膜厚をレーザーによるトリミングが行える膜厚範囲内に形成したことを特徴とするチップ抵抗器の製造方法。
JP24503897A 1996-09-11 1997-09-10 チップ抵抗器及びその製造方法 Expired - Fee Related JP3915188B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24503897A JP3915188B2 (ja) 1996-09-11 1997-09-10 チップ抵抗器及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-240294 1996-09-11
JP24029496 1996-09-11
JP24503897A JP3915188B2 (ja) 1996-09-11 1997-09-10 チップ抵抗器及びその製造方法

Publications (2)

Publication Number Publication Date
JPH10144501A JPH10144501A (ja) 1998-05-29
JP3915188B2 true JP3915188B2 (ja) 2007-05-16

Family

ID=26534661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24503897A Expired - Fee Related JP3915188B2 (ja) 1996-09-11 1997-09-10 チップ抵抗器及びその製造方法

Country Status (1)

Country Link
JP (1) JP3915188B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4841914B2 (ja) 2005-09-21 2011-12-21 コーア株式会社 チップ抵抗器
JP2007088161A (ja) * 2005-09-21 2007-04-05 Koa Corp チップ抵抗器
WO2018061961A1 (ja) * 2016-09-27 2018-04-05 パナソニックIpマネジメント株式会社 チップ抵抗器
WO2022075238A1 (ja) * 2020-10-06 2022-04-14 パナソニックIpマネジメント株式会社 チップ抵抗器、及び製造方法

Also Published As

Publication number Publication date
JPH10144501A (ja) 1998-05-29

Similar Documents

Publication Publication Date Title
US6314637B1 (en) Method of producing a chip resistor
US7285232B2 (en) Conductive paste and ceramic electronic component
JPS62265796A (ja) セラミツク多層配線基板およびその製造法
JP2002305102A (ja) サーミスタおよびその製造方法
JP2591205B2 (ja) サーミスタ
JP4431052B2 (ja) 抵抗器の製造方法
US7075405B2 (en) Multilayer chip varistor and method of manufacturing the same
US4953273A (en) Process for applying conductive terminations to ceramic components
JP3058097B2 (ja) サーミスタチップ及びその製造方法
JP3760770B2 (ja) 積層セラミック電子部品及びその製造方法
JP3915188B2 (ja) チップ抵抗器及びその製造方法
JP3642100B2 (ja) チップ抵抗器およびその製造方法
JP4993545B2 (ja) 電子部品および電子部品の製造方法
JP2000100601A (ja) チップ抵抗器
JPH06302406A (ja) チップ型サーミスタ及びその製造方法
JP3791085B2 (ja) 抵抗体ペースト及びそれを用いた抵抗器及びその製造方法
JP2004214643A (ja) 積層チップバリスタとその製造方法
JP3580391B2 (ja) 導電性チップ型セラミック素子の製造方法
JP2001057301A (ja) 抵抗器およびその製造方法
JP2004088019A (ja) 電極組成物および電子部品
JP2001143905A (ja) チップ型サーミスタの製造方法
JP2001023438A (ja) 導電性ペーストおよびセラミック電子部品
JP2000106301A (ja) チップ抵抗器及びその製造方法
JP2021193710A (ja) 厚膜抵抗器及びその製造方法
JPH09120932A (ja) 積層電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031216

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040114

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060309

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070129

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140216

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees