JPH0793490B2 - 実装基板の製造方法 - Google Patents
実装基板の製造方法Info
- Publication number
- JPH0793490B2 JPH0793490B2 JP63224714A JP22471488A JPH0793490B2 JP H0793490 B2 JPH0793490 B2 JP H0793490B2 JP 63224714 A JP63224714 A JP 63224714A JP 22471488 A JP22471488 A JP 22471488A JP H0793490 B2 JPH0793490 B2 JP H0793490B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mounting
- chip
- adhesive
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はICチップ等の実装部品が搭載された実装基板の
製造方法に関し、詳しくは実装部品を接着剤により基板
上に接着するとともに、基板回路の導体上に生成した金
属突起を介して基板回路に電気的に接続する、簡便で安
価かつ適用範囲の多様性に優れた実装基板の製造方法に
関する。
製造方法に関し、詳しくは実装部品を接着剤により基板
上に接着するとともに、基板回路の導体上に生成した金
属突起を介して基板回路に電気的に接続する、簡便で安
価かつ適用範囲の多様性に優れた実装基板の製造方法に
関する。
［従来の技術］ 従来、フラットパッケージやテープキャリヤ等のICパッ
ケージを実装した回路基板を製造する場合、パッケージ
のアウタリードと基板の導体パターン部との接続は主に
半田付けにより行なわれている。
ケージを実装した回路基板を製造する場合、パッケージ
のアウタリードと基板の導体パターン部との接続は主に
半田付けにより行なわれている。
具体的には、例えば、ポリイミドフィルムに銅箔をラミ
ネートしエッチングして回路パターンを形成した回路基
板を用い、まず、部品実装部分やコネクタ部以外の部分
にカバーレイフィルムあるいはソルダーレジストインク
を被覆して絶縁する。次に、コネクタ部の端子にはNi
（ニッケル）を下地として金メッキを0.2μｍ程度行な
い、回路の部品実装部分には半田めっきや防錆処理を行
なう。さらに、部品実装部分にペースト状のクリーム半
田をスクリーン印刷法により塗布してから、部品をマウ
ンタにより搭載し、トンネル型連続炉により遠赤外線で
リフロー加熱（230℃×10秒）することにより、半田付
けする。そして、このようにして部品が実装された基板
を洗浄し、フラックスを除去することにより、最終的に
実装基板を得ることができる。
ネートしエッチングして回路パターンを形成した回路基
板を用い、まず、部品実装部分やコネクタ部以外の部分
にカバーレイフィルムあるいはソルダーレジストインク
を被覆して絶縁する。次に、コネクタ部の端子にはNi
（ニッケル）を下地として金メッキを0.2μｍ程度行な
い、回路の部品実装部分には半田めっきや防錆処理を行
なう。さらに、部品実装部分にペースト状のクリーム半
田をスクリーン印刷法により塗布してから、部品をマウ
ンタにより搭載し、トンネル型連続炉により遠赤外線で
リフロー加熱（230℃×10秒）することにより、半田付
けする。そして、このようにして部品が実装された基板
を洗浄し、フラックスを除去することにより、最終的に
実装基板を得ることができる。
一方、ベアICチップを直接実装する方法としては、大別
して、ワイヤボンディング法とワイヤレスボンディング
法がある。
して、ワイヤボンディング法とワイヤレスボンディング
法がある。
ワイヤボンディング法とは基板の導体パターンとICチッ
プの電極パッドとをボンディングワイヤにより接続する
ものである。ICチップおよび基板に対するボンディング
ワイヤ両端の接合は、超音波併用熱圧着方式が一般的で
ある。
プの電極パッドとをボンディングワイヤにより接続する
ものである。ICチップおよび基板に対するボンディング
ワイヤ両端の接合は、超音波併用熱圧着方式が一般的で
ある。
ワイヤボンディング法は通常、ガラス基板、セラミック
基板およびガラエポ基板上へのベアICの実装に用いられ
る。ただし、一部では、フレキシブル基板への実装も行
なわれており、この場合、ベアICチップと他のチップ部
品とは別々に実装される。すなわち、まず、基板上にベ
アICチップをワイヤボンディング法により接続して樹脂
で封止した後、他のチップ部品が上述のようにして半田
付けされる。
基板およびガラエポ基板上へのベアICの実装に用いられ
る。ただし、一部では、フレキシブル基板への実装も行
なわれており、この場合、ベアICチップと他のチップ部
品とは別々に実装される。すなわち、まず、基板上にベ
アICチップをワイヤボンディング法により接続して樹脂
で封止した後、他のチップ部品が上述のようにして半田
付けされる。
ワイヤレスボンディング法とは、ワイヤによらず、バン
プ等を介してICチップを基板に直接接続させるものであ
り、半田バンプを用いるフリップチップ方式、Auバンプ
を用いるTAB方式、Auメッキ銅バンプを用いる導電ペー
スト（Ag−pd）方式、導電ゴムコネクタ方式、などが知
られている。
プ等を介してICチップを基板に直接接続させるものであ
り、半田バンプを用いるフリップチップ方式、Auバンプ
を用いるTAB方式、Auメッキ銅バンプを用いる導電ペー
スト（Ag−pd）方式、導電ゴムコネクタ方式、などが知
られている。
TAB方式の場合、具体的には例えば、ベアICチップの電
極部に厚さ15μｍ程度のAuバンプを形成し、フィルム基
板上のフィンガー部とこのベアICの電極部とをAuバンプ
を介して熱厚着により接続した後、ICを樹脂で封止して
パッケージが完成する。さらにこのTABをリジッド基板
パターン上に実装するにはTABのアウタリードと基板の
回路パターンとを半田付けする必要がある。
極部に厚さ15μｍ程度のAuバンプを形成し、フィルム基
板上のフィンガー部とこのベアICの電極部とをAuバンプ
を介して熱厚着により接続した後、ICを樹脂で封止して
パッケージが完成する。さらにこのTABをリジッド基板
パターン上に実装するにはTABのアウタリードと基板の
回路パターンとを半田付けする必要がある。
［発明が解決使用とする課題］ しかしながら、半田付けによってICパッケージ等を実装
する上述従来例の方法においては、上述のように長い工
程を必要としている。また、230〜260℃で数秒間リフロ
ー加熱を行なう必要があるため、フレキシブル基板の場
合は耐熱性のあるポリイミドフィルム等を用いる必要が
あり、ポリエステルテレフタレートのような安価な材料
を使用することができない。
する上述従来例の方法においては、上述のように長い工
程を必要としている。また、230〜260℃で数秒間リフロ
ー加熱を行なう必要があるため、フレキシブル基板の場
合は耐熱性のあるポリイミドフィルム等を用いる必要が
あり、ポリエステルテレフタレートのような安価な材料
を使用することができない。
さらに、高密度実装に対しては、次のような要因による
限界もある。
限界もある。
すなわち、カバーレイフィルムによる被覆あるいはソル
ダーレジストインクの塗布における±0.2mm程度の位置
ずれや±0.2mm程度の接着剤のしみあるいはインクのし
みを考慮しなければならず、パッド（端子）間のギャッ
プは少なくとも0.8mm程度必要である。また、パッド上
にクリーム半田を塗布するため、パッドの幅は少なくと
も250μｍ必要である。さらに、パッド間隔が0.5mmピッ
チのフラットパッケージを使用する場合、パッド幅を25
0μｍとしてもギャップは250μｍしかないため、クリー
ム半田を塗布するとはみ出す可能性があり、半田リフロ
ー後半田ブリッジを生ずる恐れがある。
ダーレジストインクの塗布における±0.2mm程度の位置
ずれや±0.2mm程度の接着剤のしみあるいはインクのし
みを考慮しなければならず、パッド（端子）間のギャッ
プは少なくとも0.8mm程度必要である。また、パッド上
にクリーム半田を塗布するため、パッドの幅は少なくと
も250μｍ必要である。さらに、パッド間隔が0.5mmピッ
チのフラットパッケージを使用する場合、パッド幅を25
0μｍとしてもギャップは250μｍしかないため、クリー
ム半田を塗布するとはみ出す可能性があり、半田リフロ
ー後半田ブリッジを生ずる恐れがある。
一方、ベアICチップを直接実装する場合の上述のワイヤ
ボンディング法においては、ガラス、ガラスエポキ
シ、セラミック等のリジットな基板に対して有効ではあ
るが、フレキシブルプリント配線基板への適用は、基
材、メッキ条件等の構成上の制約も多く、一般技術とし
て確立されていない、各ボンディングワイヤ毎に接続
するため実装に時間がかかる、熱圧着に使用するキャ
ピラリの大きさや作業性の点で導体線の幅が100μｍ以
上に限定される、ICチップが不良の場合のリペアに困
難性を有する、Au線等のボンディングワイヤのルーピ
ング（湾曲）のため全体が厚くなる等の欠点を有する。
ボンディング法においては、ガラス、ガラスエポキ
シ、セラミック等のリジットな基板に対して有効ではあ
るが、フレキシブルプリント配線基板への適用は、基
材、メッキ条件等の構成上の制約も多く、一般技術とし
て確立されていない、各ボンディングワイヤ毎に接続
するため実装に時間がかかる、熱圧着に使用するキャ
ピラリの大きさや作業性の点で導体線の幅が100μｍ以
上に限定される、ICチップが不良の場合のリペアに困
難性を有する、Au線等のボンディングワイヤのルーピ
ング（湾曲）のため全体が厚くなる等の欠点を有する。
また、上記従来のワイヤレスボンディング法において
は、バンプやビームリード等を設ける必要がありコス
トが高くつく、リペアも困難でありICチップが不良の
場合は基板ごと廃棄するしかない。TAB方式の場合はさ
らに、ICチップの電極パッドはチップの外周部分にし
か設けることができない、フィルム状の基板に限定さ
れ、その厚みおよび幅もそれぞれ125〜100μｍおよび35
〜70mmに限定される。接合時の加熱温度も高く、例え
ば400℃で２〜５秒適度加熱することを要する、アウ
タリードを用いる場合は全体として大きくなってしま
う、などの欠点がある。
は、バンプやビームリード等を設ける必要がありコス
トが高くつく、リペアも困難でありICチップが不良の
場合は基板ごと廃棄するしかない。TAB方式の場合はさ
らに、ICチップの電極パッドはチップの外周部分にし
か設けることができない、フィルム状の基板に限定さ
れ、その厚みおよび幅もそれぞれ125〜100μｍおよび35
〜70mmに限定される。接合時の加熱温度も高く、例え
ば400℃で２〜５秒適度加熱することを要する、アウ
タリードを用いる場合は全体として大きくなってしま
う、などの欠点がある。
本発明の目的は、上述従来例の欠点に鑑み、簡略な化工
程および安価な材料により、ベアICチップも容易に実装
できかつ高密度実装が行なえる実装基板の製造方法を提
供することにある。
程および安価な材料により、ベアICチップも容易に実装
できかつ高密度実装が行なえる実装基板の製造方法を提
供することにある。
［課題を解決するための手段］ 以下、図面を用いて本発明を説明する。
第１図は本発明の実装基板の製造方法における部品実装
方法を例示する模式図、第２図はこの方法により製造さ
れた実装基板を例示する模式的な断面図である。
方法を例示する模式図、第２図はこの方法により製造さ
れた実装基板を例示する模式的な断面図である。
本発明の実装基板の製造方法では、第１図に示すよう
に、基板１の回路を形成する導体２上に電着により金属
突起３を生成し、基板１の回路を接着剤４を塗布しまた
はフィルム状の接着剤４をラミネートすることにより被
覆し、実装すべきチップ抵抗５、DIP（デュアルインラ
インパッケージ）６、QFP7等を接着剤４によって基板１
上に接着するとともに金属突起３を介して基板１の回路
を形成する導体２に電気的に接続することにより、第２
図に示すような実装基板を得るようにしている。
に、基板１の回路を形成する導体２上に電着により金属
突起３を生成し、基板１の回路を接着剤４を塗布しまた
はフィルム状の接着剤４をラミネートすることにより被
覆し、実装すべきチップ抵抗５、DIP（デュアルインラ
インパッケージ）６、QFP7等を接着剤４によって基板１
上に接着するとともに金属突起３を介して基板１の回路
を形成する導体２に電気的に接続することにより、第２
図に示すような実装基板を得るようにしている。
ここで、基板１の材質としては、ポリエステル、ポリイ
ミド、ポリフェニレンサルファイド、極薄ガラスエポキ
シ、セラミック、ガラス、紙フェノール等が使用でき、
このフレキシブルあるいはリジッドな基板１の片面ある
いは両面に、カーボン、Cu、Ag等の導電性ペーストによ
り印刷することによって、あるいはエッチングやスパッ
タリングによって導体２の回路パターンが形成されてい
る。
ミド、ポリフェニレンサルファイド、極薄ガラスエポキ
シ、セラミック、ガラス、紙フェノール等が使用でき、
このフレキシブルあるいはリジッドな基板１の片面ある
いは両面に、カーボン、Cu、Ag等の導電性ペーストによ
り印刷することによって、あるいはエッチングやスパッ
タリングによって導体２の回路パターンが形成されてい
る。
金属突起は、電着により生成される、デンドライト等の
微細銅粒からなるものである。このような金属突起の上
にさらに金めっき、白金めっき等を例えば0.05μｍ程度
施すことも可能であり、これは、相手側の導体との密着
性を向上させる上からも、また防錆の点でも好ましい。
この金めっきは、第２図に示すように、基板がコネクタ
部８を有する場合は、これを含めて全面に行なわれる。
微細銅粒からなるものである。このような金属突起の上
にさらに金めっき、白金めっき等を例えば0.05μｍ程度
施すことも可能であり、これは、相手側の導体との密着
性を向上させる上からも、また防錆の点でも好ましい。
この金めっきは、第２図に示すように、基板がコネクタ
部８を有する場合は、これを含めて全面に行なわれる。
デンドライトの生成は、これに適しためっき溶中で、導
体２を陰極として電着によりこぶ付めっきを行なって形
成する。電着方法としては、例えば、電解銅粉法という
特殊電着条件を用いることができ、この場合、硫酸が10
0g/±10g/、銅濃度が8g/±1g/のめっき溶を用
い、５〜30A/dm2の電流密度で３〜10分電解した後、さ
らに１〜5A/dm2で１〜10分電解を行なうことにより、粒
径１μｍ±0.1μｍの微細銅粒から成り高さ10μｍ±３
μｍの金属突起３を導体２表面上に均一に形成すること
ができる。ここで、電流密度が40A/dm2以上になると導
体２以外の部分にも銅が付着しショートの原因になるの
で好ましくない。
体２を陰極として電着によりこぶ付めっきを行なって形
成する。電着方法としては、例えば、電解銅粉法という
特殊電着条件を用いることができ、この場合、硫酸が10
0g/±10g/、銅濃度が8g/±1g/のめっき溶を用
い、５〜30A/dm2の電流密度で３〜10分電解した後、さ
らに１〜5A/dm2で１〜10分電解を行なうことにより、粒
径１μｍ±0.1μｍの微細銅粒から成り高さ10μｍ±３
μｍの金属突起３を導体２表面上に均一に形成すること
ができる。ここで、電流密度が40A/dm2以上になると導
体２以外の部分にも銅が付着しショートの原因になるの
で好ましくない。
接着剤４による被覆は、コネクタ部８等を除く部分につ
いて行ない、液状の接着剤を塗布した場合は半硬化の状
態とし、フィルム状の接着剤を用いる場合は仮接着等に
よりラミネートされる。接着剤４としては例えばホット
メルトタイプのものが使用できる。
いて行ない、液状の接着剤を塗布した場合は半硬化の状
態とし、フィルム状の接着剤を用いる場合は仮接着等に
よりラミネートされる。接着剤４としては例えばホット
メルトタイプのものが使用できる。
実装部品としては、例えば0.65mmピッチで100ピンのフ
ラットパッケージやVSOP（very small outline packag
e）等のICパッケージに限らず、ベアICチップそのもの
を使用することができかつ同時に実装することができ
る。実装部品の接着および接続は、例えば、第１図に示
すように必要な実装部品を配列トレイ９上に配置し、こ
れに対して加熱用ツール10によって基板を加圧しかつ加
熱してホットメルト接着剤４を溶解させることによって
行なう。ベアICチップを実装する場合は、接着した後、
ベアICチップに樹脂をボンディングして封止する。
ラットパッケージやVSOP（very small outline packag
e）等のICパッケージに限らず、ベアICチップそのもの
を使用することができかつ同時に実装することができ
る。実装部品の接着および接続は、例えば、第１図に示
すように必要な実装部品を配列トレイ９上に配置し、こ
れに対して加熱用ツール10によって基板を加圧しかつ加
熱してホットメルト接着剤４を溶解させることによって
行なう。ベアICチップを実装する場合は、接着した後、
ベアICチップに樹脂をボンディングして封止する。
以上の構成による本発明の方法をフレキシブル基板に適
用したとすれば、その製造工程は、例えば第３図にその
一部を示すように、ロール状のプラスチックフィルム
への印刷によるパターニング、電着による回路パター
ン上へのノジュールの形成、全面への金めっき、接
着剤の塗布、部品のマウント、加熱・加圧による接
着・接続の工程を含み、連続的に行なわれる。
用したとすれば、その製造工程は、例えば第３図にその
一部を示すように、ロール状のプラスチックフィルム
への印刷によるパターニング、電着による回路パター
ン上へのノジュールの形成、全面への金めっき、接
着剤の塗布、部品のマウント、加熱・加圧による接
着・接続の工程を含み、連続的に行なわれる。
［作用］ 上述した本発明の構成において、金属突起３を生成し、
接着剤４を塗布あるいはラミネートしてからチップ抵抗
５等の実装部品を基板上に加熱・圧着等により接着する
と、導体２の接続パッド部に生成された金属突起３は接
着剤３の層を突き破って実装部品の電極部やリードフレ
ーム端子部と接触する。これにより、基板の回路と、実
装部品との間において、物理的にはもちろんのこと、電
気的にも良好な接続が得られる。
接着剤４を塗布あるいはラミネートしてからチップ抵抗
５等の実装部品を基板上に加熱・圧着等により接着する
と、導体２の接続パッド部に生成された金属突起３は接
着剤３の層を突き破って実装部品の電極部やリードフレ
ーム端子部と接触する。これにより、基板の回路と、実
装部品との間において、物理的にはもちろんのこと、電
気的にも良好な接続が得られる。
ここで、部品が搭載されなかった部分の接着剤４は加熱
時に溶解し冷却により硬化して回路パターン部を保護す
る被覆となる。したがって、カバーレイフィルムやソル
ダーレジストによる回路パターンの保護は不要である。
時に溶解し冷却により硬化して回路パターン部を保護す
る被覆となる。したがって、カバーレイフィルムやソル
ダーレジストによる回路パターンの保護は不要である。
金属突起３をめっきする場合は、コネクタ部８等を含め
て全面的にめっきが行なわれ、従来のように不要部分を
マスキングする必要なくめっきが行なわれる。また、め
っき厚が厚くない場合は、部分的に金めっきするよりも
全面に金めっきをする方が安価にめっきが行なわれる。
て全面的にめっきが行なわれ、従来のように不要部分を
マスキングする必要なくめっきが行なわれる。また、め
っき厚が厚くない場合は、部分的に金めっきするよりも
全面に金めっきをする方が安価にめっきが行なわれる。
接着剤４としてホットメルトタイプの接着剤を用いた場
合、180℃で10秒あるいは150〜170℃で15秒といった比
較的低温の加熱により接着される。したがって、従来の
半田リフロー時の230℃で10秒間加熱するといった温度
条件に耐えられないPET（ポリエステルテレフタレー
ト）等を基板として用いることができる。
合、180℃で10秒あるいは150〜170℃で15秒といった比
較的低温の加熱により接着される。したがって、従来の
半田リフロー時の230℃で10秒間加熱するといった温度
条件に耐えられないPET（ポリエステルテレフタレー
ト）等を基板として用いることができる。
金属突起３は、導体２の上部表面に大きく成長し、側面
にはほとんど成長しないように生成することができ、導
体２間の間隔が100μｍ程度に小さい場合でもショート
の危険性なく実装される。したがって、従来のように半
田ブリッジを防止するためのカバーレイフィルムやレジ
ストインクを塗布する必要もなく、印刷により形成され
うる導体２の回路パターンの最小ピッチ例えば300μｍ
を部品搭載のピッチとして実装することができる。
にはほとんど成長しないように生成することができ、導
体２間の間隔が100μｍ程度に小さい場合でもショート
の危険性なく実装される。したがって、従来のように半
田ブリッジを防止するためのカバーレイフィルムやレジ
ストインクを塗布する必要もなく、印刷により形成され
うる導体２の回路パターンの最小ピッチ例えば300μｍ
を部品搭載のピッチとして実装することができる。
ベアICチップをフレキシブルプリント配線板に実装する
場合、従来のTAB法やワイヤボンディング法によれば、
基板の材質や厚さ、積層板の接着剤の種類や製造方法、
めっき方法等の制約があったが、本方法によればこれら
の制約なく、一般に入手可能な基板に対して実装が行な
われる。
場合、従来のTAB法やワイヤボンディング法によれば、
基板の材質や厚さ、積層板の接着剤の種類や製造方法、
めっき方法等の制約があったが、本方法によればこれら
の制約なく、一般に入手可能な基板に対して実装が行な
われる。
さらに、クリーム半田を用いないため、フラックスの洗
條等も不要である。
條等も不要である。
［実施例］ 以下、本発明の実施例を説明する。
実施例１ 25μｍ厚のPIフィルム基板に対し、銀ペーストを用い、
スクリーン印刷により導体の厚さが15μｍの回路パター
ンを形成した。
スクリーン印刷により導体の厚さが15μｍの回路パター
ンを形成した。
次に、この回路パターンに対し、硫酸濃度100g/、銅
濃度8g/のめっき浴中において、電流密度30A/dm2で３
分、さらに電流密度5A/dm2で１分電着を行なうことによ
り銅のデンドライトを10μｍの高さに生成した。
濃度8g/のめっき浴中において、電流密度30A/dm2で３
分、さらに電流密度5A/dm2で１分電着を行なうことによ
り銅のデンドライトを10μｍの高さに生成した。
そして、この回路パターンを含む基板上に、ホットメル
トタイプのシート状接着剤を、150℃で５秒加熱すると
ともに10Kg/cm2の圧力で加圧することにより仮付けし
た。
トタイプのシート状接着剤を、150℃で５秒加熱すると
ともに10Kg/cm2の圧力で加圧することにより仮付けし
た。
さらにダイオード、チップ抵抗、チップコンデンサ、ベ
アICチップ等の実装部品を回路パターンの所定部分に位
置合せして配置しその裏側からフィルム基板を180℃で1
0秒加熱するとともに10kg/cm2の圧力で加圧することに
より実装部品を接着し接続した。
アICチップ等の実装部品を回路パターンの所定部分に位
置合せして配置しその裏側からフィルム基板を180℃で1
0秒加熱するとともに10kg/cm2の圧力で加圧することに
より実装部品を接着し接続した。
次に、このようにして得られた実装基板について以下の
評価テストを行なった。
評価テストを行なった。
まず、各実装部品について基板に垂直方向に負荷を与え
てピール強度を測定した。この結果、各実装部品は、ほ
ぼ2kgを負荷するまで剥離しなかった。
てピール強度を測定した。この結果、各実装部品は、ほ
ぼ2kgを負荷するまで剥離しなかった。
次に、260℃のシリコン油で10秒加熱し、空気中に20秒
放置し、さらにトリクレンに20秒浸す処理を１サイクル
として、ホットオイルによる熱衝撃テストを行なった。
この結果、20サイクルまで良好な接続抵抗を保持するこ
とができた。
放置し、さらにトリクレンに20秒浸す処理を１サイクル
として、ホットオイルによる熱衝撃テストを行なった。
この結果、20サイクルまで良好な接続抵抗を保持するこ
とができた。
さらに、−65℃で30分冷却し、125℃で30分加熱する処
理を１サイクルとして冷熱サイクルによる熱衝撃テスト
を行なった。この結果、40サイクルまで良好な接続抵抗
を保持することができた。
理を１サイクルとして冷熱サイクルによる熱衝撃テスト
を行なった。この結果、40サイクルまで良好な接続抵抗
を保持することができた。
［発明の効果］ 以上説明したように、本発明によれば以下の効果を奏す
る。
る。
（１） カバーレイフィルムやソルダーレジストによる
絶縁のための被覆、部分的めっき、クリーム半田の塗布
およびリフロー、フラックスの洗浄等が不要であるた
め、工程が短縮される。
絶縁のための被覆、部分的めっき、クリーム半田の塗布
およびリフロー、フラックスの洗浄等が不要であるた
め、工程が短縮される。
（２） 半田リフローを要しないため、ポリエステルテ
レフタレート等の安価な基板を用いることができ、ま
た、フレキシブルプリント配線板にベアICチップを実装
する場合でも、従来法におけるような制約なく一般に入
手可能な基板を用いることができる、など基板材質の選
択自由度が向上する。
レフタレート等の安価な基板を用いることができ、ま
た、フレキシブルプリント配線板にベアICチップを実装
する場合でも、従来法におけるような制約なく一般に入
手可能な基板を用いることができる、など基板材質の選
択自由度が向上する。
（３） 半田ブリッジやこれを防止するためのレジスト
塗布等のファインピッチを妨げる要因がなく、従来0.65
mmピッチ（最小で0.50mmの場合もあるが一般的でない）
であったのに対し、原理的には、印刷法での最小ピッチ
（300〜400μｍ）の回路パターンの場合にも実装が可能
であり高密度実装が可能となる。
塗布等のファインピッチを妨げる要因がなく、従来0.65
mmピッチ（最小で0.50mmの場合もあるが一般的でない）
であったのに対し、原理的には、印刷法での最小ピッチ
（300〜400μｍ）の回路パターンの場合にも実装が可能
であり高密度実装が可能となる。
（４） ベアICチップを一般的なプラスチックフィルム
の基板に対しても直接にかつ他の実装部品と同時に実装
することができ、しかもワイヤボンディング法やTAB方
式におけるような多くの工程を要せずに行なうことがで
きる。
の基板に対しても直接にかつ他の実装部品と同時に実装
することができ、しかもワイヤボンディング法やTAB方
式におけるような多くの工程を要せずに行なうことがで
きる。
第１図は、本発明の実装基板の製造方法における部品実
装方法を例示する模式図、 第２図は、第１図の方法により製造された実装基板を例
示する模式的な断面図、そして、 第３図は、本発明の製造方法をフレキシブル基板に適用
した場合の製造工程を例示する模式図である。 1:基板、 2:導体、 3:金属突起（ノジュール）、 4:接着剤、 5:チップ抵抗、 6:セラミックパッケージ（DIP）、 7:QFP、 8:コネクタ部、 9:配列トレイ、 10:加熱用ツール。
装方法を例示する模式図、 第２図は、第１図の方法により製造された実装基板を例
示する模式的な断面図、そして、 第３図は、本発明の製造方法をフレキシブル基板に適用
した場合の製造工程を例示する模式図である。 1:基板、 2:導体、 3:金属突起（ノジュール）、 4:接着剤、 5:チップ抵抗、 6:セラミックパッケージ（DIP）、 7:QFP、 8:コネクタ部、 9:配列トレイ、 10:加熱用ツール。
Claims (1)
- 【請求項１】基板の回路を形成する導体上に微細銅粒か
らなる金属突起を電着により生成し、該基板の回路を接
着剤を塗布しまたはフィルム状の接着剤をラミネートす
ることにより被覆し、実装すべき部品を該接着剤によっ
て該基板上に加熱および加圧して接着するとともに該金
属突起を介して該基板の回路に電気的に接続することを
特徴とする実装基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63224714A JPH0793490B2 (ja) | 1988-09-09 | 1988-09-09 | 実装基板の製造方法 |
| EP19890108827 EP0360971A3 (en) | 1988-08-31 | 1989-05-17 | Mounting substrate and its production method, and printed wiring board having connector function and its connection method |
| US07/357,030 US5019944A (en) | 1988-08-31 | 1989-05-25 | Mounting substrate and its production method, and printed wiring board having connector function and its connection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63224714A JPH0793490B2 (ja) | 1988-09-09 | 1988-09-09 | 実装基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0273690A JPH0273690A (ja) | 1990-03-13 |
| JPH0793490B2 true JPH0793490B2 (ja) | 1995-10-09 |
Family
ID=16818099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63224714A Expired - Lifetime JPH0793490B2 (ja) | 1988-08-31 | 1988-09-09 | 実装基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793490B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007165816A (ja) * | 2005-11-15 | 2007-06-28 | Mitsui Mining & Smelting Co Ltd | プリント配線基板、その製造方法およびその使用方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60129897A (ja) * | 1983-12-19 | 1985-07-11 | Sony Corp | 小型電子機器 |
| JPS60262430A (ja) * | 1984-06-08 | 1985-12-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1988
- 1988-09-09 JP JP63224714A patent/JPH0793490B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0273690A (ja) | 1990-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5019944A (en) | Mounting substrate and its production method, and printed wiring board having connector function and its connection method | |
| JPH1050886A (ja) | グリッドアレイ半導体パッケージへの導電ポリマボールの接着 | |
| JP2643613B2 (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JP2001217513A (ja) | 回路基板 | |
| JP3925752B2 (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
| JPH0982751A (ja) | デバイスの実装構造 | |
| JP2651608B2 (ja) | 電子部品搭載用基板 | |
| JPH0793490B2 (ja) | 実装基板の製造方法 | |
| JPH02163950A (ja) | 半導体装置の実装体およびその実装方法 | |
| JPH063821B2 (ja) | 両面保護コート型ｔａｂ用テープキャリア | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JPH1074859A (ja) | Ｑｆｎ半導体パッケージ | |
| JPH05855B2 (ja) | ||
| JPS63122135A (ja) | 半導体チツプの電気的接続方法 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JPH01196844A (ja) | 電子部品の実装法 | |
| JP3132713B2 (ja) | 半導体装置 | |
| JP2526796B2 (ja) | テ―プキャリアパッケ―ジ | |
| JPH0385750A (ja) | 半導体装置およびその実装方法 | |
| JPH0344945A (ja) | 半導体装置の実装体およびその実装方法 | |
| JPH02252251A (ja) | フィルムキャリヤーテープ | |
| JP2002033355A (ja) | 電子部品実装用フィルムキャリアテープ | |
| JPH0955448A (ja) | 半導体装置の製造方法 | |
| JPH0855946A (ja) | 半導体装置並びに外部接続用リード及び配線パターン | |
| JPH04335542A (ja) | 半導体装置の実装体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |