JPH0273690A - 実装基板の製造方法 - Google Patents

実装基板の製造方法

Info

Publication number
JPH0273690A
JPH0273690A JP63224714A JP22471488A JPH0273690A JP H0273690 A JPH0273690 A JP H0273690A JP 63224714 A JP63224714 A JP 63224714A JP 22471488 A JP22471488 A JP 22471488A JP H0273690 A JPH0273690 A JP H0273690A
Authority
JP
Japan
Prior art keywords
board
adhesive
mounting
circuit
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63224714A
Other languages
English (en)
Other versions
JPH0793490B2 (ja
Inventor
Masato Ishii
正人 石井
Tatsuo Kataoka
龍男 片岡
Yoshitaka Tanaka
田中 与志隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP63224714A priority Critical patent/JPH0793490B2/ja
Priority to EP19890108827 priority patent/EP0360971A3/en
Priority to US07/357,030 priority patent/US5019944A/en
Publication of JPH0273690A publication Critical patent/JPH0273690A/ja
Publication of JPH0793490B2 publication Critical patent/JPH0793490B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はXCチップ等の実装部品が搭載された実装基板
の製造方法に関し、詳しくは実装部品を接着剤により基
板上に接着するとともに、基板回路の導体上に生成した
金属突起を介して基板回路に電気的に接続する、簡便で
安価かつ適用範囲の多様性に優れた実装基板の製造方法
に関する。
[従来の技術〕 従来、フラットパッケージやテープキャリヤ等のICパ
ッケージを実装した回路基板を製造する場合、パッケー
ジのアウタリードと基板の導体パターン部との接続は主
に半田付けにより行なわれている。
具体的には、例えば、ポリイミドフィルムに銅箔をラミ
ネートしエツチングして回路パターンを形成した回路基
板を用い、まず、部品実装部分やコネクタ部以外の部分
にカバーレイフィルムあるいはソルダーレジストインク
を被覆して絶縁する。次に、コネクタ部の端子にはNi
にヅケル)を下地として金メツキを0.2μm程度行な
い、回路の部品実装部分には半田めっぎゃ防錆処理を行
なう。さらに、部品実装部分にペースト状のクリーム半
田をスクリーン印刷法により塗布してから、部品をマウ
ンタにより搭載し、l・ンネル型連続炉により遠赤外線
でリフロー加熱(23゜’cxto秒)することにより
、半田付けする。そして、このようにして部品が実装さ
れた基板を洗浄し、フラックスを除去することにより、
最終的に実装基板を得ることができる。
一方、ベアICチップを直接実装する方法としては、大
別して、ワイヤボンディング法とワイヤレスボンディン
グ法がある。
ワイヤボンディング法とは基板′の導体パターンとIC
チップの電極バットとをボンディングワイヤにより接続
するものである。ICチップおよび基板に対するボンデ
ィングワイヤ両端の接合は、超音波併用熱圧着方式が一
般的である。
ワイヤボンディング法は通常、ガラス基板、セラミック
基板およびガラエボ基板上へのベアICの実装に用いら
れる。ただし、一部では、フレキシブル基板への実装も
行なわれており、この場合、ベアICチップと他のチッ
プ部品とは別々に実装される。すなわち、まず、基板上
にベアICチップをワイヤボンディング法により接続し
て樹脂で封止した後、他のチップ部品が上述のようにし
て半田付けされる。
ワイヤレスボンディング法とは、ワイヤによらず、バン
ブ等を介してICチップを基板に直接接続させるもので
あり、半田バンブを用いるフリップチップ方式、Auバ
ンブを用いるTAB方式、Auメッキ銅バンブを用いる
導電ペースト(Ag−pd)方式、導電ゴムコネクタ方
式、などが知られている。
TAB方式の場合、具体的には例えば、ベアICチップ
の電極部に厚さ15μm程度のAuバンブを形成し、フ
ィルム基板上のフィンガ一部とこのベアICの電極部と
をAuバンブを介して熱厚着により接続した後、ICを
樹脂で封止してパッケージが完成する。さらにこのTA
Bをリジッド基板パターン上に実装するにはTABのア
ウタリードと基板の回路パターンとを半田付けする必要
がある。
[発明が解決使用とする課題] しかしながら、半田付けによってICパッケージ等を実
装する上述従来例の方法においては、上述のように長い
工程を必要としている。また、230〜260℃で数秒
間リフロー加熱を行なう必要があるため、フレキシブル
基板の場合は耐熱性のあるポリイミドフィルム等を用い
る必要があり、ポリエステルテレフタレートのような安
価な材料を使用することかできない。
さらに、高密度実装に対しては、次のような要因による
限界もある。
すなわち、カバーレイフィルムによる被覆あるいはソル
ダーレジストインクの塗布における±0.2mm程度の
位置ずれや±0.2n+m程度の接着剤のしみあるいは
インクのしみを考慮しなければならず、パッド(端子)
間のギャップは少なくとも0.8mm程度必要である。
また、パッド上にクリーム半田を塗布するため、パッド
の幅は少なくとも250μm必要である。さらに、パッ
ド間隔が0.5+on+ピツチのフラットパッケージを
使用する場合、パッド幅を250μmとしてもギャップ
は250μmしかないため、クリーム半田を塗布すると
はみ出す可能性があり、半田リフロー後半田ブリッジを
生ずる恐れがある。
一方、ベアICチップを直接実装する場合の上述のワイ
ヤボンディング法においては、■ガラス、ガラスエポキ
シ、セラミック等のリジットな基板に対して有効ではあ
るが、フレキシブルプリント配線基板への適用は、基材
、メツキ条件等の構成上の制約も多く、−膜技術として
確立されていない、■各ボンディングワイヤ毎に接続す
るため実装に時間がかかる、■熱圧着に使用するキャピ
ラリの大きさや作業性の点で導体線の幅が100μm以
上に限定される、■ICチップが不良の場合のりベアに
困難性を有する、■Au線等のボンディングワイヤのル
ーピング(湾曲)のため全体が厚くなる等の欠点を有す
る。
また、上記従来のワイヤレスボンディング法においては
、■バンブやビームリード等を設ける必要がありコスト
が高くつ(、■リペアも困難でありICチップが不良の
場合は基板ごと廃棄するしかない。TAB方式の場合は
さらに、■ICチップの電極パッドはチップの外周部分
にしか設けることができない、■フィルム状の基板に限
定され、その厚みおよび幅もそれぞれ125〜100μ
mおよび35〜70IIIInに限定される。■接合時
の加熱温度も高く、例えば400℃で2〜5秒適度加熱
することを要する、■アウタリードを用いる場合は全体
として大きくなってしまう、などの欠点がある。
本発明の目的は、上述従来例の欠点に鑑み、簡略な化工
程および安価な材料により、ベアICチップも容易に実
装できかつ高密度実装が行なえる実装基板の製造方法を
提供することにある。
〔課題を解決するための手段] 以下、図面を用いて本発明を説明する。
第1図は本発明の実装基板の製造方法における部品実装
方法を例示する模式図、第2図はこの方法により製造さ
れた実装基板を例示する模式的な断面図である。
本発明の実装基板の製造方法では、第1図に示すように
、基板1の回路を形成する導体2上に電着により金属突
起3を生成し、基板1の回路を接着剤4を塗布しまたは
フィルム状の接着剤4をラミネートすることにより被覆
し、実装すべきチップ抵抗5.DIP(デュアルインラ
インパッケージ)6、QFP7等を接着剤4によって基
板l上に接着するとともに金属突起3を介して基板1の
回路を形成する導体2に電気的に接続することにより、
第2図に示すような実装基板を得るようにしている。
ここで、基板1の材質としては、ポリエステル、ポリイ
ミド、ポリフェニレンサルファイド、極薄ガラスエポキ
シ、セラミック、ガラス、紙フエノール等が使用でき、
このフレキシブルあるいはリジッドな基板1の片面ある
いは両面に、カーボン、Cu、Ag等の導電性ペースト
により印刷することによって、あるいはエツチングやス
パッタリングによって導体2の回路パターンが形成され
ている。
金属突起(ノジュール)3としては、電着により導体2
上に生成されるデンドライトが好ましい。デンドライト
の材料としては、銅、ニッケル、亜鉛、金、銀等の金属
が適している。また、銅、ニッケル等のデンドライトの
上にさらに金めりき、白金めっき等を例えば0.05μ
m程度施すことも可能であり、これは、相手側の導体と
の密着性を向上させる上からも、また防錆の点でも好ま
しい。この金めつきは、第2図に示すように、基板がコ
ネクタ部8を有する場合は、これを含めて全面に行なわ
れる。
デンドライトの生成は、これに適しためっき洛中で、導
体2を陰極として電着によりこぶ付めっぎを行なって形
成する。電着方法としては、例えば、電解銅粉法という
特殊電着条件を用いることができ、この場合、硫酸がt
 o o gyx±10g/J2、銅濃度がBg/l±
1g/Itのめフき溶を用い、5〜30 A / d 
m 2の電流密度で3〜1゜分電解した後、さらに1〜
5 A / d m ”で1〜10分電解を行なうこと
により、粒径1μm±o、iμmの微細銅粒から成り高
さ10μm±3μmの金属突起3を導体2表面上に均一
に形成することができる。ここで、電流密度が40 A
/dm2以上になると導体2以外の部分にも銅が付着し
ショートの原因になるので好ましくない。
接着剤4による被覆は、コネクタ部8等を除く部分につ
いて行ない、液状の接着剤を塗布した場合は半硬化の状
態とし、フィルム状の接着剤を用いる場合は仮接着等に
よりラミネートされる。接着剤4としては例えばホット
メルトタイプのものが使用できる。
実装部品としては、例えば0.65mmビッヂで100
ビンのフラットパッケージやvsop(very sm
ali outline package)等のICパ
ッケージに限らず、ベアICチップそのものを使用する
ことができかつ同時に実装することができる。
実装部品の接着および接続は、例えば、第1図に示すよ
うに必要な実装部品を配列トレ、イ9上に配置し、これ
に対して加熱用ツール10によって基板を加圧しかつ加
熱してホットメルト接着剤4を溶解させることによフて
行なう。ベアICチップを実装する場合は、接着した後
、ベアICチップに樹脂をボンディングして封止する。
以上の構成による本発明の方法をフレキシブル基板に適
用したとすれば、その製造工程は、例えば第3図にその
一部を示すように、■ロール状のプラスチックフィルム
への印刷によるパターニング、■電着による回路パター
ン上へのノジュールの形成、■全面への金めつき、■接
着剤の塗布、■部品のマウント、■加熱・加圧による接
着・接続の工程を含み、連続的に行なわれる。
[作用] 上述した本発明の構成において、金属突起3を生成し、
接着剤4を塗布あるいはラミネートしてからチップ抵抗
5等の実装部品を基板上に加熱・圧着等により接着する
と、導体2の接続パッド部に生成された金属突起3は接
着剤3の層を突き破って実装部品の電極部やリードフレ
ーム端子部と接触する。これにより、基板の回路と、実
装部品との間において、物理的にはもちろんのこと、電
気的にも良好な接続が得られる。
ここで、部品が搭載されなかった部分の接着剤4は加熱
時に溶解し冷却により硬化して回路パターン部を保護す
る被覆となる。したがって、カバーレイフィルムやソル
ダーレジストによる回路パターンの保護は不要である。
金属突起3をめっきする場合は、コネクタ部8等を含め
て全面的にめっきが行なわれ、従来のように不要部分を
マスキングする必要なくめっきが行なわれる。また、め
っき厚が厚くない場合は、部分的に金めっきするよりも
全面に金めつきをする方が安価にめっきが行なわれる。
接着剤4としてホットメルトタイプの接着剤を用いた場
合、180℃で10秒あるいは150〜170℃で15
秒といった比較的低温の加熱により接着される。したが
って、従来の半田リフロー時の230℃で10秒間加熱
するといった温度条件に耐えられないPET(ポリエス
テルテレフタレート)等を基板として用いることができ
る。
金属突起3は、導体2の上部表面に大きく成長し、側面
にはほとんど成長しないように生成することができ、導
体2間の間隔が100μm程度に小さい場合でもショー
トの危険性なく実装される。したがって、従来のように
半田ブリッジを防止するためのカバーレイフィルムやレ
ジストインクを塗布する必要もなく、印刷により形成さ
れつる導体2の回路パターンの最小ピッチ例えば300
μmを部品搭載のピッチとして実験することができる。
ベアICチップをフレキシブルプリント配線板に実装す
る場合、従来のTAB法やワイヤボンディング法によれ
ば、基板の材質や厚さ、積層板の接着剤の種類や製造方
法、めっき方法等の制約があったが、本方法によればこ
れらの制約なく、般に人手可能な基板に対して実装が行
なわれる。
さらに、クリーム半田を用いないため、フラックスの洗
條等も不要である。
[実施例] 以下、本発明の詳細な説明する。
実施例1 25μm厚のPIフィルム基板に対し、銀ペーストを用
い、スクリーン印刷により導体の厚さが15μmの回路
パターンを形成した。
次に、この回路パターンに対し、硫酸濃度s o o 
g/II、銅濃度8g/lのめっき浴中において、電流
密度30 A / d m 2で3分、さらに電流密度
5 A / d m 2で1分電着を行なうことにより
銅のデンドライトを10μmの高さに生成した。
そして、この回路パターンを含む基板上に、ホットメル
トタイプのシート状接着剤を、150℃で5秒加熱する
とともに10に37cm2の圧力で加圧することにより
仮付けした。
さらにダイオード、チップ抵抗、チップコンデンサ、ベ
アICチップ等の実装部品を回路パターンの所定部分に
位置合せして配置しその裏側からフィルム基板を180
℃で10秒加熱するとともに10 kg/ cm2の圧
力で加圧することにより実装部品を接着し接続した。
次に、このようにして得られた実装基板について以下の
評価テストを行なった。
まず、各実装部品について基板に垂直方向に負荷を与え
てビール強度を測定した。この結果、各実装部品は、は
ぼ2kgを負荷するまで剥離しなかった。
次に、260℃のシリコン油で10秒加熱し、空気中に
20秒放置し、さらにトリクレンに20秒侵す処理を1
サイクルとして、ホットオイルによる熱衝撃テストを行
なった。この結果、20サイクルまで良好な接続抵抗を
保持することができた。
さらに、−65℃で30分冷却し、125℃で30分加
熱する処理を1サイクルとして冷熱サイクルによる熱衝
撃テストを行なった。この結果、40サイクルまで良好
な接続抵抗を保持することができた。
[発明の効果] 以上説明したように、本発明によれば以下の効果を奏す
る。
(1)カバーレイフィルムやソルダーレジストによる絶
縁のための被覆、部分的めっき、クリーム半田の塗布お
よびリフロー、フラックスの洗浄等が不要であるため、
工程が短縮される。
(2)半田リフローを要しないため、ポリエステルテレ
フタレート等の安価な基板を用いることができ、また、
フレキシブルプリント配線板にベアICチップを実装す
る場合でも、従来法におけるような制約なく一般に入手
可能な基板を用いることができる、など基板材質の選択
自由度が向上する。
(3)半田ブリッジやこれを防止するためのレジスト塗
布等のファインピッチを妨げる要因がなく、従来0.6
5+nmピッチ(最小で0.50mmの場合もあるが一
般的でない)であったのに対し、原理的には、印刷法で
の最小ピッチ(300〜400μm)の回路パターンの
場合にも実装が可能であり高密度実装が可能となる。
(4)ベアICチップを一般的なプラスチックフィルム
の基板に対しても直接にかつ他の実装部品と同時に実装
することができ、しかもワイヤボンディング法やTAB
方式におけるような多くの工程を要せずに行なうことが
できる。
【図面の簡単な説明】
第1図は、本発明の実装基板の製造方法における部品実
装方法を例示する模式図、 第2図は、第1図の方法により製造された実装基板を例
示する模式的な断面図、そして、第3図は、本発明の製
造方法をフレキシブル基板に適用した場合の製造工程を
例示する模式図である。 二基、板、 :導体、 :金属突起(ノジュール)、 ;接着剤、 :チップ抵抗、 :セラミックパッケージ(DIP)、 : QFP、 :コネクタ部、 :配列トレイ、 0:加熱用ツール。

Claims (1)

    【特許請求の範囲】
  1. (1)基板の回路を形成する導体上に電着により金属突
    起を生成し、該基板の回路を接着剤を塗布しまたはフィ
    ルム状の接着剤をラミネートすることにより被覆し、実
    装すべき部品を該接着剤によって該基板上に加熱および
    加圧して接着するとともに該金属突起を介して該基板の
    回路に電気的に接続することを特徴とする実装基板の製
    造方法。
JP63224714A 1988-08-31 1988-09-09 実装基板の製造方法 Expired - Lifetime JPH0793490B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63224714A JPH0793490B2 (ja) 1988-09-09 1988-09-09 実装基板の製造方法
EP19890108827 EP0360971A3 (en) 1988-08-31 1989-05-17 Mounting substrate and its production method, and printed wiring board having connector function and its connection method
US07/357,030 US5019944A (en) 1988-08-31 1989-05-25 Mounting substrate and its production method, and printed wiring board having connector function and its connection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63224714A JPH0793490B2 (ja) 1988-09-09 1988-09-09 実装基板の製造方法

Publications (2)

Publication Number Publication Date
JPH0273690A true JPH0273690A (ja) 1990-03-13
JPH0793490B2 JPH0793490B2 (ja) 1995-10-09

Family

ID=16818099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63224714A Expired - Lifetime JPH0793490B2 (ja) 1988-08-31 1988-09-09 実装基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0793490B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165816A (ja) * 2005-11-15 2007-06-28 Mitsui Mining & Smelting Co Ltd プリント配線基板、その製造方法およびその使用方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60129897A (ja) * 1983-12-19 1985-07-11 Sony Corp 小型電子機器
JPS60262430A (ja) * 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60129897A (ja) * 1983-12-19 1985-07-11 Sony Corp 小型電子機器
JPS60262430A (ja) * 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165816A (ja) * 2005-11-15 2007-06-28 Mitsui Mining & Smelting Co Ltd プリント配線基板、その製造方法およびその使用方法

Also Published As

Publication number Publication date
JPH0793490B2 (ja) 1995-10-09

Similar Documents

Publication Publication Date Title
US5019944A (en) Mounting substrate and its production method, and printed wiring board having connector function and its connection method
US5435732A (en) Flexible circuit member
US5133495A (en) Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
US5761048A (en) Conductive polymer ball attachment for grid array semiconductor packages
JPH065760A (ja) 表面実装型半導体装置用パッケージリード
JPH0567869A (ja) 電装部品接合方法並びにモジユール及び多層基板
US20020076910A1 (en) High density electronic interconnection
JPH0273690A (ja) 実装基板の製造方法
JP2651608B2 (ja) 電子部品搭載用基板
JPH09306231A (ja) 導電性微粒子及び基板
JPH04212277A (ja) プリント配線板への端子の接続法
JP4054169B2 (ja) 電子部品実装用フィルムキャリアテープ
JPH10284821A (ja) プリント配線板
JP3191684B2 (ja) 電気めっきリードを有する半導体素子の製造方法
JPH05855B2 (ja)
JPH1074859A (ja) Qfn半導体パッケージ
JPH0385750A (ja) 半導体装置およびその実装方法
JPS6129159B2 (ja)
JPS63122135A (ja) 半導体チツプの電気的接続方法
JP2002368038A (ja) フリップチップ実装方法
JPH08316641A (ja) 一括接続法による多層配線基板
JPH0311694A (ja) 半導体icの接続方法
JP3132713B2 (ja) 半導体装置
JPH0344945A (ja) 半導体装置の実装体およびその実装方法
JPH06177527A (ja) 表面実装用プリント配線板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 13

EXPY Cancellation because of completion of term