JP3893438B2 - 半導体実装用基板、半導体装置及び半導体装置の製造方法 - Google Patents
半導体実装用基板、半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3893438B2 JP3893438B2 JP8805298A JP8805298A JP3893438B2 JP 3893438 B2 JP3893438 B2 JP 3893438B2 JP 8805298 A JP8805298 A JP 8805298A JP 8805298 A JP8805298 A JP 8805298A JP 3893438 B2 JP3893438 B2 JP 3893438B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- semiconductor device
- semiconductor
- intermetallic compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、接合信頼性に優れた半導体実装用基板、およびこの半導体実装用基板を用いた半導体装置に関するものである。
【０００２】
【従来の技術】
一般に、半導体における電極間の接合技術には、リードフレームと金属製の細線を用いるワイヤーボンディング方式と、テープあるいは基板と金属等の突起物を利用するバンプ接合方式が存在し、後者の例としてはＳｉウェハー上でバンプをめっきするウェハーバンプ法、あらかじめ形成させたバンプを転写させる転写バンプ法、接合後の金の細線を切断してバンプを得るスタッドバンプ法、そして球状バンプを用いるボールバンプ法等が挙げられる。
【０００３】
バンプ接合方式を用いた一技術である、テープＢＧＡ(Ball Grid Array) およびＴＡＢ(Tape Automated Bonding)の方式では、テープの使用により、リードフレームおよびワイヤを用いた現在主流のワイヤーボンディング方式よりも薄型の実装が可能である。
【０００４】
テープＢＧＡ方式では図６（ａ）に示すように、ポリイミドテープ２７上にＣｕから成る配線２１を配し、そのＣｕ配線２１と半導体チップ２６上のＡｌ電極２５とを、バンプあるいはワイヤ状のＡｕから成る接合材料２４にて接合する。また、図６（ｂ）に示すように、樹脂２９で封止した半導体チップ２６を外部接続端子３０にて半導体基板に接合するＢＧＡ方式では、封止した樹脂２９中の半導体チップ２６と半導体装置実装用基板２８上のＣｕ配線２１とはＡｕから成る接合材料２４にて接続する接続法が一般的である。
【０００５】
一般に、テープＢＧＡ、ＴＡＢ、およびＢＧＡ方式においては、図６（ａ）及び図６（ｂ）にあるように、Ｃｕ配線２１の酸化防止および接合材料との接合性の向上を目的として、主としてＳｎあるいはＳｎ合金薄膜２３をＣｕ配線上に設置する。従って、これら方式では、Ａｕから成る接合材料２４を、Ｃｕ配線２１上に設置されたＳｎあるいはＳｎ合金薄膜２３に接合させる接合方法が主流であり、この方式は例えば特開平３−２５０６３８号公報に開示されている。
【０００６】
一方、今後その利用の増加が見込まれる実装方式としては、図６（ｃ）に示すように、複数の半導体チップ２６上のＡｌ電極２５を接合材料２４にて半導体モジュール用基板３１上のＣｕ配線２１に接合してモジュールとするＭＣＭ(Multi Chip Module) 方式、そして、図６（ｄ）に示すように、樹脂封止せずに半導体チップ２６上のＡｌ電極２５を接合材料２４にて直接フリップチップ実装用基板３２上のＣｕ配線２１に接合するベアチップ実装型のＦＣ(Flip Chip) 方式、が挙げられる。
【０００７】
ＭＣＭおよびＦＣ方式では、接合材料としていくつかの材料が用いられているが、その中でも半田合金を用いる手法が今後増加すると見込まれ、例えば特開平６−８４９１９号公報に開示されている。
【０００８】
本明細書中では、上述のテープＢＧＡ、ＴＡＢ、ＢＧＡ、ワイヤーボンディング、ＭＣＭおよびＦＣの各方式を用いて接合された半導体部品を、総合して半導体装置と称する。
【０００９】
ＭＣＭおよびＦＣ方式においても、Ｃｕ配線上に設置されたＳｎあるいはＳｎ合金薄膜をＡｕから成る接合材料にて半導体チップのＡｌ電極に接合する接合方法が必然的に行われると考えられる。なぜなら、ＳｎあるいはＳｎ合金薄膜とＡｕから成る接合材料との接合は前述の通りＴＡＢ方式等で既に実用化されており、かつ、Ａｕでは半田合金よりも微細な加工が可能であるため、Ａｕから成る接合材料の利用は半導体装置の小型化という技術動向に寄与できるからである。
【００１０】
【発明が解決しようとする課題】
従来のテープＢＧＡ、ＴＡＢ、およびＢＧＡ方式にて用いられてきたように、ポリイミドテープあるいは半導体基板上のＣｕ配線上に設置されたＳｎ薄膜と半導体チップの電極とをＡｕから成る接合材料にて接合させると、Ａｕ−Ｓｎ系金属間化合物の成長に伴いＣｕ界面にてクラックやヴォイドが出現し、Ｓｎ薄膜側の接合部における接合強度が著しく低下する。これは、接合後は半導体装置としての使用時に発生する熱に起因して、ＡｕとＳｎの間に拡散が生じ、その拡散によりＡｕ−Ｓｎ系金属間化合物がＣｕ界面近傍まで成長することによる。
【００１１】
この場合、Ｃｕ配線上に設置されたＳｎあるいはＳｎ合金薄膜とＡｕから成る接合材料とを接合させると、接合直後は良好な接合強度が得られる場合もあった。しかし、接合後一定時間が経過すると、Ｃｕ界面にてクラックやヴォイドが出現し、かつ、接合部の接合強度も低下するという問題が発生していた。
【００１２】
また、半導体装置の小型化または薄型化という技術動向に対応するため、接合材料は小型化し、かつ、その間隔は必然的に狭くなる傾向にある。一般に、接合材料の小型化を行う際は接合面積の低下に伴い単位面積当たりの接合強度を強化する必要があり、かつ、半導体装置の使用時に発生する熱による影響は接合材料の間隔が狭くなる程顕著になる。
【００１３】
従って、テープＢＧＡ、ＴＡＢ、およびＢＧＡ方式での、ＳｎあるいはＳｎ合金薄膜をＣｕ配線上に設置した電極とＡｕから成る接合材料との接合部における長期信頼性の維持は、今後益々重要となる。
【００１４】
本発明は、このような問題を解決するために成されたものであり、Ｃｕから成る材料とＡｕから成る材料がＳｎ薄膜を介して接続された構造を有する半導体装置において、Ｓｎから成る材料とＡｕから成る材料との接合部にて、良好な長期信頼性を維持することを可能とした半導体実装用基板、半導体装置及びこれらの製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明の半導体実装用基板は、絶縁性の樹脂板、絶縁性の樹脂テープ、絶縁性のセラミックス板、あるいはこれらの複合材料上に、Ｃｕ又はＣｕ合金から成る電極が形成された構造を有する半導体実装用基板であって、前記電極上にＣｕ−Ｓｎ系金属間化合物層を介してＳｎ又はＳｎ合金薄膜が形成され、前記Ｓｎ又はＳｎ合金薄膜がＡｕからなる接続材料と接続され、前記Ｃｕ−Ｓｎ系金属間化合物層の厚さが０．３μｍから５μｍの範囲内である。
【００１８】
本発明の半導体実装用基板の一態様例においては、前記Ｓｎ又はＳｎ合金薄膜の厚さが０．３μｍ以上である。
【００１９】
本発明の半導体装置は、絶縁性の樹脂板、絶縁性の樹脂テープ、絶縁性のセラミックス板、あるいはこれらの複合材料上にＣｕ又はＣｕ合金から成る第１の電極が形成された構造を有する半導体実装用基板と、第２の電極が形成された半導体チップとを有する半導体装置であって、前記第１の電極上にＣｕ−Ｓｎ系金属間化合物層を介してＳｎ又はＳｎ合金薄膜が構成され、前記Ｓｎ又はＳｎ合金薄膜はＡｕから成る接続材料と接続されており、前記Ｃｕ−Ｓｎ系金属間化合物層の厚さが０．３μｍから５μｍの範囲内であり、前記接続材料が前記第２の電極と接続されている。
【００２０】
本発明の半導体装置は、Ｃｕ又はＣｕ合金から成る第１の電極が形成された、ポリイミドテープ、半導体装置実装用基板又はリードフレームのインナーリードと、第２の電極が形成された半導体チップとを有する半導体装置であって、前記第１の電極上にＣｕ−Ｓｎ系金属間化合物層を介してＳｎ又はＳｎ合金薄膜が形成され、前記Ｃｕ−Ｓｎ系金属間化合物層の厚さが０．３μｍから５μｍの範囲内であり、前記Ｓｎ又はＳｎ合金薄膜と前記第２の電極とがＡｕから成る接続材料によって接続されている。
【００２１】
本発明の半導体装置は、Ｃｕ又はＣｕ合金から成る第１の電極が形成された半導体モジュール用基板と、第２の電極が形成された半導体チップとを有する半導体装置であって、前記第１の電極上にＣｕ−Ｓｎ系金属間化合物層を介してＳｎ又はＳｎ合金薄膜が形成され、前記Ｓｎ又はＳｎ合金薄膜と前記第２の電極とがＡｕから成る接続材料によって接続され、前記Ｃｕ−Ｓｎ系金属間化合物層の厚さが０．３μｍから５μｍの範囲内である。
【００２２】
本発明の半導体装置は、Ｃｕ又はＣｕ合金から成る第１の電極が形成されたフリップチップ実装用基板と、第２の電極が形成された半導体チップとを有する半導体装置であって、前記第１の電極上にＣｕ−Ｓｎ系金属間化合物層を介してＳｎ又はＳｎ合金薄膜が形成され、前記Ｓｎ又はＳｎ合金薄膜と前記第２の電極とがＡｕから成る接続材料によって接続され、前記Ｃｕ−Ｓｎ系金属間化合物層の厚さが０．３μｍから５μｍの範囲内である。
【００２４】
本発明の半導体装置の一態様例においては、前記Ｓｎ又はＳｎ合金薄膜の厚さが０．３μｍ以上である。
【００２８】
本発明の半導体実装用基板の製造方法は、絶縁性の樹脂板、絶縁性の樹脂テープ、絶縁性のセラミックス板、あるいはこれらの複合材料上にＣｕ又はＣｕ合金から成る第１の電極が形成された半導体実装用基板と、第２の電極が形成された半導体チップとが電気的に接続された半導体装置の製造方法であって、前記第１の電極上にＳｎ又はＳｎ合金薄膜を形成する工程と、熱処理を施すことにより、前記第１の電極と前記Ｓｎ又はＳｎ合金薄膜の間にＣｕ−Ｓｎ系金属間化合物層を形成する工程と、Ａｕから成る接続材料により前記Ｓｎ又はＳｎ合金薄膜と前記第２の電極を接続する工程とを有し、前記Ｃｕ−Ｓｎ系金属間化合物層の厚さが０．３μｍから５μｍの範囲内である。
【００３０】
本発明の半導体装置の製造方法の一態様例においては、前記熱処理後の前記ＳｎあるいはＳｎ合金薄膜層を０．３μｍ以上の厚さに形成する。
【００３１】
Ａｕ−Ｓｎ系およびＣｕ−Ｓｎ系金属間化合物では、Ａｕ−Ｓｎ系金属間化合物の成長の方がＣｕ−Ｓｎ系金属間化合物のそれよりも速いため、Ｃｕ、Ｓｎ、そしてＡｕが表記の順に設置された材料においては、Ａｕ−Ｓｎ系が優先的に成長し、Ｃｕ−Ｓｎ系の成長は抑制される。従って、Ｃｕ配線上にＣｕ−Ｓｎ系金属間化合物層を介してＳｎ薄膜が形成された構造にＡｕから成る接合材料を接合すれば、半導体装置としての使用時に発生する熱に起因して成長するＡｕ−Ｓｎ系金属間化合物はＣｕ界面に到達できなくなり、Ｃｕ界面でのクラックやヴォイドの出現を抑止できる。
【００３２】
【発明の実施の形態】
以下、本発明の一実施形態を説明する。本実施形態に係る半導体装置は、半導体実装用基板と半導体チップとが接合材料により電気的に接続されている。半導体実装用基板上においては、Ｃｕ又はＣｕ合金からなる電極上にＣｕ−Ｓｎ系金属間化合物層及びＳｎ又はＳｎ合金薄膜が形成されている。一方、半導体チップには電極が形成されている。半導体チップの電極とＳｎ又はＳｎ合金薄膜とをＡｕから成る接合材料を用いて接合することにより、半導体実装用基板と半導体チップとが接合されている。
【００３３】
この際、Ａｕ−Ｓｎ系およびＣｕ−Ｓｎ系金属間化合物では、前者の成長の方が後者のそれよりも速いため、Ｃｕ、Ｓｎ及びＡｕがこの順に形成された材料において、Ｃｕ上にＣｕ−Ｓｎ系金属間化合物層を介してＳｎ薄膜を形成し、このＳｎ薄膜にＡｕから成る接合材料を接合すれば、Ｃｕ界面でのクラックやヴォイドの出現を抑止できる。
【００３４】
半導体装置としては、テープＢＧＡ方式、ＢＧＡ方式又はＴＡＢ方式の半導体装置に適用することができる。
【００３５】
また、上記の方式以外にも、リードフレームと半導体チップとを金属製の細線により接続する、ワイヤーボンディング方式の半導体装置に適用しても、同様の効果が得られた。これらは、接合直後および接合後に行う加速加熱試験時の、接合強度の評価および接合部の断面観察から確認することができた。
【００３６】
なお、上記の効果を示すＣｕ−Ｓｎ系金属間化合物層は主としてＣｕ3 Ｓｎ相およびＣｕＳｎ相から成るが、本化合物層の厚さが０．３μｍ未満である場合は、Ａｕから成る接合材料とＳｎ薄膜とを接合させると、Ｃｕ界面近傍にてクラックやヴォイドが形成され接合強度が著しく低下するため、０．３μｍ未満という化合物層の厚さは接合部における長期信頼性の向上には不充分な厚さといえる。厚さが５μｍを超える場合は、その作製に比較的大きなコストを要するため実用上望ましくない。従って、本化合物の厚さは０．３〜５μｍとするのが好ましい。
【００３７】
Ａｕから成る接合材料をＳｎ薄膜上に接合させた後では、Ｃｕ配線とＳｎ薄膜の間にＣｕ−Ｓｎ系金属間化合物は成長しない。よって、接合部の信頼性の確保に必要なＣｕ−Ｓｎ系金属間化合物を確実に形成させるには、Ｓｎ薄膜と半導体チップ上のＡｌ電極とをＡｕから成る接合材料にて接合する前に、例えば熱処理法を用いて、Ｃｕ配線とＳｎ薄膜の間にあらかじめＣｕ−Ｓｎ系金属間化合物を形成させる方法が望ましい。
【００３８】
一般に、金属間化合物の作製にはめっき法、蒸着法、あるいは析出法などが挙げられるが、これらはいずれも複雑な工程や高価な製造設備を必要とする。しかしながら、熱処理法は、加熱を要するのみであるため複雑な工程も高価な製造設備も不要となり、目的の金属間化合物を精度良く短時間で作製するのに適しているからである。
【００３９】
なお、後述する実施例において強度の低下の生じた試料の接合部には、Ｃｕ−Ｓｎ系金属間化合物は確認されなかった。また、Ｃｕ−Ｓｎ系金属間化合物の成長速度は比較的遅いため、半導体装置の接合等の目的で当該ポリイミドテープあるいは半導体基板を加熱する程度では、Ｃｕ配線とＳｎ薄膜の間にはＣｕ−Ｓｎ系金属間化合物は形成されないことが確認されている。
【００４０】
さらに、具体的な当該化合物の形成条件としては、１００〜２３１℃の温度領域にて１〜１０時間の熱処理条件で行うのが好ましい。なぜなら、１００℃未満の熱処理では所定の厚さのＣｕ−Ｓｎ系金属間化合物層を形成するのに長い熱処理時間を要するため実用上不向きであり、かつ、２３１℃以上の熱処理温度ではＳｎの融点を超えるためＳｎが溶解して接続用端子間を短絡する危険性があるからである。また、熱処理の雰囲気としては、Ｎ2 、大気、あるいはＡｒ等の不活性ガスのいずれを用いても、得られる効果は同等に良好であったが、操業上のコストの面からＮ2 あるいは大気中で熱処理するのが望ましい。
【００４１】
また、Ａｕから成る接合材料を良好に接合させるためには、Ｃｕ−Ｓｎ系金属間化合物の形成後のＳｎ層は薄くとも０．３μｍ必要である。
【００４２】
なお、本明細書における半導体チップの電極はＡｌ, Ｃｕ, あるいはＡｕから成ることでよく、本明細書におけるＡｕおよびＡｌは、Ａｕを主体とする合金およびＡｌを主体とする合金をそれぞれ含むものとする。
【００４３】
【実施例】
本発明の実施例として図１〜図４及び図５に示すような半導体装置を作製した。
【００４４】
ここで、図１は本発明をテープＢＧＡ方式の半導体装置に適用した態様（試料）を示している。ポリイミドテープ７上にＣｕ電極１が形成され、Ｃｕ電極１上にＣｕ−Ｓｎ系金属間化合物２、Ｓｎ又はＳｎ合金薄膜３が順次形成されている。
【００４５】
半導体チップ６にはＡｌ電極５が形成されている。そして、ポリイミドテープ７上のＳｎ又はＳｎ合金薄膜３とＡｌ電極５とは、Ａｕからなる接合材料４によって接合されている。
【００４６】
図２は、本発明をＢＧＡ方式の半導体装置に適用した態様（試料）を示している。ＢＧＡ方式においては、半導体装置実装用基板８上にＣｕ電極１が形成されている。その他の構成はテープＢＧＡ方式と同様に構成されてる。
【００４７】
図３は、本発明をＭＣＭ方式の半導体装置に適用した態様（試料）を示している。ＭＣＭ方式においては、半導体モジュール用基板１１上にＣｕ電極１が形成されている。その他の構成はテープＢＧＡ方式と同様に構成されている。
【００４８】
図４は、本発明をベアチップ実装型のＦＣ方式の半導体装置に適用した態様（試料）を示している。ＦＣ方式においては、フリップチップ実装用基板１２上にＣｕ電極１が形成されている。その他の構成はテープＢＧＡ方式と同様に構成されている。
【００４９】
図１〜図４に示す半導体装置では、１ｃｍ角の半導体チップ６上のＡｌ電極５と、Ｃｕ電極１上にめっきで形成された純度が９９．９％のＳｎ薄膜３との接合は、純度が９９．９９％以上の高純度Ａｕから成る、高さ５８μｍのバンプ４を１チップ当たり３００個用いて、市販のバンプ接合装置により行った。
【００５０】
なお、接合部のせん断強度の測定に用いた試料は、図１〜図４に示す半導体装置とは異なり、意図的に半導体チップ６上のＡｌ電極５を接合させずに、ポリイミドテープ７、半導体装置実装用基板８、半導体モジュール用基板１１、あるいはフリップチップ実装用基板１２上に所定の要領で構成されたＳｎ薄膜３とＡｕから成る接合材料４のみを接合させて構成した。
【００５１】
一方、図５は、本発明をワイヤーボンディング方式による半導体装置に適用した態様（試料）を示している。この試料は、Ｃｕから成るインナーリード１３上に所定の要領で形成させたＳｎ薄膜３と、１ｃｍ角の半導体チップ６上のＡｌ電極５とをワイヤ４’により接合することで構成した。ワイヤ４’は、先端に直径５８μｍ程度の接合ボールを形成させた、純度が９９．９９％以上の高純度Ａｕから成り、線径は２５μｍ程度である。そして、ワイヤ４’を１チップ当たり２００本用いて、接合させることによりこの試料を構成した。図１〜図４に示す試料と同様にインナーリード１３とＳｎ薄膜３との間にはＣｕ−Ｓｎ系金属間化合物２が形成されている。
【００５２】
そして、接合強度の測定には市販のせん断強度測定装置を、加速加熱試験には内部を所定の雰囲気に保持した１００〜２３１℃の電気炉をそれぞれ用いた。また、組成分析の結果、当該Ｃｕ−Ｓｎ系金属間化合物２は主としてＣｕ3 Ｓｎ相およびＣｕＳｎ相から成ることが示された。
【００５３】
本実施例における実験では、図１に示すように、テープＢＧＡ方式でのポリイミドテープ７上に、比較材（イ）としてＣｕ電極１および厚さが３μｍのＳｎ薄膜３のみから成る接続用端子を有する試料を作製し、また、Ｃｕ電極１および厚さが３μｍのＳｎ薄膜３のみからなる接続用端子を１７５℃のＮ2 雰囲気の電気炉中であらかじめ１〜１０時間熱処理することで、Ｃｕ層とＳｎ薄膜間にＣｕ−Ｓｎ系金属間化合物２を形成し、このＣｕ−Ｓｎ系金属間化合物２の膜厚が０．２μｍの試料（ロ）、０．３μｍの試料（ハ）、および２μｍの試料（ニ）となる接続用端子をそれぞれ作製した。
【００５４】
さらに、Ｃｕ電極１および厚さが７μｍのＳｎ薄膜３のみからなる接続用端子を１７５℃のＮ2 雰囲気の電気炉中であらかじめ１０時間熱処理することで両者間に（ホ）５μｍの厚さのＣｕ−Ｓｎ系金属間化合物層２を形成させた接続用端子を有する試料を作製した。
【００５５】
表１に、接続用端子とＡｕからなる接合材料４との接合直後、および接合後１７５℃のＮ2 雰囲気中で１００および３０００時間それぞれ熱処理した後の、接合部のせん断接合強度をそれぞれ測定した結果を示す。
【００５６】
【表１】
【００５７】
表１より明白なように、接合直後のせん断接合強度は６０ｇｆ程度といずれの試料においても良好であったものの、接合後にＮ2 雰囲気の電気炉中で１７５℃１００および３０００時間の熱処理をそれぞれ行うと、（イ）および（ロ）は３０ｇｆ未満と、不良を示した。一方、（ハ）、（ニ）および（ホ）では上記と同条件の熱処理後も、接合強度は６０ｇｆ程度と熱処理前と同様に良好であった。
【００５８】
なお、実用上要求される半導体装置の接合部の信頼性を考慮して、１７５℃、３０００時間の熱処理後も接合強度の低下の生じない状態をもって、良好な信頼性と判断した。従って、上記の（イ）および（ロ）では良好な信頼性は得られなかったが、本発明による（ハ）、（ニ）および（ホ）では良好な信頼性が得られた。
【００５９】
このように、Ｃｕ電極１およびＳｎ薄膜３間に０．３μｍ以上のＣｕ−Ｓｎ系金属間化合物２をあらかじめ形成させることで、Ａｕから成る接合材料４との接合部の長期信頼性は著しく向上することが確認された。なお、ＴＡＢ方式での同様な評価を行った結果、上記と同等の効果が確認された。
【００６０】
また、ＢＧＡ、ＭＣＭ、およびベアチップ実装型ＦＣ方式用の各基板、およびワイヤーボンディング方式のリードフレーム、を用いた試料に関する同様の評価を行った。表２は厚さ２．０μｍの本化合物を有するＢＧＡ、ＭＣＭ、およびベアチップ実装型ＦＣ方式用の基板及びワイヤーボンディング方式のリードフレームにおいて、Ａｌ電極５とＡｕから成る接合材料４とを接合した試料の接合強度を示す。このように、いずれも同様に良好な長期信頼性が得られた。
【００６１】
【表２】
【００６２】
なお、上記各方式用の基板としては、図２〜図４に示すように、エポキシ樹脂を主体とする半導体実装用基板８、半導体モジュール用基板１１、およびフリップチップ実装用基板１２、上のＣｕ電極１に純度９９．９％のＳｎ薄膜３が３μｍの厚さにめっきされた基板を用いた。
【００６３】
ワイヤーボンディング方式用のリードフレームとしては、図５に示すように、Ｃｕ製のインナーリード１３上のＣｕ電極に純度９９．９％のＳｎ薄膜３が３μｍの厚さにめっきされたリードフレームを用い、Ｎ2 雰囲気の電気炉中での１７５℃の熱処理によりあらかじめＣｕ電極およびＳｎ薄膜３間に２．０μｍの厚さのＣｕ−Ｓｎ系金属間化合物２を形成させた試料を用いた。
【００６４】
表３は、純度９９．９％のＳｎ薄膜３の代わりに、重量比率が７：３のＳｎ−Ｐｂ合金薄膜を用いた結果を示す。このように、純度９９．９％のＳｎの代わりに、重量比率が７：３のＳｎ−Ｐｂ合金薄膜を用いた際も同様の結果が得られた。
【００６５】
【表３】
【００６６】
さらに、表４に示すように、テープＢＧＡ方式でのポリイミドテープを、Ｎ2 、大気、そしてＡｒの各雰囲気に保持した電気炉に設置して、Ｃｕ配線とＳｎ薄膜の間に２．０μｍの厚さのＣｕ−Ｓｎ系金属間化合物層を得た試料においても、得られる効果は同様に良好であった。
【００６７】
【表４】
【００６８】
また、テープＢＧＡ方式でのポリイミドテープを、Ｎ2 雰囲気に保持した１００〜２３１℃の温度の電気炉に１〜１０時間設置した際には、Ｃｕ配線とＳｎ薄膜の間に０．３〜５．０μｍの厚さのＣｕ−Ｓｎ系金属間化合物が得られた。
【００６９】
さらに、Ａｕから成る接合材料とＣｕ層上のＳｎ薄膜の接合において、Ｓｎ薄膜の厚さが０．３μｍ以上では６０ｇｆ程度と良好な接合強度が示されたが、０．３μｍ未満では２０ｇｆ強と充分な強度は得られなかった。
【００７０】
以上説明したように、本実施形態においては、Ｃｕ電極１上にＣｕ−Ｓｎ系金属間化合物２を介してＳｎ薄膜３が形成された構造にＡｕから成る接合材料４を接合することにより、Ｃｕ界面でのクラックやヴォイドの出現を抑止できる。
【００７１】
そして、テープＢＧＡ、ＴＡＢ、およびＢＧＡ方式に適用することにより、接合後に成長するＡｕ−Ｓｎ系金属間化合物はＣｕ界面に到達できなくなり、接合信頼性の飛躍的に向上した上記の各方式による半導体装置を提供できる。
【００７２】
さらに、現在主流の半導体装置の接合方式であるワイヤーボンディング方式においても、半導体チップ上の電極との接合部の信頼性を向上させることができる。
【００７３】
ＭＣＭおよびＦＣ方式による半導体装置においても、今後、接合材料として半田合金の利用が増加すると見込まれているが、より微細な加工が可能である上にＴＡＢ等での利用実績もあることから、Ａｕから成る接合材料４の利用も今後起こりうる。そして、ＭＣＭおよびＦＣ方式による半導体装置では多ピン化が進められるため、接合材料の小型化に伴う接合面積の低下が生じ、接合材料の間隔の減少に起因して半導体装置の使用時に発生する熱による影響も顕著になる。
【００７４】
本実施形態によれば、単位面積当たりの接合強度を強化する必要が生じるＭＣＭおよびＦＣ方式による半導体装置においても、接合信頼性を飛躍的に向上させることができる。従って、ＭＣＭおよびＦＣ方式における本発明に基づくＡｕから成る接合材料４の利用は、接合部の高信頼性化に有効であり、かつ、半導体装置の小型化という技術動向に寄与する。
【００７５】
特に、ベアチップ実装型ＦＣ方式では強度を分担すべき樹脂による封止はしないため、より強固な接合が要求される。本発明のＦＣ方式への適用は接合信頼性の向上をもたらすため、ＦＣ方式による半導体装置における接合強度の向上に、特に寄与できる。
【００７６】
本実施形態においては、既述したように、接合直後の接合強度のみならず半導体装置としての使用中の接合部における長期信頼性も良好である上、一般に、Ａｕから成る接合材料４よれば、半田合金よりも微細な加工が可能である。従って、ＭＣＭおよびＦＣ方式の接合においても半導体装置の小型化という技術動向に寄与することができる。
【００７７】
【発明の効果】
本発明によれば、Ｃｕから成る材料とＡｕから成る材料をＳｎ薄膜を介して接続する際に、接合後に成長するＡｕ−Ｓｎ系金属間化合物のＣｕ界面への到達を抑止することができる。従って、長期的な信頼性を有する半導体実装用基板、半導体装置及びこれらの製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明に基づくテープＢＧＡ方式による半導体装置の概略を示す断面図である。
【図２】本発明に基づくＢＧＡ方式による半導体装置の概略を示す断面図である。
【図３】本発明に基づくＭＣＭ方式による半導体装置の概略を示す断面図である。
【図４】本発明に基づくベアチップ実装型のＦＣ方式による半導体装置の概略を示す断面図である。
【図５】本発明に基づくワイヤーボンディング方式による半導体装置の例を示す断面図である。
【図６】従来の半導体装置を示す概略断面図である。
【符号の説明】
１ Ｃｕ電極
２ Ｃｕ−Ｓｎ系金属間化合物
３ Ｓｎ薄膜
４ 接合材料
4' ワイヤ（接合材料）
５ Ａｌ電極
６ 半導体チップ
７ ポリイミドテープ
８ 半導体装置実装用基板
１１ 半導体モジュール用基板
１２ フリップチップ実装用基板
１３ Ｃｕから成るインナーリード
２１ Ｃｕ配線
２３ ＳｎあるいはＳｎ合金薄膜
２４ Ａｕから成る接合材料
２５ Ａｌ電極
２６ 半導体チップ
２７ ポリイミドテープ
２８ 半導体装置実装用基板
２９ 樹脂
３０ 外部接続端子
３１ 半導体モジュール用基板
３２ フリップチップ実装用基板
【発明の属する技術分野】
本発明は、接合信頼性に優れた半導体実装用基板、およびこの半導体実装用基板を用いた半導体装置に関するものである。
【０００２】
【従来の技術】
一般に、半導体における電極間の接合技術には、リードフレームと金属製の細線を用いるワイヤーボンディング方式と、テープあるいは基板と金属等の突起物を利用するバンプ接合方式が存在し、後者の例としてはＳｉウェハー上でバンプをめっきするウェハーバンプ法、あらかじめ形成させたバンプを転写させる転写バンプ法、接合後の金の細線を切断してバンプを得るスタッドバンプ法、そして球状バンプを用いるボールバンプ法等が挙げられる。
【０００３】
バンプ接合方式を用いた一技術である、テープＢＧＡ(Ball Grid Array) およびＴＡＢ(Tape Automated Bonding)の方式では、テープの使用により、リードフレームおよびワイヤを用いた現在主流のワイヤーボンディング方式よりも薄型の実装が可能である。
【０００４】
テープＢＧＡ方式では図６（ａ）に示すように、ポリイミドテープ２７上にＣｕから成る配線２１を配し、そのＣｕ配線２１と半導体チップ２６上のＡｌ電極２５とを、バンプあるいはワイヤ状のＡｕから成る接合材料２４にて接合する。また、図６（ｂ）に示すように、樹脂２９で封止した半導体チップ２６を外部接続端子３０にて半導体基板に接合するＢＧＡ方式では、封止した樹脂２９中の半導体チップ２６と半導体装置実装用基板２８上のＣｕ配線２１とはＡｕから成る接合材料２４にて接続する接続法が一般的である。
【０００５】
一般に、テープＢＧＡ、ＴＡＢ、およびＢＧＡ方式においては、図６（ａ）及び図６（ｂ）にあるように、Ｃｕ配線２１の酸化防止および接合材料との接合性の向上を目的として、主としてＳｎあるいはＳｎ合金薄膜２３をＣｕ配線上に設置する。従って、これら方式では、Ａｕから成る接合材料２４を、Ｃｕ配線２１上に設置されたＳｎあるいはＳｎ合金薄膜２３に接合させる接合方法が主流であり、この方式は例えば特開平３−２５０６３８号公報に開示されている。
【０００６】
一方、今後その利用の増加が見込まれる実装方式としては、図６（ｃ）に示すように、複数の半導体チップ２６上のＡｌ電極２５を接合材料２４にて半導体モジュール用基板３１上のＣｕ配線２１に接合してモジュールとするＭＣＭ(Multi Chip Module) 方式、そして、図６（ｄ）に示すように、樹脂封止せずに半導体チップ２６上のＡｌ電極２５を接合材料２４にて直接フリップチップ実装用基板３２上のＣｕ配線２１に接合するベアチップ実装型のＦＣ(Flip Chip) 方式、が挙げられる。
【０００７】
ＭＣＭおよびＦＣ方式では、接合材料としていくつかの材料が用いられているが、その中でも半田合金を用いる手法が今後増加すると見込まれ、例えば特開平６−８４９１９号公報に開示されている。
【０００８】
本明細書中では、上述のテープＢＧＡ、ＴＡＢ、ＢＧＡ、ワイヤーボンディング、ＭＣＭおよびＦＣの各方式を用いて接合された半導体部品を、総合して半導体装置と称する。
【０００９】
ＭＣＭおよびＦＣ方式においても、Ｃｕ配線上に設置されたＳｎあるいはＳｎ合金薄膜をＡｕから成る接合材料にて半導体チップのＡｌ電極に接合する接合方法が必然的に行われると考えられる。なぜなら、ＳｎあるいはＳｎ合金薄膜とＡｕから成る接合材料との接合は前述の通りＴＡＢ方式等で既に実用化されており、かつ、Ａｕでは半田合金よりも微細な加工が可能であるため、Ａｕから成る接合材料の利用は半導体装置の小型化という技術動向に寄与できるからである。
【００１０】
【発明が解決しようとする課題】
従来のテープＢＧＡ、ＴＡＢ、およびＢＧＡ方式にて用いられてきたように、ポリイミドテープあるいは半導体基板上のＣｕ配線上に設置されたＳｎ薄膜と半導体チップの電極とをＡｕから成る接合材料にて接合させると、Ａｕ−Ｓｎ系金属間化合物の成長に伴いＣｕ界面にてクラックやヴォイドが出現し、Ｓｎ薄膜側の接合部における接合強度が著しく低下する。これは、接合後は半導体装置としての使用時に発生する熱に起因して、ＡｕとＳｎの間に拡散が生じ、その拡散によりＡｕ−Ｓｎ系金属間化合物がＣｕ界面近傍まで成長することによる。
【００１１】
この場合、Ｃｕ配線上に設置されたＳｎあるいはＳｎ合金薄膜とＡｕから成る接合材料とを接合させると、接合直後は良好な接合強度が得られる場合もあった。しかし、接合後一定時間が経過すると、Ｃｕ界面にてクラックやヴォイドが出現し、かつ、接合部の接合強度も低下するという問題が発生していた。
【００１２】
また、半導体装置の小型化または薄型化という技術動向に対応するため、接合材料は小型化し、かつ、その間隔は必然的に狭くなる傾向にある。一般に、接合材料の小型化を行う際は接合面積の低下に伴い単位面積当たりの接合強度を強化する必要があり、かつ、半導体装置の使用時に発生する熱による影響は接合材料の間隔が狭くなる程顕著になる。
【００１３】
従って、テープＢＧＡ、ＴＡＢ、およびＢＧＡ方式での、ＳｎあるいはＳｎ合金薄膜をＣｕ配線上に設置した電極とＡｕから成る接合材料との接合部における長期信頼性の維持は、今後益々重要となる。
【００１４】
本発明は、このような問題を解決するために成されたものであり、Ｃｕから成る材料とＡｕから成る材料がＳｎ薄膜を介して接続された構造を有する半導体装置において、Ｓｎから成る材料とＡｕから成る材料との接合部にて、良好な長期信頼性を維持することを可能とした半導体実装用基板、半導体装置及びこれらの製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明の半導体実装用基板は、絶縁性の樹脂板、絶縁性の樹脂テープ、絶縁性のセラミックス板、あるいはこれらの複合材料上に、Ｃｕ又はＣｕ合金から成る電極が形成された構造を有する半導体実装用基板であって、前記電極上にＣｕ−Ｓｎ系金属間化合物層を介してＳｎ又はＳｎ合金薄膜が形成され、前記Ｓｎ又はＳｎ合金薄膜がＡｕからなる接続材料と接続され、前記Ｃｕ−Ｓｎ系金属間化合物層の厚さが０．３μｍから５μｍの範囲内である。
【００１８】
本発明の半導体実装用基板の一態様例においては、前記Ｓｎ又はＳｎ合金薄膜の厚さが０．３μｍ以上である。
【００１９】
本発明の半導体装置は、絶縁性の樹脂板、絶縁性の樹脂テープ、絶縁性のセラミックス板、あるいはこれらの複合材料上にＣｕ又はＣｕ合金から成る第１の電極が形成された構造を有する半導体実装用基板と、第２の電極が形成された半導体チップとを有する半導体装置であって、前記第１の電極上にＣｕ−Ｓｎ系金属間化合物層を介してＳｎ又はＳｎ合金薄膜が構成され、前記Ｓｎ又はＳｎ合金薄膜はＡｕから成る接続材料と接続されており、前記Ｃｕ−Ｓｎ系金属間化合物層の厚さが０．３μｍから５μｍの範囲内であり、前記接続材料が前記第２の電極と接続されている。
【００２０】
本発明の半導体装置は、Ｃｕ又はＣｕ合金から成る第１の電極が形成された、ポリイミドテープ、半導体装置実装用基板又はリードフレームのインナーリードと、第２の電極が形成された半導体チップとを有する半導体装置であって、前記第１の電極上にＣｕ−Ｓｎ系金属間化合物層を介してＳｎ又はＳｎ合金薄膜が形成され、前記Ｃｕ−Ｓｎ系金属間化合物層の厚さが０．３μｍから５μｍの範囲内であり、前記Ｓｎ又はＳｎ合金薄膜と前記第２の電極とがＡｕから成る接続材料によって接続されている。
【００２１】
本発明の半導体装置は、Ｃｕ又はＣｕ合金から成る第１の電極が形成された半導体モジュール用基板と、第２の電極が形成された半導体チップとを有する半導体装置であって、前記第１の電極上にＣｕ−Ｓｎ系金属間化合物層を介してＳｎ又はＳｎ合金薄膜が形成され、前記Ｓｎ又はＳｎ合金薄膜と前記第２の電極とがＡｕから成る接続材料によって接続され、前記Ｃｕ−Ｓｎ系金属間化合物層の厚さが０．３μｍから５μｍの範囲内である。
【００２２】
本発明の半導体装置は、Ｃｕ又はＣｕ合金から成る第１の電極が形成されたフリップチップ実装用基板と、第２の電極が形成された半導体チップとを有する半導体装置であって、前記第１の電極上にＣｕ−Ｓｎ系金属間化合物層を介してＳｎ又はＳｎ合金薄膜が形成され、前記Ｓｎ又はＳｎ合金薄膜と前記第２の電極とがＡｕから成る接続材料によって接続され、前記Ｃｕ−Ｓｎ系金属間化合物層の厚さが０．３μｍから５μｍの範囲内である。
【００２４】
本発明の半導体装置の一態様例においては、前記Ｓｎ又はＳｎ合金薄膜の厚さが０．３μｍ以上である。
【００２８】
本発明の半導体実装用基板の製造方法は、絶縁性の樹脂板、絶縁性の樹脂テープ、絶縁性のセラミックス板、あるいはこれらの複合材料上にＣｕ又はＣｕ合金から成る第１の電極が形成された半導体実装用基板と、第２の電極が形成された半導体チップとが電気的に接続された半導体装置の製造方法であって、前記第１の電極上にＳｎ又はＳｎ合金薄膜を形成する工程と、熱処理を施すことにより、前記第１の電極と前記Ｓｎ又はＳｎ合金薄膜の間にＣｕ−Ｓｎ系金属間化合物層を形成する工程と、Ａｕから成る接続材料により前記Ｓｎ又はＳｎ合金薄膜と前記第２の電極を接続する工程とを有し、前記Ｃｕ−Ｓｎ系金属間化合物層の厚さが０．３μｍから５μｍの範囲内である。
【００３０】
本発明の半導体装置の製造方法の一態様例においては、前記熱処理後の前記ＳｎあるいはＳｎ合金薄膜層を０．３μｍ以上の厚さに形成する。
【００３１】
Ａｕ−Ｓｎ系およびＣｕ−Ｓｎ系金属間化合物では、Ａｕ−Ｓｎ系金属間化合物の成長の方がＣｕ−Ｓｎ系金属間化合物のそれよりも速いため、Ｃｕ、Ｓｎ、そしてＡｕが表記の順に設置された材料においては、Ａｕ−Ｓｎ系が優先的に成長し、Ｃｕ−Ｓｎ系の成長は抑制される。従って、Ｃｕ配線上にＣｕ−Ｓｎ系金属間化合物層を介してＳｎ薄膜が形成された構造にＡｕから成る接合材料を接合すれば、半導体装置としての使用時に発生する熱に起因して成長するＡｕ−Ｓｎ系金属間化合物はＣｕ界面に到達できなくなり、Ｃｕ界面でのクラックやヴォイドの出現を抑止できる。
【００３２】
【発明の実施の形態】
以下、本発明の一実施形態を説明する。本実施形態に係る半導体装置は、半導体実装用基板と半導体チップとが接合材料により電気的に接続されている。半導体実装用基板上においては、Ｃｕ又はＣｕ合金からなる電極上にＣｕ−Ｓｎ系金属間化合物層及びＳｎ又はＳｎ合金薄膜が形成されている。一方、半導体チップには電極が形成されている。半導体チップの電極とＳｎ又はＳｎ合金薄膜とをＡｕから成る接合材料を用いて接合することにより、半導体実装用基板と半導体チップとが接合されている。
【００３３】
この際、Ａｕ−Ｓｎ系およびＣｕ−Ｓｎ系金属間化合物では、前者の成長の方が後者のそれよりも速いため、Ｃｕ、Ｓｎ及びＡｕがこの順に形成された材料において、Ｃｕ上にＣｕ−Ｓｎ系金属間化合物層を介してＳｎ薄膜を形成し、このＳｎ薄膜にＡｕから成る接合材料を接合すれば、Ｃｕ界面でのクラックやヴォイドの出現を抑止できる。
【００３４】
半導体装置としては、テープＢＧＡ方式、ＢＧＡ方式又はＴＡＢ方式の半導体装置に適用することができる。
【００３５】
また、上記の方式以外にも、リードフレームと半導体チップとを金属製の細線により接続する、ワイヤーボンディング方式の半導体装置に適用しても、同様の効果が得られた。これらは、接合直後および接合後に行う加速加熱試験時の、接合強度の評価および接合部の断面観察から確認することができた。
【００３６】
なお、上記の効果を示すＣｕ−Ｓｎ系金属間化合物層は主としてＣｕ3 Ｓｎ相およびＣｕＳｎ相から成るが、本化合物層の厚さが０．３μｍ未満である場合は、Ａｕから成る接合材料とＳｎ薄膜とを接合させると、Ｃｕ界面近傍にてクラックやヴォイドが形成され接合強度が著しく低下するため、０．３μｍ未満という化合物層の厚さは接合部における長期信頼性の向上には不充分な厚さといえる。厚さが５μｍを超える場合は、その作製に比較的大きなコストを要するため実用上望ましくない。従って、本化合物の厚さは０．３〜５μｍとするのが好ましい。
【００３７】
Ａｕから成る接合材料をＳｎ薄膜上に接合させた後では、Ｃｕ配線とＳｎ薄膜の間にＣｕ−Ｓｎ系金属間化合物は成長しない。よって、接合部の信頼性の確保に必要なＣｕ−Ｓｎ系金属間化合物を確実に形成させるには、Ｓｎ薄膜と半導体チップ上のＡｌ電極とをＡｕから成る接合材料にて接合する前に、例えば熱処理法を用いて、Ｃｕ配線とＳｎ薄膜の間にあらかじめＣｕ−Ｓｎ系金属間化合物を形成させる方法が望ましい。
【００３８】
一般に、金属間化合物の作製にはめっき法、蒸着法、あるいは析出法などが挙げられるが、これらはいずれも複雑な工程や高価な製造設備を必要とする。しかしながら、熱処理法は、加熱を要するのみであるため複雑な工程も高価な製造設備も不要となり、目的の金属間化合物を精度良く短時間で作製するのに適しているからである。
【００３９】
なお、後述する実施例において強度の低下の生じた試料の接合部には、Ｃｕ−Ｓｎ系金属間化合物は確認されなかった。また、Ｃｕ−Ｓｎ系金属間化合物の成長速度は比較的遅いため、半導体装置の接合等の目的で当該ポリイミドテープあるいは半導体基板を加熱する程度では、Ｃｕ配線とＳｎ薄膜の間にはＣｕ−Ｓｎ系金属間化合物は形成されないことが確認されている。
【００４０】
さらに、具体的な当該化合物の形成条件としては、１００〜２３１℃の温度領域にて１〜１０時間の熱処理条件で行うのが好ましい。なぜなら、１００℃未満の熱処理では所定の厚さのＣｕ−Ｓｎ系金属間化合物層を形成するのに長い熱処理時間を要するため実用上不向きであり、かつ、２３１℃以上の熱処理温度ではＳｎの融点を超えるためＳｎが溶解して接続用端子間を短絡する危険性があるからである。また、熱処理の雰囲気としては、Ｎ2 、大気、あるいはＡｒ等の不活性ガスのいずれを用いても、得られる効果は同等に良好であったが、操業上のコストの面からＮ2 あるいは大気中で熱処理するのが望ましい。
【００４１】
また、Ａｕから成る接合材料を良好に接合させるためには、Ｃｕ−Ｓｎ系金属間化合物の形成後のＳｎ層は薄くとも０．３μｍ必要である。
【００４２】
なお、本明細書における半導体チップの電極はＡｌ, Ｃｕ, あるいはＡｕから成ることでよく、本明細書におけるＡｕおよびＡｌは、Ａｕを主体とする合金およびＡｌを主体とする合金をそれぞれ含むものとする。
【００４３】
【実施例】
本発明の実施例として図１〜図４及び図５に示すような半導体装置を作製した。
【００４４】
ここで、図１は本発明をテープＢＧＡ方式の半導体装置に適用した態様（試料）を示している。ポリイミドテープ７上にＣｕ電極１が形成され、Ｃｕ電極１上にＣｕ−Ｓｎ系金属間化合物２、Ｓｎ又はＳｎ合金薄膜３が順次形成されている。
【００４５】
半導体チップ６にはＡｌ電極５が形成されている。そして、ポリイミドテープ７上のＳｎ又はＳｎ合金薄膜３とＡｌ電極５とは、Ａｕからなる接合材料４によって接合されている。
【００４６】
図２は、本発明をＢＧＡ方式の半導体装置に適用した態様（試料）を示している。ＢＧＡ方式においては、半導体装置実装用基板８上にＣｕ電極１が形成されている。その他の構成はテープＢＧＡ方式と同様に構成されてる。
【００４７】
図３は、本発明をＭＣＭ方式の半導体装置に適用した態様（試料）を示している。ＭＣＭ方式においては、半導体モジュール用基板１１上にＣｕ電極１が形成されている。その他の構成はテープＢＧＡ方式と同様に構成されている。
【００４８】
図４は、本発明をベアチップ実装型のＦＣ方式の半導体装置に適用した態様（試料）を示している。ＦＣ方式においては、フリップチップ実装用基板１２上にＣｕ電極１が形成されている。その他の構成はテープＢＧＡ方式と同様に構成されている。
【００４９】
図１〜図４に示す半導体装置では、１ｃｍ角の半導体チップ６上のＡｌ電極５と、Ｃｕ電極１上にめっきで形成された純度が９９．９％のＳｎ薄膜３との接合は、純度が９９．９９％以上の高純度Ａｕから成る、高さ５８μｍのバンプ４を１チップ当たり３００個用いて、市販のバンプ接合装置により行った。
【００５０】
なお、接合部のせん断強度の測定に用いた試料は、図１〜図４に示す半導体装置とは異なり、意図的に半導体チップ６上のＡｌ電極５を接合させずに、ポリイミドテープ７、半導体装置実装用基板８、半導体モジュール用基板１１、あるいはフリップチップ実装用基板１２上に所定の要領で構成されたＳｎ薄膜３とＡｕから成る接合材料４のみを接合させて構成した。
【００５１】
一方、図５は、本発明をワイヤーボンディング方式による半導体装置に適用した態様（試料）を示している。この試料は、Ｃｕから成るインナーリード１３上に所定の要領で形成させたＳｎ薄膜３と、１ｃｍ角の半導体チップ６上のＡｌ電極５とをワイヤ４’により接合することで構成した。ワイヤ４’は、先端に直径５８μｍ程度の接合ボールを形成させた、純度が９９．９９％以上の高純度Ａｕから成り、線径は２５μｍ程度である。そして、ワイヤ４’を１チップ当たり２００本用いて、接合させることによりこの試料を構成した。図１〜図４に示す試料と同様にインナーリード１３とＳｎ薄膜３との間にはＣｕ−Ｓｎ系金属間化合物２が形成されている。
【００５２】
そして、接合強度の測定には市販のせん断強度測定装置を、加速加熱試験には内部を所定の雰囲気に保持した１００〜２３１℃の電気炉をそれぞれ用いた。また、組成分析の結果、当該Ｃｕ−Ｓｎ系金属間化合物２は主としてＣｕ3 Ｓｎ相およびＣｕＳｎ相から成ることが示された。
【００５３】
本実施例における実験では、図１に示すように、テープＢＧＡ方式でのポリイミドテープ７上に、比較材（イ）としてＣｕ電極１および厚さが３μｍのＳｎ薄膜３のみから成る接続用端子を有する試料を作製し、また、Ｃｕ電極１および厚さが３μｍのＳｎ薄膜３のみからなる接続用端子を１７５℃のＮ2 雰囲気の電気炉中であらかじめ１〜１０時間熱処理することで、Ｃｕ層とＳｎ薄膜間にＣｕ−Ｓｎ系金属間化合物２を形成し、このＣｕ−Ｓｎ系金属間化合物２の膜厚が０．２μｍの試料（ロ）、０．３μｍの試料（ハ）、および２μｍの試料（ニ）となる接続用端子をそれぞれ作製した。
【００５４】
さらに、Ｃｕ電極１および厚さが７μｍのＳｎ薄膜３のみからなる接続用端子を１７５℃のＮ2 雰囲気の電気炉中であらかじめ１０時間熱処理することで両者間に（ホ）５μｍの厚さのＣｕ−Ｓｎ系金属間化合物層２を形成させた接続用端子を有する試料を作製した。
【００５５】
表１に、接続用端子とＡｕからなる接合材料４との接合直後、および接合後１７５℃のＮ2 雰囲気中で１００および３０００時間それぞれ熱処理した後の、接合部のせん断接合強度をそれぞれ測定した結果を示す。
【００５６】
【表１】
表１より明白なように、接合直後のせん断接合強度は６０ｇｆ程度といずれの試料においても良好であったものの、接合後にＮ2 雰囲気の電気炉中で１７５℃１００および３０００時間の熱処理をそれぞれ行うと、（イ）および（ロ）は３０ｇｆ未満と、不良を示した。一方、（ハ）、（ニ）および（ホ）では上記と同条件の熱処理後も、接合強度は６０ｇｆ程度と熱処理前と同様に良好であった。
【００５８】
なお、実用上要求される半導体装置の接合部の信頼性を考慮して、１７５℃、３０００時間の熱処理後も接合強度の低下の生じない状態をもって、良好な信頼性と判断した。従って、上記の（イ）および（ロ）では良好な信頼性は得られなかったが、本発明による（ハ）、（ニ）および（ホ）では良好な信頼性が得られた。
【００５９】
このように、Ｃｕ電極１およびＳｎ薄膜３間に０．３μｍ以上のＣｕ−Ｓｎ系金属間化合物２をあらかじめ形成させることで、Ａｕから成る接合材料４との接合部の長期信頼性は著しく向上することが確認された。なお、ＴＡＢ方式での同様な評価を行った結果、上記と同等の効果が確認された。
【００６０】
また、ＢＧＡ、ＭＣＭ、およびベアチップ実装型ＦＣ方式用の各基板、およびワイヤーボンディング方式のリードフレーム、を用いた試料に関する同様の評価を行った。表２は厚さ２．０μｍの本化合物を有するＢＧＡ、ＭＣＭ、およびベアチップ実装型ＦＣ方式用の基板及びワイヤーボンディング方式のリードフレームにおいて、Ａｌ電極５とＡｕから成る接合材料４とを接合した試料の接合強度を示す。このように、いずれも同様に良好な長期信頼性が得られた。
【００６１】
【表２】
なお、上記各方式用の基板としては、図２〜図４に示すように、エポキシ樹脂を主体とする半導体実装用基板８、半導体モジュール用基板１１、およびフリップチップ実装用基板１２、上のＣｕ電極１に純度９９．９％のＳｎ薄膜３が３μｍの厚さにめっきされた基板を用いた。
【００６３】
ワイヤーボンディング方式用のリードフレームとしては、図５に示すように、Ｃｕ製のインナーリード１３上のＣｕ電極に純度９９．９％のＳｎ薄膜３が３μｍの厚さにめっきされたリードフレームを用い、Ｎ2 雰囲気の電気炉中での１７５℃の熱処理によりあらかじめＣｕ電極およびＳｎ薄膜３間に２．０μｍの厚さのＣｕ−Ｓｎ系金属間化合物２を形成させた試料を用いた。
【００６４】
表３は、純度９９．９％のＳｎ薄膜３の代わりに、重量比率が７：３のＳｎ−Ｐｂ合金薄膜を用いた結果を示す。このように、純度９９．９％のＳｎの代わりに、重量比率が７：３のＳｎ−Ｐｂ合金薄膜を用いた際も同様の結果が得られた。
【００６５】
【表３】
さらに、表４に示すように、テープＢＧＡ方式でのポリイミドテープを、Ｎ2 、大気、そしてＡｒの各雰囲気に保持した電気炉に設置して、Ｃｕ配線とＳｎ薄膜の間に２．０μｍの厚さのＣｕ−Ｓｎ系金属間化合物層を得た試料においても、得られる効果は同様に良好であった。
【００６７】
【表４】
また、テープＢＧＡ方式でのポリイミドテープを、Ｎ2 雰囲気に保持した１００〜２３１℃の温度の電気炉に１〜１０時間設置した際には、Ｃｕ配線とＳｎ薄膜の間に０．３〜５．０μｍの厚さのＣｕ−Ｓｎ系金属間化合物が得られた。
【００６９】
さらに、Ａｕから成る接合材料とＣｕ層上のＳｎ薄膜の接合において、Ｓｎ薄膜の厚さが０．３μｍ以上では６０ｇｆ程度と良好な接合強度が示されたが、０．３μｍ未満では２０ｇｆ強と充分な強度は得られなかった。
【００７０】
以上説明したように、本実施形態においては、Ｃｕ電極１上にＣｕ−Ｓｎ系金属間化合物２を介してＳｎ薄膜３が形成された構造にＡｕから成る接合材料４を接合することにより、Ｃｕ界面でのクラックやヴォイドの出現を抑止できる。
【００７１】
そして、テープＢＧＡ、ＴＡＢ、およびＢＧＡ方式に適用することにより、接合後に成長するＡｕ−Ｓｎ系金属間化合物はＣｕ界面に到達できなくなり、接合信頼性の飛躍的に向上した上記の各方式による半導体装置を提供できる。
【００７２】
さらに、現在主流の半導体装置の接合方式であるワイヤーボンディング方式においても、半導体チップ上の電極との接合部の信頼性を向上させることができる。
【００７３】
ＭＣＭおよびＦＣ方式による半導体装置においても、今後、接合材料として半田合金の利用が増加すると見込まれているが、より微細な加工が可能である上にＴＡＢ等での利用実績もあることから、Ａｕから成る接合材料４の利用も今後起こりうる。そして、ＭＣＭおよびＦＣ方式による半導体装置では多ピン化が進められるため、接合材料の小型化に伴う接合面積の低下が生じ、接合材料の間隔の減少に起因して半導体装置の使用時に発生する熱による影響も顕著になる。
【００７４】
本実施形態によれば、単位面積当たりの接合強度を強化する必要が生じるＭＣＭおよびＦＣ方式による半導体装置においても、接合信頼性を飛躍的に向上させることができる。従って、ＭＣＭおよびＦＣ方式における本発明に基づくＡｕから成る接合材料４の利用は、接合部の高信頼性化に有効であり、かつ、半導体装置の小型化という技術動向に寄与する。
【００７５】
特に、ベアチップ実装型ＦＣ方式では強度を分担すべき樹脂による封止はしないため、より強固な接合が要求される。本発明のＦＣ方式への適用は接合信頼性の向上をもたらすため、ＦＣ方式による半導体装置における接合強度の向上に、特に寄与できる。
【００７６】
本実施形態においては、既述したように、接合直後の接合強度のみならず半導体装置としての使用中の接合部における長期信頼性も良好である上、一般に、Ａｕから成る接合材料４よれば、半田合金よりも微細な加工が可能である。従って、ＭＣＭおよびＦＣ方式の接合においても半導体装置の小型化という技術動向に寄与することができる。
【００７７】
【発明の効果】
本発明によれば、Ｃｕから成る材料とＡｕから成る材料をＳｎ薄膜を介して接続する際に、接合後に成長するＡｕ−Ｓｎ系金属間化合物のＣｕ界面への到達を抑止することができる。従って、長期的な信頼性を有する半導体実装用基板、半導体装置及びこれらの製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明に基づくテープＢＧＡ方式による半導体装置の概略を示す断面図である。
【図２】本発明に基づくＢＧＡ方式による半導体装置の概略を示す断面図である。
【図３】本発明に基づくＭＣＭ方式による半導体装置の概略を示す断面図である。
【図４】本発明に基づくベアチップ実装型のＦＣ方式による半導体装置の概略を示す断面図である。
【図５】本発明に基づくワイヤーボンディング方式による半導体装置の例を示す断面図である。
【図６】従来の半導体装置を示す概略断面図である。
【符号の説明】
１ Ｃｕ電極
２ Ｃｕ−Ｓｎ系金属間化合物
３ Ｓｎ薄膜
４ 接合材料
4' ワイヤ（接合材料）
５ Ａｌ電極
６ 半導体チップ
７ ポリイミドテープ
８ 半導体装置実装用基板
１１ 半導体モジュール用基板
１２ フリップチップ実装用基板
１３ Ｃｕから成るインナーリード
２１ Ｃｕ配線
２３ ＳｎあるいはＳｎ合金薄膜
２４ Ａｕから成る接合材料
２５ Ａｌ電極
２６ 半導体チップ
２７ ポリイミドテープ
２８ 半導体装置実装用基板
２９ 樹脂
３０ 外部接続端子
３１ 半導体モジュール用基板
３２ フリップチップ実装用基板
Claims (9)
- 絶縁性の樹脂板、絶縁性の樹脂テープ、絶縁性のセラミックス板、あるいはこれらの複合材料上に、Ｃｕ又はＣｕ合金から成る電極が形成された構造を有する半導体実装用基板であって、
前記電極上にＣｕ−Ｓｎ系金属間化合物層を介してＳｎ又はＳｎ合金薄膜が形成され、
前記Ｓｎ又はＳｎ合金薄膜がＡｕからなる接続材料と接続され、
前記Ｃｕ−Ｓｎ系金属間化合物層の厚さが０．３μｍから５μｍの範囲内であることを特徴とする半導体実装用基板。 - 前記Ｓｎ又はＳｎ合金薄膜の厚さが０．３μｍ以上であることを特徴とする請求項１に記載の半導体実装用基板。
- 絶縁性の樹脂板、絶縁性の樹脂テープ、絶縁性のセラミックス板、あるいはこれらの複合材料上にＣｕ又はＣｕ合金から成る第１の電極が形成された構造を有する半導体実装用基板と、
第２の電極が形成された半導体チップとを有する半導体装置であって、
前記第１の電極上にＣｕ−Ｓｎ系金属間化合物層を介してＳｎ又はＳｎ合金薄膜が構成され、
前記Ｓｎ又はＳｎ合金薄膜はＡｕから成る接続材料と接続されており、
前記Ｃｕ−Ｓｎ系金属間化合物層の厚さが０．３μｍから５μｍの範囲内であり、
前記接続材料が前記第２の電極と接続されていることを特徴とする半導体装置。 - Ｃｕ又はＣｕ合金から成る第１の電極が形成された、ポリイミドテープ、半導体装置実装用基板又はリードフレームのインナーリードと、
第２の電極が形成された半導体チップとを有する半導体装置であって、
前記第１の電極上にＣｕ−Ｓｎ系金属間化合物層を介してＳｎ又はＳｎ合金薄膜が形成され、
前記Ｃｕ−Ｓｎ系金属間化合物層の厚さが０．３μｍから５μｍの範囲内であり、
前記Ｓｎ又はＳｎ合金薄膜と前記第２の電極とがＡｕから成る接続材料によって接続されていることを特徴とするテープＢＧＡ、ＴＡＢ、ＢＧＡ、あるいはワイヤーボンディング方式による半導体装置。 - Ｃｕ又はＣｕ合金から成る第１の電極が形成された半導体モジュール用基板と、
第２の電極が形成された半導体チップとを有する半導体装置であって、
前記第１の電極上にＣｕ−Ｓｎ系金属間化合物層を介してＳｎ又はＳｎ合金薄膜が形成され、
前記Ｓｎ又はＳｎ合金薄膜と前記第２の電極とがＡｕから成る接続材料によって接続され、
前記Ｃｕ−Ｓｎ系金属間化合物層の厚さが０．３μｍから５μｍの範囲内であることを特徴とするマルチチップモジュール方式による半導体装置。 - Ｃｕ又はＣｕ合金から成る第１の電極が形成されたフリップチップ実装用基板と、
第２の電極が形成された半導体チップとを有する半導体装置であって、
前記第１の電極上にＣｕ−Ｓｎ系金属間化合物層を介してＳｎ又はＳｎ合金薄膜が形成され、
前記Ｓｎ又はＳｎ合金薄膜と前記第２の電極とがＡｕから成る接続材料によって接続され、
前記Ｃｕ−Ｓｎ系金属間化合物層の厚さが０．３μｍから５μｍの範囲内であることを特徴とするベアチップ実装型のフリップチップ方式による半導体装置。 - 前記Ｓｎ又はＳｎ合金薄膜の厚さが０．３μｍ以上であることを特徴とする請求項３〜６のいずれか１項に記載の半導体装置。
- 絶縁性の樹脂板、絶縁性の樹脂テープ、絶縁性のセラミックス板、あるいはこれらの複合材料上にＣｕ又はＣｕ合金から成る第１の電極が形成された半導体実装用基板と、第２の電極が形成された半導体チップとが電気的に接続された半導体装置の製造方法であって、
前記第１の電極上にＳｎ又はＳｎ合金薄膜を形成する工程と、
熱処理を施すことにより、前記第１の電極と前記Ｓｎ又はＳｎ合金薄膜の間にＣｕ−Ｓｎ系金属間化合物層を形成する工程と、
Ａｕから成る接続材料により前記Ｓｎ又はＳｎ合金薄膜と前記第２の電極を接続する工程とを有し、
前記Ｃｕ−Ｓｎ系金属間化合物層の厚さが０．３μｍから５μｍの範囲内であることを特徴とする半導体装置の製造方法。 - 前記熱処理後の前記ＳｎあるいはＳｎ合金薄膜層を０．３μｍ以上の厚さに形成することを特徴とする請求項８に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8805298A JP3893438B2 (ja) | 1998-03-17 | 1998-03-17 | 半導体実装用基板、半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8805298A JP3893438B2 (ja) | 1998-03-17 | 1998-03-17 | 半導体実装用基板、半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11265963A JPH11265963A (ja) | 1999-09-28 |
| JP3893438B2 true JP3893438B2 (ja) | 2007-03-14 |
Family
ID=13932076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8805298A Expired - Fee Related JP3893438B2 (ja) | 1998-03-17 | 1998-03-17 | 半導体実装用基板、半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3893438B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4963143B2 (ja) * | 2001-02-15 | 2012-06-27 | 矢崎総業株式会社 | 金属同士の接合方法 |
-
1998
- 1998-03-17 JP JP8805298A patent/JP3893438B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11265963A (ja) | 1999-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7501337B2 (en) | Dual metal stud bumping for flip chip applications | |
| US7713782B2 (en) | Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps | |
| KR100719905B1 (ko) | Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자 | |
| US4750666A (en) | Method of fabricating gold bumps on IC's and power chips | |
| US5906312A (en) | Solder bump for flip chip assembly and method of its fabrication | |
| EP0435009B1 (en) | Semiconductor package connecting method and semiconductor package connecting wires | |
| JP3527356B2 (ja) | 半導体装置 | |
| JP2003508898A (ja) | マイクロビームアセンブリおよび集積回路と基板との内部連結方法 | |
| JPH09129647A (ja) | 半導体素子 | |
| JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
| US20040072396A1 (en) | Semiconductor electronic device and method of manufacturing thereof | |
| JP3893438B2 (ja) | 半導体実装用基板、半導体装置及び半導体装置の製造方法 | |
| JP3297177B2 (ja) | 半導体装置の製造方法 | |
| JP3468132B2 (ja) | 半導体装置の製造方法 | |
| GB2364172A (en) | Flip Chip Bonding Arrangement | |
| Zakel et al. | Fluxless flip chip assembly on rigid and flexible polymer substrates using the Au-Sn metallurgy | |
| JP3635151B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH08204244A (ja) | 超伝導装置 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPH10275810A (ja) | 半導体チップへの接合構造及びそれを用いた半導体装置 | |
| JPS6286895A (ja) | 電子部品のはんだ付け方法 | |
| JP2002203878A (ja) | 半導体装置およびその製造方法 | |
| JP3689234B2 (ja) | バンプ用微小金ボールおよび半導体装置 | |
| JPH0732170B2 (ja) | 半導体装置 | |
| JP2010161252A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060919 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061010 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061108 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |