JP4629667B2 - 活性化プレートを用いる集積回路の無電解及び浸漬メッキ - Google Patents

活性化プレートを用いる集積回路の無電解及び浸漬メッキ Download PDF

Info

Publication number
JP4629667B2
JP4629667B2 JP2006517807A JP2006517807A JP4629667B2 JP 4629667 B2 JP4629667 B2 JP 4629667B2 JP 2006517807 A JP2006517807 A JP 2006517807A JP 2006517807 A JP2006517807 A JP 2006517807A JP 4629667 B2 JP4629667 B2 JP 4629667B2
Authority
JP
Japan
Prior art keywords
plating
integrated circuit
layer
plated
activation plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006517807A
Other languages
English (en)
Other versions
JP2007524757A (ja
Inventor
ビー． ディーン、ティモシー
エイチ． ライト、ウィリアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2007524757A publication Critical patent/JP2007524757A/ja
Application granted granted Critical
Publication of JP4629667B2 publication Critical patent/JP4629667B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10204—Dummy component, dummy PCB or template, e.g. for monitoring, controlling of processes, comparing, scanning

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemically Coating (AREA)

Description

本発明は、半導体製造プロセスに関し、より詳しくは、無電解及び浸漬メッキを用いて集積回路上に金属接着パッドをメッキする方法に関する。
エレクトロニクス産業では、基板に金属コーティングを施す方法として無電解メッキ及び浸漬メッキが広く利用されている。それらの方法は非常に広範囲に亘って使用されており、例えば、プリント配線基板や集積パッケージのインターポーザー等、また、銅表面パッドをニッケル−金等で仕上げてハンダ付けやワイヤボンディングを可能にするときに用いられる。集積回路の配線金属が許容されないパッケージ化のため、無電解及び浸漬メッキが、接着パッドの特性を向上させるため使用されてきた。
例えば、アルミニウムはハンダ付けできない。しかしながら、アルミニウム接着パッド上の無電解ニッケルと浸漬金アンダーバンプ金属（ＵＢＭ）とにより、フリップチップアセンブリにハンダ性が提供される。アルミニウムは、好適にワイヤボンドされるが、集積回路上のアルミニウム接着パッドは、通常の環境試験条件下で容易に腐食されてしまう。金ワイヤ及びアルミニウムパッド間の接合部が劣化して機能しなくなると、この腐食により、性能低下及び製品不良を生じさせてしまう虞がある。
従来のアルミニウム接着パッドを有するフリップチップアセンブリのための一般的な無電解ニッケル−金（Ｎｉ−Ａｕ）バンプ処理は、接着パッド表面からの絶縁酸化アルミニウム層の除去と、下地金属に対する良好な電気的接続とを必要とする。ニッケル−金処理では、酸化物除去及び表面活性化が、亜鉛酸塩溶液等の亜鉛置換メッキによって通常行われる。その後、マスクを用いずに、湿式化学的なニッケルの選択的無電解メッキによりバンプが形成される。
半導体デバイスのアルミニウム電極やハンダバンプ上にメッキニッケル層及びメッキ金層を形成する方法が、「半導体デバイスの電極パッドの製造方法及びハンダバンプの製造方法」という表題で、２０００年２月２２日、タカセらに付与された米国特許第６０２８０１１号に開示されている。置換反応での無電解金メッキによって、ニッケル−リンやパラジウムの層上に金が施される。タカセらは、連続パラジウム層のメッキについて示唆しておらず、むしろ、パラジウムとの反応に結実することを示唆している。その方法により、不動態化膜及びアルミニウム電極の腐食が回避される。一部の製造者により、被包化せずに優れた耐食性を得るため、集積回路上に無電解ニッケル及び浸漬金−メッキアルミニウムのパッドを導入する試みが行われている。その応用として、フリップチップアセンブリのためのアンダーバンプ金属、及び銅パッドをワイヤボンド可能にする仕上等が挙げられる。しかしながら、金及びニッケル−リンに対するこれらの方法では、複数の層を用いる他の方法と同様に、不動態化層上にマッシュルームと呼ばれる突起状電極が形成されたり、その結果生じる微細ピッチアレイにおけるパッド間隔の縮小等の危険性を含む。そのような方法の問題として、更に、コブや異物のない均一な接着表面の形成等がある。
近年、より低い抵抗値が高周波及び無線周波（ＲＦ）回路に好適であるという理由から、一部のシリコン集積回路では、アルミニウムに代えて銅が使用され始めている。ところが、銅は、腐食され易く、ハンダやワイヤボンディングを容易に行うことができない。銅接着パッドのための無電解コーティングが、これらの問題を解決する手助けとなるべく開発されている。銅接着パッドを有するウェハの製法が、「銅表面を有する半導体基板の製法及びその構造体」という表題で、２００２年３月２６日、モーラらに付与された米国特許第６３６２０８９号に開示されている。ハンダ付け又はワイヤボンディング可能な金属で銅接着パッドをコーティングするこの方法によって、約９０℃以下の温度でウェハの製造が可能になる。空隙のない金属コーティングは、二重活性化処理、即ち、銅接着パッドをパラジウム浴に入れた後でニッケル−ホウ素浴に入れるという方法により得られる。二重活性化法後、銅接着パッドは、ニッケル−リン又はパラジウムの層によりコーティングされる。銅の空隙をなくすことで、高密度集積回路のため薄い銅配線の利用が可能になり、銅及びニッケルの界面における接着剪断強度及び接着引張強度を増大させることができる。モーラの発明では、低濃度の鉛を含む無電解ニッケル浴が用いられる。
従来のようにパッケージ化された金属接着パッドを保護するため提案された別の解決法は、密封されていないチップオンボードアセンブリにおいてその接着されたダイがシリコン化合物により被包化されたものであり、例えば、高湿度等、標準的な環境条件からパッドを隔離する際の手助けとなる。しかしながら、シリコンを施したり、硬化したりすることは時間を費やす工程である。シリコンは、空気と比べて高い誘電率及び損失正接を有しており、高周波及びＲＦ性能の低下を引き起こす虞がある。また、再加工や再補修を行わず、シリコン化合物を完全に除去することは困難である。
ＲＦ回路及びアセンブリに耐食性接着パッドを提供する部分的な解決法として、アセンブリ内のあらゆるダイをアルミニウムパッドにより選択的に被包する間に、金接着パッドと共に製造されるダイ上にてシリコンの被包化を予め行うという方法がある。金−金接合は、例えば、８５℃及び相対湿度８５％の湿度試験等、環境ストレスに関する耐性について堅牢であることは、当業者にとって周知である。しかしながら、ＲＦ部の多くのダイ、及びアセンブリのデジタル部の大抵のダイがアルミニウム接着パッドを有し、耐食性のためのシリコン化合物により更に被包する必要があることから、この部分的な解決法は制限されてしまう。
そこで、現在も、シリコン等の被包材料を必要とせず、耐食性を有し、かつワイヤボンディング可能な金属接着パッドの製造方法が求められている。被包化を行わないことで、複雑なクリーニング工程が不要となり、再加工や再補修可能な接着パッドを有し、集積回路に対する電気的接続の信頼性が向上し、ＲＦ性能を低下させない回路及びアセンブリが得られる。
アルミニウムや銅接着パッドの頂部に施される無電解ニッケル及び金等のメッキ金属は、シリコンによる被包化を行うことなく、望ましい接着特性及び耐環境性を有していることが明らかにされた。しかしながら、高品質で再現性のある集積回路の無電解メッキは、多くの問題のために実行することができない。これらの問題のため、集積回路や半導体ウェハ上のパッドには他と異なるメッキが施される。メッキ金属は、各集積回路の全ての接着パッド上で一定の形態を有して均一に施される必要がある。接着パッドの大きさ、位置、金属構成が異なる場合、その均一性及び一定性を得ることは困難であり、また、下層の半導体基板に対して異なる接続性を有し、結果として、パッド間で変動する小さな衝撃電位を生じさせてしまう。
他の問題が、例えば、各種パッド金属組成、接着パッドの空隙率、粒界、パッド金属の表面仕上部における変動、及び薄いパッド金属等、メッキ上の問題を生じさせる虞がある。他に生じ得る問題として、十分に不動態化されていない被覆、コブの形成、シリコン基板に設けられるパッドへのメッキ不足、メッキ処理に悪影響を及ぼすガルバニ電池効果、関連する接着パッドへのメッキに対し影響を及ぼすｐ−ｎ接合で電圧を生じる光電効果、メッキ材料の損失、不十分な被覆、メッキ処理の部分的な阻害、及び過剰に強いクリーニングサイクル等が挙げられる。
従って、ウェハ又はダイレベルにおいて、耐食性を有すると共にワイヤボンディング可能な金属により集積回路を均一かつ確実にメッキする方法であって、上記の改良点を有し、上記の欠点及び障害を克服する方法を提供することは有用である。
本発明の第一の態様では、集積回路のメッキ方法を提供する。活性化プレートが少なくとも一つの集積回路に隣接して配置され、その集積回路は、接着パッド金属からなる複数の接着パッドを有している。また、活性化プレートも接着パッド金属からなる。接着パッド及び活性化プレート上には無電解ニッケル層がメッキされる。接着パッド及び活性化プレート上に施された無電解ニッケル層を覆うように金の層がメッキされる。
本発明の別の態様では、集積回路をメッキするシステムを提供する。このシステムは、少なくとも一つの集積回路に隣接して活性化プレートを配置する手段を備え、集積回路は、接着パッド金属からなる複数の接着パッドを有している。また、活性化プレートも接着パッド金属からなる。そのシステムは、接着パッド及び活性化プレート上に無電解ニッケル層をメッキする手段、及び接着パッド及び活性化プレート上に施された無電解ニッケル層を覆うように金の層をメッキする手段を備える。
本発明の別の態様では、接着パッド金属からなる複数の接着パッドと、接着パッド上に設けられる無電解ニッケルメッキ層と、無電解ニッケル層上に設けられる金メッキ層とを備える集積回路を提供する。無電解ニッケル層を接着パッド上にメッキする場合、及び、金の層をニッケル−メッキ接着パッド上にメッキする場合、接着パッド金属からなる活性化プレートが集積回路に隣接して配置される。
本発明は、添付した各種実施形態の図面及び下記の詳細な説明によって説明される。その図面は、本発明を特定の実施形態に限定するものではなく、説明及び理解のためのものと理解すべきである。その詳細な説明及び図面は、添付される特許請求の範囲及びその均等物により定義される本発明の技術的範囲を限定するものではなく、単に本発明を説明するものにすぎない。本発明の前述の態様及び他の付随する利点は、添付の図面と組み合わせて下記の詳細な説明により容易に理解される。
本発明の各種実施形態が添付された図面に示されている。
図１は、１００において、本発明の一実施形態に係る集積回路上のメッキ接着パッドを示す部分断面図である。集積回路１１０の表面には、通常、複数の接着パッド１２０が設けられている。接着パッドにより、外部電源装置、アース線、入力信号、出力信号、データ線、アドレス線、他の集積回路及び外部電子部品等との電気的な接続が提供される。集積回路１１０は、複数の接着パッド１２０を備えている。複数の接着パッド１２０を備える集積回路１１０は、例えば、ダイシングされていない半導体ウェハや各半導体ダイ上に設けられている。
接着パッド１２０は、シリコン基板等の半導体基板１２２から１以上の絶縁層１２４によって絶縁されている。絶縁層１２４は、例えば、二酸化ケイ素又は窒化ケイ素の層であってもよい。通常、不動態化層１２６は、集積回路１１０の表面の大部分を被覆しており、傷、摩耗、湿気、水分、及び集積回路１１０と接触する虞のある他の化学物質から集積回路１１０を保護する。不動態化層１２６は、下地の金属トレース、ポリシリコントレース、トランジスタ、コンデンサ、及び集積回路１１０に含まれる他の電子デバイスを保護する。不動態化層１２６は、例えば、プラズマＣＶＤ（ＰＥＣＶＤ）により作製される窒化ケイ素の層、二酸化ケイ素の成膜層、又はそれらの組合せからなる。通常、不動態化層１２６は、接着パッド１２０を露出させるため、成膜後にパターニングされてエッチングされる。接着パッド１２０が露出されることで、アルミニウムや金ワイヤ等の外部ワイヤボンドをパッドに接合することができる。別の方法として、ハンダバンプ及びハンダボールと露出された接着パッド１２０との接合によって、例えば、フリップチップ、バンプ領域アレイ装置、チップスケールパケージ、及びテープ、リードフレーム、セラミックパッケージ、プラスチックパッケージ、及び他のパッケージとの接続部が形成される。不動態化層１２６は、接着パッド１２０の縁部を被覆すると共に重複部分を有しており、接着パッド１２０の表面の大部分を露出させるためにパターニングされてエッチングされる。
接着パッド１２０は、アルミニウム、銅、又はそれらの合金等の接着パッド金属からなる。通常、特定の集積回路１１０上に設けられる全ての接着パッド１２０は、同種の金属又は金属合金からなる。バリア層等のような別の金属層を、接着パッド１２０の直ぐ下に設けることもできる。バリア金属としては、例えば、タングステン、チタン、チタンタングステン、窒化チタン、タンタル、窒化タンタル、及び窒化タングステン等の金属、ならびに、接着パッド金属と基板や接着パッド１２０に接続される下地トレースとの間で生じる金属間の拡散を防止する同類の合金等がある。
接着パッド１２０を備える集積回路１１０は、接着パッド１２０の頂部に別の金属メッキ層を有している。その別の金属層により、例えば、露出した銅又はアルミニウムパッドよりも高いワイヤボンディング性、ハンダ性、耐食性及び信頼性が提供される。例えば、接着パッド１２０は、接着パッド上に施される無電解ニッケル層１３０、及び無電解ニッケル１３０層上に施される金層１３２を備えている。
一実施形態において、接着パッド１２０を有する集積回路１１０は、無電解ニッケル層１３０及び浸漬金層１３２によりメッキされたアルミニウム接着パッド１２０を備えている。
アルミニウムは、銅やケイ素等の別の材料を含むことができる。例えば、アルミニウム接着パッド１２０は、０．５ミクロン（マイクロメートル）〜１．０ミクロンの厚さを有してもよく、無電解ニッケル層１３０は、０．５ミクロン〜５．０ミクロンの厚さを有してもよく、浸漬金層１３２は、０．０５ミクロン〜０．２５ミクロンの厚さを有してもよい。それに代えて、接着パッド１２０は、無電解ニッケル層１３０及び無電解金層１３２によりメッキされてもよい。金層１３２は、０．１ミクロン〜１．５ミクロン又はそれ以上の厚さに、例えば、無電解決法や自己触媒法を用いてメッキされてもよい。
別の実施形態では、無電解パラジウム層１３４は、無電解ニッケル層１３０上にメッキされており、無電解ニッケル層１３０及び金層１３２間に設けられている。無電解パラジウム層１３４は、例えば、０．２ミクロン〜１．０ミクロンの厚さにメッキされてもよい。
別の実施形態では、亜鉛層１３６が、アルミニウム接着パッド１２０及び無電解ニッケル層１３０間に設けられている。通常、亜鉛層１３６は、適切な酸に浸漬され、二重亜鉛化と称される方法により再度亜鉛化された後に、例えば、予め混合された金属亜鉛酸塩を用いてアルミニウム上に電解メッキを施す前に非常に薄く形成される。亜鉛層は、ニッケルメッキの開始と同時に置換される。
無電解ニッケル−浸漬金構造のアルミニウム接着パッド１２０は、例えば、フリップチップのためのアンダーバンプ金属（ＵＢＭ）として用いられる。無電解ニッケル−無電解金は、例えば、プラスチックパッケージ、セラミックパッケージ、又は金属リードフレームに対する金ワイヤボンティングと共に用いられる。無電解ニッケル−無電解パラジウム−浸漬金は、プラスチックパッケージ、セラミックパッケージ、又は金属リードフレームに対する金ワイヤボンディングと共に、或いはアンダーバンプ金属として用いられる。
別の実施形態では、接着パッド１２０を有する集積回路１１０が、無電解ニッケル層１３０及び浸漬金層１３２によりメッキされた銅接着パッド１２０を備えている。銅は、鉄、亜鉛、又はリン等の別の材料を含有してもよい。例えば、銅接着パッド１２０は、０．５ミクロン〜１．０ミクロンの厚さを有してもよく、無電解ニッケル層１３０は、０．５ミクロン〜５．０ミクロンの厚さを有してもよく、浸漬金層１３２は、０．０５ミクロン〜０．２５ミクロンの厚さを有してもよい。又は、金層１３２は、例えば、無電解金を用いて、０．１ミクロン〜１．５ミクロン、又はそれ以上の厚さにメッキされてもよい。銅接着パッドを有する別の実施形態では、無電解パラジウム層１３４が、無電解ニッケル層１３０及び金層１３２間に設けられる無電解ニッケル層１３０上にメッキされている。無電解パラジウム層１３４は、例えば、０．２ミクロン〜１．０ミクロンの厚さにメッキされてもよい。別の実施形態では、パラジウムの薄層が、銅接着パッド１２０及び無電解ニッケル層１３０間に設けられてもよい。別の例では、ルテニウムが触媒として用いられる。
無電解ニッケル−浸漬金構造を有する銅接着パッド１２０が、例えば、アンダーバンプ金属（ＵＢＭ）として用いられる。無電解ニッケル−無電解金は、例えば、プラスチックパッケージ、セラミックパッケージ、又は金属リードフレームに対する金ワイヤボンディングと共に用いられる。また、無電解ニッケル−無電解パラジウム−浸漬金は、例えば、プラスチックパッケージ、セラミックパッケージ、アンダーバンプ金属、又は金属リードフレームに対する金ワイヤボンディングと共に用いられる。
図２は、２００において、本発明の一実施形態に係る集積回路をメッキするためのシステムを示している。集積回路メッキシステム２００は、メッキ槽２５０を備え、同メッキ層２５０は、メッキ溶液２５２と、複数の接着パッド２２０を有する少なくとも１つの集積回路２１０及び１以上の活性化プレート２４０が配置されるメッキトレイ２５８とを含む。接着パッド２２０は、銅、アルミニウム、又はそれらの合金等の接着パッド金属からなる。
通常、メッキ槽２５０は、例えば、ポリプロピレン、ポリ塩化ビニル（ＰＶＣ）、石英、又はテフロン等の非メッキ性材料から形成され、メッキ溶液２５２を加熱及び調節するため、カバー、ヒーター、攪拌機、タイマー、バルブ及びポンプを備える。通常、メッキ槽２５０には、メッキ溶液２５２やメッキ槽２５０の他の内容物を添加、再生、及び排出するための導入口２５４と排出口２５６とが設けられている。通常、メッキシステムでは、複数のメッキ槽２５０が用いられ、メッキ溶液の種類毎に槽が設けられ、それとは別にリンス用の槽が設けられ、また、それとは別にクリーニング用の槽が設けられている。通常、メッキされる部分は、クリーニングされてリンスされる。次に、第１のメッキ浴に入れられて第１の金属がメッキされる。そして、リンス槽でリンスされた後に、第２のメッキ浴に入れられて、第２の金属がメッキされる。槽は、メッキされる物品、活性化プレート２４０、及びメッキトレイ２５８を収容するのに適切な大きさを有している。
メッキトレイ２５８は、メッキされる１以上の物品及び関連する活性化プレート２４０を保持する。メッキトレイ２５８は、例えば、ポリプロピレン、ポリ塩化ビニル（ＰＶＣ）、石英、又はテフロン等の１以上の非メッキ性材料から形成される。メッキトレイ２５８には、例えば、ウェハや、活性化プレート２４０と共にメッキされる物品を備えるキャリアを収容する一連のスロットを備える。一つの例として、メッキの準備がなされた接着パッド２２０を有する集積回路２１０が、半導体ウェハ２１２上に組み込まれている。半導体ウェハ２１２は、例えば、複数の集積回路２１０が形成されるシリコン基板からなる。半導体ウェハ２１２は、例えば、１５０ｍｍ、２００ｍｍ、３００ｍｍの大きさを有するか、或いは、従来より工業上用いられているあらゆる標準的な大きさを有する。各半導体ウェハ２１２上の接着パッド２２０を有する全ての集積回路２１０は、集積回路メッキシステム２００において同時にメッキされる。
集積回路システム２００を使用する場合、集積回路２１０を有する半導体ウェハ２１２について、メッキの準備がなされた１バッチ分のウェハがメッキトレイ２５８内に配置される。活性化プレート２４０は、各半導体ウェハ２１２間に挟み込まれるように、半導体ウェハ２１２に隣接して配置される。活性化プレート２４０は、銅、アルミニウム、又は適切な合金等の材料からなる。活性化プレート２４０は、半導体ウェハと同じ直径及び厚さを有する形状に形成されている。活性化プレート２４０は、例えば、０．５ｍｍ〜３．０ｍｍの厚さを有している。別の例において、活性化プレート２４０は、銅又はアルミニウムの箔からなり、メッキトレイ２５８内に配置されるか、或いは受け板と合わせてからメッキトレイ２５８内に配置される。通常、接着パッド２２０がアルミニウムである場合、アルミニウム製のプレート又は箔が用いられ、接着パッド２２０が銅である場合、銅製のプレート又は箔が用いられる。通常、活性化プレート２４０は、挟持された半導体ウェハ２１２と共に、１以上のメッキ槽２５０の端から端まで配置されて、搬送される。通常、活性化プレート２４０は、集積回路２１０及び接着パッド２２０から約０．３２ｃｍ〜約０．６４ｃｍ（０．１２５インチ〜０．２５０インチ）の距離を隔てて配置される。その距離は、接着パッド２２０上に均一で再現性のあるメッキ層を提供するために選択される。それに代えて、２つの半導体ウェハ２１２は、半導体ウェハ２１２に対する活性化プレート２４０の比を高めるため、各半導体ウェハ２１２の表面上の接着パッド２２０を活性化プレート２４０に対向させ、かつ隣接させるようにして、活性化プレート２４０の各面上に配置されてもよい。その構成を繰り返すことにより、メッキトレイ２５８の全部又は一部に詰め込まれる。
第１のメッキ槽２５０は、例えば、無電解ニッケルメッキを施す前にアルミニウム接着パッド２２０をクリーニングして、接着パッド２２０及び活性化プレート２４０上を亜鉛化したり、又は亜鉛の薄い層をメッキしたりするための亜鉛化液を含む。その方法を繰り返すことにより、亜鉛による被覆を向上させて、ピンホールを減少させたり、また歩留まりの低下を軽減させたりする。第２のメッキ槽２５０は、接着パッド２２０及び活性化プレート２４０上にニッケル層をメッキするための無電解−ニッケルメッキ溶液を含む。第３のメッキ槽２５０は、接着パッド２２０及び活性化プレート２４０上の無電解ニッケル層を覆うように金層をメッキするため、浸漬−金メッキ溶液又は無電解金メッキ溶液を含む。別のメッキ槽２５０は、例えば、無電解ニッケル層をメッキした後で、かつ金層をメッキする前に、接着パッド２２０及び活性化プレート２４０上に無電解パラジウム層をメッキするための無電解−パラジウムメッキ溶液を含む。
図３は、３００において、本発明の別の実施形態に係る集積回路をメッキするためのシステムを示す。集積回路メッキシステム３００はメッキ槽３５０を備え、同メッキ層３５０は、メッキ溶液３５２と、少なくとも１つの集積回路３１０及び１以上の活性化プレート３４０が配置されるメッキトレイ３５８とを備えている。
通常、メッキ槽３５０には、メッキ溶液３５２やメッキ槽３５０の他の内容物を添加、再生、及び排出する導入口３５４と排出口３５６とが設けられている。メッキトレイ３５８は、メッキされる１以上の物品及び関連する活性化プレート３４０を保持する。この実施形態では、接着パッド３２０を有する集積回路３１０がキャリア基板３１２上に配置されている。キャリア基板３１２は、例えば、ガラス、セラミック、ＰＶＣ、テフロン、その他の剛性を有し、かつ非メッキ性の材料からなる適切なプレートより形成される。キャリア基板３１２は、例えば、１以上の金属をメッキするための各ダイを収容可能である。ダイは、種々の大きさ及び形状であってもよい。一つの例として、各ダイは、約０．６ｃｍ（２２ミル）の厚さ、約１．０ｃｍ（３９４ミル（１／１０００インチ））×約１．２ｃｍ（４７２ミル）の寸法を有しており、４８３個のパッドを備えている。別の例では、ダイは、約０．６ｃｍ（２２ミル）の厚さ、約２．０ｃｍ（７８７ミル）×約２．２ｃｍ（８６６ミル）での寸法を有し、計２２０個の接着パッドを備えている。別の実施例では、ダイは、約０．２２ｃｍ（８６ミル）×約０．２５ｃｍ（９８ミル）の寸法を有し、１６個のパッドを備えている。別の例では、接着パッド３２０は正方形を有し、その外形寸法が１００ミクロン×１００ミクロンに設定されている。また、接着パッド３２０の縁部を被覆し、パッドとの重複部分を各面上で５ミクロンだけ有する不動態化層を備えている。ダイは、例えば、適切なテープ又は接着剤を用いてキャリア基板３１２に取着される。別の例では、予め作製されたホルダーが、集積回路３１０をキャリア基板３１２に取付けるために用いられる。
集積回路メッキシステム３００を使用する場合、接着パッド３２０を有する集積回路３１０がキャリア基板３１２上に配置されて、メッキトレイ３５８内に配置される。活性化プレート３４０は、各キャリア基板３１２間に挟みこまれるように、キャリア基板３１２に隣接して配置される。活性化プレート３４０は、例えば、銅、アルミニウム、又は適切な合金等の材料から形成される。活性化プレート３４０は、例えば、キャリア基板３１２の外形と同等の寸法、及び使用時に十分な剛性を持つ厚さを有するキャリア基板３１２の形状に形成される。別の例において、活性化プレート３４０は、銅やアルミニウムの箔からなり、メッキトレイ３５８内に配置されるか、或いは受け板と合わせてからメッキトレイ３５８内に配置される。通常、接着パッド３２０がアルミニウムである場合、アルミニウム製のプレート又は箔が用いられ、接着パッド３２０が銅である場合、銅製のプレート又は箔が用いられる。通常、活性化プレート３４０は、例えば、無電解亜鉛、無電解ニッケル、無電解金、浸漬金及び無電解パラジウム等の材料をメッキする際、集積回路３１０及び活性化プレート３４０をクリーニング、メッキ、及びリンスするために、挟持された半導体ウェハ３１２と共に１以上のメッキ槽３５０の端から端まで配置されて、搬送される。通常、活性化プレート３４０は、集積回路３１０及び接着パッド３２０から約０．３２ｃｍ〜約０．６４ｃｍ（０．１２５インチ〜０．２５０インチ）の距離を隔てて配置される。それに代えて、２つのキャリア基板３１２は、キャリア基板３１２に対する活性化プレート３４０の比を高めるため、各キャリア基板３１２の表面上の接着パッド３２０を活性化プレート３４０に対向させると共に隣接させるようにして、活性化プレート３４０の各面上に配置されてもよい。その構成を繰り返すことにより、メッキトレイ３５８の全部又は一部に詰め込まれる。
本発明の別の実施形態では、メッキトレイ３５８が活性化プレート３４０と同じ物体からなる。そのような実施形態では、活性化プレート３４０により、ハンダ可能な物品がメッキ槽３５０に浸漬された状態で保持される。
図４は、４００において、本発明の一実施形態に係る集積回路のメッキ方法を示す。集積回路メッキ法４００は、接着パッド４２０を有する集積回路４１０と、接着パッド４２０を有する集積回路４１０に隣接して配置された活性化プレート４４０と、メッキ溶液４６０とを備えている。メッキ溶液４６０は、カチオン４６２及びアニオン４６４を含む。一つの例として、メッキ溶液４６０中には、ニッケル（Ｎｉ＋＋）カチオンが存在している。
集積回路パッド金属（例えばアルミニウム）のプレートを集積回路４１０と共にメッキ溶液４６０に入れることで、集積回路接着パッド４２０の均一なメッキについてその障害となり得る多くの要因が抑止される。集積回路４１０は、ウェハの形態か、或いは単一のダイのような形態であってもよい。各種ウェハからのダイがキャリア基板上に組み込まれる。ある場合に、通常、集積回路の接着パッド４２０が集積回路の表面積の小さい部分を占有するため、活性化プレート４４０についてメッキされる面積を桁違いに増大させることができる。活性化プレート４４０が適切なメッキのために必要な電位で同時にメッキされることから、プレートの表面に発生する比較的大きい電荷が溶液を介して集積回路に運ばれて、接着パッド間の小さい電位差を上回ると共にガルバニ効果及び光電効果が事実上生じなくなる。
集積回路４１０は、複数の接着パッド４２０を備え、接着パッド４２０の下部に設けられる１以上の絶縁層４２４により基板４２２から分離されている。通常、不動態化層４２６は、接着パッド４２０の縁部を覆うと共に、その周辺と部分的に重複している。通常、集積回路４１０上の接着パッド４２０は、基板４２２に製造されたトランジスタ、コンデンサ、抵抗器、及び他の電子デバイスに接続されている。その接続は、基板に対して直接形成されるが、接着パッド４２０及び電子デバイス間の通路となる１以上の金属又は半導体トレースにより形成される。接着パッド４２０は、ｐ−ｎ接合を介してｐ型材料又はｎ型材料に接続され、また、接着パッド４２０上でパッド間の開回路電位を可変とする他のデバイスにも接続される。開回路電位を変化させることによって、接着パッド４２０上でメッキ金属層４３０が形成される際の速度を変更できる。接着パッド４２０での開回路電位が相対的に低くなると、部分メッキの速度が高くなることがある。集積回路４１０の接合部及び基板４２２に光が照射されると、メッキの速度及びその均一性に影響を及ぼす光起電力電位が発生してしまうことがある。例えば、接着パッド相互間の近接性、接着パッド４２０の大きさ、及び接着パッド４２０の量等、形状に関する事項によっても不均一なメッキを生じさせてしまうことがある。金属カチオン４６２の接着パッド４２０への移動は、金属カチオン４６２の局所濃度及び濃度勾配により影響を受ける。金属カチオン４６２の濃度が高く、濃度勾配が高くなると、メッキ速度は高くなる。例えば、メッキ浴の攪拌、溶液中に気泡、及び汚染物等という他の移動現象によっても、部分メッキ速度に影響を及ぼす。このメッキ方法の開始は、接着パッド４２の表面の自然酸化物、及びメッキ金属層４３０の初期層の形成を阻止する局所的な開回路電位によって妨げられてしまうことがある。
接着パッド４２０を有する集積回路４１０に隣接して活性化プレート４４０を設けることによって、メッキの不均一性、及びメッキ処理時の障害を伴うこれらの問題の多くが解決される。活性化プレート４４０をメッキ溶液４６０に挿入することによって、かなり高濃度な金属カチオン４６２が生成され、メッキが開始されて、メッキ速度が一定に維持される。金属カチオン４６２の金属イオン濃度が高くなると、メッキ浴内の局所電位の均一性が高くなり、メッキ速度が均一になり、また定常になる。開回路電位の均一性、及び金属カチオン４６２の大量供給を確保するため、活性化プレート４４０は、例えば、銅パッドのための銅、アルミニウムパッドのためのアルミニウム、又はそれらの適切な合金等のように、接着パッド４２０と実質的に同種の材料からなる。
図５は、５００において、本発明に係る集積回路をメッキする方法のフローチャートを示す。集積回路のメッキ方法５００は、１以上の集積回路上に１以上の金属層をメッキするためのステップを含む。
ブロック５１０に示すように、集積回路上の接着パッドがクリーニングされて、リンスされる。接着パッドは、例えば、銅、アルミニウム、又はそれらの合金等の接着パッド金属からなる。集積回路は、例えば、半導体ウェハやダイシングされた各ダイに設けられて、キャリア基板上に配置されるか、あるいは金属の無電解メッキのための適切なホルダ内に配置される。クリーニングサイクルには、例えば、集積回路表面、及び集積回路上の接着パッドから有機汚染物を除去するための脱脂工程又は溶媒工程を含めてもよい。クリーニングサイクルには、接着パッド上の酸化物を除去するため短いエッチングを繰り返し実施したり、又は酸に浸漬することを含めてもよい。また、例えば、酸素プラズマ等のプラズマ法を用いて、接着パッドをクリーニングしてもよい。リンスは、例えば、脱イオン水槽中で実施してもよい。１以上の活性化プレートが、クリーニング及びリンス時に、集積回路やそのホルダー等と共に含められてもよい。
接着パッドのクリーニング前又はクリーニング後に、半導体ウェハ又は単一ダイの裏面が、例えば、フォトレジスト等のスピンオン材料や、噴霧又は刷毛塗り等で容易に塗布されるアクリルエナメル層等の他の適切な保護材料によりコーティングされる。保護材料は、メッキすべきでない非不動態化領域を被覆するために用いられる。他の材料として、アセテート裏材を有する接着膜等を用いてもよい。アクリルエナメルやその他の接着剤が、単一ダイをキャリア基板上に接着するために用いられる。通常、パターニングされたフォトレジストや、他のパターニングされた材料は、接着パッドを有する集積回路の表面に必要とされない。更に、そのメッキ方法により無電解メッキ溶液が用いられるため、接着パッド、ウェハの基板、又は集積回路に対する外部電極の接続は必要とされない。メッキ材料は、接着パッドの露出された金属上において選択的にメッキされる。
ブロック５２０に示すように、活性化プレートが集積回路に隣接して配置される。活性化プレートは、接着パッド金属と実質的に同種の金属を有するように選択される。例えば、接着パッド金属が銅又は銅合金からなる場合、活性化プレートは銅又はその合金より構成される。別の例では、接着パッド金属がアルミニウムやＡｌ−ＳｉやＡｌ−Ｃｕ等のアルミニウム合金からなる場合、活性化プレートはアルミニウム又はその合金からなる。通常、活性化プレートは、集積回路から約０．３２ｃｍ（０．１２５インチ）〜約０．６４ｃｍ（０．２５０インチ）の距離を隔てて配置される。集積回路が１以上の半導体ウェハ上にある場合、活性化プレートは、半導体ウェハ間に挟み込まれるか、或いは、それとは別に、複数のウェハが同一の槽で同時にメッキされるように配向される。集積回路が１以上のキャリア基板上に設けられる場合、活性化プレートがキャリア基板間に挟み込まれるか、或いは、それとは別に、複数のキャリア基板が同一の槽で同時にメッキされるように配向される。例えば、２枚のウェハや基板が各活性化プレートの各面と対向して配置され、そのため、集積回路の数が増加し、必要な活性化プレートの数が減少する。
無電解ニッケルメッキの準備工程では、ブロック５３０に示すように、集積回路上のアルミニウム接着パッドが亜鉛化されて、リンスされる。アルミニウム接着パッドの亜鉛化によって、アルミニウム接着パッドの表面には亜鉛の薄い層が設けられ、結果として、無電解ニッケル等、その上にメッキされる金属のための改良された表面が得られる。亜鉛化工程では、市販の予め混合された亜鉛化溶液の一つを用いてもよい。通常、亜鉛化溶液は、酸化亜鉛及び水酸化ナトリウムを含む。亜鉛化工程は、二重亜鉛化と称される方法で、短い中間エッチング工程とともに繰り返し実施される。活性化プレートは、集積回路と同時に亜鉛化される。
ブロック５４０に示すように、接着パッド及び活性化プレート上に無電解ニッケル層がメッキされる。集積回路及び集積回路に隣接して配置された活性化プレートは、接着パッド及び活性化プレート上に無電解ニッケル層をメッキするため、無電解ニッケル溶液の浴に浸漬される。無電解ニッケル溶液は市販されており、例えば、８０℃〜９０℃の浴温で加熱される。集積回路は、所望の厚さの無電解ニッケルが得られるまで無電解ニッケル浴中に保持される。メッキ時間は、例えば、約１５分間である。無電解ニッケルは、例えば、０．５ミクロン〜５．０ミクロンの厚さにメッキされる。メッキが完了すると、集積回路及び活性化プレートがリンスされて、次のメッキ浴の準備が行われる。
ブロック５５０に示すように、無電解パラジウム層が接着パッド及び活性化プレート上にメッキされる。無電解パラジウムは、無電解ニッケル層のメッキ後で、かつ金層のメッキ前にメッキされる。無電解パラジウム層は、例えば、０．２ミクロン〜１．０ミクロンの厚さにメッキされる。無電解パラジウム層は、浸漬金のメッキに備えて、ニッケル−メッキ接着パッド上にメッキされる。例えば、無電解パラジウムは、約６０℃の浴温で約２０分間メッキされる。メッキが完了すると、集積回路及び活性化プレートがリンスされて、次のメッキ浴の準備が行われる。
ブロック５６０に示すように、金層が接着パッド及び活性化プレート上の無電解ニッケル層を覆うようにメッキされる。金層は、例えば、浸漬金又は無電解金を用いてメッキされる。通常、浸漬金は、自己制御的なプロセスによりパラジウムが金分子に置換されるようにするためパラジウムの下地層を必要とする。浸漬金は、例えば、０．０５ミクロン〜０．２５ミクロンの厚さにメッキされ、それは自己制御する傾向にある。例えば、浸漬金は、公称７２℃の浴温で５分以上メッキされる。浸漬金は、メッキ時に十分な混合を得るため、攪拌されたり、また再循環されたりする。無電解金は、市販の無電解金メッキ溶液を必要とする。無電解金は、例えば、０．１ミクロン〜１．５ミクロンの厚さにメッキされる。メッキが完了すると、集積回路及び活性化プレートがリンスされて、乾燥される。集積回路がキャリア基板から取り出されるか、或いは、半導体ウェハ上の集積回路がダイシングされて、更にパッケージ化工程のための準備が行われる。パッケージ化工程は、例えば、鉛−スズハンダによる接着パッドの電気メッキ、フリップチップ及びボール−グリッドアレイのためのハンダボールのバンピングや取り付け、又はパッケージへの集積回路の設置及び接着パッドへのワイヤボンディング等を含む。活性化プレートは、剥離されて再使用されるか、廃棄される。
本発明の実施形態は、集積回路用のための接着パッドのメッキに主眼を置いたものであるが、例えば、銅トレース、フレックス回路、銅トレースを有するフレキシブルテープ、コネクタ、リードフレーム、セラミックパッケージ、及び他の電気・電子デバイスを有する単一層及び多層のプリント回路基板等、他のメッキ構造に活性化プレートの使用を適用してもよい。更に、活性化プレートを、無電解メッキ又は浸漬メッキ金属に適用してもよい。
本明細書に開示される本発明の実施形態は、現時点で好ましいものであるが、本発明の思想及び技術的範囲を逸脱することなく、各種の変更及び修正を行うことは可能である。本発明の範囲は、添付された特許請求の範囲に示されており、その意味及び均等物の範囲に含まれる全ての変更は、それに包含されることを意図している。
本発明の一実施形態に係る集積回路上のメッキ接着パッドを示す部分断面図。 本発明の一実施形態に係る集積回路をメッキするためのシステムを示す図。 本発明の別の実施形態に係る集積回路をメッキするためのシステムを示す図。 本発明の一実施形態に係る集積回路のメッキ方法を示す図。 本発明の一実施形態に係る集積回路のメッキ方法を示すフローチャート。

Claims (3)

  1. 複数の半導体ウェハの少なくとも一つに組み込まれた集積回路のメッキ方法であって、
    前記半導体ウェハ間に挟み込まれるように、前記半導体ウェハ上の少なくとも１つの集積回路に隣接して活性化プレートを配置するステップと、
    前記集積回路が接着パッド金属からなる複数の接着パッドを有し、
    前記活性化プレートが前記接着パッド金属からなることと、
    前記接着パッド及び前記活性化プレート上に無電解ニッケル層をメッキするステップと、
    前記接着パッド及び前記活性化プレート上の前記無電解ニッケル層を覆うように金層をメッキするステップと
    を備える方法。
  2. 複数の半導体ウェハの少なくとも一つに組み込まれた集積回路をメッキするシステムであって、
    前記半導体ウェハ間に挟み込まれるように、前記半導体ウェハ上の少なくとも１つの集積回路に隣接して活性化プレートを配置する手段と、
    前記集積回路が接着パッド金属からなる複数の接着パッドを有していることと、
    前記活性化プレートが前記接着パッド金属からなることと、
    前記接着パッド及び前記活性化プレート上に無電解ニッケル層をメッキする手段と、
    前記接着パッド及び前記活性化プレート上の前記無電解ニッケル層を覆うように金層をメッキする手段と
    を備えるシステム。
  3. 活性化プレート、及び複数の半導体ウェハの少なくとも一つに組み込まれた集積回路からなる装置であって、
    前記集積回路は、
    接着パッド金属からなる複数の接着パッドと、
    前記接着パッド上の無電解ニッケルメッキ層であって、前記無電解ニッケル層を前記接着パッド上にメッキするとき、前記接着パッド金属からなる活性化プレートが、前記半導体ウェハ間に挟み込まれるように、前記半導体ウェハ上の集積回路に隣接して配置される無電解ニッケルメッキ層と、
    前記無電解ニッケル層上の金メッキ層であって、前記金層を前記ニッケルメッキ接着パッド上にメッキするとき、前記活性化プレートが、前記半導体ウェハ間に挟み込まれるように、前記集積回路に隣接して配置される金メッキ層と
    を備える装置。
JP2006517807A 2003-07-01 2004-06-29 活性化プレートを用いる集積回路の無電解及び浸漬メッキ Expired - Fee Related JP4629667B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/611,546 US6974776B2 (en) 2003-07-01 2003-07-01 Activation plate for electroless and immersion plating of integrated circuits
PCT/US2004/021062 WO2005006423A1 (en) 2003-07-01 2004-06-29 Electroless and immersion plating of integrated circuits using an activation plate

Publications (2)

Publication Number Publication Date
JP2007524757A JP2007524757A (ja) 2007-08-30
JP4629667B2 true JP4629667B2 (ja) 2011-02-09

Family

ID=33552379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006517807A Expired - Fee Related JP4629667B2 (ja) 2003-07-01 2004-06-29 活性化プレートを用いる集積回路の無電解及び浸漬メッキ

Country Status (4)

Country Link
US (1) US6974776B2 (ja)
JP (1) JP4629667B2 (ja)
KR (1) KR101080629B1 (ja)
WO (1) WO2005006423A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3831846B2 (ja) * 2003-06-09 2006-10-11 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
US20050001316A1 (en) * 2003-07-01 2005-01-06 Motorola, Inc. Corrosion-resistant bond pad and integrated device
US7279407B2 (en) 2004-09-02 2007-10-09 Micron Technology, Inc. Selective nickel plating of aluminum, copper, and tungsten structures
US7670951B2 (en) 2005-06-27 2010-03-02 Intel Corporation Grid array connection device and method
US20080116077A1 (en) * 2006-11-21 2008-05-22 M/A-Com, Inc. System and method for solder bump plating
US8125060B2 (en) * 2006-12-08 2012-02-28 Infineon Technologies Ag Electronic component with layered frame
JP4834022B2 (ja) * 2007-03-27 2011-12-07 古河電気工業株式会社 可動接点部品用銀被覆材およびその製造方法
KR100860445B1 (ko) * 2007-07-05 2008-09-25 주식회사 케이이씨 반도체 장치 및 본드 패드의 제조 방법
US7932130B2 (en) * 2008-08-01 2011-04-26 Stats Chippac Ltd. Method for forming an etched recess package on package system
US8609256B2 (en) * 2008-10-02 2013-12-17 E I Du Pont De Nemours And Company Nickel-gold plateable thick film silver paste
JP5295719B2 (ja) * 2008-10-31 2013-09-18 シャープ株式会社 メッキ処理装置
US8357998B2 (en) * 2009-02-09 2013-01-22 Advanced Semiconductor Engineering, Inc. Wirebonded semiconductor package
DE102009022660B3 (de) * 2009-05-26 2010-09-16 Semikron Elektronik Gmbh & Co. Kg Befestigung eines Bauelements an einem Substrat und/oder eines Anschlusselementes an dem Bauelement und/oder an dem Substrat durch Drucksinterung
US8400784B2 (en) 2009-08-10 2013-03-19 Silergy Technology Flip chip package for monolithic switching regulator
JP5680342B2 (ja) * 2009-09-02 2015-03-04 Tdk株式会社 めっき膜、プリント配線板及びモジュール基板
TWM397591U (en) * 2010-04-22 2011-02-01 Mao Bang Electronic Co Ltd Bumping structure
US8889995B2 (en) * 2011-03-03 2014-11-18 Skyworks Solutions, Inc. Wire bond pad system and method
US8569167B2 (en) 2011-03-29 2013-10-29 Micron Technology, Inc. Methods for forming a semiconductor structure
KR101310256B1 (ko) * 2011-06-28 2013-09-23 삼성전기주식회사 인쇄회로기판의 무전해 표면처리 도금층 및 이의 제조방법
US9679869B2 (en) 2011-09-02 2017-06-13 Skyworks Solutions, Inc. Transmission line for high performance radio frequency applications
JP5669780B2 (ja) * 2012-03-21 2015-02-18 三菱電機株式会社 半導体装置の製造方法
US8618677B2 (en) 2012-04-06 2013-12-31 Advanced Semiconductor Engineering, Inc. Wirebonded semiconductor package
CN103390647A (zh) * 2012-05-10 2013-11-13 无锡华润上华半导体有限公司 一种功率mos器件结构
WO2013188712A1 (en) 2012-06-14 2013-12-19 Skyworks Solutions, Inc. Power amplifier modules including related systems, devices, and methods
US9609752B1 (en) 2013-03-15 2017-03-28 Lockheed Martin Corporation Interconnect structure configured to control solder flow and method of manufacturing of same
EP3217424B1 (en) * 2014-11-07 2019-04-17 Nippon Steel & Sumitomo Metal Corporation Electroconductive assembly for electronic component, semiconductor device in which said assembly is used, and method for manufacturing electroconductive assembly
WO2018078784A1 (ja) * 2016-10-28 2018-05-03 三菱電機株式会社 半導体装置及びその製造方法
TWI612180B (zh) * 2017-07-19 2018-01-21 Triumphant Gate Ltd 化學置換鍍金溶液及雜質鎳及雜質銅的連續純化系統
CN109280908B (zh) * 2017-07-19 2021-03-02 昊鼎环保科技(湖北)有限公司 一种化学置换含有杂质镍、铜的镀金溶液的连续纯化系统
US11309251B2 (en) 2017-07-31 2022-04-19 AdTech Ceramics Company Selective metallization of integrated circuit packages
TWI736695B (zh) * 2017-10-24 2021-08-21 啟耀光電股份有限公司 電子裝置與其製造方法
US20230084432A1 (en) * 2021-09-15 2023-03-16 Western Digital Technologies, Inc. Nickel-boron coatings for housings and enclosures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04217387A (ja) * 1990-12-18 1992-08-07 Nippon Chemicon Corp 導体パターンの無電解めっき方法及び無電解めっき用治具
KR19980021720A (ko) * 1996-09-18 1998-06-25 김광호 절연 금속 기판을 갖는 파워 트랜지스터 패키지
US6028011A (en) * 1997-10-13 2000-02-22 Matsushita Electric Industrial Co., Ltd. Method of forming electric pad of semiconductor device and method of forming solder bump
KR100269540B1 (ko) * 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
US6362089B1 (en) * 1999-04-19 2002-03-26 Motorola, Inc. Method for processing a semiconductor substrate having a copper surface disposed thereon and structure formed
JP4196314B2 (ja) * 1999-10-05 2008-12-17 富士通株式会社 Ｎｉ電極層の形成方法
US6388335B1 (en) * 1999-12-14 2002-05-14 Atmel Corporation Integrated circuit package formed at a wafer level
EP1139396A3 (en) * 2000-03-31 2003-08-27 Texas Instruments Incorporated Fixture and method for uniform electroless metal deposition on integrated circuit bond pads
US6445069B1 (en) * 2001-01-22 2002-09-03 Flip Chip Technologies, L.L.C. Electroless Ni/Pd/Au metallization structure for copper interconnect substrate and method therefor

Also Published As

Publication number Publication date
JP2007524757A (ja) 2007-08-30
KR101080629B1 (ko) 2011-11-08
US20050003677A1 (en) 2005-01-06
KR20060024448A (ko) 2006-03-16
WO2005006423A1 (en) 2005-01-20
US6974776B2 (en) 2005-12-13

Similar Documents

Publication Publication Date Title
JP4629667B2 (ja) 活性化プレートを用いる集積回路の無電解及び浸漬メッキ
US7078796B2 (en) Corrosion-resistant copper bond pad and integrated device
US20050001316A1 (en) Corrosion-resistant bond pad and integrated device
EP2087516B1 (en) Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US5906312A (en) Solder bump for flip chip assembly and method of its fabrication
US7935568B2 (en) Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US6194777B1 (en) Leadframes with selective palladium plating
KR101089449B1 (ko) 반도체 장치 및 그 제조 방법
US6550666B2 (en) Method for forming a flip chip on leadframe semiconductor package
US7276401B2 (en) Adhesion by plasma conditioning of semiconductor chip surfaces
US6329722B1 (en) Bonding pads for integrated circuits having copper interconnect metallization
US7245006B2 (en) Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication
US6933614B2 (en) Integrated circuit die having a copper contact and method therefor
CN100395886C (zh) 半导体器件的制造方法
US5882955A (en) Leadframe for integrated circuit package and method of manufacturing the same
CN102017111B (zh) 无铅焊料连接构造体和焊料球
CN102365736A (zh) 半导体元件用基板的制造方法及半导体器件
US6519845B1 (en) Wire bonding to dual metal covered pad surfaces
JP2004214345A (ja) 半導体装置およびその製造方法
KR100234694B1 (ko) 비지에이 패키지의 제조방법
TW200408095A (en) Chip size semiconductor package structure
JP2003297868A (ja) 半導体装置およびその製造方法
JP7240008B2 (ja) マイクロ電子デバイスのための保護層を備えたダイ取り付け表面銅層
KR20000008347A (ko) 플립칩bga 패키지 제조방법
JP2633580B2 (ja) バンプ、バンプの形成方法および半導体素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070517

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091110

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees