JPS5812450Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5812450Y2 JPS5812450Y2 JP1979077463U JP7746379U JPS5812450Y2 JP S5812450 Y2 JPS5812450 Y2 JP S5812450Y2 JP 1979077463 U JP1979077463 U JP 1979077463U JP 7746379 U JP7746379 U JP 7746379U JP S5812450 Y2 JPS5812450 Y2 JP S5812450Y2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor substrate
- film
- back surface
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
Description
【考案の詳細な説明】
本考案は、半導体基板とそれに密着させる放熱用金属と
の間の諸特性を改善した半導体装置に関する。
の間の諸特性を改善した半導体装置に関する。
例えばパワ・トランジスタに於いては、その放熱特性の
良否は重要な問題である。
良否は重要な問題である。
従来、半導体装置に於ける放熱を良くする為、半導体基
板の背面を研削して薄くしてからそこに放熱性良好な金
属体（層）を固着することが行なわれている。
板の背面を研削して薄くしてからそこに放熱性良好な金
属体（層）を固着することが行なわれている。
ところが、伝熱性が高い金属は一般に半導体基板との密
着性が悪いので、通常は半導体基板と放熱用金属体との
間にそれ等の両方に密着し易い金属（例えばＡｕ−Ｇｅ
）膜を介在させるようにしている。
着性が悪いので、通常は半導体基板と放熱用金属体との
間にそれ等の両方に密着し易い金属（例えばＡｕ−Ｇｅ
）膜を介在させるようにしている。
そのようにすると、半導体基板と金属体とは良く密着し
、放熱効果も向上する。
、放熱効果も向上する。
しかしながら、半導体基板の背面は活性不純物濃度が本
質的に低いので前記のように密着性を改善してもオーミ
ック性は良くならない。
質的に低いので前記のように密着性を改善してもオーミ
ック性は良くならない。
本考案は、半導体基板と放熱用金属体との間の密着性、
放熱特性、オーミック性の全てに亙り改善された半導体
装置を提案するものであり、以下これを詳細に説明する
。
放熱特性、オーミック性の全てに亙り改善された半導体
装置を提案するものであり、以下これを詳細に説明する
。
本考案では、半導体基板と放熱用金属体との間に介在さ
せる例えばＡｕ−Ｇｅなとの金属膜中に半導体基板の背
面に含有される活性不純物と同導電型の例えばアンチモ
ンなどの金属を含有させ、その金属膜と半導体基板との
共晶時に該アンチモンなどの金属を半導体基板背面に混
入させて良好なオーミック性を得ることが基本になって
いる。
せる例えばＡｕ−Ｇｅなとの金属膜中に半導体基板の背
面に含有される活性不純物と同導電型の例えばアンチモ
ンなどの金属を含有させ、その金属膜と半導体基板との
共晶時に該アンチモンなどの金属を半導体基板背面に混
入させて良好なオーミック性を得ることが基本になって
いる。
次に、本考案−実施例を製造する場合の工程要部を第１
図乃至第３図を参照しつつ説明する。
図乃至第３図を参照しつつ説明する。
第１図参照
（１）主表面に例えば叩ｎ型トランジスタを形成したシ
リコン半導体基板１の主表面側にワックス被膜７を形成
してガラス板８に貼付する。
リコン半導体基板１の主表面側にワックス被膜７を形成
してガラス板８に貼付する。
尚、図では基板１の背面を上にして示してあり、また、
２はベース領域、３はエミッタ領域、４は二酸化シリコ
ン膜、５はエミッタ電極・配線、６はベース・電極・配
線をそれぞれ指示している。
２はベース領域、３はエミッタ領域、４は二酸化シリコ
ン膜、５はエミッタ電極・配線、６はベース・電極・配
線をそれぞれ指示している。
（２）基板１の背面側を研削し、厚さを２０〜３０μｍ
程度にする。
程度にする。
研削方法は従来公知の方法を採用して良く、例えば機械
的研摩に依ることができる。
的研摩に依ることができる。
第２図参照
（３）例えば蒸着法を適用し、Ａｕ−Ｇｅ （Ｇｅ １
２％）及びＡｕ−３ｂ （Ｓｂ Ｏ，５％）をソースと
して例えば厚さ数千大の密着用金属膜９を形成する。
２％）及びＡｕ−３ｂ （Ｓｂ Ｏ，５％）をソースと
して例えば厚さ数千大の密着用金属膜９を形成する。
金属膜９の蒸着形成は前記両ソースに依る同時蒸着を行
なっても良いし、連続蒸着を行なっても良い。
なっても良いし、連続蒸着を行なっても良い。
連続蒸着の場合は例えば最初Ａｕ−Ｇｅ膜を形成して次
にＡｕ−５ｂ膜を形成したり、或いは、Ａｕ Ｇｅ膜
を２５０Ａ程度、Ａｕ−３ｂ膜をｓｏｏ Ａ程度、Ａｕ
−Ｇｅ膜を２５０Ａ程度の順に形成して良い。
にＡｕ−５ｂ膜を形成したり、或いは、Ａｕ Ｇｅ膜
を２５０Ａ程度、Ａｕ−３ｂ膜をｓｏｏ Ａ程度、Ａｕ
−Ｇｅ膜を２５０Ａ程度の順に形成して良い。
（４）通常のフォト・リソグラフィに用いるフオト・レ
ジストに依り鍍金用開口を有するマスク膜１０を形成す
る。
ジストに依り鍍金用開口を有するマスク膜１０を形成す
る。
（５）鍍金法を適用し、熱伝導性の良好な金属、例えば
Ｃｕ或いはＡｇなどを厚さ数十μｍ程度に鍍金して放熱
用金属体１１を形成する。
Ｃｕ或いはＡｇなどを厚さ数十μｍ程度に鍍金して放熱
用金属体１１を形成する。
（６）引続き鍍金法を適用し、Ａｕを厚さ数μｍ程度に
鍍金してＡｕ膜１２を形成する。
鍍金してＡｕ膜１２を形成する。
第３図参照
（７）溶剤に浸漬してフォト・レジストのマスク膜１０
を除去する。
を除去する。
尚、図では主表面が上になっている。
（８）ワックス被膜７を溶融して基板１とガラス板８と
を分離する。
を分離する。
（９）全体を清浄にしてから例えば温度３７０℃以上の
炉中にて熱処理を行ない、基板１の背面とそこに形成さ
れた金属との共晶化を行なう。
炉中にて熱処理を行ない、基板１の背面とそこに形成さ
れた金属との共晶化を行なう。
（１０）この後、通常の技法に従って例えばチップ化し
てステムにマウントするなどの工程が採られる。
てステムにマウントするなどの工程が採られる。
前記工程のようにして製造された実施例の半導体装置に
於けるコレクタとベースとの間に順方向電流８００ｍＡ
を流すのに必要な電圧ＶＦＣは１゜３〜１．５■であっ
た。
於けるコレクタとベースとの間に順方向電流８００ｍＡ
を流すのに必要な電圧ＶＦＣは１゜３〜１．５■であっ
た。
因に、放熱用金属体に関連する構成が従来通りである装
置では２．０〜２．２Ｖである。
置では２．０〜２．２Ｖである。
以上の説明で判るように、本考案に依れば、半導体基板
と放熱用金属体との間に介在させる密着用金属膜に前記
基板の背面に於ける活性不純物の導電型と同導電型の金
属を含有させ、前記基板と前記金属膜との界面に生成さ
れる共晶部分には前記同導電型の金属が混入されるよう
にしてあり、その結果オーミック性が著しく改善され、
しかも基板と金属体の密着性、半導体装置の放熱性など
はともに良好である。
と放熱用金属体との間に介在させる密着用金属膜に前記
基板の背面に於ける活性不純物の導電型と同導電型の金
属を含有させ、前記基板と前記金属膜との界面に生成さ
れる共晶部分には前記同導電型の金属が混入されるよう
にしてあり、その結果オーミック性が著しく改善され、
しかも基板と金属体の密着性、半導体装置の放熱性など
はともに良好である。
第１図乃至第３図は本考案−実施例を製造する場合の工
程を説明する為の半導体装置の要部側断面図である。 図に於いて、１は基板、７はワックス被膜、８はガラス
板、９は密着用金属膜、１０はマスク膜、１１は放熱用
金属体、１２はＡｕ膜である。
程を説明する為の半導体装置の要部側断面図である。 図に於いて、１は基板、７はワックス被膜、８はガラス
板、９は密着用金属膜、１０はマスク膜、１１は放熱用
金属体、１２はＡｕ膜である。
Claims (1)
- 半導体基板の背面に密着用金属膜を介して放熱用金属体
を固着してなる半導体装置に於いて、前記密着用金属膜
は前記半導体基板の背面と同導電型の金属を含有してな
り、前記半導体基板に於ける前記密着用金属膜との界面
に生成される共晶部分には前記同導電型の金属が混入さ
れてなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979077463U JPS5812450Y2 (ja) | 1979-06-07 | 1979-06-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979077463U JPS5812450Y2 (ja) | 1979-06-07 | 1979-06-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55179060U JPS55179060U (ja) | 1980-12-23 |
| JPS5812450Y2 true JPS5812450Y2 (ja) | 1983-03-09 |
Family
ID=29310941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1979077463U Expired JPS5812450Y2 (ja) | 1979-06-07 | 1979-06-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5812450Y2 (ja) |
-
1979
- 1979-06-07 JP JP1979077463U patent/JPS5812450Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55179060U (ja) | 1980-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3200490A (en) | Method of forming ohmic bonds to a germanium-coated silicon body with eutectic alloyforming materials | |
| JP2001185519A5 (ja) | ||
| US3632436A (en) | Contact system for semiconductor devices | |
| JPS62160763A (ja) | 厚い接続電極を有する金属被覆が半導体上に設けられた半導体デバイスの製造方法 | |
| JPS5812450Y2 (ja) | 半導体装置 | |
| JPS6135705B2 (ja) | ||
| JPS6040185B2 (ja) | 基板に高い横方向導電性を有するロウ接可能の金属層を製造する方法 | |
| JPH08148531A (ja) | 半導体チップおよび回路基板の接続方法 | |
| JPS60224253A (ja) | 半導体装置およびその製造方法 | |
| US3823469A (en) | High heat dissipation solder-reflow flip chip transistor | |
| JPS5846167B2 (ja) | 半導体装置の製造方法 | |
| US3638304A (en) | Semiconductive chip attachment method | |
| JP3340648B2 (ja) | 半導体装置の電極形成方法 | |
| JPS59189625A (ja) | 半導体装置の製造方法 | |
| JPH071791B2 (ja) | 半導体基板の製造方法 | |
| US3729818A (en) | Semiconductive chip attachment means | |
| JPH0793329B2 (ja) | 半導体ペレツトの固定方法 | |
| JPS5961940A (ja) | 半導体チツプのボンデイング方法 | |
| JPS6173326A (ja) | 半導体装置の製造方法 | |
| JPS5817625A (ja) | 半導体装置の製造方法 | |
| JPS5851433B2 (ja) | 横形電界効果トランジスタの製造方法 | |
| JPH02260529A (ja) | メッキ電極の製造方法 | |
| JPS635903B2 (ja) | ||
| JPH01205551A (ja) | はんだバンプ電極形成方法 | |
| JPH061767B2 (ja) | 半導体装置の製造方法 |