JPS635903B2 - - Google Patents
Info
- Publication number
- JPS635903B2 JPS635903B2 JP57202594A JP20259482A JPS635903B2 JP S635903 B2 JPS635903 B2 JP S635903B2 JP 57202594 A JP57202594 A JP 57202594A JP 20259482 A JP20259482 A JP 20259482A JP S635903 B2 JPS635903 B2 JP S635903B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- protective film
- layer
- plating
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000007747 plating Methods 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 230000001681 protective effect Effects 0.000 claims description 12
- 239000007788 liquid Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 2
- 239000008188 pellet Substances 0.000 description 10
- 235000012431 wafers Nutrition 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LFAGQMCIGQNPJG-UHFFFAOYSA-N silver cyanide Chemical compound [Ag+].N#[C-] LFAGQMCIGQNPJG-UHFFFAOYSA-N 0.000 description 1
- MNWBNISUBARLIT-UHFFFAOYSA-N sodium cyanide Chemical compound [Na+].N#[C-] MNWBNISUBARLIT-UHFFFAOYSA-N 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroplating Methods And Accessories (AREA)
Description
【発明の詳細な説明】
技術分野
この発明は、定電圧ダイオード等のバンプ電極
を有する半導体装置のバンプメツキ中に必要な導
電性金属皮膜の設定に関するものである。
を有する半導体装置のバンプメツキ中に必要な導
電性金属皮膜の設定に関するものである。
背景技術
従来より定電圧ダイオードは、周知の通りPN
接合の空乏層に量子力学的トンネル効果による降
伏現象を利用したものが実用化されている。しか
しこの種定電圧ダイオードは、負の温度特性つま
り、PN接合の温度上昇が起ると降伏電圧Vzが低
下してしまう欠点があり、他の素子を用いるなど
して温度補償を行わねばならなかつた。そこでト
ンネル効果によらない定電圧ダイオードが考えら
れている。そこで出願人等は、第１図に示すよう
な、バンプ電極を形成した定電圧ダイオードを作
り出している。すなわち、この定電圧ダイオード
は、p+層１上にn-層２を形成し、さらにn-層２
の中にp+層３を拡散させて、いわゆるpnp型トラ
ンジスタ構造を作り、p+層３にAgバンプ電極４
を、p+層１の表面にAg電極層５、n-層２の表面
をSiO2膜６で覆つたものであり、次の原理によ
るものである。つまり、トランジスタ構造のベー
スに相当するn-層２のベース幅ｗを数μmと薄く
し、しかもn-層２の比抵抗を高く設定すること
により、コレクタ接合相当のp+n-接合層７近傍
の空乏層８を、エミツタ接合相当のp+n-接合層
９近傍の空乏層１０へ到達させてしまうパンチス
ルー現象を利用して、ツエーナ降伏特性と同様な
電圧―電流特性を発揮させるものである。この場
合には、先述の負の温度特性は解消されるもの
の、Agバンプ電極４をAgメツキにより形成する
際に、p+層３及びSiO2膜６との密着強度が不十
分で実用化が困難であつた。その原因は、第２図
に示すように、バンプ未形成状態の定電圧ダイオ
ードに一点鎖線で示すように金属導体層１１を形
成して、Agメツキ液槽に浸し、バンプ電極４を
形成後除去する時、バンプ根元周縁１２が空隙と
して残り、密着強度が低下して、必要なオーミツ
ク接触性を損うからであつた。
接合の空乏層に量子力学的トンネル効果による降
伏現象を利用したものが実用化されている。しか
しこの種定電圧ダイオードは、負の温度特性つま
り、PN接合の温度上昇が起ると降伏電圧Vzが低
下してしまう欠点があり、他の素子を用いるなど
して温度補償を行わねばならなかつた。そこでト
ンネル効果によらない定電圧ダイオードが考えら
れている。そこで出願人等は、第１図に示すよう
な、バンプ電極を形成した定電圧ダイオードを作
り出している。すなわち、この定電圧ダイオード
は、p+層１上にn-層２を形成し、さらにn-層２
の中にp+層３を拡散させて、いわゆるpnp型トラ
ンジスタ構造を作り、p+層３にAgバンプ電極４
を、p+層１の表面にAg電極層５、n-層２の表面
をSiO2膜６で覆つたものであり、次の原理によ
るものである。つまり、トランジスタ構造のベー
スに相当するn-層２のベース幅ｗを数μmと薄く
し、しかもn-層２の比抵抗を高く設定すること
により、コレクタ接合相当のp+n-接合層７近傍
の空乏層８を、エミツタ接合相当のp+n-接合層
９近傍の空乏層１０へ到達させてしまうパンチス
ルー現象を利用して、ツエーナ降伏特性と同様な
電圧―電流特性を発揮させるものである。この場
合には、先述の負の温度特性は解消されるもの
の、Agバンプ電極４をAgメツキにより形成する
際に、p+層３及びSiO2膜６との密着強度が不十
分で実用化が困難であつた。その原因は、第２図
に示すように、バンプ未形成状態の定電圧ダイオ
ードに一点鎖線で示すように金属導体層１１を形
成して、Agメツキ液槽に浸し、バンプ電極４を
形成後除去する時、バンプ根元周縁１２が空隙と
して残り、密着強度が低下して、必要なオーミツ
ク接触性を損うからであつた。
発明の開示
この発明は、上記事情を検討考察し提案するに
至つたもので、次のように要約することができ
る。つまり、この発明は、PNP構造のダイオー
ドの少くとも一方の電極側にバンプ電極を形成す
るに際して、バンプ形成予定部以外の表面を絶縁
保護膜で覆い、更に絶縁保護膜上並びにバンプ形
成予定部周縁に等間隔放射状に設けた突起部上に
導電性金属皮膜を被着させ、その後絶縁保護膜上
の導電性金属皮膜のみをバンプメツキ液保護膜で
覆い、必要な箇所のバンプメツキ液保護膜を剥離
して通電可能として、バンプメツキを行う方法と
するものである。よつて、この発明は、バンプ電
極の接着強度を十分大とすることができることは
勿論、バンプ電極自身の形成をも良好に行える優
れた長所がある。
至つたもので、次のように要約することができ
る。つまり、この発明は、PNP構造のダイオー
ドの少くとも一方の電極側にバンプ電極を形成す
るに際して、バンプ形成予定部以外の表面を絶縁
保護膜で覆い、更に絶縁保護膜上並びにバンプ形
成予定部周縁に等間隔放射状に設けた突起部上に
導電性金属皮膜を被着させ、その後絶縁保護膜上
の導電性金属皮膜のみをバンプメツキ液保護膜で
覆い、必要な箇所のバンプメツキ液保護膜を剥離
して通電可能として、バンプメツキを行う方法と
するものである。よつて、この発明は、バンプ電
極の接着強度を十分大とすることができることは
勿論、バンプ電極自身の形成をも良好に行える優
れた長所がある。
発明を実施するための最良の形態
第３図〜第６図は、この発明の一実施例に関す
るPNP構造定電圧ダイオードのバンプメツキ方
法を説明するための図面で、第３図は、多数の定
電圧ダイオードをバンプ電極未形成の状態で製作
済みのペレツトウエーハの断面図、第４図は、そ
の要部下面図、第５図はAgメツキ浴中の概略構
図、第６図はバンプメツキ後のペレツトウエーハ
の断面図である。
るPNP構造定電圧ダイオードのバンプメツキ方
法を説明するための図面で、第３図は、多数の定
電圧ダイオードをバンプ電極未形成の状態で製作
済みのペレツトウエーハの断面図、第４図は、そ
の要部下面図、第５図はAgメツキ浴中の概略構
図、第６図はバンプメツキ後のペレツトウエーハ
の断面図である。
まずこの実施例では、第３図のように従来と同
様に、PNP構造の定電圧ダイオードのペレツト
ウエーハを形成する。第３図では、従来例を示し
た第１図及び第２図と同一図番は同一呼称であ
り、さらに、１３，１３，…はp+層３，３，…
のバンプ形成予定部上に設けられたAu等の下地
金属層で、後述するAgバンプ電極とシリコンで
あるp+層３，３，…の地肌との接着性を良好と
するためのものである。そして、１４は、SiO2
膜６上並びにバンプ形成予定部の下地金属層１
３，１３，…のリング状周縁に90゜間隔で放射状
に設定した突起部１５，１５，…上に被着させた
アルミニウム等の導電性金属皮膜である。１６は
導電性金属皮膜１４のみをバンプメツキ液から保
護するKPR等のレジスト膜である。第４図は、
第３図のペレツトウエーハのバンプ形成予定部を
レジスト膜１６を剥した状態で視た下面図で、
―線は、第３図に関する切断面を示している。
様に、PNP構造の定電圧ダイオードのペレツト
ウエーハを形成する。第３図では、従来例を示し
た第１図及び第２図と同一図番は同一呼称であ
り、さらに、１３，１３，…はp+層３，３，…
のバンプ形成予定部上に設けられたAu等の下地
金属層で、後述するAgバンプ電極とシリコンで
あるp+層３，３，…の地肌との接着性を良好と
するためのものである。そして、１４は、SiO2
膜６上並びにバンプ形成予定部の下地金属層１
３，１３，…のリング状周縁に90゜間隔で放射状
に設定した突起部１５，１５，…上に被着させた
アルミニウム等の導電性金属皮膜である。１６は
導電性金属皮膜１４のみをバンプメツキ液から保
護するKPR等のレジスト膜である。第４図は、
第３図のペレツトウエーハのバンプ形成予定部を
レジスト膜１６を剥した状態で視た下面図で、
―線は、第３図に関する切断面を示している。
さて、第３図及び第４図に示した定電圧ダイオ
ードのペレツトウエーハにバンプメツキを施すに
は、まず第３図に示してあるように、レジスト膜
１６の端部の一部を所望広さだけ剥離して、第５
図に示されている電源１７の陰極と電気的に接続
するようにクリツプ等の接触子１８を接触させ
る。つぎに、第５図のようにメツキ槽１９内に満
されたAgCN，KCN，K2CO3，NaCN等のAgメ
ツキ液２０中に電源１７の陽極と接続している接
触子２１を浸漬しておき、定電圧ダイオードのペ
レツトウエーハ２２のバンプ形成予定面を下側と
して浸してAgバンプメツキを行う。以上の結果
得られたペレツトウエーハ２２のレジスト膜１６
及び導電性金属皮膜１４を完全除去すると、第６
図に示す突起部１５，１５，…のみが空隙１５′，
１５′，…として残されたAgバンプ電極２３を有
する定電圧ダイオードが得られる。尚第６図は、
第４図における―線にて切断した断面に相当
するものである。
ードのペレツトウエーハにバンプメツキを施すに
は、まず第３図に示してあるように、レジスト膜
１６の端部の一部を所望広さだけ剥離して、第５
図に示されている電源１７の陰極と電気的に接続
するようにクリツプ等の接触子１８を接触させ
る。つぎに、第５図のようにメツキ槽１９内に満
されたAgCN，KCN，K2CO3，NaCN等のAgメ
ツキ液２０中に電源１７の陽極と接続している接
触子２１を浸漬しておき、定電圧ダイオードのペ
レツトウエーハ２２のバンプ形成予定面を下側と
して浸してAgバンプメツキを行う。以上の結果
得られたペレツトウエーハ２２のレジスト膜１６
及び導電性金属皮膜１４を完全除去すると、第６
図に示す突起部１５，１５，…のみが空隙１５′，
１５′，…として残されたAgバンプ電極２３を有
する定電圧ダイオードが得られる。尚第６図は、
第４図における―線にて切断した断面に相当
するものである。
以上実施例から判るように、この発明では、
Agバンプ電極２３の根元周縁は、90゜間隔放射状
の空隙１５′，１５′，…が残るだけであるので、
根元周縁全体が間隙となる為に密着強度が不十分
となるこの発明以前のものよりも著しく密着強度
大となる。しかも、この発明では、バンプメツキ
中は、導電性金属皮膜１４の突起部１５，１５が
等間隔放射状に設定されるので、バンプメツキ中
の通電による電流分布がバンプ形成予定部へ均一
に流れることとなり、理想的な球体に近いバンプ
電極形状に作ることができる。
Agバンプ電極２３の根元周縁は、90゜間隔放射状
の空隙１５′，１５′，…が残るだけであるので、
根元周縁全体が間隙となる為に密着強度が不十分
となるこの発明以前のものよりも著しく密着強度
大となる。しかも、この発明では、バンプメツキ
中は、導電性金属皮膜１４の突起部１５，１５が
等間隔放射状に設定されるので、バンプメツキ中
の通電による電流分布がバンプ形成予定部へ均一
に流れることとなり、理想的な球体に近いバンプ
電極形状に作ることができる。
尚、この発明の一実施例は、導電性金属皮膜の
突起部を90゜間隔放射状に設定しているが、要す
るに、等間隔放射状に設定する意味であり、また
バンプ電極は、ペレツトウエーハの両面つまり定
電圧ダイオード単体では２個設けるものについて
も適用できるものである。
突起部を90゜間隔放射状に設定しているが、要す
るに、等間隔放射状に設定する意味であり、また
バンプ電極は、ペレツトウエーハの両面つまり定
電圧ダイオード単体では２個設けるものについて
も適用できるものである。
第１図及び第２図は、この発明前のPNP構造
定電圧ダイオードの断面図及び要部拡大断面図、
第３図はこの発明の一実施例に関するPNP構造
定電圧ダイオードのペレツトウエーハの断面図、
第４図はその要部下面図、第５図はペレツトウエ
ーハのバンプメツキ工程の概略構成図、、第６図
はその一実施例によつて得られた定電圧ダイオー
ドの要部断面図である。 ６……絶縁保護膜（SiO2膜）、１４……導電性
金属皮膜、１５，１５，……突起部、１６……バ
ンプメツキ保護膜（レジスト膜）、２３……バン
プ電極。
定電圧ダイオードの断面図及び要部拡大断面図、
第３図はこの発明の一実施例に関するPNP構造
定電圧ダイオードのペレツトウエーハの断面図、
第４図はその要部下面図、第５図はペレツトウエ
ーハのバンプメツキ工程の概略構成図、、第６図
はその一実施例によつて得られた定電圧ダイオー
ドの要部断面図である。 ６……絶縁保護膜（SiO2膜）、１４……導電性
金属皮膜、１５，１５，……突起部、１６……バ
ンプメツキ保護膜（レジスト膜）、２３……バン
プ電極。
Claims (1)
- １ PNP構造ダイオードの少くとも一方の電極
側にバンプ電極を形成するに際して、バンプ電極
形成予定部以外の表面を絶縁保護膜で覆い、更に
絶縁保護膜上並びにバンプ形成予定部周縁に等間
隔放射状に設けた突起部上に導電性金属皮膜を被
着させ、その後絶縁保護膜上の導電性金属皮膜の
みをバンプメツキ液保護膜で覆い、必要な箇所の
バンプメツキ液保護膜を剥離して通電可能とし
て、バンプメツキを行うことを特徴とするバンプ
メツキ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57202594A JPS5990941A (ja) | 1982-11-17 | 1982-11-17 | バンプメツキ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57202594A JPS5990941A (ja) | 1982-11-17 | 1982-11-17 | バンプメツキ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5990941A JPS5990941A (ja) | 1984-05-25 |
| JPS635903B2 true JPS635903B2 (ja) | 1988-02-05 |
Family
ID=16460057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57202594A Granted JPS5990941A (ja) | 1982-11-17 | 1982-11-17 | バンプメツキ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5990941A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0267731A (ja) * | 1988-09-02 | 1990-03-07 | Toshiba Corp | はんだバンプ形半導体装置とその製造方法 |
| KR100618543B1 (ko) * | 2004-06-15 | 2006-08-31 | 삼성전자주식회사 | 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 제조 방법 |
| CN111455438B (zh) * | 2020-03-11 | 2022-07-15 | 贵州振华群英电器有限公司（国营第八九一厂） | 一种继电器基座局部电镀夹具 |
-
1982
- 1982-11-17 JP JP57202594A patent/JPS5990941A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5990941A (ja) | 1984-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3339274A (en) | Top contact for surface protected semiconductor devices | |
| US4179794A (en) | Process of manufacturing semiconductor devices | |
| US4899199A (en) | Schottky diode with titanium or like layer contacting the dielectric layer | |
| US3013955A (en) | Method of transistor manufacture | |
| US3212160A (en) | Method of manufacturing semiconductive devices | |
| US3686698A (en) | A multiple alloy ohmic contact for a semiconductor device | |
| JPS635903B2 (ja) | ||
| US4077819A (en) | Technique for passivating semiconductor devices | |
| US3278347A (en) | High voltage semiconductor device | |
| US6838744B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2934606B2 (ja) | 半導体装置 | |
| US2874083A (en) | Transistor construction | |
| JPS6246534A (ja) | ガラス被覆半導体チツプの製造方法 | |
| US3068383A (en) | Electric semiconductor device | |
| US3439239A (en) | Semiconductor rectifier diode for power current with a particular doping | |
| JP3340648B2 (ja) | 半導体装置の電極形成方法 | |
| JPH05275688A (ja) | プレーナ型電力用半導体素子 | |
| JPS60102770A (ja) | 半導体装置 | |
| US3493442A (en) | High voltage semiconductor device | |
| US3583857A (en) | Method of producing a germanium transistor | |
| JPS6412105B2 (ja) | ||
| GB1031976A (en) | Contacting semiconductor bodies | |
| JPS61226971A (ja) | 半導体装置 | |
| JPH02260529A (ja) | メッキ電極の製造方法 | |
| JPH036817A (ja) | 半導体素子の多層電極の製造方法 |